DE102018122358A1 - Halbleiter-bauelement und verfahren - Google Patents

Halbleiter-bauelement und verfahren Download PDF

Info

Publication number
DE102018122358A1
DE102018122358A1 DE102018122358.7A DE102018122358A DE102018122358A1 DE 102018122358 A1 DE102018122358 A1 DE 102018122358A1 DE 102018122358 A DE102018122358 A DE 102018122358A DE 102018122358 A1 DE102018122358 A1 DE 102018122358A1
Authority
DE
Germany
Prior art keywords
layer
metallization layer
photoresist
seed layer
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018122358.7A
Other languages
English (en)
Inventor
Chen-Hua Yu
Hui-Jung TSAI
Hung-Jui Kuo
Chung-Shi Liu
Han-Ping Pu
Ting-Chu Ko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/028,874 external-priority patent/US10629540B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018122358A1 publication Critical patent/DE102018122358A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Gemäß einigen Ausführungsformen wird eine Durchkontaktierung über einem Halbleiter-Bauelement hergestellt, wobei das Halbleiter-Bauelement in einem Verkapselungsmaterial 129 verkapselt ist. Eine Metallisierungsschicht und eine zweite Durchkontaktierung werden über und in elektrischer Verbindung mit der ersten Durchkontaktierung hergestellt, wobei die Metallisierungsschicht und die zweite Durchkontaktierung unter Verwendung der gleichen Seedschicht hergestellt werden. Ausführungsformen umfassen vollständig aufgesetzte Durchkontaktierungen, teilweise aufgesetzte Durchkontaktierungen, die in Kontakt mit der Seedschicht sind, und teilweise aufgesetzte Durchkontaktierungen, die nicht in Kontakt mit der Seedschicht sind.

Description

  • Prioritätsanspruch und Querverweis
  • Diese Anmeldung beansprucht die Priorität der am 27. September 2017 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 62/564.134 und dem Titel „Semiconductor Device and Method“ („Halbleiter-Bauelement und Verfahren“), die durch Bezugnahme aufgenommen ist.
  • Hintergrund
  • Die Halbleiterindustrie hat durch ständige Verbesserungen der Integrationsdichte verschiedener elektronischer Komponenten (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) ein schnelles Wachstum erfahren. Größtenteils sind diese Verbesserungen der Integrationsdichte auf wiederholte Reduzierungen der kleinsten Strukturbreite (z. B. Verkleinern des Halbleiter-Prozessknotens zu dem Sub-20-nm-Knoten) zurückführen, sodass mehr Komponenten auf einer gegebenen Fläche integriert werden können. Da die Forderung nach Miniaturisierung, höherer Geschwindigkeit und größerer Bandbreite sowie nach geringerem Energieverbrauch und kürzerer Verzögerungszeit in letzter Zeit stärker geworden ist, ist der Bedarf an schnelleren und kreativeren Packaging-Verfahren für Halbleiter-Dies gestiegen.
  • Mit dem weiteren Fortschritt der Halbleiter-Technologien sind gestapelte und gebondete Halbleiter-Bauelemente als eine effektive Alternative zur weiteren Reduzierung der physischen Größe eines Halbleiter-Bauelements entstanden. Bei einem gestapelten Halbleiter-Bauelement werden aktive Schaltkreise, wie etwa Logik-, Speicher-, Prozessor-Schaltkreise und dergleichen, zumindest teilweise auf getrennten Substraten hergestellt und dann physisch und elektrisch aneinander gebondet, sodass eine funktionelle Schaltung entsteht. Für diese Bondprozesse werden komplexe Verfahren verwendet, und Verbesserungen sind wünschenswert.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • Die 1A bis 6 zeigen Durchkontaktierungen, die vollständig auf Metallisierungsschichten aufgesetzt sind, gemäß einigen Ausführungsformen.
    • Die 7A bis 11 zeigen teilweise aufgesetzte Durchkontaktierungen, die in Kontakt mit einer Seedschicht sind, gemäß einigen Ausführungsformen.
    • Die 12A bis 16 zeigen teilweise aufgesetzte Durchkontaktierungen, die nicht in physischem Kontakt mit einer Seedschicht sind, gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen des in Gebrauch oder in Betrieb befindlichen Bauelements umfassen. Das Bauelement kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Nachstehend werden Ausführungsformen für eine ultrahochdichte Umverteilungsschichtverbindung eines integrierten Fan-out-Packages (InFO-Package) beschrieben. Ausführungsformen sollen jedoch nicht auf die hier beschriebenen Ausfiihrungsformen beschränkt sein, sondern sie können in einer breiten Palette von Anwendungen verwendet werden.
  • Kommen wir nun zu 1A, in der ein erstes Trägersubstrat 101, eine Polymerschicht 103, ein erstes Halbleiter-Bauelement 105 und ein zweites Halbleiter-Bauelement 107 über dem ersten Trägersubstrat 101 gezeigt sind. Das erste Trägersubstrat 101 weist zum Beispiel Materialien auf Siliziumbasis auf, wie etwa Glas oder Siliziumoxid, oder andere Materialien, wie etwa Aluminiumoxid, Kombinationen dieser Materialien, oder dergleichen. Das erste Trägersubstrat 101 ist planar, um einer Befestigung des ersten Halbleiter-Bauelements 105 und des zweiten Halbleiter-Bauelements 107 Rechnung zu tragen.
  • Die Polymerschicht 103 wird über dem ersten Trägersubstrat 101 angeordnet und wird als Schutz z. B. für das erste Halbleiter-Bauelement 105 und das zweite Halbleiter-Bauelement 107 verwendet, nachdem diese befestigt worden sind. Bei einer Ausführungsform ist die Polymerschicht 103 ein Dielektrikum, wie etwa ein sich durch Wärme ablösendes Material auf Epoxidbasis, das beim Erwärmen sein Haftvermögen verliert, wie etwa eine LTHC-Ablöseschicht (LTHC: Licht-Wärme-Umwandlung). Bei anderen Ausführungsformen kann die Polymerschicht 103 ein Ultraviolett(UV)-Klebstoff sein, der sein Haftvermögen verliert, wenn er mit UV-Licht bestrahlt wird. Die Polymerschicht 103 kann als eine Flüssigkeit verteilt werden und gehärtet werden, sie kann eine Laminatschicht, mit der das erste Trägersubstrat 101 beschichtet wird, oder dergleichen sein.
  • Bei einer Ausführungsform kann das erste Halbleiter-Bauelement 105 ein erster Die sein, und es kann ein erstes Substrat 109, erste aktive Bauelemente, erste Die-Metallisierungsschichten, erste Kontaktpads 111, eine erste Passivierungsschicht 113 und erste äußere Verbindungselemente 115 aufweisen. Das erste Substrat 109 kann dotiertes oder undotiertes Silizium oder eine aktive Schicht eines Halbleiter-auf-Isolator(SOI)-Substrats sein. Das erste Substrat 109 kann auch andere Halbleitermaterialien aufweisen, wie etwa Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Andere Substrate, wie etwa mehrschichtige oder Gradient-Substrate, können ebenfalls verwendet werden.
  • Die ersten aktiven Bauelemente umfassen eine breite Palette von aktiven und passiven Bauelementen, wie etwa Transistoren, Dioden, Kondensatoren, Widerstände, Induktoren und dergleichen, die zum Erfüllen der konstruktiven und funktionellen Anforderungen an den Entwurf für das erste Halbleiter-Bauelement 105 verwendet werden können. Die ersten aktiven Bauelemente können in, oder andernfalls auf, dem ersten Substrat 109 mit geeigneten Verfahren hergestellt werden.
  • Die ersten Die-Metallisierungsschichten werden über dem ersten Substrat 109 und den ersten aktiven Bauelementen hergestellt, und sie sind so konzipiert, dass sie die verschiedenen aktiven Bauelemente zu funktionsfähigen Schaltungen verbinden. Bei einer Ausführungsform bestehen die ersten Die-Metallisierungsschichten aus wechselnden Schichten aus dielektrischen und leitfähigen Materialien, und sie können mit einem geeigneten Verfahren (wie etwa Abscheidung, Single-Damascene-Prozess, Dual-Damascene-Prozess und dergleichen) hergestellt werden. Bei einer Ausführungsform kann es Metallisierungsschichten geben, die durch mindestens eine Zwischenschichtdielektrikum-Schicht (ILD-Schicht) von dem ersten Substrat 109 getrennt sind, aber die exakte Anzahl von ersten Die-Metallisierungsschichten hängt von dem Entwurf des ersten Halbleiter-Bauelements 105 ab.
  • Die ersten Kontaktpads 111 können über und in elektrischem Kontakt mit den ersten Die-Metallisierungsschichten hergestellt werden. Die ersten Kontaktpads 111 können Aluminium aufweisen, aber alternativ können auch andere Materialien, wie etwa Kupfer, verwendet werden. Die ersten Kontaktpads 111 können mit einem Abscheidungsverfahren, wie etwa Sputtern, so hergestellt werden, dass sie eine Materialschicht bilden, und Teile der Materialschicht können dann mit einem geeigneten Verfahren (wie etwa fotolithografische Maskierung und Ätzung) entfernt werden, um die ersten Kontaktpads 111 herzustellen. Es kann aber auch ein anderes geeignetes Verfahren zum Herstellen der ersten Kontaktpads 111 zum Einsatz kommen. Die ersten Kontaktpads 111 können so hergestellt werden, dass sie eine Dicke haben, die größer als etwa 0,1 µm bis etwa 10 µm ist und z. B. etwa 1,45 µm beträgt.
  • Auf dem ersten Substrat 109 über den ersten Die-Metallisierungsschichten und den ersten Kontaktpads 111 kann die erste Passivierungsschicht 113 hergestellt werden. Die erste Passivierungsschicht 113 kann aus einem oder mehreren geeigneten dielektrischen Materialien, wie etwa Polybenzoxazol (PBO), bestehen, aber alternativ kann jedes geeignete Material, wie etwa Polyimid oder ein Polyimidderivat, verwendet werden. Die erste Passivierungsschicht 113 kann z. B. durch Schleuderbeschichtung mit einer Dicke von etwa 5 µm bis etwa 25 µm, z. B. etwa 7 µm, hergestellt werden, aber alternativ können jedes geeignete Verfahren und jede geeignete Dicke verwendet werden.
  • Die ersten äußeren Verbindungselemente 115 können so hergestellt werden, dass sie leitfähige Bereiche für den Kontakt zwischen den ersten Kontaktpads 111 und z. B. ersten Durchkontaktierungen 135 bereitstellen. Bei einer Ausführungsform können die ersten äußeren Verbindungselemente 115 leitfähige Säulen sein, und sie können dadurch hergestellt werden, dass zunächst ein Fotoresist über der ersten Passivierungsschicht 113 mit einer Dicke von etwa 5 µm bis etwa 20 µm, z. B. etwa 10 µm, hergestellt wird. Das Fotoresist kann strukturiert werden, um Teile der ersten Passivierungsschicht 113 freizulegen, durch die die leitfähigen Säulen verlaufen. Nach der Strukturierung kann das Fotoresist dann als eine Maske zum Entfernen von gewünschten Teilen der ersten Passivierungsschicht 113 verwendet werden, sodass diese Teile der darunter befindlichen ersten Kontaktpads 111, mit denen die ersten äußeren Verbindungselemente 115 in Kontakt kommen, freigelegt werden.
  • Die ersten äußeren Verbindungselemente 115 können in Öffnungen für die erste Passivierungsschicht 113 und das Fotoresist hergestellt werden. Die ersten äußeren Verbindungselemente 115 können aus einem leitfähigen Material wie Kupfer bestehen, aber es können auch andere leitfähige Materialien, wie etwa Nickel, Gold oder Metalllegierungen, Kombinationen davon oder dergleichen verwendet werden. Außerdem können die ersten äußeren Verbindungselemente 115 mit einem Verfahren wie Elektroplattierung hergestellt werden, bei dem ein elektrischer Strom durch leitfähige Teile der ersten Kontaktpads 111 geleitet wird, mit denen die ersten äußeren Verbindungselemente 115 verbunden werden sollen, und die ersten Kontaktpads 111 werden in eine Lösung getaucht. Durch die Lösung und den elektrischen Strom wird z. B. Kupfer in den Öffnungen des Fotoresists und der ersten Passivierungsschicht 113 abgeschieden, um die Öffnungen zu füllen und zu überfüllen, und dadurch entstehen die ersten äußeren Verbindungselemente 115. Dann können überschüssiges leitfähiges Material und Fotoresist außerhalb der Öffnungen der ersten Passivierungsschicht 113 zum Beispiel mit einem Ablösungsprozess, einer chemischmechanischen Polierung (CMP), Kombinationen davon oder dergleichen entfernt werden.
  • Wie jedoch ein Durchschnittsfachmann erkennen dürfte, ist das vorstehend beschriebene Verfahren zum Herstellen der ersten äußeren Verbindungselemente 115 lediglich ein Beispiel, und es soll die Ausführungsformen dieses konkreten Verfahrens nicht beschränken. Vielmehr soll das beschriebene Verfahren nur erläuternd sein, da alternativ jedes geeignete Verfahren zum Herstellen der ersten äußeren Verbindungselemente 115 (wie etwa Platzieren einer Seedschicht 139 oder einer Metallisierungsschicht unter dem Kontakthügel vor den übrigen ersten äußeren Verbindungselementen 115) verwendet werden kann. Alle geeigneten Verfahren sollen vollständig innerhalb des Schutzumfangs der vorliegenden Ausführungsformen liegen.
  • Optional kann eine Schutzschicht 117 über den hergestellten ersten äußeren Verbindungselementen 115 hergestellt werden. Bei einer Ausführungsform kann die Schutzschicht 117 so hergestellt werden, dass sie die freiliegenden Ober- und Unterseiten der ersten äußeren Verbindungselemente 115 während der weiteren Bearbeitung bedeckt, und sie kann z. B. aus einem Tieftemperatur-gehärteten Polyimid (LTPI) oder einem Hochtemperatur-gehärteten PBO (HTPBO) bestehen. Es kann jedoch jedes geeignete Material zum Einsatz kommen.
  • Auf einer gegenüberliegenden Seite des ersten Substrats 109 kann eine Die-Befestigungsschicht (DAF) 119 platziert werden, um die Befestigung des ersten Halbleiter-Bauelements 105 an der Polymerschicht 103 zu unterstützen. Bei einer Ausführungsform ist die Die-Befestigungsschicht 119 ein geeigneter Klebstoff, ein Epoxidharz, ein Phenolharz, Acrylatkautschuk, Siliziumdioxid-Füllstoff oder eine Kombination davon, und sie wird mit einem Laminierungsverfahren aufgebracht. Alternativ können jedoch auch andere geeignete Materialien und Herstellungsverfahren verwendet werden.
  • 1A zeigt außerdem eine Platzierung des ersten Halbleiter-Bauelements 105 auf die Polymerschicht 103 zusammen mit der Platzierung des zweiten Halbleiter-Bauelements 107. Bei einer Ausführungsform kann das zweite Halbleiter-Bauelement 107 ein zweites Substrat 121, zweite aktive Bauelemente, zweite Die-Metallisierungsschichten, zweite Kontaktpads 123, eine zweite Passivierungsschicht 125 und zweite äußere Verbindungselemente 127 aufweisen. Bei einer Ausführungsform können das zweite Substrat 121, die zweiten aktiven Bauelemente, die zweiten Die-Metallisierungsschichten, die zweiten Kontaktpads 123, die zweite Passivierungsschicht 125 und die zweiten äußeren Verbindungselemente 127 dem ersten Substrat 109, den ersten aktiven Bauelementen, den ersten Die-Metallisierungsschichten, den ersten Kontaktpads 111, der ersten Passivierungsschicht 113 bzw. den ersten äußeren Verbindungselementen 115 ähnlich sein, aber sie können auch von diesen verschieden sein.
  • Bei einer Ausführungsform, können das erste Halbleiter-Bauelement 105 und das zweite Halbleiter-Bauelement 107 z. B. mit einem Pick- und Place-Verfahren auf die Polymerschicht 103 platziert werden. Es kann aber auch ein anderes Verfahren zum Platzieren des ersten Halbleiter-Bauelements 105 und des zweiten Halbleiter-Bauelements 107 verwendet werden.
  • 1A zeigt außerdem das Verkapseln des ersten Halbleiter-Bauelements 105 und des zweiten Halbleiter-Bauelements 107. Das Verkapseln kann in einer Formvorrichtung durchgeführt werden, die einen oberen Formteil und einen unteren Formteil aufweisen kann, der von dem oberen Formteil getrennt werden kann. Wenn der obere Formteil abgesenkt wird, sodass er zu dem unteren Formteil benachbart ist, kann ein Formungshohlraum für das erste Trägersubstrat 101, das erste Halbleiter-Bauelement 105 und das zweite Halbleiter-Bauelement 107 entstehen.
  • Während des Verkapselungsprozesses kann der obere Formteil benachbart zu dem unteren Formteil platziert werden, sodass das erste Trägersubstrat 101, das erste Halbleiter-Bauelement 105 und das zweite Halbleiter-Bauelement 107 in dem Formungshohlraum eingeschlossen werden. Wenn sie eingeschlossen sind, können der obere Formteil und der untere Formteil eine luftdichte Dichtung bilden, um die Zu- und Abfuhr von Gasen zu und aus dem Formungshohlraum zu steuern. Nach dem Abdichten kann ein Verkapselungsmaterial 129 in dem Formungshohlraum platziert werden.
  • Das Verkapselungsmaterial 129 kann ein Epoxid oder ein Formmassenharz sein, wie etwa Polyimid, Polyphenylensulfid (PPS), Polyetheretherketon (PEEK), Polyethersulphon (PES), ein wärmebeständiges kristallines Harz, Kombinationen davon oder dergleichen. Das Verkapselungsmaterial 129 kann in dem Formungshohlraum platziert werden, bevor der obere Formteil und der untere Formteil ausgerichtet werden, oder es kann andernfalls durch Formpressen, Pressspritzen oder dergleichen über eine Einspritzöffnung in den Formungshohlraum eingespritzt werden.
  • Nachdem das Verkapselungsmaterial 129 in den Formungshohlraum platziert worden ist, sodass es das erste Trägersubstrat 101, das erste Halbleiter-Bauelement 105 und das zweite Halbleiter-Bauelement 107 verkapselt, kann das Verkapselungsmaterial 129 für einen optimalen Schutz gehärtet werden. Der genaue Härtungsprozess hängt zwar zumindest teilweise von dem speziellen Material ab, das als das Verkapselungsmaterial 129 gewählt wird, aber bei einer Ausführungsform, bei der eine Formmasse für das Verkapselungsmaterial 129 gewählt wird, kann die Härtung mit einem Verfahren erfolgen, bei dem das Verkapselungsmaterial 129 für etwa 60 s bis etwa 3000 s, z. B. etwa 600 s, auf etwa 100 °C bis etwa 200 °C, z. B. etwa 125 °C, erwärmt wird. Außerdem können in dem Verkapselungsmaterial 129 Initiatoren und/oder Katalysatoren enthalten sein, um den Härtungsprozess besser zu steuern.
  • Wie jedoch ein Durchschnittsfachmann erkennen dürfte, ist das vorstehend beschriebene Härtungsverfahren lediglich ein beispielhaftes Verfahren, und es soll die vorliegenden Ausführungsformen nicht beschränken. Andere Härtungsverfahren, wie etwa Bestrahlen oder bloßes Härtenlassen des Verkapselungsmaterials 129 bei Umgebungstemperatur, können alternativ verwendet werden. Es kann jedes geeignete Härtungsverfahren verwendet werden, und alle diese Verfahren sollen vollständig innerhalb des Schutzumfangs der hier erörterten Ausführungsformen liegen.
  • 1B zeigt das Dünnen des Verkapselungsmaterials 129, um das erste Halbleiter-Bauelement 105 und das zweite Halbleiter-Bauelement 107 für die Weiterbearbeitung freizulegen. Das Dünnen kann zum Beispiel durch mechanisches Schleifen, chemische Verfahren oder chemisch-mechanische Polierung (CMP) erfolgen, wobei Ätzchemikalien und Abrasivmittel zur Reaktion mit dem Verkapselungsmaterial 129 und zum Abschleifen des Verkapselungsmaterials 129, des ersten Halbleiter-Bauelements 105 und des zweiten Halbleiter-Bauelements 107 verwendet werden, sodass die ersten äußeren Verbindungselemente 115 (auf dem ersten Halbleiter-Bauelement 105) und die zweiten äußeren Verbindungselemente 127 (auf dem zweiten Halbleiter-Bauelement 107) freigelegt werden. Dadurch können das erste Halbleiter-Bauelement 105 und das zweite Halbleiter-Bauelement 107 eine planare Oberfläche haben, die außerdem koplanar mit dem Verkapselungsmaterial 129 ist.
  • Bei einer weiteren Ausführungsform kann das Schleifen entfallen. Wenn zum Beispiel das erste Halbleiter-Bauelement 105 und das zweite Halbleiter-Bauelement 107 bereits nach der Verkapselung freiliegen, kann das Schleifen entfallen.
  • Der vorstehend beschriebene CMP-Prozess ist zwar als eine erläuternde Ausführungsform dargestellt, aber er soll die Ausführungsformen nicht beschränken. Es kann auch ein anderes geeignetes Entfernungsverfahren verwendet werden, um das Verkapselungsmaterial 129, das erste Halbleiter-Bauelement 105 und das zweite Halbleiter-Bauelement 107 zu dünnen. Zum Beispiel kann eine Reihe von chemischen Ätzungen durchgeführt werden. Dieses Verfahren und alle anderen geeigneten Verfahren können zum Planarisieren des Verkapselungsmaterials 129, des ersten Halbleiter-Bauelements 105 und des zweiten Halbleiter-Bauelements 107 verwendet werden, und alle diese Verfahren sollen vollständig innerhalb des Schutzumfangs der Ausführungsformen liegen.
  • 1C zeigt die Herstellung von ersten Durchkontaktierungen 135, die in Kontakt mit den ersten äußeren Verbindungselementen 115 auf dem ersten Halbleiter-Bauelement 105 und in Kontakt mit den zweiten äußeren Verbindungselementen 127 auf dem zweiten Halbleiter-Bauelement 107 sind. Bei einer Ausführungsform kann das Verfahren zum Herstellen der ersten Durchkontaktierungen 135 zum Beispiel mit einem Maskierungs- und Plattierungsprozess oder einem Damascene-Prozess durchgeführt werden. Bei einer Ausführungsform, bei der ein Maskierungs- und Plattierungsprozess zum Herstellen der ersten Durchkontaktierungen 135 verwendet wird, kann der Maskierungs- und Plattierungsprozess dadurch initiiert werden, dass zunächst eine erste Seedschicht 133 hergestellt wird. Bei einer Ausführungsform ist die erste Seedschicht 133 eine dünne Schicht aus einem leitfähigen Material, das die Herstellung einer dickeren Schicht bei nachfolgenden Bearbeitungsschritten unterstützt, wie etwa aus Titan, Kupfer, Molybdän, Wolfram, Titannidrid, Titanwolfram, Kombinationen davon oder dergleichen. Bei einigen Ausführungsformen weist die erste Seedschicht 133 eine Titanschicht und eine Kupferschicht über der Titanschicht auf. Die erste Seedschicht 133 kann zum Beispiel durch PVD-, Aufdampf- oder PECVD-Prozesse (PVD: physikalische Aufdampfung; PECVD: Plasmaunterstützte chemische Aufdampfung), oder dergleichen hergestellt werden. Die erste Seedschicht 133 kann so hergestellt werden, dass sie nahezu gerade Seitenwände und eine Dicke von etwa 0,3 µm bis etwa 1 µm, z. B. etwa 0,5 µm, hat.
  • 1C zeigt außerdem die Platzierung und Strukturierung eines Fotoresists 131 über der ersten Seedschicht 133. Bei einer Ausführungsform kann das Fotoresist 131 zum Beispiel durch Schleuderbeschichtung auf der ersten Seedschicht 133 platziert werden. Wenn das Fotoresist 131 an der richtigen Stelle ist, kann es durch Bestrahlen mit einer strukturierten Energiequelle (z. B. einer strukturierten Lichtquelle) strukturiert werden, um eine chemische Reaktion auszulösen, sodass eine physikalische Änderung in den Teilen des Fotoresists 131 induziert wird, die mit der strukturierten Lichtquelle bestrahlt werden. Dann wird ein Entwickler auf das bestrahlte Fotoresist 131 aufgebracht, um die physikalischen Änderungen zu nutzen und in Abhängigkeit von der gewünschten Struktur entweder den bestrahlten Teil oder den unbestrahlten Teil des Fotoresists 131 selektiv zu entfernen.
  • Bei einer Ausführungsform werden die ersten Durchkontaktierungen 135 in dem Fotoresist 131 hergestellt. Bei einer Ausführungsform weisen die ersten Durchkontaktierungen 135 ein oder mehrere leitfähige Materialien auf, wie etwa Kupfer, Wolfram, andere leitfähige Metalle oder dergleichen, die zum Beispiel durch Elektroplattierung, stromlose Plattierung oder dergleichen abgeschieden werden können. Bei einer Ausführungsform wird ein Elektroplattierungsprozess verwendet, bei dem die erste Seedschicht 133 und das Fotoresist 131 in ein Galvanisierbad getaucht werden. Die Oberfläche der ersten Seedschicht 133 wird mit der negativen Seite einer externen Gleichstromquelle elektrisch verbunden, sodass die erste Seedschicht 133 als die Katode in dem Elektroplattierungsprozess fungiert. Eine feste leitfähige Anode, wie etwa eine Kupferanode, wird ebenfalls in das Bad getaucht und wird an der positiven Seite der Stromquelle befestigt. Die Atome von der Anode werden in das Bad freigesetzt, aus dem die Katode, z. B. die erste Seedschicht 133, die freigesetzten Atome aufnimmt, sodass die freiliegenden leitfähigen Bereiche der ersten Seedschicht 133 in der Öffnung des Fotoresists 131 plattiert werden.
  • Bei einer weiteren Ausführungsform weisen die ersten Durchkontaktierungen 135 drei Schichten aus leitfähigen Materialien auf, wie etwa eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Ein Durchschnittsfachmann dürfte jedoch erkennen, dass es zahlreiche geeignete Anordnungen von Materialien und Schichten gibt, wie etwa eine Anordnung Chrom / Chrom-Kupfer-Legierung / Kupfer / Gold, eine Anordnung Titan / Titanwolfram / Kupfer oder eine Anordnung Kupfer / Nickel / Gold. Alle geeigneten Materialien oder Materialschichten, die für die ersten Durchkontaktierungen 135 verwendet werden können, sollen vollständig innerhalb des Schutzumfangs der vorliegenden Anmeldung liegen.
  • 1D zeigt das Entfernen des Fotoresists 131 mit einem geeigneten Entfernungsverfahren, nachdem die ersten Durchkontaktierungen 135 unter Verwendung des Fotoresists 131 und der ersten Seedschicht 133 hergestellt worden sind. Bei einer Ausführungsform kann ein Plasma-Ablösungsprozess zum Entfernen des Fotoresists 131 verwendet werden, bei dem die Temperatur des Fotoresists 131 erhöht werden kann, bis das Fotoresist 131 thermisch zersetzt wird und entfernt werden kann. Es kann jedoch alternativ ein anderes geeignetes Verfahren verwendet werden, wie etwa Nass-Strippen. Durch das Entfernen des Fotoresists 131 können die darunter befindlichen Teile der ersten Seedschicht 133 freigelegt werden.
  • 1E zeigt das Entfernen der freigelegten Teile der ersten Seedschicht 133. Bei einer Ausführungsform können die freigelegten Teile der ersten Seedschicht 133 (z. B. die Teile, die nicht von den ersten Durchkontaktierungen 135 bedeckt sind) zum Beispiel mit einem Nass- oder Trockenätzprozess entfernt werden. Zum Beispiel können bei einem Trockenätzprozess Reaktionspartner unter Verwendung der ersten Durchkontaktierungen 135 als Masken auf die erste Seedschicht 133 gerichtet werden. Bei einer weiteren Ausführungsform können Ätzmittel auf die erste Seedschicht 133 gesprüht werden oder in anderer Weise in Kontakt mit der ersten Seedschicht 133 gebracht werden, um die freigelegten Teile der ersten Seedschicht 133 zu entfernen.
  • 1E zeigt außerdem das Beschichten der ersten Durchkontaktierungen 135 mit einem ersten dielektrischen Material 137 nach dem Ätzen der ersten Seedschicht 133. Bei einer Ausführungsform kann das erste dielektrische Material 137 ein Polymer sein, wie etwa Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen. Bei anderen Ausführungsformen besteht das erste dielektrische Material 137 aus einem Nitrid, wie etwa Siliziumnitrid; einem Oxid, wie etwa Siliziumoxid, Phosphorsilicatglas (PSG), Borsilicatglas (BSG), Borphosphorsilicatglas (BPSG), oder dergleichen. Das erste dielektrische Material 137 kann mit einem geeigneten Abscheidungsverfahren, wie etwa Schleuderbeschichtung, chemische Aufdampfung (CVD), Laminierung oder dergleichen, oder einer Kombination davon hergestellt werden.
  • 1F zeigt das Planarisieren des ersten dielektrischen Materials 137, nachdem es gehärtet worden ist. Die Planarisierung kann zum Beispiel durch mechanisches Schleifen, chemische Verfahren oder chemisch-mechanische Polierung (CMP) erfolgen, wobei Ätzchemikalien und Abrasivmittel zur Reaktion mit dem ersten dielektrischen Material 137 und zum Abschleifen des ersten dielektrischen Materials 137 verwendet werden, bis die ersten Durchkontaktierungen 135 freigelegt worden sind. Dadurch können das erste dielektrische Material 137 und die ersten Durchkontaktierungen 135 eine planare Oberfläche haben.
  • Die CMP, das mechanische Schleifen oder die chemischen Verfahren, die vorstehend beschrieben worden sind, sind zwar als erläuternde Ausführungsformen dargestellt, aber sie sollen die Ausführungsformen nicht beschränken. Alternativ kann auch ein anderes geeignetes Entfernungsverfahren verwendet werden, um das erste dielektrische Material 137 zu planarisieren und die ersten Durchkontaktierungen freizulegen. Zum Beispiel kann eine Reihe von chemischen Ätzungen durchgeführt werden. Dieses Verfahren und alle anderen geeigneten Verfahren können zum Planarisieren des ersten dielektrischem Materials 137 und zum Freilegen der ersten Durchkontaktierungen 135 verwendet werden, und alle diese Verfahren sollen vollständig innerhalb des Schutzumfangs der Ausfiihrungsformen liegen.
  • 1G zeigt eine Ausführungsform, bei der die ersten Durchkontaktierungen 135 mit einem Damascene-Prozess hergestellt werden. Bei dieser Ausführungsform wird die erste Seedschicht 133 nicht abgeschieden, und das erste dielektrische Material 137 kann vor der Herstellung der ersten Durchkontaktierungen 135 abgeschieden werden. Bei einer Ausführungsform kann das erste dielektrische Material 137 wie vorstehend beschrieben abgeschieden werden (z. B. durch eine chemische Aufdampfung) und anschließend planarisiert werden, um sicherzustellen, dass eine ebene Oberfläche für die weitere Herstellung bereit ist.
  • Nachdem das erste dielektrische Material 137 abgeschieden und planarisiert worden ist, kann es strukturiert werden, um Öffnungen für die ersten Durchkontaktierungen 135 zu erzeugen. Bei einer Ausführungsform kann das erste dielektrische Material 137 dadurch strukturiert werden, dass zunächst ein Fotoresist über dem nicht-strukturierten ersten dielektrischen Material 137 aufgebracht wird und das Fotoresist dann belichtet und entwickelt wird, um die gewünschte Struktur für die ersten Durchkontaktierungen 135 zu erzeugen. Nachdem das Fotoresist strukturiert worden ist, wird die Struktur zum Beispiel mit einem anisotropen Ätzprozess, wie etwa reaktive Ionenätzung, auf das darunter befindliche erste dielektrische Material 137 übertragen, um die darunter befindlichen zweiten äußeren Verbindungselemente 127 freizulegen. Es kann jedoch jedes geeignete Verfahren zum Strukturieren des ersten dielektrischen Materials 137 zum Einsatz kommen.
  • Nachdem die zweiten äußeren Verbindungselemente 127 freigelegt worden sind, werden die Öffnungen durch das erste dielektrische Material 137 mit einem leitfähigen Material gefüllt. Bei einer Ausführungsform kann eine Seedschicht zusammen mit einer oder mehreren Sperrschichten abgeschieden werden. Bei einer Ausführungsform kann die Seedschicht der ersten Seedschicht 133 dahingehend ähnlich sein, dass sie eine Titanschicht und eine Kupferschicht über der Titanschicht aufweist, die z. B. durch physikalische Aufdampfung abgeschieden worden sind, um die Unterseiten und Seitenwandflächen der Öffnungen zu bedecken. Es können jedoch alle geeigneten Materialien und Abscheidungsverfahren verwendet werden.
  • Nachdem die Seedschicht hergestellt worden ist, kann ein leitfähiges Material abgeschieden werden, um die Öffnungen zu füllen und zu überfüllen. Bei einer Ausführungsform kann das leitfähige Material Kupfer sein, das durch Elektroplattierung oder stromlose Plattierung abgeschieden wird, bei der eine Seedschicht verwendet wird, und die Plattierung kann so lange fortgesetzt werden, bis das leitfähige Material die Öffnungen in der ersten dielektrischen Schicht 137 füllt und/oder überfüllt. Es können jedoch jedes geeignete Material und Verfahren zum Füllen der Öffnungen mit dem leitfähigen Material verwendet werden.
  • Nachdem die Öffnungen gefüllt worden sind, werden überschüssige Teile des leitfähigen Materials, die sich außerhalb der Öffnungen durch das erste dielektrische Material 137 befinden, entfernt, um die ersten Durchkontaktierungen 135 herzustellen. Bei einer Ausführungsform können die überschüssigen Teile z. B. mit einem Planarisierungsprozess, wie etwa einem CMP-Prozess, einem Schleifprozess, anderen chemischen Prozessen, Kombinationen davon oder dergleichen entfernt werden. Es kann jedoch jedes geeignete Verfahren zum Einbetten des leitfähigen Materials in das erste dielektrische Material 137 und zum Herstellen der ersten Durchkontaktierungen 135 verwendet werden.
  • Bei einer Ausführungsform können die ersten Durchkontaktierungen 135 nach ihrer Planarisierung so hergestellt werden, dass sie eine erste Breite W1 von etwa 0,1 µm bis etwa 20 µm, z. B. etwa 5 µm, haben. Ebenso können die ersten Durchkontaktierungen 135 so hergestellt werden, dass sie eine erste Höhe H1 (über der erste Seedschicht 133) von etwa 0,1 µm bis etwa 20 µm, z. B. etwa 5 µm, haben. Es können jedoch alle geeigneten Abmessungen verwendet werden.
  • 2A zeigt den Beginn der Herstellung einer ersten Metallisierungsschicht 205 (die andernfalls als eine Umverteilungsschicht bekannt ist) über den ersten Durchkontaktierungen 135 entweder durch einen Plattierungs- oder einen Damascene-Prozess. Bei einer Ausführungsform, bei der ein Plattierungsprozess verwendet wird, wird eine zweite Seedschicht 201 über dem ersten dielektrischen Material 137 hergestellt. Die zweite Seedschicht 201 kann der ersten Seedschicht 133 ähnlich sein. Zum Beispiel kann die zweite Seedschicht 201 in Abhängigkeit von den gewünschten Materialien mit Verfahren wie Sputtern, Aufdampfung oder PECVD hergestellt werden. Die zweite Seedschicht 201 kann so hergestellt werden, dass sie eine Dicke von etwa 0,01 µm bis etwa 1 µm, z. B. etwa 0,5 µm, hat.
  • 2A zeigt außerdem die Platzierung und Strukturierung eines zweiten Fotoresists 203 über der zweiten Seedschicht 201. Bei einer Ausführungsform kann das zweite Fotoresist 203 ein trockenes oder ein nasses Fotoresist sein, und es kann zum Beispiel durch Schleuderbeschichtung auf der zweiten Seedschicht 201 platziert werden. Wenn das zweite Fotoresist 203 an der richtigen Stelle ist, kann es durch Bestrahlen mit einer strukturierten Energiequelle (z. B. einer strukturierten Lichtquelle) strukturiert werden, um eine chemische Reaktion auszulösen, sodass eine physikalische Änderung in den Teilen des zweiten Fotoresists 203 induziert wird, die mit der strukturierten Lichtquelle bestrahlt werden. Dann wird ein Entwickler auf das bestrahlte zweite Fotoresist 203 aufgebracht, um die physikalischen Änderungen zu nutzen und in Abhängigkeit von der gewünschten Struktur entweder den bestrahlten Teil oder den unbestrahlten Teil des zweiten Fotoresists 203 selektiv zu entfernen.
  • Nachdem das zweite Fotoresist 203 strukturiert worden ist, kann die erste Metallisierungsschicht 205 auf der zweiten Seedschicht 201 in dem zweiten Fotoresist 203 hergestellt werden. Bei einer Ausführungsform weist die erste Metallisierungsschicht 205 ein oder mehrere leitfähige Materialien auf, wie etwa Kupfer, Wolfram, andere leitfähige Metalle oder dergleichen, die zum Beispiel durch Elektroplattierung, stromlose Plattierung oder dergleichen abgeschieden werden können. Bei einer Ausführungsform wird ein Elektroplattierungsprozess verwendet, bei dem die zweite Seedschicht 201 und das zweite Fotoresist 203 in ein Galvanisierbad getaucht werden. Die Oberfläche der zweiten Seedschicht 201 wird mit der negativen Seite einer externen Gleichstromquelle elektrisch verbunden, sodass die zweite Seedschicht 201 als die Katode in dem Elektroplattierungsprozess fungiert, wenn ein Strom durch die zweite Seedschicht 201 geleitet wird. Eine feste leitfähige Anode, wie etwa eine Kupferanode, wird ebenfalls in das Bad getaucht und wird an der positiven Seite der Stromquelle befestigt. Die Atome von der Anode werden in das Bad freigesetzt, aus dem die Katode, z. B. die zweite Seedschicht 201, die freigesetzten Atome aufnimmt, sodass die freiliegenden leitfähigen Bereiche der zweiten Seedschicht 201 in der Öffnung des zweiten Fotoresists 203 plattiert werden.
  • Bei einer weiteren Ausführungsform weist die erste Metallisierungsschicht 205 drei Schichten aus leitfähigen Materialien auf, wie etwa eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Ein Durchschnittsfachmann dürfte jedoch erkennen, dass es zahlreiche geeignete Anordnungen von Materialien und Schichten gibt, wie etwa eine Anordnung Chrom / Chrom-Kupfer-Legierung / Kupfer / Gold, eine Anordnung Titan / Titanwolfram / Kupfer oder eine Anordnung Kupfer / Nickel / Gold. Alle geeigneten Materialien oder Materialschichten, die für die erste Metallisierungsschicht 205 verwendet werden können, sollen vollständig innerhalb des Schutzumfangs der vorliegenden Anmeldung liegen.
  • Bei einer Ausführungsform kann die erste Metallisierungsschicht 205 so hergestellt werden, dass sie eine zweite Breite W2 hat, die größer als die erste Breite W1 (der ersten Durchkontaktierungen 135) ist und etwa 0,1 µm bis etwa 10 µm, z. B. etwa 0,7 µm, beträgt. Ebenso kann die erste Metallisierungsschicht 205 so hergestellt werden, dass sie eine zweite Höhe H2 (über der zweiten Seedschicht 201) von etwa 0,05 µm bis etwa 20 µm, z. B. etwa 1 µm, hat. Es können jedoch alle geeigneten Abmessungen verwendet werden.
  • Außerdem kann bei einigen Ausführungsformen die erste Metallisierungsschicht 205 so hergestellt werden, dass sie einen Pad-Teil zum Verbinden mit einer darüber befindlichen Durchkontaktierung (z. B. einer zweiten Durchkontaktierung 209) aufweist. Der Pad-Teil kann breiter als der übrige Teil der ersten Metallisierungsschicht 205 sein, und er kann außerdem so hergestellt werden, dass er größer als die oder gleich der Größe der darüber befindlichen Durchkontaktierung ist. Es können jedoch alle geeigneten Abmessungen verwendet werden.
  • 2B zeigt das Entfernen des zweiten Fotoresists 203 mit einem geeigneten Entfernungsverfahren, nachdem die erste Metallisierungsschicht 205 hergestellt worden ist. Bei einer Ausführungsform kann ein Plasma-Ablösungsprozess zum Entfernen des zweiten Fotoresists 203 verwendet werden, bei dem die Temperatur des zweiten Fotoresists 203 erhöht werden kann, bis das zweite Fotoresist 203 thermisch zersetzt wird und entfernt werden kann. Alternativ kann jedoch ein anderes geeignetes Verfahren verwendet werden, wie etwa Nass-Strippen.
  • Optional kann an dieser Stelle die erste Metallisierungsschicht 205 behandelt werden. Bei einer speziellen Ausführungsform kann die erste Metallisierungsschicht 205 behandelt werden, um sie für die Herstellung der zweiten Durchkontaktierungen 209 vorzubereiten (was später näher erörtert wird). Bei einer Ausführungsform kann die Oberflächenbehandlung eine Reinigungsbehandlung sein, wie etwa eine Plasmabehandlung, bei der die Oberfläche der ersten Metallisierungsschicht 205 mit einem Plasma, z. B. von Argon, Stickstoff oder Sauerstoff, oder in einer Umgebung mit einem Ar/N2/O2-Gemisch behandelt wird, um die Grenzflächen-Haftung zwischen der ersten Metallisierungsschicht 205 und darüber befindlichen Schichten (z. B. den zweiten Durchkontaktierungen 209) zu verbessern. Es kann jedoch jede geeignete Oberflächenbehandlung verwendet werden.
  • 2C zeigt die Platzierung eines dritten Fotoresists 207 über der ersten Metallisierungsschicht 205. Bei einer Ausführungsform kann das dritte Fotoresist 207 ein trockenes oder ein nasses Fotoresist sein, und es kann zum Beispiel durch Schleuderbeschichtung auf der ersten Metallisierungsschicht 205 platziert werden. Wenn das dritte Fotoresist 207 an der richtigen Stelle ist, kann es durch Bestrahlen mit einer strukturierten Energiequelle (z. B. einer strukturierten Lichtquelle) strukturiert werden, um eine chemische Reaktion auszulösen, sodass eine physikalische Änderung in den Teilen des dritten Fotoresists 207 induziert wird, die mit der strukturierten Lichtquelle bestrahlt werden. Dann wird ein Entwickler auf das bestrahlte dritte Fotoresist 207 aufgebracht, um die physikalischen Änderungen zu nutzen und in Abhängigkeit von der gewünschten Struktur entweder den bestrahlten Teil oder den unbestrahlten Teil des dritten Fotoresists 207 selektiv zu entfernen.
  • Bei einer weiteren Ausführungsform wird das zweite Fotoresist 203 nicht vor der Platzierung des dritten Fotoresists 207 entfernt. Vielmehr wird das dritte Fotoresist 207 über dem zweiten Fotoresist 203 und in die Öffnungen platziert, die von dem zweiten Fotoresist 203 erzeugt worden sind. Diese Ausführungsform ermöglicht ein ähnliches Verfahren, ohne dass der zusätzliche Ablösungsprozess zum Entfernen des zweiten Fotoresists 203 erforderlich ist.
  • Bei einer Ausführungsform wird das dritte Fotoresist 207 entwickelt, um eine Struktur für die zweiten Durchkontaktierungen 209 zu erzeugen, sodass eine Oberseite der ersten Metallisierungsschicht 205 freigelegt wird, wobei die Struktur gerade und vertikale oder nahezu vertikale Seitenwände durch das dritte Fotoresist 207 aufweist. Nachdem die erste Metallisierungsschicht 205 durch das dritte Fotoresist 207 belichtet worden ist, können die zweiten Durchkontaktierungen 209 in dem dritten Fotoresist 207 hergestellt werden. Bei einer Ausführungsform weisen die zweiten Durchkontaktierungen 209 ein oder mehrere leitfähige Materialien auf, wie etwa Kupfer, Wolfram, andere leitfähige Metalle oder dergleichen, die zum Beispiel durch Elektroplattierung, stromlose Plattierung oder dergleichen abgeschieden werden können. Bei einer Ausführungsform wird ein Elektroplattierungsprozess verwendet, bei dem die erste Metallisierungsschicht 205 und das dritte Fotoresist 207 in ein Galvanisierbad getaucht werden. Die zweite Seedschicht 201 (und somit auch die erste Metallisierungsschicht 205) wird mit der negativen Seite einer externen Gleichstromquelle elektrisch verbunden, sodass die erste Metallisierungsschicht 205 als die Katode in dem Elektroplattierungsprozess fungiert, wenn ein Strom durch die zweite Seedschicht 201 geleitet wird. Eine feste leitfähige Anode, wie etwa eine Kupferanode, wird ebenfalls in das Bad getaucht und wird an der positiven Seite der Stromquelle befestigt. Die Atome von der Anode werden in das Bad freigesetzt, aus dem die Katode, z. B. die Kombination aus der zweiten Seedschicht 201 und der ersten Metallisierungsschicht 205, die freigesetzten Atome aufnimmt, sodass die freiliegenden leitfähigen Bereiche der ersten Metallisierungsschicht 205 in der Öffnung des dritten Fotoresists 207 plattiert werden, sodass die zweiten Durchkontaktierungen 209 die Form der Öffnung durch das Fotoresist annehmen, die gerade Seitenwände hat.
  • Bei einer weiteren Ausführungsform weisen die zweiten Durchkontaktierungen 209 drei Schichten aus leitfähigen Materialien auf, wie etwa eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Ein Durchschnittsfachmann dürfte jedoch erkennen, dass es zahlreiche geeignete Anordnungen von Materialien und Schichten gibt, wie etwa eine Anordnung Chrom / Chrom-Kupfer-Legierung / Kupfer / Gold, eine Anordnung Titan / Titanwolfram / Kupfer oder eine Anordnung Kupfer / Nickel / Gold. Alle geeigneten Materialien oder Materialschichten, die für die zweiten Durchkontaktierungen 209 verwendet werden können, sollen vollständig innerhalb des Schutzumfangs der vorliegenden Anmeldung liegen.
  • Durch Herstellen der zweiten Durchkontaktierungen 209 in der beschriebenen Weise können die zweiten Durchkontaktierungen 209 direkt auf der ersten Metallisierungsschicht 205 hergestellt werden. Dadurch können die zweiten Durchkontaktierungen 209 hergestellt werden, ohne dass eine weitere Seedschicht erforderlich ist. Somit können die erste Metallisierungsschicht 205 und die zweiten Durchkontaktierungen 209 beide unter Verwendung nur einer Seedschicht (z. B. der zweiten Seedschicht 201) hergestellt werden. Außerdem werden die zweiten Durchkontaktierungen 209 vollständig oder teilweise auf dem Material der ersten Metallisierungsschicht 205 aufgesetzt.
  • Bei einer Ausführungsform können die zweiten Durchkontaktierungen 209 auf der ersten Metallisierungsschicht 205 so hergestellt werden, dass sie eine dritte Breite W3 haben, die kleiner als die zweite Breite W2 (der ersten Metallisierungsschicht 205) ist und etwa 0,1 µm bis etwa 20 µm, z. B. etwa 5 µm, betragen kann. Ebenso können die zweiten Durchkontaktierungen 209 so hergestellt werden, dass sie eine dritte Höhe H3 von etwa 0,1 µm bis etwa 20 µm, z. B. etwa 5 µm, haben. Es können jedoch alle geeigneten Abmessungen verwendet werden.
  • 2D zeigt das Entfernen des dritten Fotoresists 207 mit einem geeigneten Entfernungsverfahren, nachdem die zweiten Durchkontaktierungen 209 hergestellt worden sind. Bei einer Ausführungsform kann ein Plasma-Ablösungsprozess zum Entfernen des dritten Fotoresists 207 verwendet werden, bei dem die Temperatur des dritten Fotoresists 207 erhöht werden kann, bis das dritte Fotoresist 207 thermisch zersetzt wird und entfernt werden kann. Alternativ kann jedoch ein anderes geeignetes Verfahren verwendet werden, wie etwa Nass-Strippen.
  • 2D zeigt außerdem das Entfernen der freigelegten Teile der zweiten Seedschicht 201. Bei einer Ausführungsform können die freigelegten Teile der zweiten Seedschicht 201 zum Beispiel mit einem Nass- oder Trockenätzprozess entfernt werden. Zum Beispiel können bei einem Trockenätzprozess Reaktionspartner unter Verwendung der ersten Metallisierungsschicht 205 als eine Maske auf die zweite Seedschicht 201 gerichtet werden. Bei einer weiteren Ausführungsform können Ätzmittel auf die zweite Seedschicht 201 gesprüht werden oder in anderer Weise in Kontakt mit der zweiten Seedschicht 201 gebracht werden, um die freigelegten Teile der zweiten Seedschicht 201 zu entfernen.
  • 2E zeigt das Beschichten der ersten Metallisierungsschicht 205 und der zweiten Durchkontaktierungen 209 mit einem zweiten dielektrischen Material 211 nach dem Ätzen der zweiten Seedschicht 201. Bei einer Ausführungsform kann das zweite dielektrische Material 211 dem ersten dielektrischen Material 137 (das vorstehend unter Bezugnahme auf 1E beschrieben worden ist) ähnlich sein, aber es kann jedes geeignete Material, wie etwa ein Polyimid oder ein Polyimidderivat, verwendet werden. Das zweite dielektrische Material 211 kann z. B. durch Schleuderbeschichtung mit einer Dicke von mehr als etwa 1 µm oder mehr als etwa 20 µm, z. B. etwa 7 µm, abgeschieden werden, aber alternativ können jedes geeignete Verfahren und jede geeignete Dicke verwendet werden. Wenn das zweite dielektrische Material 211 an der richtigen Stelle ist, kann es gehärtet werden.
  • 2F zeigt das Planarisieren des zweiten dielektrischen Materials 211, nachdem es gehärtet worden ist. Die Planarisierung kann zum Beispiel durch mechanisches Schleifen, chemische Verfahren oder chemisch-mechanische Polierung (CMP) erfolgen, wobei Ätzchemikalien und Abrasivmittel zur Reaktion mit dem zweiten dielektrischen Material 211 und zum Abschleifen des zweiten dielektrischen Materials 211 verwendet werden, bis die zweiten Durchkontaktierungen 209 freigelegt worden sind. Dadurch können das zweite dielektrische Material 211 und die zweiten Durchkontaktierungen 209 eine planare Oberfläche haben.
  • Der vorstehend beschriebene CMP-Prozess ist zwar als eine erläuternde Ausfiihrungsform dargestellt, aber er soll die Ausführungsformen nicht beschränken. Alternativ kann auch ein anderes geeignetes Entfernungsverfahren verwendet werden, um das zweite dielektrische Material 211 zu planarisieren und die zweiten Durchkontaktierungen 209 freizulegen. Zum Beispiel kann eine Reihe von chemischen Ätzungen durchgeführt werden. Dieses Verfahren und alle anderen geeigneten Verfahren können alternativ zum Planarisieren des zweiten dielektrischem Materials 211 und zum Freilegen der zweiten Durchkontaktierungen 209 verwendet werden, und alle diese Verfahren sollen vollständig innerhalb des Schutzumfangs der Ausführungsformen liegen.
  • 2G zeigt eine Ausführungsform, bei der die erste Metallisierungsschicht 205 und die zweiten Durchkontaktierungen 209 mit einem Damascene-Prozess hergestellt werden. Bei dieser Ausführungsform wird zunächst das zweite dielektrische Material 211 direkt auf das erste dielektrische Material 137 und die ersten Durchkontaktierungen 135 abgeschieden, statt zuerst die zweite Seedschicht 201 herzustellen. Zum Beispiel kann das zweite dielektrische Material 211 als ein Polyimidderivat z. B. durch Schleuderbeschichtung abgeschieden werden. Es können jedoch alle geeigneten Materialien und Abscheidungsverfahren zum Einsatz kommen.
  • Nachdem das zweite dielektrische Material 211 platziert worden ist, kann es strukturiert werden, um die gewünschte Form für die erste Metallisierungsschicht 205 zu erzeugen. Bei einer Ausführungsform kann das zweite dielektrische Material 211 dadurch strukturiert werden, dass zunächst ein Fotoresist aufgebracht wird, das dann belichtet und entwickelt wird, um eine Struktur in der Form zu erzeugen, die für die erste Metallisierungsschicht 205 gewünscht wird.
  • Nachdem die Struktur in dem Fotoresist definiert worden ist, kann sie auf das darunter befindliche zweite dielektrische Material 211 übertragen werden. Bei einer Ausführungsform kann die Struktur zum Beispiel mit einem anisotropen Ätzprozess, wie etwa einer reaktiven Ionenätzung, übertragen werden, bei dem ein freigelegter Teil des zweiten dielektrischen Materials 211 entfernt wird und die darunter befindlichen ersten Durchkontaktierungen 135 freigelegt werden. Es kann jedoch jedes geeignete Verfahren zum Übertragen der Struktur zum Einsatz kommen.
  • Nachdem die ersten Durchkontaktierungen 135 freigelegt worden sind, werden die Öffnungen durch das zweite dielektrische Material 211 mit einem leitfähigen Material gefüllt. Bei einer Ausführungsform kann eine Seedschicht zusammen mit einer oder mehreren Sperrschichten abgeschieden werden. Bei einer Ausführungsform kann die Seedschicht der ersten Seedschicht 133 dahingehend ähnlich sein, dass sie eine Titanschicht und eine Kupferschicht über der Titanschicht aufweist, die z. B. durch physikalische Aufdampfung abgeschieden worden sind, um die Unterseiten und Seitenwandflächen der Öffnungen zu bedecken. Es können jedoch alle geeigneten Materialien und Abscheidungsverfahren verwendet werden.
  • Nachdem die Seedschicht hergestellt worden ist, kann ein leitfähiges Material abgeschieden werden, um die Öffnungen zu füllen und zu überfüllen. Bei einer Ausführungsform kann das leitfähige Material Kupfer sein, das durch Elektroplattierung oder stromlose Plattierung abgeschieden wird, bei der eine Seedschicht verwendet wird, und die Plattierung kann so lange fortgesetzt werden, bis das leitfähige Material die Öffnungen in dem zweiten dielektrischen Material 211 füllt und/oder überfüllt. Es können jedoch jedes geeignete Material und Verfahren zum Füllen der Öffnungen mit dem leitfähigen Material verwendet werden.
  • Nachdem die Öffnungen gefüllt worden sind, werden überschüssige Teile des leitfähigen Materials, die sich außerhalb der Öffnungen durch das zweite dielektrische Material 211 befinden, entfernt, um die erste Metallisierungsschicht 205 herzustellen. Bei einer Ausführungsform können die überschüssigen Teile z. B. mit einem Planarisierungsprozess, wie etwa einem CMP-Prozess, einem Schleifprozess, anderen chemischen Prozessen, Kombinationen davon oder dergleichen entfernt werden. Es kann jedoch jedes geeignete Verfahren zum Einbetten des leitfähigen Materials in das zweite dielektrische Material 211 und zum Herstellen der ersten Metallisierungsschicht 205 verwendet werden.
  • 2G zeigt außerdem, dass die zweiten Durchkontaktierungen 209 ebenfalls mit einem Damascene-Prozess hergestellt werden, nachdem die erste Metallisierungsschicht 205 hergestellt worden ist. Zum Beispiel kann nach der Herstellung der ersten Metallisierungsschicht 205 eine zweite dielektrische Durchkontaktierungsschicht 213 über der ersten Metallisierungsschicht 205 abgeschieden werden. Bei einer Ausführungsform kann die zweite dielektrische Durchkontaktierungsschicht 213 aus einem ähnlichen Material wie dem zweiten dielektrischen Material 211 bestehen und mit einem ähnlichen Verfahren abgeschieden werden, zum Beispiel kann sie als ein Polyimidderivat z. B. durch Schleuderbeschichtung hergestellt werden. Es können jedoch alle geeigneten Materialien und Abscheidungsverfahren zum Einsatz kommen.
  • Nachdem die zweite dielektrische Durchkontaktierungsschicht 213 platziert worden ist, kann sie strukturiert werden, um die gewünschte Form für die zweiten Durchkontaktierungen 209 zu erzeugen. Bei einer Ausführungsform kann die zweite dielektrische Durchkontaktierungsschicht 213 dadurch strukturiert werden, dass zunächst ein Fotoresist aufgebracht wird, das dann belichtet und entwickelt wird, um eine Struktur in der Form zu erzeugen, die für die zweiten Durchkontaktierungen 209 gewünscht wird.
  • Nachdem die Struktur in dem Fotoresist definiert worden ist, kann sie auf die darunter befindliche zweite dielektrische Durchkontaktierungsschicht 213 übertragen werden. Bei einer Ausführungsform kann die Struktur zum Beispiel mit einem anisotropen Ätzprozess, wie etwa einer reaktiven Ionenätzung, übertragen werden, bei dem freigelegtes Material der zweiten dielektrischen Durchkontaktierungsschicht 213 entfernt wird und die darunter befindliche erste Metallisierungsschicht 205 freigelegt wird. Es kann jedoch jedes geeignete Verfahren zum Übertragen der Struktur zum Einsatz kommen.
  • Nachdem die erste Metallisierungsschicht 205 freigelegt worden ist, werden die Öffnungen durch die zweite dielektrische Durchkontaktierungsschicht 213 mit einem leitfähigen Material gefüllt. Bei einer Ausführungsform kann eine Seedschicht zusammen mit einer oder mehreren Sperrschichten abgeschieden werden. Bei einer Ausführungsform kann die Seedschicht der ersten Seedschicht 133 dahingehend ähnlich sein, dass sie eine Titanschicht und eine Kupferschicht über der Titanschicht aufweist, die z. B. durch physikalische Aufdampfung abgeschieden worden sind, um die Unterseiten und Seitenwandflächen der Öffnungen zu bedecken. Es können jedoch alle geeigneten Materialien und Abscheidungsverfahren verwendet werden.
  • Nachdem die Seedschicht hergestellt worden ist, kann ein leitfähiges Material abgeschieden werden, um die Öffnungen zu füllen und zu überfüllen. Bei einer Ausführungsform kann das leitfähige Material Kupfer sein, das durch Elektroplattierung oder stromlose Plattierung abgeschieden wird, bei der eine Seedschicht verwendet wird, und die Plattierung kann so lange fortgesetzt werden, bis das leitfähige Material die Öffnungen in der zweiten dielektrischen Durchkontaktierungsschicht 213 füllt und/oder überfüllt. Es können jedoch jedes geeignete Material und Verfahren zum Füllen der Öffnungen mit dem leitfähigen Material verwendet werden.
  • Nachdem die Öffnungen gefüllt worden sind, werden überschüssige Teile des leitfähigen Materials, die sich außerhalb der Öffnungen durch die zweite dielektrische Durchkontaktierungsschicht 213 befinden, entfernt, um die zweiten Durchkontaktierungen 209 herzustellen. Bei einer Ausführungsform können die überschüssigen Teile z. B. mit einem Planarisierungsprozess, wie etwa einem CMP-Prozess, einem Schleifprozess, anderen chemischen Prozessen, Kombinationen davon oder dergleichen entfernt werden. Es kann jedoch jedes geeignete Verfahren zum Einbetten des leitfähigen Materials in die zweite dielektrische Durchkontaktierungsschicht 213 und zum Herstellen der zweiten Durchkontaktierungen 209 verwendet werden.
  • 3 zeigt, dass nach der Herstellung der ersten Metallisierungsschicht 205 und der zweiten Durchkontaktierungen 209 ähnliche Prozesse wiederholt werden können, um eine zweite Metallisierungsschicht 307 und eine dritte Durchkontaktierung 309 (die beide unter Verwendung nur einer Seedschicht hergestellt werden) und eine dritte Metallisierungsschicht 311 jeweils in unterschiedlichen dielektrischen Schichten herzustellen. Nachdem die dritte Metallisierungsschicht 311 hergestellt worden ist, kann eine Passivierungsschicht 301 hergestellt und strukturiert werden, Metallisierungen 303 unter dem Kontakthügel können hergestellt werden, und dritte äußere Verbindungselemente 305 können platziert werden. Bei einer Ausführungsform kann die Passivierungsschicht 301 aus einem oder mehreren geeigneten dielektrischen Materialien, wie etwa Polybenzoxazol (PBO), bestehen, aber es kann jedes geeignete Material verwendet werden, wie etwa Polyimid oder ein Polyimidderivat, Siliziumnitrid, Siliziumoxid oder dergleichen. Die Passivierungsschicht 301 kann zum Beispiel durch Schleuderbeschichtung mit einer Dicke von etwa 5 µm bis etwa 25 µm, z. B. etwa 7 µm, abgeschieden werden, aber alternativ können jedes geeignete Verfahren und jede geeignete Dicke verwendet werden.
  • Bei einer weiteren Ausführungsform weisen die Metallisierungen 303 unter dem Kontakthügel jeweils drei Schichten aus leitfähigen Materialien auf, wie etwa eine Schicht aus Titan, eine Schicht aus Kupfer und eine Schicht aus Nickel. Ein Durchschnittsfachmann dürfte jedoch erkennen, dass es zahlreiche geeignete Anordnungen von Materialien und Schichten gibt, wie etwa eine Anordnung Chrom / Chrom-Kupfer-Legierung / Kupfer / Gold, eine Anordnung Titan / Titanwolfram / Kupfer oder eine Anordnung Kupfer / Nickel / Gold, die für die Herstellung der Metallisierungen 303 unter dem Kontakthügel geeignet sind. Alle geeigneten Materialien oder Materialschichten, die für die Metallisierungen 303 unter dem Kontakthügel verwendet werden können, sollen vollständig innerhalb des Schutzumfangs der vorliegenden Anmeldung liegen.
  • Bei einer Ausführungsform werden die Metallisierungen 303 unter dem Kontakthügel mit einem Plattierungsprozess, wie etwa elektrochemische Plattierung, hergestellt, aber in Abhängigkeit von den gewünschten Materialien können andere Herstellungsverfahren, wie etwa Sputtern, Aufdampfung oder PECVD, verwendet werden. Die Metallisierungen 303 unter dem Kontakthügel können mit einer Dicke von etwa 0,7 µm bis etwa 10 µm, z. B. etwa 5 µm, hergestellt werden.
  • Nachdem die Metallisierungen 303 unter dem Kontakthügel hergestellt worden sind, können die dritten äußeren Verbindungselemente 305 hergestellt werden, die BGA-Verbindungselemente (BGA: Kugelgitter-Array), Kupferkontakthügel, Lotkugeln, Metallsäulen, C4-Kontakthügel (C4: Chipverbindung mit kontrolliertem Kollaps), Mikrobumps, mit dem ENEPIG-Verfahren hergestellte Kontakthügel (ENEPIG: Electroless Nickel Electroless Palladium Immersion Gold), Kombinationen davon oder dergleichen sein können. Die leitfähigen Verbindungselemente können ein leitfähiges Material, wie etwa Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn oder dergleichen, oder eine Kombination davon aufweisen. Es kann jedoch jedes geeignete Material oder jede geeignete Kombination von Materialien verwendet werden.
  • Die Ausführungsformen, die vorstehend unter Bezugnahme auf die 1 bis 3 beschrieben worden sind, beschreiben zwar die Verwendung der ersten Metallisierungsschicht 205 und der zweiten Metallisierungsschicht 307, aber diese Anzahl von Metallisierungsschichten (und ihren jeweiligen Durchkontaktierungen) soll nur erläuternd sein und soll die Ausführungsformen nicht beschränken. Vielmehr kann jede geeignete Anzahl von Metallisierungsschichten und Durchkontaktierungen verwendet werden, und alle diese Anzahlen, wie etwa 3, 4, 5 oder mehr Schichten, sollen vollständig innerhalb des Schutzumfangs der Ausführungsformen liegen.
  • 4 zeigt weitere Ausführungsformen, die verwendet werden können. Zum Beispiel kann bei den in 4 gezeigten Ausführungsformen eine InFO-Durchkontaktierung (TIV) 401 zum Herstellen einer Verbindung von einer Seite des Verkapselungsmaterials 129 zu einer anderen Seite des Verkapselungsmaterials 129 verwendet werden. Bei einer Ausführungsform kann die TIV 401 auf der Polymerschicht 103 hergestellt werden, bevor das erste Halbleiter-Bauelement 105 und das zweite Halbleiter-Bauelement 107 platziert werden. Zum Beispiel kann eine Seedschicht auf der Polymerschicht 103 angeordnet werden, und über der Seedschicht kann ein Fotoresist platziert und strukturiert werden, um Öffnungen in der gewünschten Form der TIVs 401 zu erzeugen. Nachdem das Fotoresist strukturiert worden ist, können die TIVs 401 in den Öffnungen und auf die freigelegte Seedschicht plattiert werden. Nachdem die TIVs 401 hergestellt worden sind, kann das Fotoresist entfernt werden und die Seedschicht kann geätzt werden, sodass die TIVs 401 zurückbleiben.
  • Nachdem die TIVs 401 hergestellt worden sind, kann der Prozess wie vorstehend beschrieben fortgesetzt werden, um das erste Halbleiter-Bauelement 105 und das zweite Halbleiter-Bauelement 107 zu platzieren. Außerdem können die ersten Durchkontaktierungen 135, die erste Metallisierungsschicht 205 und die zweiten Durchkontaktierungen 209 (zusammen mit den übrigen Metallisierungsschichten) hergestellt werden. Statt jedoch einige der ersten Durchkontaktierungen 135 mit dem Verkapselungsmaterial 129 zu verbinden (die dadurch Dummy-Durchkontaktierungen sind), können die ersten Durchkontaktierungen 135 mit den TIVs 401 verbunden werden, sodass eine elektrische Verbindung von einer Seite des Verkapselungsmaterials 129 mit einer zweiten Seite des Verkapselungsmaterials 129 entsteht.
  • 4 zeigt außerdem die Herstellung einer dritten Passivierungsschicht 403 zwischen der ersten Passivierungsschicht 113 und den ersten äußeren Verbindungselementen 115. Die dritte Passivierungsschicht 403 kann aus einem oder mehreren geeigneten dielektrischen Materialien, wie etwa Polybenzoxazol (PBO), bestehen, aber alternativ kann jedes geeignete Material verwendet werden, wie etwa Siliziumnitrid, Siliziumoxid, Polyimid oder ein Polyimidderivat. Die dritte Passivierungsschicht 403 kann zum Beispiel durch Schleuderbeschichtung mit einer Dicke von etwa 5 µm bis etwa 25 µm, z. B. etwa 7 µm, abgeschieden werden, aber alternativ können jedes geeignete Verfahren und jede geeignete Dicke verwendet werden. Wenn die dritte Passivierungsschicht 403 an der richtigen Stelle ist, kann sie strukturiert werden, bevor die ersten äußeren Verbindungselemente 115 hergestellt werden.
  • 5 zeigt eine weitere Ausführungsform, bei der die dritte Passivierungsschicht 403 verwendet wird. Bei dieser Ausführungsform werden jedoch die TIVs 401 nicht hergestellt. Daher werden einige der ersten Durchkontaktierungen 135 über dem Verkapselungsmaterial 129 hergestellt, und sie werden nicht mit dem ersten Halbleiter-Bauelement 105 oder dem zweiten Halbleiter-Bauelement 107 elektrisch verbunden. Somit sind die nicht-verbundenen ersten Durchkontaktierungen 135 Dummy-Strukturen, die elektrisch getrennt sind.
  • 6 zeigt eine weitere Ausführungsform, bei der die TIVs 401 verwendet werden. Bei dieser Ausführungsform wird jedoch die dritte Passivierungsschicht 403 nicht hergestellt. Daher werden einige der ersten Durchkontaktierungen 135 in elektrischer Verbindung mit den TIVs 401 hergestellt. Diese Verbindungen ermöglichen eine elektrische Leitung zu der gegenüberliegenden Seite des Verkapselungsmaterials 129.
  • Die 7A bis 7F zeigen eine weitere Ausführungsform, bei der die zweiten Durchkontaktierungen 209 so hergestellt werden, dass sie nur teilweise, statt vollständig, auf der ersten Metallisierungsschicht 205 aufgesetzt werden. Bei dieser Ausfiihrungsform sind die 7A und 7B den 2A und 2B ähnlich, die vorstehend beschrieben worden sind. Daher wird die Beschreibung nicht wiederholt.
  • 7C zeigt die Abscheidung und Strukturierung des dritten Fotoresists 207 über der ersten Metallisierungsschicht 205. Bei einer Ausführungsform kann das dritte Fotoresist 207 so abgeschieden oder platziert und strukturiert werden, wie es vorstehend unter Bezugnahme auf 2C beschrieben worden ist, wie etwa durch Belichten und Entwickeln des dritten Fotoresists 207, um eine Struktur mit geraden und vertikalen oder nahezu vertikalen Seitenwänden zu erzeugen. Bei dieser Ausfiihrungsform wird jedoch das dritte Fotoresist 207 so strukturiert, dass sowohl ein Teil der Oberseite der ersten Metallisierungsschicht 205 als auch eine Seitenwand der ersten Metallisierungsschicht 205 freigelegt werden, statt lediglich eine Oberseite der ersten Metallisierungsschicht 205 freizulegen. Außerdem wird durch vollständiges Freilegen der Seitenwand der ersten Metallisierungsschicht 205 auch die darunter befindliche zweite Seedschicht 201 teilweise freigelegt.
  • Bei einer Ausführungsform kann das dritte Fotoresist 207 so strukturiert werden, dass die Oberfläche der ersten Metallisierungsschicht 205, die freigelegt wird, eine vierte Breite W4 von etwa 0,1 µm bis etwa 20 µm, z. B. etwa 5 µm, hat. In ähnlicher Weise kann das dritte Fotoresist 207 so strukturiert werden, dass die Oberfläche der zweiten Seedschicht 201, die freigelegt wird, eine fünfte Breite W5 von etwa 0,1 µm bis etwa 20 µm, z. B. etwa 5 µm, hat. Es können jedoch alle geeigneten Abmessungen verwendet werden.
  • 7D zeigt die Herstellung der zweiten Durchkontaktierungen 209 in dem dritten Fotoresist 207. Bei einer Ausführungsform kann die Herstellung der zweiten Durchkontaktierungen 209 so erfolgen, wie es vorstehend unter Bezugnahme auf 2C beschrieben worden ist. Zum Beispiel können die zweiten Durchkontaktierungen 209 durch Elektroplattierung hergestellt werden, bei der die Öffnungen in dem dritten Fotoresist 207 zumindest teilweise gefüllt werden, wobei die erste Metallisierungsschicht 205 und die zweiten Durchkontaktierungen 209 unter Verwendung der gleichen Seedschicht hergestellt werden und die zweiten Durchkontaktierungen 209 die Form der Struktur des dritten Fotoresists 207 annehmen, sodass sie gerade und vertikale oder nahezu vertikale Seitenwände haben. Bei dieser Ausführungsform bedeckt jedoch das Material für die zweiten Durchkontaktierungen 209 nicht nur die Oberseite der ersten Metallisierungsschicht 205, sondern auch mindestens eine Seitenfläche der ersten Metallisierungsschicht 205, und es ist in physischem Kontakt mit einem Teil der zweiten Seedschicht 201.
  • Bei dieser Ausführungsform können die zweiten Durchkontaktierungen 209 eine sechste Breite W6 von etwa 0,1 µm bis etwa 20 µm, z. B. etwa 5 µm, haben. Ebenso können bei dieser Ausführungsform die zweiten Durchkontaktierungen 209 eine vierte Höhe H4 (über der zweiten Seedschicht 201) von etwa 0,01 µm bis etwa 20 µm, z. B. etwa 3 µm, haben, und sie können eine fünfte Höhe H5 (über der ersten Metallisierungsschicht 205) von etwa 0,05 µm bis etwa 20 µm, z. B. etwa 5 µm, haben. Es können jedoch alle geeigneten Abmessungen verwendet werden.
  • 7D zeigt außerdem das Entfernen des dritten Fotoresists 207. Bei einer Ausführungsform kann das dritte Fotoresist 207 so entfernt werden, wie es vorstehend unter Bezugnahme auf 2D beschrieben worden ist. Zum Beispiel kann zum Entfernen des dritten Fotoresists 207 ein Ablösungsprozess verwendet werden. Es kann jedoch jedes geeignete Verfahren zum Entfernen des dritten Fotoresists 207 verwendet werden.
  • Schließlich zeigt 7D außerdem das Ätzen der zweiten Seedschicht 201. Bei einer Ausführungsform kann die zweite Seedschicht 201 so geätzt werden, wie es vorstehend unter Bezugnahme auf 2D beschrieben worden ist. Zum Beispiel kann ein Nass- oder Trockenätzprozess zum Entfernen der freigelegten Teile der zweiten Seedschicht 201 verwendet werden. Es kann jedoch jedes geeignete Verfahren verwendet werden.
  • Die 7E und 7F zeigen die Platzierung und Planarisierung des zweiten dielektrischen Materials 211 über den zweiten Durchkontaktierungen 209. Bei einer Ausführungsform kann das zweite dielektrische Material 211 so platziert und planarisiert werden, wie es vorstehend unter Bezugnahme auf die 2E und 2F beschrieben worden ist. Zum Beispiel kann das zweite dielektrische Material 211 abgeschieden und gehärtet werden, und dann können unter Verwendung einer CMP, eines mechanisches Schleifprozesses oder chemischer Verfahren das zweite dielektrische Material 211 planarisiert werden und die zweiten Durchkontaktierungen 209 freigelegt werden. Es kann jedoch jedes geeignete Verfahren verwendet werden.
  • 7G zeigt eine Ausführungsform, bei der die erste Metallisierungsschicht 205 und die zweiten Durchkontaktierungen 209 mit einem Damascene-Prozess so hergestellt werden, dass sie teilweise aufgesetzt werden. Bei dieser Ausführungsform wird zunächst das zweite dielektrische Material 211 direkt auf das erste dielektrische Material 137 und die ersten Durchkontaktierungen 135 abgeschieden, statt zuerst die zweite Seedschicht 201 herzustellen. Zum Beispiel kann das zweite dielektrische Material 211 als ein Polyimidderivat z. B. durch Schleuderbeschichtung abgeschieden werden. Es können jedoch alle geeigneten Materialien und Abscheidungsverfahren zum Einsatz kommen.
  • Nachdem das zweite dielektrische Material 211 platziert worden ist, kann es strukturiert werden, um die gewünschte Form für die erste Metallisierungsschicht 205 zu erzeugen. Bei einer Ausführungsform kann das zweite dielektrische Material 211 dadurch strukturiert werden, dass zunächst ein Fotoresist aufgebracht wird, das dann belichtet und entwickelt wird, um eine Struktur in der Form zu erzeugen, die für die erste Metallisierungsschicht 205 gewünscht wird.
  • Nachdem die Struktur in dem Fotoresist definiert worden ist, kann sie auf das darunter befindliche zweite dielektrische Material 211 übertragen werden. Bei einer Ausführungsform kann die Struktur zum Beispiel mit einem anisotropen Ätzprozess, wie etwa einer reaktiven Ionenätzung, übertragen werden, bei dem ein freigelegter Teil des zweiten dielektrischen Materials 211 entfernt wird und die darunter befindlichen ersten Durchkontaktierungen 135 freigelegt werden. Es kann jedoch jedes geeignete Verfahren zum Übertragen der Struktur zum Einsatz kommen.
  • Nachdem die ersten Durchkontaktierungen 135 freigelegt worden sind, werden die Öffnungen durch das zweite dielektrische Material 211 mit einem leitfähigen Material gefüllt. Bei einer Ausführungsform kann eine Seedschicht zusammen mit einer oder mehreren Sperrschichten abgeschieden werden. Bei einer Ausführungsform kann die Seedschicht der ersten Seedschicht 133 dahingehend ähnlich sein, dass sie eine Titanschicht und eine Kupferschicht über der Titanschicht aufweist, die z. B. durch physikalische Aufdampfung abgeschieden worden sind, um die Unterseiten und Seitenwandflächen der Öffnungen zu bedecken. Es können jedoch alle geeigneten Materialien und Abscheidungsverfahren verwendet werden.
  • Nachdem die Seedschicht hergestellt worden ist, kann ein leitfähiges Material abgeschieden werden, um die Öffnungen zu füllen und zu überfüllen. Bei einer Ausführungsform kann das leitfähige Material Kupfer sein, das durch Elektroplattierung oder stromlose Plattierung abgeschieden wird, bei der eine Seedschicht verwendet wird, und die Plattierung kann so lange fortgesetzt werden, bis das leitfähige Material die Öffnungen in dem zweiten dielektrischen Material 211 füllt und/oder überfüllt. Es können jedoch jedes geeignete Material und Verfahren zum Füllen der Öffnungen mit dem leitfähigen Material verwendet werden.
  • Nachdem die Öffnungen gefüllt worden sind, werden überschüssige Teile des leitfähigen Materials, die sich außerhalb der Öffnungen durch das zweite dielektrische Material 211 befinden, entfernt, um die erste Metallisierungsschicht 205 herzustellen. Bei einer Ausführungsform können die überschüssigen Teile z. B. mit einem Planarisierungsprozess, wie etwa einem CMP-Prozess, einem Schleifprozess, anderen chemischen Prozessen, Kombinationen davon oder dergleichen entfernt werden. Es kann jedoch jedes geeignete Verfahren zum Einbetten des leitfähigen Materials in das zweite dielektrische Material 211 und zum Herstellen der ersten Metallisierungsschicht 205 verwendet werden.
  • 7G zeigt außerdem, dass die zweiten Durchkontaktierungen 209 ebenfalls mit einem Damascene-Prozess hergestellt werden, nachdem die erste Metallisierungsschicht 205 hergestellt worden ist. Zum Beispiel kann nach der Herstellung der ersten Metallisierungsschicht 205 die zweite dielektrische Durchkontaktierungsschicht 213 über der ersten Metallisierungsschicht 205 abgeschieden werden. Bei einer Ausführungsform kann die zweite dielektrische Durchkontaktierungsschicht 213 aus einem ähnlichen Material wie dem zweiten dielektrischen Material 211 bestehen und mit einem ähnlichen Verfahren abgeschieden werden, und sie kann zum Beispiel als ein Polyimidderivat z. B. durch Schleuderbeschichtung hergestellt werden. Es können jedoch alle geeigneten Materialien und Abscheidungsverfahren zum Einsatz kommen.
  • Nachdem die zweite dielektrische Durchkontaktierungsschicht 213 platziert worden ist, kann sie strukturiert werden, um die gewünschte Form für die zweiten Durchkontaktierungen 209 zu erzeugen. Bei einer Ausführungsform kann die zweite dielektrische Durchkontaktierungsschicht 213 dadurch strukturiert werden, dass zunächst ein Fotoresist aufgebracht wird, das dann belichtet und entwickelt wird, um eine Struktur in der Form zu erzeugen, die für die zweiten Durchkontaktierungen 209 gewünscht wird.
  • Nachdem die Struktur in dem Fotoresist definiert worden ist, kann sie auf die darunter befindliche zweite dielektrische Durchkontaktierungsschicht 213 übertragen werden. Bei einer Ausführungsform kann die Struktur zum Beispiel mit einem anisotropen Ätzprozess, wie etwa einer reaktiven Ionenätzung, übertragen werden, bei dem freigelegtes Material der zweiten dielektrischen Durchkontaktierungsschicht 213 entfernt wird und die darunter befindliche erste Metallisierungsschicht 205 freigelegt wird. Es kann jedoch jedes geeignete Verfahren zum Übertragen der Struktur zum Einsatz kommen.
  • Außerdem wird bei dieser Ausführungsform der anisotrope Ätzprozess nicht beendet, wenn die Oberseite der darunter befindlichen ersten Metallisierungsschicht 205 freigelegt ist. Vielmehr wird der Ätzprozess fortgesetzt, sodass ein Teil des zweiten dielektrischen Materials 211 entfernt wird, um eine Seitenwand der ersten Metallisierungsschicht 205 und, bei einigen Ausführungsformen, das erste dielektrische Material 137 freizulegen.
  • Nachdem die erste Metallisierungsschicht 205 freigelegt worden ist, werden die Öffnungen durch die zweite dielektrische Durchkontaktierungsschicht 213 und das zweite dielektrische Material 211 mit einem leitfähigen Material gefüllt. Bei einer Ausführungsform kann eine Seedschicht zusammen mit einer oder mehreren Sperrschichten abgeschieden werden. Bei einer Ausführungsform kann die Seedschicht der ersten Seedschicht 133 dahingehend ähnlich sein, dass sie eine Titanschicht und eine Kupferschicht über der Titanschicht aufweist, die z. B. durch physikalische Aufdampfung abgeschieden worden sind, um die Unterseiten und Seitenwandflächen der Öffnungen zu bedecken. Es können jedoch alle geeigneten Materialien und Abscheidungsverfahren verwendet werden.
  • Nachdem die Seedschicht hergestellt worden ist, kann ein leitfähiges Material abgeschieden werden, um die Öffnungen zu füllen und zu überfüllen. Bei einer Ausführungsform kann das leitfähige Material Kupfer sein, das durch Elektroplattierung oder stromlose Plattierung abgeschieden wird, bei der eine Seedschicht verwendet wird, und die Plattierung kann so lange fortgesetzt werden, bis das leitfähige Material die Öffnungen in der zweiten dielektrischen Durchkontaktierungsschicht 213 und dem zweiten dielektrischen Material 211 füllt und/oder überfüllt. Es können jedoch jedes geeignete Material und Verfahren zum Füllen der Öffnungen mit dem leitfähigen Material verwendet werden.
  • Nachdem die Öffnungen gefüllt worden sind, werden überschüssige Teile des leitfähigen Materials, die sich außerhalb der Öffnungen durch die zweite dielektrische Durchkontaktierungsschicht 213 und das zweite dielektrische Material 211 befinden, entfernt, um die zweiten Durchkontaktierungen 209 herzustellen. Bei einer Ausführungsform können die überschüssigen Teile z. B. mit einem Planarisierungsprozess, wie etwa einem CMP-Prozess, einem Schleifprozess, anderen chemischen Prozessen, Kombinationen davon oder dergleichen entfernt werden. Es kann jedoch jedes geeignete Verfahren zum Einbetten des leitfähigen Materials in die zweite dielektrische Durchkontaktierungsschicht 213 und das zweite dielektrische Material 211 und zum Herstellen der zweiten Durchkontaktierungen 209 verwendet werden.
  • 8 zeigt, dass nach der Herstellung der ersten Metallisierungsschicht 205 und der zweiten Durchkontaktierungen 209 bei dieser Ausführungsform ähnliche Prozesse wiederholt werden können, um die zweite Metallisierungsschicht 307 und die dritte Durchkontaktierung 309 (die beide unter Verwendung nur einer Seedschicht hergestellt werden) und die dritte Metallisierungsschicht 311 herzustellen, wobei alle Durchkontaktierungen teilweise auf der darunter befindlichen Metallisierungsschicht aufgesetzt werden. Nachdem die dritte Metallisierungsschicht 311 hergestellt worden ist, kann die Passivierungsschicht 301 hergestellt und strukturiert werden, die Metallisierungen 303 unter dem Kontakthügel können hergestellt werden, und die dritten äußeren Verbindungselemente 305 können platziert werden, wie es vorstehend unter Bezugnahme auf 3 beschrieben worden ist. Es können jedoch alle geeigneten Verfahren und Materialien zum Einsatz kommen.
  • 9 zeigt eine weitere Ausführungsform, bei der die zweiten Durchkontaktierungen 209 (oder andere geeignete Durchkontaktierungen) so hergestellt werden, dass sie teilweise auf der ersten Metallisierungsschicht 205 aufgesetzt werden. Bei dieser Ausführungsform werden jedoch die TIVs 401 zusätzlich hergestellt, um die ersten Durchkontaktierungen 135 mit einer gegenüberliegenden Seite des Verkapselungsmaterials 129 elektrisch zu verbinden. Bei einer Ausführungsform können die TIVs 401 so hergestellt werden, wie es vorstehend unter Bezugnahme auf 4 beschrieben worden ist. Zum Beispiel können die TIVs 401 mit einem Elektroplattierungsprozess hergestellt werden, bevor das erste Halbleiter-Bauelement 105 und das zweite Halbleiter-Bauelement 107 auf der Polymerschicht 103 platziert werden. Es sollen jedoch alle geeigneten Verfahren zum Herstellen der TIVs 401 vollständig innerhalb des Schutzumfangs der Ausführungsformen liegen.
  • 10 zeigt eine Ausführungsform, bei der außer den TIVs 401, die unter Bezugnahme auf 9 beschrieben worden sind, auch die dritte Passivierungsschicht 403 zwischen der ersten Passivierungsschicht 113 und den ersten äußeren Verbindungselementen 115 hergestellt wird. Bei dieser Ausführungsform kann die dritte Passivierungsschicht 403 so hergestellt werden, wie es vorstehend unter Bezugnahme auf 4 beschrieben worden ist. Es können jedoch alle geeigneten Verfahren und Materialien zum Einsatz kommen.
  • 11 zeigt eine Ausführungsform, bei der die dritte Passivierungsschicht 403 ohne die TIVs 401 verwendet wird. Bei dieser Ausführungsform werden einige der ersten Durchkontaktierungen 135, statt mit den TIVs 401 elektrisch verbunden zu werden, als Dummy-Materialien für eine konstruktive Abstützung verwendet.
  • Die 12A bis 12F zeigen eine weitere Ausführungsform, bei der die zweiten Durchkontaktierungen 209, statt so hergestellt zu werden, dass sie vollständig auf der ersten Metallisierungsschicht 205 aufgesetzt werden, so hergestellt werden, dass sie nur teilweise auf der ersten Metallisierungsschicht 205 aufgesetzt werden. Bei dieser Ausführungsform sind die 12A und 12B den vorstehend beschriebenen 2A und 2B ähnlich. Daher wird die Beschreibung nicht wiederholt.
  • 12C zeigt die Abscheidung und Strukturierung des dritten Fotoresists 207 über der ersten Metallisierungsschicht 205. Bei einer Ausführungsform kann das dritte Fotoresist 207 so abgeschieden oder platziert und strukturiert werden, wie es vorstehend unter Bezugnahme auf 2C beschrieben worden ist, wie etwa durch Belichten und Entwickeln des dritten Fotoresists 207, um eine Struktur mit geraden und vertikalen oder nahezu vertikalen Seitenwänden zu erzeugen. Bei dieser Ausführungsform wird jedoch das dritte Fotoresist 207 so strukturiert, dass sowohl ein Teil der Oberseite der ersten Metallisierungsschicht 205 als auch ein Teil einer Seitenwand (jedoch nicht die gesamte Seitenwand) der ersten Metallisierungsschicht 205 freigelegt werden, statt lediglich eine Oberseite der ersten Metallisierungsschicht 205 freizulegen. Diese Freilegung der Seitenwände der ersten Metallisierungsschicht 205 kann mit einem zeitlich gesteuerten Entwicklungsprozess oder, bei einer anderen Ausführungsform, mit einer gesteuerten Belichtung erfolgen, bei der ein Teil der Tiefe des dritten Fotoresists 207 (jedoch nicht die gesamte Tiefe) belichtet wird. Außerdem bleibt bei dieser Ausführungsform die zweite Seedschicht 201 vollständig von der ersten Metallisierungsschicht 205 oder dem dritten Fotoresist 207 bedeckt.
  • 12D zeigt die Herstellung der zweiten Durchkontaktierungen 209 in dem dritten Fotoresist 207. Bei einer Ausführungsform kann die Herstellung der zweiten Durchkontaktierungen 209 so erfolgen, wie es vorstehend unter Bezugnahme auf 2C beschrieben worden ist. Zum Beispiel können die zweiten Durchkontaktierungen 209 durch Elektroplattierung hergestellt werden, bei der die Öffnungen in dem dritten Fotoresist 207 zumindest teilweise gefüllt werden, wobei die erste Metallisierungsschicht 205 und die zweiten Durchkontaktierungen 209 unter Verwendung der gleichen Seedschicht hergestellt werden und die zweiten Durchkontaktierungen 209 die Form der Struktur des dritten Fotoresists 207 annehmen, sodass sie gerade und vertikale oder nahezu vertikale Seitenwände haben. Bei dieser Ausführungsform bedeckt jedoch das Material für die zweiten Durchkontaktierungen 209 nicht nur die Oberseite der ersten Metallisierungsschicht 205, sondern auch mindestens einen Teil der Seitenfläche (jedoch nicht die gesamte Seitenfläche) der ersten Metallisierungsschicht 205.
  • Zum Beispiel kann bei dieser Ausführungsform das dritte Fotoresist 207 so strukturiert werden, dass die Oberfläche der ersten Metallisierungsschicht 205, die freigelegt wird, die vierte Breite W4 von etwa 0,1 µm bis etwa 20 µm, z. B. etwa 5 µm, hat, und ein Teil des dritten Fotoresists 207 die fünfte Breite W5 von etwa 0,1 µm bis etwa 20 µm, z. B. etwa 5 µm, hat. Außerdem kann ein Teil der Seitenwand der ersten Metallisierungsschicht 205 eine sechste Höhe H6 von etwa 0,01 µm bis etwa 10 µm, z. B. etwa 1 µm, haben. Es können jedoch alle geeigneten Abmessungen verwendet werden.
  • 12D zeigt außerdem das Entfernen des dritten Fotoresists 207. Bei einer Ausführungsform kann das dritte Fotoresist 207 so entfernt werden, wie es vorstehend unter Bezugnahme auf 2D beschrieben worden ist. Zum Beispiel kann zum Entfernen des dritten Fotoresists 207 ein Ablösungsprozess verwendet werden. Es kann jedoch jedes geeignete Verfahren zum Entfernen des dritten Fotoresists 207 verwendet werden.
  • Bei dieser Ausführungsform können die zweiten Durchkontaktierungen 209 die sechste Breite W6 von etwa 0,1 µm bis etwa 20 µm, z. B. etwa 5 µm, haben. Es können jedoch alle geeigneten Abmessungen verwendet werden. Ebenso können die zweiten Durchkontaktierungen 209 bei dieser Ausführungsform eine siebente Höhe H7 (über der zweiten Seedschicht 201 und entlang der Seitenwand der ersten Metallisierungsschicht 205) von etwa 0,01 µm bis etwa 20 µm, z. B. etwa 5 µm, sowie eine achte Höhe H8 (über der ersten Metallisierungsschicht 205) von etwa 0,01 µm bis etwa 20 µm, z. B. etwa 3 µm, haben. Es können jedoch alle geeigneten Abmessungen verwendet werden.
  • Schließlich zeigt 12D außerdem das Ätzen der zweiten Seedschicht 201. Bei einer Ausführungsform kann die zweite Seedschicht 201 so geätzt werden, wie es vorstehend unter Bezugnahme auf 2D beschrieben worden ist. Zum Beispiel kann ein Nass- oder Trockenätzprozess zum Entfernen der freigelegten Teile der zweiten Seedschicht 201 verwendet werden. Durch das Entfernen der zweiten Seedschicht 201 unter einem Teil der zweiten Durchkontaktierungen 209 können die zweiten Durchkontaktierungen 209 von dem ersten dielektrischen Material 137 mit einem ersten Abstand D1 von etwa 0,01 µm bis etwa 20 µm, z. B. etwa 5 µm, getrennt sein. Es können jedoch alle geeigneten Verfahren und Abmessungen verwendet werden.
  • Die 12E und 12F zeigen die Platzierung und Planarisierung des zweiten dielektrischen Materials 211 über den zweiten Durchkontaktierungen 209. Bei einer Ausführungsform kann das zweite dielektrische Material 211 so platziert und planarisiert werden, wie es vorstehend unter Bezugnahme auf die 2E und 2F beschrieben worden ist. Zum Beispiel kann das zweite dielektrische Material 211 abgeschieden und gehärtet werden, und dann können unter Verwendung einer CMP, eines mechanisches Schleifprozesses oder chemischer Verfahren das zweite dielektrische Material 211 planarisiert und die zweiten Durchkontaktierungen 209 freigelegt werden. Es kann jedoch jedes geeignete Verfahren verwendet werden.
  • 12G zeigt eine Ausführungsform, bei der die erste Metallisierungsschicht 205 und die zweiten Durchkontaktierungen 209 mit einem Damascene-Prozess so hergestellt werden, dass sie teilweise aufgesetzt werden. Bei dieser Ausführungsform wird zunächst das zweite dielektrische Material 211 direkt auf das erste dielektrische Material 137 und die ersten Durchkontaktierungen 135 abgeschieden, statt zuerst die zweite Seedschicht 201 herzustellen. Zum Beispiel kann das zweite dielektrische Material 211 als ein Polyimidderivat z. B. durch Schleuderbeschichtung abgeschieden werden. Es können jedoch alle geeigneten Materialien und Abscheidungsverfahren zum Einsatz kommen.
  • Nachdem das zweite dielektrische Material 211 platziert worden ist, kann es strukturiert werden, um die gewünschte Form für die erste Metallisierungsschicht 205 zu erzeugen. Bei einer Ausführungsform kann das zweite dielektrische Material 211 dadurch strukturiert werden, dass zunächst ein Fotoresist aufgebracht wird, das dann belichtet und entwickelt wird, um eine Struktur in der Form zu erzeugen, die für die erste Metallisierungsschicht 205 gewünscht wird.
  • Nachdem die Struktur in dem Fotoresist definiert worden ist, kann sie auf das darunter befindliche zweite dielektrische Material 211 übertragen werden. Bei einer Ausfiihrungsform kann die Struktur zum Beispiel mit einem anisotropen Ätzprozess, wie etwa einer reaktiven Ionenätzung, übertragen werden, bei dem ein freigelegter Teil des zweiten dielektrischen Materials 211 entfernt wird und die darunter befindlichen ersten Durchkontaktierungen 135 freigelegt werden. Es kann jedoch jedes geeignete Verfahren zum Übertragen der Struktur zum Einsatz kommen.
  • Nachdem die ersten Durchkontaktierungen 135 freigelegt worden sind, werden die Öffnungen durch das zweite dielektrische Material 211 mit einem leitfähigen Material gefüllt. Bei einer Ausführungsform kann eine Seedschicht zusammen mit einer oder mehreren Sperrschichten abgeschieden werden. Bei einer Ausführungsform kann die Seedschicht der ersten Seedschicht 133 dahingehend ähnlich sein, dass sie eine Titanschicht und eine Kupferschicht über der Titanschicht aufweist, die z. B. durch physikalische Aufdampfung abgeschieden worden sind, um die Unterseiten und Seitenwandflächen der Öffnungen zu bedecken. Es können jedoch alle geeigneten Materialien und Abscheidungsverfahren verwendet werden.
  • Nachdem die Seedschicht hergestellt worden ist, kann ein leitfähiges Material abgeschieden werden, um die Öffnungen zu füllen und zu überfüllen. Bei einer Ausführungsform kann das leitfähige Material Kupfer sein, das durch Elektroplattierung oder stromlose Plattierung abgeschieden wird, bei der eine Seedschicht verwendet wird, und die Plattierung kann so lange fortgesetzt werden, bis das leitfähige Material die Öffnungen in dem zweiten dielektrischen Material 211 füllt und/oder überfüllt. Es können jedoch jedes geeignete Material und Verfahren zum Füllen der Öffnungen mit dem leitfähigen Material verwendet werden.
  • Nachdem die Öffnungen gefüllt worden sind, werden überschüssige Teile des leitfähigen Materials, die sich außerhalb der Öffnungen durch das zweite dielektrische Material 211 befinden, entfernt, um die erste Metallisierungsschicht 205 herzustellen. Bei einer Ausführungsform können die überschüssigen Teile z. B. mit einem Planarisierungsprozess, wie etwa einem CMP-Prozess, einem Schleifprozess, anderen chemischen Prozessen, Kombinationen davon oder dergleichen entfernt werden. Es kann jedoch jedes geeignete Verfahren zum Einbetten des leitfähigen Materials in das zweite dielektrische Material 211 und zum Herstellen der ersten Metallisierungsschicht 205 verwendet werden.
  • 12G zeigt außerdem, dass die zweiten Durchkontaktierungen 209 ebenfalls mit einem Damascene-Prozess hergestellt werden, nachdem die erste Metallisierungsschicht 205 hergestellt worden ist. Zum Beispiel kann nach der Herstellung der ersten Metallisierungsschicht 205 die zweite dielektrische Durchkontaktierungsschicht 213 über der ersten Metallisierungsschicht 205 abgeschieden werden. Bei einer Ausführungsform kann die zweite dielektrische Durchkontaktierungsschicht 213 aus einem ähnlichen Material wie dem zweiten dielektrischen Material 211 bestehen und mit einem ähnlichen Verfahren abgeschieden werden, und sie kann zum Beispiel als ein Polyimidderivat z. B. durch Schleuderbeschichtung hergestellt werden. Es können jedoch alle geeigneten Materialien und Abscheidungsverfahren zum Einsatz kommen.
  • Nachdem die zweite dielektrische Durchkontaktierungsschicht 213 platziert worden ist, kann sie strukturiert werden, um die gewünschte Form für die zweiten Durchkontaktierungen 209 zu erzeugen. Bei einer Ausführungsform kann die zweite dielektrische Durchkontaktierungsschicht 213 dadurch strukturiert werden, dass zunächst ein Fotoresist aufgebracht wird, das dann belichtet und entwickelt wird, um eine Struktur in der Form zu erzeugen, die für die zweiten Durchkontaktierungen 209 gewünscht wird.
  • Nachdem die Struktur in dem Fotoresist definiert worden ist, kann sie auf die darunter befindliche zweite dielektrische Durchkontaktierungsschicht 213 übertragen werden. Bei einer Ausführungsform kann die Struktur zum Beispiel mit einem anisotropen Ätzprozess, wie etwa einer reaktiven Ionenätzung, übertragen werden, bei dem freigelegtes Material der zweiten dielektrischen Durchkontaktierungsschicht 213 entfernt wird und die darunter befindliche erste Metallisierungsschicht 205 freigelegt wird. Es kann jedoch jedes geeignete Verfahren zum Übertragen der Struktur zum Einsatz kommen.
  • Außerdem wird bei dieser Ausführungsform der anisotrope Ätzprozess nicht beendet, wenn die Oberseite der darunter befindlichen ersten Metallisierungsschicht 205 freigelegt ist. Vielmehr wird der Ätzprozess fortgesetzt, sodass ein Teil des zweiten dielektrischen Materials 211, jedoch nicht das gesamte zweite dielektrische Material 211, entfernt wird, um einen Teil der Seitenwand der ersten Metallisierungsschicht 205 freizulegen.
  • Nachdem die erste Metallisierungsschicht 205 freigelegt worden ist, werden die Öffnungen durch die zweite dielektrische Durchkontaktierungsschicht 213 und das zweite dielektrische Material 211 mit einem leitfähigen Material gefüllt. Bei einer Ausführungsform kann eine Seedschicht zusammen mit einer oder mehreren Sperrschichten abgeschieden werden. Bei einer Ausführungsform kann die Seedschicht der ersten Seedschicht 133 dahingehend ähnlich sein, dass sie eine Titanschicht und eine Kupferschicht über der Titanschicht aufweist, die z. B. durch physikalische Aufdampfung abgeschieden worden sind, um die Unterseiten und Seitenwandflächen der Öffnungen zu bedecken. Es können jedoch alle geeigneten Materialien und Abscheidungsverfahren verwendet werden.
  • Nachdem die Seedschicht hergestellt worden ist, kann ein leitfähiges Material abgeschieden werden, um die Öffnungen zu füllen und zu überfüllen. Bei einer Ausführungsform kann das leitfähige Material Kupfer sein, das durch Elektroplattierung oder stromlose Plattierung abgeschieden wird, bei der eine Seedschicht verwendet wird, und die Plattierung kann so lange fortgesetzt werden, bis das leitfähige Material die Öffnungen in der zweiten dielektrischen Durchkontaktierungsschicht 213 und dem zweiten dielektrischen Material 211 füllt und/oder überfüllt. Es können jedoch jedes geeignete Material und Verfahren zum Füllen der Öffnungen mit dem leitfähigen Material verwendet werden.
  • Nachdem die Öffnungen gefüllt worden sind, werden überschüssige Teile des leitfähigen Materials, die sich außerhalb der Öffnungen durch die zweite dielektrische Durchkontaktierungsschicht 213 und das zweite dielektrische Material 211 befinden, entfernt, um die zweiten Durchkontaktierungen 209 herzustellen. Bei einer Ausführungsform können die überschüssigen Teile z. B. mit einem Planarisierungsprozess, wie etwa einem CMP-Prozess, einem Schleifprozess, anderen chemischen Prozessen, Kombinationen davon oder dergleichen entfernt werden. Es kann jedoch jedes geeignete Verfahren zum Einbetten des leitfähigen Materials in die zweite dielektrische Durchkontaktierungsschicht 213 und das zweite dielektrische Material 211 und zum Herstellen der zweiten Durchkontaktierungen 209 verwendet werden.
  • 13 zeigt, dass nach der Herstellung der ersten Metallisierungsschicht 205 und der zweiten Durchkontaktierungen 209 bei dieser Ausführungsform ähnliche Prozesse wiederholt werden können, um die zweite Metallisierungsschicht 307 und die dritte Durchkontaktierung 309 (die beide unter Verwendung nur einer Seedschicht hergestellt werden) und die dritte Metallisierungsschicht 311 herzustellen, wobei alle Durchkontaktierungen auf der darunter befindlichen Metallisierungsschicht teilweise aufgesetzt werden. Nachdem die dritte Metallisierungsschicht 311 hergestellt worden ist, kann die Passivierungsschicht 301 hergestellt und strukturiert werden, die Metallisierungen 303 unter dem Kontakthügel können hergestellt werden, und die dritten äußeren Verbindungselemente 305 können so platziert werden, wie es vorstehend unter Bezugnahme auf 3 beschrieben worden ist. Es können jedoch alle geeigneten Verfahren und Materialien zum Einsatz kommen.
  • 14 zeigt eine weitere Ausführungsform, bei der die zweiten Durchkontaktierungen 209 (oder andere geeignete Durchkontaktierungen) so hergestellt werden, dass sie teilweise auf der ersten Metallisierungsschicht 205 aufgesetzt werden. Bei dieser Ausführungsform werden jedoch die TIVs 401 zusätzlich hergestellt, um die ersten Durchkontaktierungen 135 mit einer gegenüberliegenden Seite des Verkapselungsmaterials 129 elektrisch zu verbinden. Bei einer Ausführungsform können die TIVs 401 so hergestellt werden, wie es vorstehend unter Bezugnahme auf 4 beschrieben worden ist. Zum Beispiel können die TIVs 401 mit einem Elektroplattierungsprozess hergestellt werden, bevor das erste Halbleiter-Bauelement 105 und das zweite Halbleiter-Bauelement 107 auf der Polymerschicht 103 platziert werden. Es sollen jedoch alle geeigneten Verfahren zum Herstellen der TIVs 401 vollständig innerhalb des Schutzumfangs der Ausführungsformen liegen.
  • 15 zeigt eine Ausführungsform, bei der außer den TIVs 401, die unter Bezugnahme auf 14 beschrieben worden sind, auch die dritte Passivierungsschicht 403 zwischen der ersten Passivierungsschicht 113 und den ersten äußeren Verbindungselementen 115 hergestellt wird. Bei dieser Ausführungsform kann die dritte Passivierungsschicht 403 so hergestellt werden, wie es vorstehend unter Bezugnahme auf 4 beschrieben worden ist. Es können jedoch alle geeigneten Verfahren und Materialien zum Einsatz kommen.
  • 16 zeigt eine Ausführungsform, bei der die dritte Passivierungsschicht 403 ohne die TIVs 401 verwendet wird. Bei dieser Ausführungsform werden einige der ersten Durchkontaktierungen 135, statt mit den TIVs 401 elektrisch verbunden zu werden, als Dummy-Materialien für eine konstruktive Abstützung verwendet.
  • Durch Herstellen von Metallisierungsschichten und Durchkontaktierungen in der hier beschriebenen Weise können kostengünstige hochaufgelöste Metallisierungsschichten hergestellt werden, um die Signale von dem ersten Halbleiter-Bauelement 105 und dem zweiten Halbleiter-Bauelement 107 umzuverteilen. Insbesondere kann durch Nutzung der hohen Auflösung des Fotoresists und ein und derselben Sperr-/PVD-Seedschicht bei der Herstellung der Metallisierungsschicht und einer zugehörigen Durchkontaktierung (wodurch das gesonderte Seedschicht-Sputtern übersprungen werden kann) eine in hohem Maße planarisierte Oberfläche mit einem kleinen Rasterabstand erzielt werden, es gibt kein PM-Schicht-Auflösungsfenster-Problem, und es kann ein vertikales Profil für die Durchkontaktierungen erhalten werden, wodurch die Prozessfenster reduziert werden und mehr Durchkontaktierungen auf einer kleineren Fläche integriert werden können. Darüber hinaus können weitere Kosteneinsparungen durch Vermeiden einer Seedschicht-Ätzung für die Herstellung der Durchkontaktierungen erzielt werden (da ein und dieselbe Seedschicht für die Durchkontaktierungs- und die Metallisierungsschicht verwendet wird).
  • Nachdem die hier beschriebenen Prozesse beendet sind, kann eine Weiterbearbeitung erfolgen. Zum Beispiel kann das erste Trägersubstrat 101 entfernt werden, und wenn die TIVs 401 vorhanden sind, können elektrische Verbindungen, wie etwa äußere Anschlüsse oder äußere Anschlüsse zusammen mit einer oder mehreren Umverteilungsschichten, hergestellt werden. Nachdem die äußeren Anschlüsse hergestellt worden sind, kann das gesamte Package mit einem anderen Substrat, wie etwa einer Leiterplatte oder einem Interposer, in Vorbereitung auf den Einsatz verbunden werden.
  • Bei einer Ausführungsform weist ein Verfahren zum Herstellen eines Halbleiter-Bauelements die folgenden Schritte auf: Herstellen einer ersten Durchkontaktierung zu einem ersten Halbleiter-Bauelement, das in einem Verkapselungsmaterial verkapselt ist; Herstellen einer Seedschicht über der ersten Durchkontaktierung; Herstellen einer Metallisierungsschicht über der Seedschicht, wobei die Metallisierungsschicht eine erste Breite hat; und Herstellen einer zweiten Durchkontaktierung über der Metallisierungsschicht, wobei die zweite Durchkontaktierung eine zweite Breite hat, die kleiner als die erste Breite ist, wobei die Seedschicht sowohl für das Herstellen der Metallisierungsschicht als auch für das Herstellen der zweiten Durchkontaktierung verwendet wird. Bei einer Ausführungsform umfasst das Verfahren weiterhin Folgendes: Herstellen einer dritten Durchkontaktierung; Platzieren des ersten Halbleiter-Bauelements direkt neben der dritten Durchkontaktierung; und Verkapseln der dritten Durchkontaktierung und des ersten Halbleiter-Bauelements, um das erste Halbleiter-Bauelement, das in dem Verkapselungsmaterial verkapselt ist, herzustellen. Bei einer Ausführungsform entsteht bei der Herstellung der zweiten Durchkontaktierung eine vollständig aufgesetzte Durchkontaktierung. Bei einer Ausführungsform entsteht bei der Herstellung der zweiten Durchkontaktierung eine teilweise aufgesetzte Durchkontaktierung. Bei einer Ausführungsform wird bei der Herstellung der zweiten Durchkontaktierung diese so hergestellt, dass sie eine Seitenwand der Metallisierungsschicht bedeckt. Bei einer Ausführungsform wird bei der Herstellung der zweiten Durchkontaktierung diese so hergestellt, dass sie eine Seitenwand der Metallisierungsschicht teilweise bedeckt.
  • Bei einer Ausführungsform weist ein Verfahren zum Herstellen eines Halbleiter-Bauelements die folgenden Schritte auf: Abscheiden einer Seedschicht über einer ersten Durchkontaktierung, wobei die erste Durchkontaktierung mit einem ersten äußeren Anschluss eines ersten Dies elektrisch verbunden wird, wobei der erste Die in einem Verkapselungsmaterial verkapselt wird; Strukturieren einer ersten Öffnung in ein erstes Fotoresist über der Seedschicht; Elektroplattieren einer ersten Metallisierungsschicht in der ersten Öffnung des ersten Fotoresists unter Verwendung der Seedschicht; Entfernen des ersten Fotoresists; nach dem Entfernen des ersten Fotoresists Strukturieren einer zweiten Öffnung in ein zweites Fotoresist über der ersten Metallisierungsschicht; und Elektroplattieren einer zweiten Durchkontaktierung in der zweiten Öffnung des zweiten Fotoresists unter Verwendung der Seedschicht. Bei einer Ausführungsform legt die zweite Öffnung eine Oberseite der ersten Metallisierungsschicht frei. Bei einer Ausführungsform legt die zweite Öffnung eine Seitenwand der ersten Metallisierungsschicht frei. Bei einer Ausführungsform legt die zweite Öffnung einen Teil der Seedschicht frei. Bei einer Ausführungsform umfasst das Verfahren weiterhin Folgendes: Entfernen des zweiten Fotoresists; Abscheiden eines dielektrischen Materials über der ersten Metallisierungsschicht; und Planarisieren des dielektrischen Materials mit der zweiten Durchkontaktierung. Bei einer Ausführungsform umfasst das Verfahren weiterhin Folgendes: vor dem Abscheiden der Seedschicht Herstellen einer dritten Durchkontaktierung über einem Substrat; Befestigen des ersten Dies an dem Substrat nach dem Herstellen der dritten Durchkontaktierung über dem Substrat; und Verkapseln des ersten Dies und der dritten Durchkontaktierung mit dem Verkapselungsmaterial nach dem Befestigen des ersten Dies an dem Substrat. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Herstellen der ersten Durchkontaktierung nach dem Verkapseln des ersten Dies. Bei einer Ausführungsform weist der erste Die ein erstes dielektrisches Material und ein zweites dielektrisches Material auf, das von dem ersten dielektrischen Material verschieden ist, wobei das erste dielektrische Material und das zweite dielektrische Material zwischen einem Kontaktpad und dem ersten äußeren Anschluss angeordnet sind.
  • Bei einer noch weiteren Ausführungsform weist ein Halbleiter-Bauelement Folgendes auf: einen Halbleiter-Die, der in einem Verkapselungsmaterial verkapselt ist; eine erste Durchkontaktierung, die durch eine erste dielektrische Schicht verläuft, um Kontakt mit dem Halbleiter-Die herzustellen, wobei die erste Durchkontaktierung nahezu gerade Seitenwände von einem oberen Ende der ersten Durchkontaktierung zu ihrem unteren Ende hat; eine erste Seedschicht in elektrischer Verbindung mit der ersten Durchkontaktierung; eine erste Metallisierungsschicht über und in physischem Kontakt mit der ersten Seedschicht, wobei die erste Metallisierungsschicht ein erstes Material in der gesamten ersten Metallisierungsschicht aufweist; eine zweite Durchkontaktierung in direktem physischem Kontakt mit der ersten Metallisierungsschicht, wobei die zweite Durchkontaktierung ein zweites Material in der gesamten zweiten Durchkontaktierung aufweist; und ein dielektrisches Material, das Seitenwände der ersten Metallisierungsschicht und der zweiten Durchkontaktierung bedeckt, wobei das dielektrische Material ein drittes dielektrisches Material in dem gesamten dielektrischen Material aufweist, wobei eine erste Fläche der zweiten Durchkontaktierung, die von der ersten Metallisierungsschicht weg zeigt, von dem dielektrischen Material befreit wird. Bei einer Ausführungsform erstreckt sich ein Teil des dielektrischen Materials zwischen der zweiten Durchkontaktierung und der ersten dielektrischen Schicht. Bei einer Ausführungsform ist die zweite Durchkontaktierung in physischem Kontakt mit der ersten Seedschicht. Bei einer Ausführungsform ist die zweite Durchkontaktierung vollständig auf der ersten Metallisierungsschicht aufgesetzt. Bei einer Ausführungsform weist das Halbleiter-Bauelement weiterhin eine dritte Durchkontaktierung auf, die von einer ersten Seite des Verkapselungsmaterials zu einer zweiten Seite des Verkapselungsmaterials verläuft. Bei einer Ausführungsform weist das Halbleiter-Bauelement weiterhin eine dritte Durchkontaktierung auf, die in der ersten dielektrischen Schicht angeordnet ist, wobei die dritte Durchkontaktierung in physischem Kontakt mit dem Verkapselungsmaterial ist.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung mit den folgenden Schritten: Herstellen einer ersten Durchkontaktierung zu einer ersten Halbleitervorrichtung, die in einem Verkapselungsmaterial verkapselt ist; Herstellen einer Seedschicht über der ersten Durchkontaktierung; Herstellen einer Metallisierungsschicht über der Seedschicht, wobei die Metallisierungsschicht eine erste Breite hat; und Herstellen einer zweiten Durchkontaktierung über der Metallisierungsschicht, wobei die zweite Durchkontaktierung eine zweite Breite hat, die kleiner als die erste Breite ist, wobei die Seedschicht sowohl für das Herstellen der Metallisierungsschicht als auch für das Herstellen der zweiten Durchkontaktierung verwendet wird.
  2. Verfahren nach Anspruch 1, das weiterhin Folgendes umfasst: Herstellen einer dritten Durchkontaktierung; Platzieren der ersten Halbleitervorrichtung neben der dritten Durchkontaktierung; und Verkapseln der dritten Durchkontaktierung und der ersten Halbleitervorrichtung, um die erste Halbleitervorrichtung, die in dem Verkapselungsmaterial verkapselt ist, herzustellen.
  3. Verfahren nach Anspruch 1 oder 2, wobei bei dem Herstellen der zweiten Durchkontaktierung eine vollständig aufgesetzte Durchkontaktierung entsteht.
  4. Verfahren nach Anspruch 1 oder 2, wobei bei dem Herstellen der zweiten Durchkontaktierung eine teilweise aufgesetzte Durchkontaktierung entsteht.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei bei dem Herstellen der zweiten Durchkontaktierung diese so hergestellt wird, dass sie eine Seitenwand der Metallisierungsschicht bedeckt.
  6. Verfahren nach einem der Ansprüche 1 bis 4, wobei bei dem Herstellen der zweiten Durchkontaktierung diese so hergestellt wird, dass sie eine Seitenwand der Metallisierungsschicht teilweise bedeckt.
  7. Verfahren zum Herstellen einer Halbleitervorrichtung mit den folgenden Schritten: Abscheiden einer Seedschicht über einer ersten Durchkontaktierung über einem Substrat, wobei die erste Durchkontaktierung mit einem ersten äußeren Anschluss eines ersten Dies elektrisch verbunden wird, wobei der erste Die in einem Verkapselungsmaterial verkapselt ist; Strukturieren einer ersten Öffnung in ein erstes Fotoresist über der Seedschicht; Elektroplattieren einer ersten Metallisierungsschicht in der ersten Öffnung des ersten Fotoresists unter Verwendung der Seedschicht; Entfernen des ersten Fotoresists; nach dem Entfernen des ersten Fotoresists Strukturieren einer zweiten Öffnung in ein zweites Fotoresist über der ersten Metallisierungsschicht; und Elektroplattieren einer zweiten Durchkontaktierung in der zweiten Öffnung des zweiten Fotoresists unter Verwendung der Seedschicht.
  8. Verfahren nach Anspruch 7, wobei die zweite Öffnung eine Oberseite der ersten Metallisierungsschicht freilegt.
  9. Verfahren nach Anspruch 7 oder 8, wobei die zweite Öffnung eine Seitenwand der ersten Metallisierungsschicht freilegt.
  10. Verfahren nach einem der Ansprüche 7 bis 9, wobei die zweite Öffnung einen Teil der Seedschicht freilegt.
  11. Verfahren nach einem der Ansprüche 7 bis 10, das weiterhin Folgendes umfasst: Entfernen des zweiten Fotoresists; Abscheiden eines dielektrischen Materials über der ersten Metallisierungsschicht; und Planarisieren des dielektrischen Materials mit der zweiten Durchkontaktierung.
  12. Verfahren nach einem der Ansprüche 7 bis 11, das weiterhin Folgendes umfasst: vor dem Abscheiden der Seedschicht Herstellen einer dritten Durchkontaktierung über dem Substrat; Befestigen des ersten Dies an dem Substrat nach dem Herstellen der dritten Durchkontaktierung über dem Substrat; und Verkapseln des ersten Dies und der dritten Durchkontaktierung mit dem Verkapselungsmaterial nach dem Befestigen des ersten Dies an dem Substrat.
  13. Verfahren nach Anspruch 12, das weiterhin das Herstellen der ersten Durchkontaktierung nach dem Verkapseln des ersten Dies umfasst.
  14. Verfahren nach einem der Ansprüche 7 bis 13, wobei der erste Die ein erstes dielektrisches Material und ein zweites dielektrisches Material aufweist, das von dem ersten dielektrischen Material verschieden ist, wobei das erste dielektrische Material und das zweite dielektrische Material zwischen einem Kontaktpad und dem ersten äußeren Anschluss angeordnet sind.
  15. Halbleitervorrichtung mit: einem Halbleiter-Die, der in einem Verkapselungsmaterial verkapselt ist; einer ersten Durchkontaktierung, die durch eine erste dielektrische Schicht verläuft, um mit dem Halbleiter-Die elektrisch verbunden zu werden, wobei die erste Durchkontaktierung gerade Seitenwände von einem oberen Ende der ersten Durchkontaktierung zu einem unteren Ende der ersten Durchkontaktierung hat; einer ersten Seedschicht in elektrischer Verbindung mit der ersten Durchkontaktierung; einer ersten Metallisierungsschicht über und in physischem Kontakt mit der ersten Seedschicht, wobei die erste Metallisierungsschicht ein erstes Material in der gesamten ersten Metallisierungsschicht aufweist; einer zweiten Durchkontaktierung in direktem physischem Kontakt mit der ersten Metallisierungsschicht, wobei die zweite Durchkontaktierung ein zweites Material in der gesamten zweiten Durchkontaktierung aufweist; und einem dielektrischen Material, das Seitenwände der ersten Metallisierungsschicht und der zweiten Durchkontaktierung bedeckt, wobei das dielektrische Material ein drittes Material in dem gesamten dielektrischen Material aufweist, wobei eine erste Fläche der zweiten Durchkontaktierung, die von der ersten Metallisierungsschicht weg zeigt, von dem dielektrischen Material befreit ist.
  16. Halbleitervorrichtung nach Anspruch 15, wobei sich ein Teil des dielektrischen Materials zwischen der zweiten Durchkontaktierung und der ersten dielektrischen Schicht erstreckt.
  17. Halbleitervorrichtung nach Anspruch 15 oder 16, wobei die zweite Durchkontaktierung in physischem Kontakt mit der ersten Seedschicht ist.
  18. Halbleitervorrichtung nach einem der Ansprüche 15 bis 17, wobei die zweite Durchkontaktierung vollständig auf der ersten Metallisierungsschicht aufgesetzt ist.
  19. Halbleitervorrichtung nach einem der Ansprüche 15 bis 18, die weiterhin eine dritte Durchkontaktierung aufweist, die von einer ersten Seite des Verkapselungsmaterials zu einer zweiten Seite des Verkapselungsmaterials verläuft.
  20. Halbleitervorrichtung nach einem der Ansprüche 15 bis 18, die weiterhin eine dritte Durchkontaktierung aufweist, die in der ersten dielektrischen Schicht angeordnet ist, wobei die dritte Durchkontaktierung in physischem Kontakt mit dem Verkapselungsmaterial ist.
DE102018122358.7A 2017-09-27 2018-09-13 Halbleiter-bauelement und verfahren Pending DE102018122358A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762564134P 2017-09-27 2017-09-27
US62/564,134 2017-09-27
US16/028,874 2018-07-06
US16/028,874 US10629540B2 (en) 2017-09-27 2018-07-06 Semiconductor device and method

Publications (1)

Publication Number Publication Date
DE102018122358A1 true DE102018122358A1 (de) 2019-03-28

Family

ID=65638304

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018122358.7A Pending DE102018122358A1 (de) 2017-09-27 2018-09-13 Halbleiter-bauelement und verfahren

Country Status (2)

Country Link
US (1) US20220384354A1 (de)
DE (1) DE102018122358A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113496974A (zh) * 2020-03-19 2021-10-12 南亚科技股份有限公司 半导体元件及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11315890B2 (en) * 2020-08-11 2022-04-26 Applied Materials, Inc. Methods of forming microvias with reduced diameter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113496974A (zh) * 2020-03-19 2021-10-12 南亚科技股份有限公司 半导体元件及其制备方法

Also Published As

Publication number Publication date
US20220384354A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102015106053B4 (de) Halbleiterbauelement und Verfahren zur Herstellung
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102020101431B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102015017329B3 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102014117649B4 (de) Halbleiter-Gehäusesystem und -Verfahren
DE102018106761A1 (de) Halbleiter-package mit routing bei zweiseitigem metall
DE102015105952A1 (de) Halbleitereinrichtung und Verfahren
DE102018102085B3 (de) Halbleiter-Bauelement und Verfahren
DE102015113185A1 (de) SMD/IPD auf Gehäuse oder Vorrichtungsstruktur und Verfahren zu Ihrer Ausbildung
DE102015106585A1 (de) Gehäuse mit UBM und Verfahren zum Bilden
DE102019113476A1 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102018121879A1 (de) Halbleiter-Package und Verfahren
DE102018109028B4 (de) Halbleitervorrichtung mit Abschirmstruktur zur Verringerung von Übersprechen und Verfahren zur Herstellung derselben
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102009033442B4 (de) Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE102017126181A1 (de) Leitfähige Durchkontaktierungen in Halbleiterpackages und Verfahren zur Herstellung derselben
DE102018122358A1 (de) Halbleiter-bauelement und verfahren
DE102018123492A1 (de) Halbleiterbauelement und herstellungsverfahren
DE102021107792A1 (de) Halbleiter-packages und verfahren
DE102020115288A1 (de) Halbleitervorrichtungen und herstellungsverfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021768000

Ipc: H01L0021600000

R016 Response to examination communication