DE102015106585A1 - Gehäuse mit UBM und Verfahren zum Bilden - Google Patents
Gehäuse mit UBM und Verfahren zum Bilden Download PDFInfo
- Publication number
- DE102015106585A1 DE102015106585A1 DE102015106585.1A DE102015106585A DE102015106585A1 DE 102015106585 A1 DE102015106585 A1 DE 102015106585A1 DE 102015106585 A DE102015106585 A DE 102015106585A DE 102015106585 A1 DE102015106585 A1 DE 102015106585A1
- Authority
- DE
- Germany
- Prior art keywords
- dielectric layer
- ubm
- metallization
- die
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000001465 metallisation Methods 0.000 claims abstract description 84
- 239000008393 encapsulating agent Substances 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 166
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 22
- 239000012790 adhesive layer Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 claims description 6
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical group [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims description 4
- 239000005751 Copper oxide Substances 0.000 claims description 4
- 229910000431 copper oxide Inorganic materials 0.000 claims description 4
- 238000011282 treatment Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 238000005538 encapsulation Methods 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 23
- 230000008569 process Effects 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 13
- 230000001070 adhesive effect Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000005360 phosphosilicate glass Substances 0.000 description 6
- 229920002577 polybenzoxazole Polymers 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- 238000004528 spin coating Methods 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 5
- 239000005388 borosilicate glass Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- -1 silicon nitride Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
- H01L2224/03462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
- H01L2224/03464—Electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/0347—Manufacturing methods using a lift-off mask
- H01L2224/03472—Profile of the lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/038—Post-treatment of the bonding area
- H01L2224/03828—Applying flux
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
- H01L2224/0391—Forming a passivation layer after forming the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05666—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05684—Tungsten [W] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13023—Disposition the whole bump connector protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Es werden Gehäusestrukturen und Verfahren zum Bilden von Gehäusestrukturen beschrieben. Eine Gehäusestruktur gemäß einigen Ausführungsformen beinhaltet einen Die einer integrierten Schaltung (IC-Die), einen Verkapselungsstoff, der den IC-Die zumindest seitlich einkapselt, eine Redistributionsstruktur auf dem IC-Die und dem Verkapselungsstoff, eine Anschlusshalter-Metallisierung, die mit der Redistributionsstruktur gekoppelt ist, und einen Außenanschluss auf der Anschlusshalter-Metallisierung. Die Redistributionsstruktur beinhaltet eine Dielektrikumschicht, die fern des Verkapselungsstoffs und des IC-Die angeordnet ist. Die Anschlusshalter-Metallisierung weist einen ersten Abschnitt auf einer Oberfläche der Dielektrikumschicht und einen zweiten Abschnitt auf, der sich in einer Öffnung durch die Dielektrikumschicht erstreckt. Der erste Abschnitt der Anschlusshalter-Metallisierung weist eine geneigte Seitenwand auf, die sich in eine Richtung weg von der Oberfläche der Dielektrikumschicht erstreckt.
Description
- BEANSPRUCHUNG DER PRIORITÄT UND QUERVERWEIS
- Die vorliegende Anmeldung beansprucht die Priorität und den Nutzen der am 15. September 2014 eingereichten provisorischen US-Patentanmeldung Nr. 62/050,550 mit dem Titel „UBM Metal Profile for Reliability Improvement”, die hierin in ihrer Gesamtheit durch Nennung aufgenommen ist.
- STAND DER TECHNIK
- Halbleiterbauelemente werden in einer Vielzahl von elektronischen Anwendungen verwendet, wie beispielsweise PCs, Mobiltelefonen, Digitalkameras und andere elektronische Gerätschaften. Halbleiterbauelemente werden typischerweise durch aufeinanderfolgendes Abscheiden isolierender oder dielektrischer Schichten, leitfähiger Schichten und halbleitfähiger Schichten aus Material über einem Halbleitersubstrat und durch Strukturieren der verschiedenen Materialschichten mit Hilfe von Lithografie, um Schaltungskomponenten und -elemente darauf zu bilden, hergestellt. Typischerweise werden auf einem einzelnen Halbleiter-Wafer dutzende oder hunderte integrierte Schaltungen gefertigt. Die einzelnen Dies werden durch Sägen der integrierten Schaltungen entlang einer Ritzlinie vereinzelt. Die einzelnen Dies werden dann separat gehäust, wie beispielsweise als Einzel- oder Mehrfach-Chip-Module, oder in andere Gehäusearten.
- Die Halbleiterindustrie fährt damit fort, die Integrationsdichte der verschiedenen elektronischen Komponenten (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) durch beständige Verringerungen minimaler Merkmalgrößen zu erhöhen, was es gestattet, mehr Komponenten in einen gegebenen Bereich zu integrieren. Diese kleineren elektronischen Komponenten, wie beispielsweise Dies integrierter Schaltungen (IC-Die), können bei einigen Anwendungen ebenfalls kleinere Gehäuse erfordern, die weniger Fläche beanspruchen als Gehäuse der Vergangenheit.
- KURZBESCHREIBUNG DER ZEICHNUNGEN
- Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden ausführlichen Beschreibung verständlich, wenn diese zusammen mit den dazugehörigen Figuren betrachtet wird. Es sei angemerkt, dass gemäß der üblichen Praxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale der Klarheit der Beschreibung wegen frei vergrößert oder verkleinert sein.
-
1 bis14 sind Querschnittsansichten von Zwischenschritten während eines Prozesses zum Bilden einer Gehäusestruktur gemäß einigen Ausführungsformen. -
15 ist eine Querschnittsansicht einer Gehäusestruktur gemäß einigen Ausführungsformen. -
16 ist eine Querschnittsansicht einer Gehäusestruktur gemäß einigen Ausführungsformen. - AUSFÜHRLICHE BESCHREIBUNG
- Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele für das Umsetzen verschiedener Merkmale des bereitgestellten Erfindungsgegenstandes bereit. Spezielle Beispiele von Komponenten und Anordnungen werden im Weiteren beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich lediglich Beispiele, die nicht einschränkend sein sollen. Zum Beispiel kann in der folgenden Beschreibung das Bilden eines ersten Merkmals über oder auf einem zweiten Merkmal Ausführungsformen beinhalten, bei denen das erste und das zweite Merkmal in direktem Kontakt gebildet sind, und kann außerdem Ausführungsformen beinhalten, bei denen zwischen dem ersten und dem zweiten Merkmal zusätzliche Merkmale gebildet sind, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Des Weiteren können sich in der vorliegenden Offenbarung bei den verschiedenen Beispielen Bezugszeichen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und bestimmt nicht an sich eine Beziehung zwischen den verschiedenen erläuterten Ausführungsformen und/oder Konfigurationen.
- Des Weiteren können Ausdrücke des räumlichen Bezuges, wie beispielsweise „unter”, „unterhalb”, „unteres”, „über”, „oberes” und dergleichen hier zur Einfachheit der Beschreibung verwendet sein, um ein Verhältnis eines Elements oder Merkmals zu einem anderen Element oder Merkmal zu beschreiben, wie es in den Figuren dargestellt ist. Die Ausdrücke des räumlichen Bezuges sollen, zusätzlich zur in den Figuren dargestellten Ausrichtung, verschiedene Ausrichtungen des Bauelements im Gebrauch oder während des Betriebes einschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten Begriffe des räumlichen Bezuges können ebenfalls entsprechend interpretiert werden.
- Die hier beschriebenen Ausführungsformen können in einem speziellen Zusammenhang beschrieben sein, und zwar mit einer Gehäusestruktur mit Fan-Out- oder Fan-In-Waferebenengehäuse. Weitere Ausführungsformen ziehen weitere Anwendungen in Betracht, wie beispielsweise verschiedene Gehäusearten oder verschiedene Konfigurationen, die sich Durchschnittsfachleuten leicht aus dem Studium der vorliegenden Offenbarung erschließen. Es sei angemerkt, dass hier beschriebene Ausführungsformen nicht notwendigerweise jede Komponente oder jedes Merkmal darstellen, das in einer Struktur vorhanden sein kann. Zum Beispiel kann bei einer Figur eine erneute Darstellung einer Komponente ausgelassen sein, beispielsweise wenn die einmalige Beschreibung der Komponente ausreicht, um Aspekte der Ausführungsform zu vermitteln. Des Weiteren können hier beschriebene Ausführungsformen von Verfahren als in einer bestimmten Reihenfolge auszuführen beschrieben sein, andere Ausführungsformen des Verfahrens können jedoch in einer beliebigen logischen Reihenfolge ausgeführt werden.
-
1 bis14 stellen Querschnittsansichten von Zwischenschritten während eines Prozesses zum Bilden einer Gehäusestruktur gemäß einigen Ausführungsformen dar.1 stellt ein Trägersubstrat20 und eine auf dem Trägersubstrat20 gebildete Trennschicht22 dar. Das Trägersubstrat20 kann ein Glasträgersubstrat, ein Keramikträgersubstrat oder dergleichen sein. Das Trägersubstrat20 kann ein Wafer sein. Die Trennschicht22 kann aus einem Material auf Polymerbasis gebildet sein, das zusammen mit dem Trägersubstrat20 von den darüberliegenden Strukturen entfernt werden kann, die in nachfolgenden Schritten gebildet werden. Bei einigen Ausführungsformen ist die Trennschicht22 ein wärmelösbares Trennmaterial auf Epoxidbasis, das seine Hafteigenschaft bei Erwärmung verliert, wie beispielsweise eine Licht/Wärmeumwandlungs-(LTHC)-Trennschicht. Bei weiteren Ausführungsformen kann die Trennsicht ein Ultraviolett-(UV-)Kleber sein, der seine Hafteigenschaft verliert, wenn er UV-Licht ausgesetzt wird. Die Trennschicht22 kann als eine Flüssigkeit ausgegeben und gehärtet werden, kann eine Laminierfolie sein, die auf das Trägersubstrat20 laminiert wird, oder kann dergleichen sein. Ein Haftmittel24 kann auf der Trennschicht22 gebildet oder auf diese abgegeben werden. Das Haftmittel24 kann ein Die Attach Film (DAF), ein Kleber, ein Polymermaterial oder dergleichen sein. - Der IC-Die
26 wird durch das Haftmittel24 an das Trägersubstrat20 geheftet (z. B. durch die Trennschicht22 ). Wie dargestellt ist, wird ein IC-Die26 angeheftet und bei weiteren Ausführungsformen können mehrere IC-Dies angeheftet werden. Bevor der IC-Die26 an das Trägersubstrat20 geheftet wird, kann er gemäß anwendbaren Fertigungsprozessen bearbeitet werden, um im IC-Die26 eine integrierte Schaltung zu bilden. Zum Beispiel umfasst der IC-Die26 ein Bulk-Halbleitersubstrat, ein Halbleiter-auf-Isolator-(SOI-)Substrat, mehrschichtige oder Gradient-Substrate oder dergleichen. Der Halbleiter des Substrats kann jedes Halbleitersubstrat beinhalten, wie beispielsweise elementare Halbleiter, wie etwa Silicium, Germanium oder dergleichen, einen Verbindungs- oder Legierungshalbleiter, der SiC, GaAs, GaP, InP, InAs, Indiumantimonid, SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP, dergleichen oder Kombinationen daraus beinhaltet. Bauelemente, wie beispielsweise Transistoren, Dioden, Kondensatoren, Widerstände usw. können im und/oder auf dem Halbleitersubstrat gebildet und durch Verbindungsstrukturen, miteinander verbunden werden, die zum Beispiel durch Metallisierungsstrukturen in einer oder mehreren dielektrischen Schichten auf dem Halbleitersubstrat gebildet werden, um eine integrierte Schaltung zu bilden. - Der IC-Die
26 umfasst ferner Pads28 , wie beispielsweise Aluminium-Pads, mit denen externe Verbindungen hergestellt werden. Die Pads28 befinden sich auf der Seite des IC-Die26 , die als die aktive bezeichnet werden kann. Auf dem IC-Die26 und auf Abschnitten der Pads28 liegt ein Passivierungsfilm30 . Durch den Passivierungsfilm30 verlaufen Öffnungen zu den Pads28 . In den Öffnungen durch den Passivierungsfilm30 befinden sich Die-Anschlüsse32 , wie beispielsweise leitfähige Säulen (die zum Beispiel aus einem Metall wie etwa Kupfer bestehen), die mit den entsprechenden Pads28 mechanisch und elektrisch gekoppelt sind. Die Die-Anschlüsse32 können zum Beispiel durch Galvanisieren oder dergleichen gebildet werden. Die Die-Anschlüsse32 koppeln die integrierte Schaltung des IC-Die26 elektrisch. Zum Zweck der Einfachheit und Klarheit sind auf dem IC-Die26 ein Pad28 und ein Die-Anschluss32 dargestellt und Durchschnittsfachleute werden leicht erkennen, dass mehr als ein Pad28 und mehr als ein Die-Anschluss32 vorhanden sein können. - Auf der aktiven Seite des IC-Die
26 befindet sich ein dielektrisches Material34 , wie beispielsweise auf dem Passivierungsfilm30 und den Die-Anschlüssen32 . Das dielektrische Material34 kapselt die Die-Anschlüsse32 seitlich ein und schließt seitlich bündig mit dem IC-Die26 ab. Das dielektrische Material34 kann ein Polymer sein, wie beispielsweise Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen. Bei weiteren Ausführungsformen wird das dielektrische Material34 aus einem Nitrid, wie beispielsweise Siliciumnitrid; einem Oxid, wie beispielsweise Siliciumoxid, Phosphosilicatglas (PSG), Borsilicatglas (BSG), mit Bor dotiertem Phosphosilicatglas (BPSG) oder dergleichen; oder dergleichen gebildet. Das dielektrische Material34 kann durch einen geeigneten Abscheideprozess gebildet werden, wie beispielsweise Rotationsbeschichten, chemische Gasphasenabscheidung (CVD), Laminieren, dergleichen oder eine Kombination daraus. Der IC-Die26 kann zum Beispiel durch Sägen oder Dicing (Würfelschneiden) vereinzelt und mittels des Haftmittels24 an das Trägersubstrat20 geheftet werden, beispielsweise unter Verwendung eines Bestückungswerkzeugs (Pick and Place). - In
2 wird auf dem Haftmittel24 um den IC-Die26 und/oder auf den verschiedenen Komponenten des IC-Die26 ein Verkapselungsstoff36 gebildet. Der Verkapselungsstoff36 kann eine Formmasse, Epoxid oder dergleichen sein und kann durch Formpressen, Transferpressen oder dergleichen aufgebracht werden. Nach dem Härten kann der Verkapselungsstoff36 einem Schleifprozess unterzogen werden, um die Die-Anschlüsse32 freizulegen. Die Oberseiten der Die-Anschlüsse32 , das dielektrische Material34 und der Verkapselungsstoff36 sind nach dem Schleifprozess koplanar. Bei einigen Ausführungsformen kann das Schleifen ausgelassen werden, zum Beispiel, wenn die Die-Anschlüsse32 bereits freiliegen. - In
3 werden eine erste Dielektrikumschicht38 und eine erste Metallisierungsstruktur40 einer Redistributionsstruktur gebildet.3 und die folgenden Figuren stellen eine beispielhafte Konfiguration der Redistributionsstruktur dar und bei weiteren Ausführungsformen kann die Redistributionsstruktur eine beliebige Anzahl an Dielektrikumschichten, Metallisierungsstrukturen und Durchkontaktierungen (Vias) umfassen, wie in15 und16 gezeigt. - Die erste Dielektrikumschicht
38 wird auf dem Verkapselungsstoff36 , dem dielektrischen Material34 und den Die-Anschlüssen32 gebildet. Bei einigen Ausführungsformen wird die erste Dielektrikumschicht38 aus einem Polymer gebildet, das ein fotoempfindliches Material, wie beispielsweise PBO, Polyimid, BCB oder dergleichen sein kann, das mit Hilfe einer Lithografiemaske leicht strukturiert werden kann. Bei weiteren Ausführungsformen wird die erste Dielektrikumschicht38 aus einem Nitrid, wie beispielsweise Siliciumnitrid, einem Oxid, wie beispielsweise Siliciumoxid, PSG, BSG, BPSG oder dergleichen gebildet. Die erste Dielektrikumschicht38 kann durch Rotationsbeschichten, Laminieren, CVD, dergleichen oder eine Kombination daraus gebildet werden. Die erste Dielektrikumschicht38 wird dann strukturiert, um Öffnungen zu bilden, um Abschnitte der Die-Anschlüsse32 freizulegen. Das Strukturieren kann durch einen geeigneten Prozess erfolgen, wie beispielsweise durch Belichten der ersten Dielektrikumschicht38 , wenn die Dielektrikumschicht ein fotoempfindliches Material ist, oder durch Ätzen, zum Beispiel anisotropes Ätzen. - Die erste Metallisierungsstruktur
40 mit Durchkontaktierungen42 wird auf der ersten Dielektrikumschicht38 gebildet. Beispielsweise wird zum Bilden der ersten Metallisierungsstruktur40 und der Durchkontaktierungen42 über der ersten Dielektrikumschicht38 eine Saatschicht (nicht dargestellt) gebildet. Bei einigen Ausführungsformen ist die Saatschicht eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die mehrere aus verschiedenen Materialien gebildete Teilschichten umfasst. Bei einigen Ausführungsformen umfasst die Saatschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Saatschicht kann zum Beispiel unter Verwendung der physikalischen Dampfphasenabscheidung (PVD) oder dergleichen gebildet werden. Auf der Saatschicht wird dann ein Fotoresist gebildet und strukturiert. Der Fotoresist kann durch Rotationsbeschichten oder dergleichen gebildet und zum Strukturieren belichtet werden. Die Struktur des Fotoresits entspricht der ersten Metallisierungsstruktur40 . Das Strukturieren bildet Öffnungen durch den Fotoresist, um die Saatschicht freizulegen. In den Öffnungen des Fotoresits und auf den freiliegenden Abschnitten der Saatschicht wird ein leitfähiges Material gebildet. Das leitfähige Material kann durch Galvanisieren gebildet werden, wie beispielsweise durch elektrisches Galvanisieren oder stromloses Galvanisieren oder dergleichen. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Fotoresist und Abschnitte der Saatschicht, auf denen kein leitfähiges Material gebildet ist, entfernt. Der Fotoresist kann durch einen geeigneten Veraschungs- oder Strippungsprozess entfernt werden, wie beispielsweise mit Hilfe eines Sauerstoffplasmas oder dergleichen. Sobald der Fotoresist entfernt wurde, werden freiliegende Abschnitte der Saatschicht entfernt, zum Beispiel mit Hilfe eines geeigneten Ätzprozessen, wie beispielsweise Nass- oder Trockenätzen. Die verbleibenden Abschnitte der Saatschicht und des leitfähigen Materials bilden die erste Metallisierungsstruktur40 und Durchkontaktierungen42 . Die Durchkontaktierungen42 werden in Öffnungen durch die darunterliegende Schicht, z. B. die erste Dielektrikumschicht38 , gebildet. - In der Redistributionsstruktur können eine oder mehrere zusätzliche Metallisierungsstrukturen mit Durchkontaktierungen und Dielektrikumschichten gebildet werden, indem die Prozesse zum Bilden der ersten Dielektrikumschicht
38 und der ersten Metallisierungsstruktur40 wiederholt werden. Die Durchkontaktierungen können, wie beschrieben, während des Bildens einer Metallisierungsstruktur gebildet werden. Die Durchkontaktierungen können somit miteinander verbunden werden und die verschiedenen Metallisierungsstrukturen elektrisch koppeln. Die Darstellung nur einer Dielektrikumschicht, z. B. der ersten Dielektrikumschicht38 , und nur einer Metallisierungsstruktur, z. B. der ersten Metallisierungsstruktur40 , dient der Einfachheit und Klarheit der Veranschaulichung. - In
4 wird auf der ersten Metallisierungsstruktur40 und der ersten Dielektrikumschicht38 eine zweite Dielektrikumschicht44 gebildet. Bei einigen Ausführungsformen wird die zweite Dielektrikumschicht44 aus einem Polymer gebildet, das ein fotoempfindliches Material, wie beispielsweise PBO, Polyimid, BCB oder dergleichen sein kann, das mit Hilfe einer Lithografiemaske leicht strukturiert werden kann. Bei weiteren Ausführungsformen wird die zweite Dielektrikumschicht44 aus einem Nitrid, wie beispielsweise Siliciumnitrid; einem Oxid, wie beispielsweise Siliciumoxid, PSG, BSG, BPSG; oder dergleichen gebildet. Die zweite Dielektrikumschicht44 kann durch Rotationsbeschichten, Laminieren, CVD, dergleichen oder eine Kombination daraus gebildet werden. Die zweite Dielektrikumschicht44 wird dann strukturiert, um Öffnungen46 zu bilden, um Abschnitte der Metallisierungsstruktur40 freizulegen. Das Strukturieren kann durch einen geeigneten Prozess erfolgen, wie beispielsweise durch Belichten der zweiten Dielektrikumschicht44 , wenn die Dielektrikumschicht ein fotoempfindliches Material ist, oder durch Ätzen, zum Beispiel anisotropes Ätzen. -
5 bis13 stellen das Bilden von Under-Ball-Metallisierungen (UBM)56 und elektrischen Außenanschlüssen66 auf jeweils einem der UBM56 dar. In5 wird über der zweiten Dielektrikumschicht44 und in der Öffnung46 eine Saatschicht48 gebildet, z. B. auf den Seitenwänden der zweiten Dielektrikumschicht44 und auf der ersten Metallisierungsstruktur40 . Bei einigen Ausführungsformen ist die Saatschicht48 eine Metallschicht, die eine einzelne Schicht oder eine Verbundschicht sein kann, die mehrere aus verschiedenen Materialien gebildete Teilschichten umfasst. Bei einigen Ausführungsformen umfasst die Saatschicht48 eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Saatschicht48 kann zum Beispiel unter Verwendung von PVD oder dergleichen gebildet werden. - In
6 wird dann ein Fotoresist50 auf der Saatschicht48 gebildet. Bei dieser Ausführungsform ist der Fotoresist50 ein Negativfotoresistmaterial. Der Fotoresist50 kann durch Rotationsbeschichten oder dergleichen auf der Saatschicht gebildet werden. - In
7 wird dann der Fotoresist50 auf der Saatschicht48 strukturiert. Der Fotoresist50 kann zum Strukturieren belichtet und anschließend entwickelt werden. Bei der Verwendung eines Negativfotoresists verbleiben nach dem Strukturieren Abschnitte des Fotoresists50 , die belichtet wurden, bestehen. Nach dem Belichten wird der Fotoresist50 entwickelt, um lösliche Abschnitte des Fotoresists50 derart zu entfernen, dass die nicht löslichen Abschnitte des Fotoresists50 auf der Saatschicht48 mit Öffnungen52 durch den Fotoresist50 zurückbleiben. Die Öffnungen52 können geneigte Seitenwände54 aufweisen, z. B. Seitenwände, die nicht senkrecht zu einer unter dem Fotoresist50 liegenden Hauptfläche sind, wie beispielsweise die in der Saatschicht48 und/oder der zweiten Dielektrikumschicht44 . Wie dargestellt, neigen sich die geneigten Seitenwände54 der Öffnung in eine Richtung weg von der darunterliegenden Hauptfläche einwärts. Entsprechende Winkel θ der geneigten Seitenwände54 zur unmittelbar darunterliegenden Fläche in den Öffnungen52 betragen weniger als 90°, beispielsweise zwischen etwa 60 und etwa 85°. Die Struktur des Fotoresists50 entspricht den UBM56 oder anderen Metallisierungsstrukturen, die gebildet werden. - In
8 werden in entsprechenden Öffnungen52 des Fotoresists50 und auf der Saatschicht48 UBM56 und obere Metallisierungsstrukturen58 gebildet. In den Öffnungen52 des Fotoresists50 und auf den freiliegenden Abschnitten der Saatschicht48 wird ein leitfähiges Material gebildet, beispielsweise durch Galvanisieren, wie etwa durch elektrisches Galvanisieren oder stromloses Galvanisieren oder dergleichen. Das leitfähige Material kann ein Metall, wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Die UBM56 und die oberen Metallisierungsstrukturen58 können ebenfalls geneigte Seitenwände aufweisen, die den geneigten Seitenwänden54 des Fotoresists50 entsprechen. Somit sind Winkel, die durch die Seitenwände der UBM56 und der oberen Metallisierungsstrukturen58 mit der darunterliegenden Hauptfläche gebildet sind, möglicherweise kleiner als 90°, wie beispielsweise zwischen etwa 60 und etwa 85°. - Dann wird in
9 der Fotoresist50 entfernt. Der Fotoresist kann durch einen geeigneten Veraschungs- oder Strippungsprozess entfernt werden, wie beispielsweise mit Hilfe eines Sauerstoffplasmas oder dergleichen. In10 werden Abschnitte der Saatschicht48 , auf denen kein leitfähiges Material gebildet ist, entfernt. Die freiliegenden Abschnitte der Saatschicht48 werden zum Beispiel mit Hilfe eines geeigneten Ätzprozesses entfernt, wie beispielsweise durch Nass- oder Trockenätzen. Die verbleibenden Abschnitte der Saatschicht48 und das leitfähige Material bilden die UBM56 und die oberen Metallisierungsstrukturen58 . Wie dargestellt, werden die UBM56 mit ihren entsprechenden Abschnitten der Saatschicht48 in den Öffnungen46 durch die zweite Dielektrikumschicht44 gebildet und befinden sich auf der ersten Metallisierungsstruktur40 . Somit können die UBM56 elektrisch mit der ersten Metallisierungsstruktur44 gekoppelt sein. - In
11 wird auf Außenflächen der UBM56 und der oberen Metallisierungsstruktur58 eine Haftschicht60 gebildet. Die Haftschicht60 kann ein Oxid sein. Zum Beispiel kann die Haftschicht60 Kupferoxid umfassen, wenn die UBM56 und die obere Metallisierungsstruktur58 Kupfer umfassen. Die Haftschicht60 kann mit Hilfe einer geeigneten Behandlung gebildet werden, wie beispielsweise mit einer Oxidationsbehandlung oder dergleichen. Bei einigen Ausführungsformen können die Oberflächen der UBM56 und der oberen Metallisierungsstruktur58 einem Plasma ausgesetzt werden, das eine Sauerstoffart enthält, zum Beispiel einem Sauerstoff-(O2)-Plasma, einem Ozon-(O3)-Plasma, einer Kombination aus einem Inertgas und einem sauerstoffhaltigen Gas, wie beispielsweise einer Kombination aus Stickstoff (N2) und Sauerstoff (O2), oder dergleichen. Es können weitere Behandlungen angewendet und weitere Haftschichten gebildet werden. - In
12 wird auf den UBM56 , der oberen Metallisierungsstruktur58 und der zweiten Dielektrikumschicht44 eine dritte Dielektrikumschicht62 gebildet. Bei einigen Ausführungsformen wird die Dielektrikumschicht62 aus einem Polymer gebildet, das ein fotoempfindliches Material, wie beispielsweise PBO, Polyimid, BCB oder dergleichen sein kann, das mit Hilfe einer Lithografiemaske leicht strukturiert werden kann. Bei weiteren Ausführungsformen wird die dritte Dielektrikumschicht62 aus einem Nitrid, wie beispielsweise Siliciumnitrid, einem Oxid, wie beispielsweise Siliciumoxid, PSG, BSG, BPSG, oder dergleichen gebildet. Die dritte Dielektrikumschicht62 kann durch Rotationsbeschichten, Laminieren, CVD, dergleichen oder eine Kombination daraus gebildet werden. Die dritte Dielektrikumschicht62 wird dann strukturiert, um Öffnungen64 zu bilden, um Abschnitte der UBM56 und/oder der Haftschicht60 auf den UBM56 freizulegen. Das Strukturieren kann durch einen geeigneten Prozess erfolgen, wie beispielsweise durch Belichten der dritten Dielektrikumschicht62 , wenn die Dielektrikumschicht ein fotoempfindliches Material ist, oder durch Ätzen, zum Beispiel anisotropes Ätzen. - In
13 werden Abschnitte der Haftschicht60 entfernt, die durch die Öffnungen64 hindurch freiliegen, und durch die Öffnungen64 werden auf den UBM56 elektrische Außenanschlüsse66 gebildet. Bei einigen Ausführungsformen werden die freiliegenden Abschnitte der Haftschicht60 entfernt, wenn die elektrischen Außenanschlüsse66 gebildet werden, zum Beispiel durch ein Flussmittel während eines Lötkugel-Anbring-Prozesses. Bei einigen Ausführungsformen können die elektrischen Außenanschlüsse66 ein bei niedrigen Temperaturen fließfähig werdendes Material beinhalten, wie beispielsweise einen Lötstoff, wie beispielsweise einen bleifreien Lötstoff, der mit Hilfe eines geeigneten Lötkugel-Auftropf-Prozesses auf den UBM56 gebildet wird. Bei einigen Ausführungsformen sind die elektrischen Außenanschlüsse66 Kugeln von Kugelgitteranordnungen (BGA), C4-Lotbuckel, Mikrolotbuckel oder dergleichen. Bei weiteren Ausführungsformen können die elektrischen Außenanschlüsse66 Metallsäulen beinhalten. - In
14 wird ein Lösen des Trägersubstrats ausgeführt, um das Trägersubstrat20 von der Gehäusestruktur zu trennen (zu lösen). Gemäß einigen Ausführungsformen beinhaltet das Lösen das Projizieren von Licht, wie beispielsweise eines Laser- oder UV-Lichts, auf die Trennschicht22 derart, dass sich die Trennschicht22 durch die Wärme des Lichts zersetzt und das Trägersubstrat20 entfernt werden kann. - Obwohl es nicht dargestellt ist, kann die Struktur dann gewendet und auf einem Band angeordnet sowie vereinzelt werden. Durchschnittsfachleute werden erkennen, dass viele derartige Gehäusestrukturen gleichzeitig auf dem Trägersubstrat
20 gebildet werden können und somit einzelne Gehäuse, wie beispielsweise die in14 dargestellten, von den anderen Gehäusen getrennt werden können, beispielsweise durch Sägen oder Dicing. -
15 stellt eine weitere Querschnittsansicht einer Gehäusestruktur gemäß einigen Ausführungsformen dar. Bei der in15 dargestellten Ausführungsform umfasst die Redistributionsstruktur eine weitere Dielektrikumschicht und Metallisierungsstruktur. Um diese Gehäusestruktur zu bilden, kann ein Prozess mit den oben in Bezug auf1 bis3 beschriebenen Schritten ausgeführt werden. Dann kann auf der ersten Dielektrikumschicht38 und der ersten Metallisierungsstruktur40 eine zweite Dielektrikumschicht70 gebildet werden. Die zweite Dielektrikumschicht70 kann aus dem gleichen oder einem ähnlichen Material bestehen und in gleicher oder ähnlicher Weise gebildet werden, wie es oben in Bezug auf die erste Dielektrikumschicht38 beschrieben wurde. Die zweite Dielektrikumschicht70 wird dann beispielsweise in gleicher oder ähnlicher Weise strukturiert, wie es oben in Bezug auf die erste Dielektrikumschicht38 beschrieben wurde, um Öffnungen zu bilden, um Abschnitte der ersten Metallisierungsstruktur40 freizulegen. Auf der zweiten Dielektrikumschicht70 und in den Öffnungen durch die zweite Dielektrikumschicht70 wird beispielsweise mit dem gleichen oder einem ähnlichen Material und in gleicher oder ähnlicher Weise, wie es oben in Bezug auf die erste Metallisierungsstruktur40 und die Durchkontaktierungen42 beschrieben wurde, eine zweite Metallisierungsstruktur72 mit Durchkontaktierungen74 gebildet. Die Durchkontaktierungen74 koppeln die erste Metallisierungsstruktur40 elektrisch mit der zweiten Metallisierungsstruktur72 . Der Prozess kann dann, wie oben in Bezug auf4 bis14 beschrieben, fortgesetzt werden, wobei die zweite Dielektrikumschicht44 und die dritte Dielektrikumschicht62 in15 einer dritten Dielektrikumschicht76 beziehungsweise einer vierten Dielektrikumschicht78 entsprechen. -
16 stellt eine weitere Querschnittsansicht einer Gehäusestruktur gemäß einigen Ausführungsformen dar. Bei der in16 dargestellten Ausführungsform umfasst die Redistributionsstruktur weitere Dielektrikumschichten und Metallisierungsstrukturen. Um diese Gehäusestruktur zu bilden, kann ein Prozess mit den oben in Bezug auf1 bis3 beschriebenen Schritten ausgeführt werden. Dann kann auf der ersten Dielektrikumschicht38 und der ersten Metallisierungsstruktur40 eine zweite Dielektrikumschicht70 gebildet werden. Die zweite Dielektrikumschicht70 kann aus dem gleichen oder einem ähnlichen Material bestehen und in gleicher oder ähnlicher Weise gebildet werden, wie es oben in Bezug auf die erste Dielektrikumschicht38 beschrieben wurde. Die zweite Dielektrikumschicht70 dann wird in gleicher oder ähnlicher Weise strukturiert, wie es oben in Bezug auf die erste Dielektrikumschicht38 beschrieben wurde, um Öffnungen zu bilden, um Abschnitte der ersten Metallisierungsstruktur40 freizulegen. Auf der zweiten Dielektrikumschicht70 und in den Öffnungen durch die zweite Dielektrikumschicht70 wird mit dem gleichen oder einem ähnlichen Material und in gleicher oder ähnlicher Weise, wie es oben in Bezug auf die erste Metallisierungsstruktur40 und die Durchkontaktierungen42 beschrieben wurde, eine zweite Metallisierungsstruktur72 mit Durchkontaktierungen74 gebildet. Die Durchkontaktierungen74 koppeln die erste Metallisierungsstruktur40 elektrisch mit der zweiten Metallisierungsstruktur72 . - Dann kann auf der zweiten Dielektrikumschicht
70 und auf der zweiten Metallisierungsstruktur72 eine dritte Dielektrikumschicht80 gebildet werden. Die dritte Dielektrikumschicht80 kann aus dem gleichen oder einem ähnlichen Material bestehen und in gleicher oder ähnlicher Weise gebildet werden, wie es oben in Bezug auf die erste Dielektrikumschicht38 beschrieben wurde. Die dritte Dielektrikumschicht80 wird dann in gleicher oder ähnlicher Weise strukturiert, wie es oben in Bezug auf die erste Dielektrikumschicht38 beschrieben wurde, um Öffnungen zu bilden, um Abschnitte der zweiten Metallisierungsstruktur72 freizulegen. Auf der dritten Dielektrikumschicht80 und in den Öffnungen durch die dritte Dielektrikumschicht80 wird mit dem gleichen oder einem ähnlichen Material und in gleicher oder ähnlicher Weise, wie es oben in Bezug auf die erste Metallisierungsstruktur40 und die Durchkontaktierungen42 beschrieben wurde, eine dritte Metallisierungsstruktur82 mit Durchkontaktierungen84 gebildet. Die Durchkontaktierungen84 koppeln die zweite Metallisierungsstruktur72 elektrisch mit der dritten Metallisierungsstruktur82 . Das Verfahren kann dann wie oben in Bezug auf4 bis14 beschrieben fortgesetzt werden, wobei in16 die zweite Dielektrikumschicht44 und die dritte Dielektrikumschicht62 einer vierten Dielektrikumschicht86 beziehungsweise einer fünften Dielektrikumschicht88 entsprechen. - Ausführungsformen können Vorteile erzielen. Durch Bilden einer Haftschicht
60 auf den UBM56 und der oberen Metallisierungsstruktur58 kann die dritte Dielektrikumschicht62 ein verbessertes Haften an den UBM56 und der oberen Metallisierungsstruktur58 aufweisen, was wiederum das Delaminieren der dritten Dielektrikumschicht62 verringern kann. Des Weiteren steht durch die geneigten Seitenwände der UBM56 und der oberen Metallisierungsstruktur58 ein größerer Oberflächenbereich zur Verfügung, an dem die dritte Dielektrikumschicht62 haften kann, was die Delaminierung weiter reduzieren kann. Außerdem können die geneigten Seitenwände der UBM56 einen Buckel oder eine andere Anhäufung der dritten Dielektrikumschicht62 auf den UBM56 verringern, beispielsweise wenn die dritte Dielektrikumschicht62 aus PBO oder einem anderen Polymer besteht. Dies kann die Gleichmäßigkeit der dritten Dielektrikumschicht62 verbessern, was die Verlässlichkeit des Gehäuses stärken kann. - Eine erste Ausführungsform ist eine Gehäusestruktur. Die Gehäusestruktur umfasst einen IC-Die, einen Verkapselungsstoff, die den IC-Die zumindest seitlich einkapselt, eine Redistributionsstruktur auf dem IC-Die und dem Verkapselungsstoff, eine Anschlusshalter-Metallisierung, die mit der Redistributionsstruktur gekoppelt ist, und einen Außenanschluss auf der Anschlusshalter-Metallisierung. Die Redistributionsstruktur umfasst eine erste Dielektrikumschicht, die fern des Verkapselungsstoffs und des IC-Die angeordnet ist.
- Die Anschlusshalter-Metallisierung weist einen ersten Abschnitt auf einer ersten Oberfläche der ersten Dielektrikumschicht und einen zweiten Abschnitt auf, der sich in einer Öffnung durch die erste Dielektrikumschicht erstreckt. Der erste Abschnitt der Anschlusshalter-Metallisierung weist eine geneigte Seitenwand auf, die sich in eine Richtung weg von der ersten Oberfläche der ersten Dielektrikumschicht erstreckt.
- Eine weitere Ausführungsform ist eine Gehäusestruktur. Die Gehäusestruktur umfasst eine Verbundstruktur, eine Redistributionsstruktur auf der Verbundstruktur und eine Under-Ball-Metallisierung (UBM) auf der Redistributionsstruktur. Die Verbundstruktur umfasst einen IC-Die und ein Verkapselungsmaterial, das den IC-Die zumindest seitlich einkapselt. Eine erste Oberfläche der Redistributionsstruktur befindet sich fern der Verbundstruktur. Die UBM weist einen ersten Abschnitt auf der ersten Oberfläche auf. Eine Seitenwand des ersten Abschnitts bildet mit der ersten Oberfläche einen nicht rechten Winkel und der nicht rechte Winkel wird im Inneren der UBM gemessen. Auf dem ersten Abschnitt der UBM befindet sich eine Haftschicht. Auf der Redistributionsstruktur befindet sich eine erste Dielektrikumschicht, die an die Haftschicht angrenzt. Durch die erste Dielektrikumschicht und auf der UBM ist ein elektrischer Außenanschluss angeordnet.
- Eine weitere Ausführungsform ist ein Verfahren. Das Verfahren umfasst das Verkapseln eines IC-Die mit einem Verkapselungsstoff und das Bilden einer Redistributionsstruktur auf dem IC-Die und dem Verkapselungsstoff. Die Redistributionsstruktur umfasst eine Metallisierungsstruktur und eine erste Dielektrikumschicht auf der Metallisierungsstruktur. Die erste Dielektrikumschicht weist eine erste Oberfläche fern des IC-Die und des Verkapselungsstoffs auf. Das Verfahren umfasst ferner das Bilden einer Under-Ball-Metallisierung (UBM) auf der Redistributionsstruktur. Die UBM weist einen ersten Abschnitt auf der ersten Oberfläche und einen zweiten Abschnitt auf, der in einer Öffnung durch die erste Dielektrikumschicht zur Metallisierungsstruktur angeordnet ist. Der erste Abschnitt der UBM weist eine Seitenwandfläche auf, die nicht senkrecht zur ersten Oberfläche der ersten Dielektrikumschicht liegt. Das Verfahren umfasst ferner das Bilden einer zweiten Dielektrikumschicht auf der ersten Oberfläche der ersten Dielektrikumschicht und dem ersten Abschnitt der UBM und das Bilden eines elektrischen Außenanschlusses durch eine Öffnung durch die zweite Dielektrikumschicht zur UBM.
- Das Vorstehende umreißt Merkmale verschiedener Ausführungsformen, so dass Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute sollten erkennen, dass sie die vorliegende Offenbarung ohne Weiteres als Grundlage zum Gestalten oder Modifizieren weiterer Prozesse und Strukturen verwenden können, um die gleichen Zwecke zu erfüllen und/oder die gleichen Vorteile zu erzielen, wie sie die hier vorgestellten Ausführungsformen aufweisen. Fachleute sollten außerdem erkennen, dass derartige äquivalente Konstruktionen nicht vom Geist und Geltungsbereich der vorliegenden Offenbarung abweichen und dass sie verschiedene Veränderungen, Ersetzungen und Abwandlungen vornehmen können, ohne vom Geist und Geltungsbereich der vorliegenden Offenbarung abzuweichen.
Claims (20)
- Gehäusestruktur, Folgendes umfassend: einen Die einer integrierten Schaltung (IC-Die), einen Verkapselungsstoff, die den IC-Die zumindest seitlich einkapselt, eine Redistributionsstruktur auf dem IC-Die und dem Verkapselungsstoff, wobei die Redistributionsstruktur eine erste Dielektrikumschicht umfasst, die fern des Verkapselungsstoffs und des IC-Die angeordnet ist, eine Anschlusshalter-Metallisierung, die mit der Redistributionsstruktur gekoppelt ist, wobei die Anschlusshalter-Metallisierung einen ersten Abschnitt auf einer ersten Oberfläche der ersten Dielektrikumschicht aufweist und einen zweiten Abschnitt, der sich in einer Öffnung durch die erste Dielektrikumschicht erstreckt, wobei der erste Abschnitt der Anschlusshalter-Metallisierung eine geneigte Seitenwand aufweist, die sich in eine Richtung weg von der ersten Oberfläche der ersten Dielektrikumschicht erstreckt, und ein Außenanschluss auf der Anschlusshalter-Metallisierung.
- Gehäuse nach Anspruch 1, ferner Folgendes umfassend: eine Haftschicht auf mindestens einem Teil des ersten Abschnitts der Anschlusshalter-Metallisierung und eine zweite Dielektrikumschicht auf der ersten Dielektrikumschicht und der Haftschicht, wobei der Außenanschluss durch eine Öffnung durch die zweite Dielektrikumschicht angeordnet ist.
- Gehäusestruktur nach Anspruch 2, wobei die Anschlusshalter-Metallisierung Kupfer umfasst und die Haftschicht aus Kupferoxid besteht.
- Gehäusestruktur nach Anspruch 2 oder 3, wobei der Außenanschluss direkt mit der Anschlusshalter-Metallisierung gekoppelt ist.
- Gehäusestruktur nach einem der vorhergehenden Ansprüche, wobei von der geneigten Seitenwand und der ersten Oberfläche ein innerlich der Anschlusshalter-Metallisierung gemessener Winkel im Bereich von 60 bis 85 Grad gebildet ist.
- Gehäusestruktur nach einem der vorhergehenden Ansprüche, wobei die Redistributionsstruktur ferner eine Metallisierungsstruktur umfasst, sich die erste Dielektrikumschicht auf der Metallisierungsstruktur befindet und die Anschlusshalter-Metallisierung mechanisch und elektrisch mit der Metallisierungsstruktur gekoppelt ist.
- Gehäusestruktur, Folgendes umfassend: eine Verbundstruktur, die einen Die einer integrierten Schaltung (IC-Die) und ein Verkapselungsmaterial umfasst, das den IC-Die zumindest seitlich einkapselt, eine Redistributionsstruktur auf der Verbundstruktur, wobei sich eine erste Oberfläche der Redistributionsstruktur fern der Verbundstruktur befindet, eine Under-Ball-Metallisierung (UBM) auf der Redistributionsstruktur, wobei die UBM einen ersten Abschnitt auf der ersten Oberfläche aufweist, eine Seitenwand des ersten Abschnitts mit der ersten Oberfläche einen nicht rechten Winkel bildet und der nicht rechte Winkel innerlich der UBM gemessen wird, eine Haftschicht auf dem ersten Abschnitt der UBM, eine erste Dielektrikumschicht auf der Redistributionsstruktur und angrenzend an die Haftschicht und einen elektrischen Außenanschluss, der durch die erste Dielektrikumschicht und auf der UBM angeordnet ist.
- Gehäusestruktur nach Anspruch 7, wobei der nicht rechte Winkel in einem Bereich von 60 bis 85 Grad liegt.
- Gehäusestruktur nach Anspruch 7 oder 8, wobei der elektrische Außenanschluss direkt mit der UBM gekoppelt ist.
- Gehäusestruktur nach einem der Ansprüche 7 bis 9, wobei der elektrische Außenanschluss eine Lötkugel ist.
- Gehäusestruktur nach einem der Ansprüche 7 bis 10, wobei die Redistributionsstruktur eine Metallisierungsstruktur und eine zweite Dielektrikumschicht auf der Metallisierungsstruktur umfasst, wobei die erste Oberfläche der Redistributionsstruktur eine Oberfläche der zweiten Dielektrikumschicht ist, die UBM ferner einen zweiten Abschnitt aufweist, der in einer Öffnung durch die zweite Dielektrikumschicht zur Metallisierungsstruktur angeordnet ist.
- Gehäusestruktur nach einem der Ansprüche 7 bis 11, wobei die UBM Kupfer und die Haftschicht Kupferoxid umfasst.
- Verfahren, Folgendes umfassend: Verkapseln eines Die einer integrierten Schaltung (IC-Die) mit einem Verkapselungsstoff, Bilden einer Redistributionsstruktur auf dem IC-Die und dem Verkapselungsstoff, wobei die Redistributionsstruktur eine Metallisierungsstruktur und eine erste Dielektrikumschicht auf der Metallisierungsstruktur umfasst und die erste Dielektrikumschicht eine erste Oberfläche fern des IC-Die und des Verkapselungsstoffs aufweist, Bilden einer Under-Ball-Metallisierung (UBM) auf der Redistributionsstruktur, wobei die UBM einen ersten Abschnitt auf der ersten Oberfläche und einen zweiten Abschnitt aufweist, der in einer Öffnung durch die erste Dielektrikumschicht zur Metallisierungsstruktur angeordnet ist, und der erste Abschnitt der UBM eine Seitenwandfläche aufweist, die nicht senkrecht zur ersten Oberfläche der ersten Dielektrikumschicht liegt, Bilden einer zweiten Dielektrikumschicht auf der ersten Oberfläche der ersten Dielektrikumschicht und dem Abschnitt der UBM und Bilden eines elektrischen Außenanschlusses durch eine Öffnung durch die zweite Dielektrikumschicht zur UBM.
- Verfahren nach Anspruch 13, ferner das Bilden einer Haftschicht auf dem ersten Abschnitt der UBM umfassend, wobei die zweite Dielektrikumschicht an die Haftschicht angrenzt.
- Verfahren nach Anspruch 14, wobei die UBM Kupfer und die Haftschicht Kupferoxid umfasst.
- Verfahren nach einem der Ansprüche 13 bis 15, ferner das Ausführen einer Oxidationsbehandlung der UBM vor dem Bilden der zweiten Dielektrikumschicht umfassend.
- Verfahren nach einem der Ansprüche 13 bis 16, ferner das In-Kontakt-Bringen der UBM mit einem oxidhaltigen Plasma vor dem Bilden der zweiten Dielektrikumschicht umfassend.
- Verfahren nach einem der Ansprüche 13 bis 17, wobei der elektrische Außenanschluss direkt mit der UBM gekoppelt gebildet wird.
- Verfahren nach einem der Ansprüche 13 bis 18, wobei das Bilden der UBM Folgendes umfasst: Bilden eines Negativfotoresists auf der ersten Oberfläche der ersten Dielektrikumschicht, Bestrahlen eines Abschnitts des Negativfotoresists, Entwickeln des Negativfotoresists nach der Bestrahlung, wobei der Negativfotoresist nach dem Entwickeln eine Durchgangsöffnung mit einer Fotoresistseitenwand aufweist, und Galvanisieren eines leitfähigen Materials in die Öffnung, um die UBM zu bilden, wobei die Seitenwandfläche des ersten Abschnitts der UBM der Fotoresistseitenwand entspricht.
- Verfahren nach einem der Ansprüche 13 bis 19, wobei die Seitenwandfläche einen Winkel mit der ersten Oberfläche der ersten Dielektrikumschicht bildet, der im Bereich von 60 bis 85 Grad liegt und innerlich der UBM gemessen wird.
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462050550P | 2014-09-15 | 2014-09-15 | |
US62/050,550 | 2014-09-15 | ||
US14/605,848 | 2015-01-26 | ||
US14/605,848 US10269752B2 (en) | 2014-09-15 | 2015-01-26 | Package with UBM and methods of forming |
US14/671,477 US10147692B2 (en) | 2014-09-15 | 2015-03-27 | Package with UBM and methods of forming |
US14/671,477 | 2015-03-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102015106585A1 true DE102015106585A1 (de) | 2016-03-17 |
Family
ID=55406151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102015106585.1A Pending DE102015106585A1 (de) | 2014-09-15 | 2015-04-29 | Gehäuse mit UBM und Verfahren zum Bilden |
Country Status (2)
Country | Link |
---|---|
US (3) | US10147692B2 (de) |
DE (1) | DE102015106585A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018126129A1 (de) * | 2018-06-29 | 2020-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zum Bilden von Umverteilungsleitungen, und darauf gebildeter Aufbau |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10691849B2 (en) * | 2017-09-28 | 2020-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal cut optimization for standard cells |
JP2019125871A (ja) * | 2018-01-12 | 2019-07-25 | 株式会社村田製作所 | 弾性波装置 |
US10546757B2 (en) * | 2018-05-23 | 2020-01-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device and method for controlling intro-die variation |
KR102629832B1 (ko) * | 2019-03-28 | 2024-01-26 | 삼성전자주식회사 | 반도체 패키지 기판 및 이를 이용한 반도체 패키지 제조 방법 |
US11342291B2 (en) * | 2019-05-07 | 2022-05-24 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor packages with crack preventing structure |
KR20210012557A (ko) | 2019-07-25 | 2021-02-03 | 삼성전자주식회사 | 반도체 패키지 및 이를 포함하는 반도체 모듈 |
US11532531B2 (en) * | 2019-10-29 | 2022-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package |
KR20210058454A (ko) * | 2019-11-14 | 2021-05-24 | 삼성전자주식회사 | 반도체 패키지 |
KR20210073809A (ko) | 2019-12-11 | 2021-06-21 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
KR20210076685A (ko) | 2019-12-16 | 2021-06-24 | 삼성전자주식회사 | 팬 아웃 반도체 패키지 |
US11417539B2 (en) * | 2020-02-27 | 2022-08-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bump structure and method of making the same |
KR20220033636A (ko) | 2020-09-09 | 2022-03-17 | 삼성전자주식회사 | 반도체 패키지 |
KR20220072234A (ko) | 2020-11-25 | 2022-06-02 | 삼성전자주식회사 | Ubm 패드를 포함하는 반도체 패키지 |
CN113990759A (zh) * | 2020-12-21 | 2022-01-28 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
US20230230949A1 (en) * | 2022-01-20 | 2023-07-20 | Stmicroelectronics Pte Ltd | Semiconductor package with exposed electrical contacts |
US20240105659A1 (en) * | 2022-09-28 | 2024-03-28 | Nxp B.V. | Semiconductor device with redistribution metallization and method therefor |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181423A (ja) | 1994-12-27 | 1996-07-12 | Nippon Telegr & Teleph Corp <Ntt> | はんだバンプ実装用端子電極構造 |
US6331490B1 (en) | 1998-03-13 | 2001-12-18 | Semitool, Inc. | Process for etching thin-film layers of a workpiece used to form microelectric circuits or components |
US6489229B1 (en) | 2001-09-07 | 2002-12-03 | Motorola, Inc. | Method of forming a semiconductor device having conductive bumps without using gold |
TW525284B (en) | 2002-03-01 | 2003-03-21 | Advanced Semiconductor Eng | Bump process |
JP2006511938A (ja) | 2002-12-20 | 2006-04-06 | アギア システムズ インコーポレーテッド | 銅相互接続構造に結合するための構造および方法 |
TWI260078B (en) * | 2003-08-21 | 2006-08-11 | Advanced Semiconductor Eng | Chip structure |
US7465654B2 (en) * | 2004-07-09 | 2008-12-16 | Megica Corporation | Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures |
US7582556B2 (en) | 2005-06-24 | 2009-09-01 | Megica Corporation | Circuitry component and method for forming the same |
TWI305951B (en) | 2005-07-22 | 2009-02-01 | Megica Corp | Method for forming a double embossing structure |
US7566650B2 (en) * | 2005-09-23 | 2009-07-28 | Stats Chippac Ltd. | Integrated circuit solder bumping system |
TWI339419B (en) * | 2005-12-05 | 2011-03-21 | Megica Corp | Semiconductor chip |
US8575018B2 (en) | 2006-02-07 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump structure with multi-layer UBM around bump formation area |
US8836146B2 (en) * | 2006-03-02 | 2014-09-16 | Qualcomm Incorporated | Chip package and method for fabricating the same |
US7901956B2 (en) | 2006-08-15 | 2011-03-08 | Stats Chippac, Ltd. | Structure for bumped wafer test |
TWI370515B (en) * | 2006-09-29 | 2012-08-11 | Megica Corp | Circuit component |
US8274162B2 (en) | 2007-01-20 | 2012-09-25 | Triquint Semiconductor, Inc. | Apparatus and method for reduced delamination of an integrated circuit module |
US20090096098A1 (en) | 2007-10-15 | 2009-04-16 | Advanced Chip Engineering Technology Inc. | Inter-connecting structure for semiconductor package and method of the same |
US8580657B2 (en) * | 2008-09-23 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protecting sidewalls of semiconductor chips using insulation films |
US7858441B2 (en) | 2008-12-08 | 2010-12-28 | Stats Chippac, Ltd. | Semiconductor package with semiconductor core structure and method of forming same |
US7977783B1 (en) * | 2009-08-27 | 2011-07-12 | Amkor Technology, Inc. | Wafer level chip size package having redistribution layers |
US8354750B2 (en) | 2010-02-01 | 2013-01-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stress buffer structures in a mounting structure of a semiconductor device |
JP5582811B2 (ja) * | 2010-02-15 | 2014-09-03 | ラピスセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
US8193639B2 (en) * | 2010-03-30 | 2012-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy metal design for packaging structures |
US8598030B2 (en) | 2010-08-12 | 2013-12-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process for making conductive post with footing profile |
TWI452665B (zh) * | 2010-11-26 | 2014-09-11 | 矽品精密工業股份有限公司 | 具防靜電破壞及防電磁波干擾之封裝件及其製法 |
US8786081B2 (en) * | 2011-07-27 | 2014-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and device for circuit routing by way of under-bump metallization |
US9117682B2 (en) * | 2011-10-11 | 2015-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of packaging semiconductor devices and structures thereof |
US8598715B2 (en) | 2011-12-02 | 2013-12-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump-on-trace structures in packaging |
US10015888B2 (en) | 2013-02-15 | 2018-07-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect joint protective layer apparatus and method |
US8912087B2 (en) | 2012-08-01 | 2014-12-16 | Infineon Technologies Ag | Method of fabricating a chip package |
US9953907B2 (en) | 2013-01-29 | 2018-04-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | PoP device |
US8916972B2 (en) | 2013-03-12 | 2014-12-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Adhesion between post-passivation interconnect structure and polymer |
US9196587B2 (en) | 2013-03-14 | 2015-11-24 | Maxim Integrated Products, Inc. | Semiconductor device having a die and through substrate-via |
US20150279793A1 (en) | 2014-03-27 | 2015-10-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
US10269752B2 (en) | 2014-09-15 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package with UBM and methods of forming |
KR102307062B1 (ko) | 2014-11-10 | 2021-10-05 | 삼성전자주식회사 | 반도체 소자, 반도체 소자 패키지 및 조명 장치 |
-
2015
- 2015-03-27 US US14/671,477 patent/US10147692B2/en active Active
- 2015-04-29 DE DE102015106585.1A patent/DE102015106585A1/de active Pending
-
2018
- 2018-12-03 US US16/207,832 patent/US10700026B2/en active Active
-
2020
- 2020-06-29 US US16/914,931 patent/US11164832B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018126129A1 (de) * | 2018-06-29 | 2020-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zum Bilden von Umverteilungsleitungen, und darauf gebildeter Aufbau |
US10886231B2 (en) | 2018-06-29 | 2021-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming RDLS and structure formed thereof |
US11600574B2 (en) | 2018-06-29 | 2023-03-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming RDLS and structure formed thereof |
Also Published As
Publication number | Publication date |
---|---|
US20190103372A1 (en) | 2019-04-04 |
US11164832B2 (en) | 2021-11-02 |
US10700026B2 (en) | 2020-06-30 |
US20200328171A1 (en) | 2020-10-15 |
US10147692B2 (en) | 2018-12-04 |
US20160079191A1 (en) | 2016-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102015106585A1 (de) | Gehäuse mit UBM und Verfahren zum Bilden | |
DE102017117815B4 (de) | Struktur eines Halbleitergehäuses und Herstellungsverfahren | |
DE102016119033B4 (de) | Integriertes Passivvorrichtungs-Package und Verfahren zum Ausbilden von diesem | |
DE102016100021B4 (de) | Gehäusestrukturen und Verfahren ihrer Herstellung | |
DE102015105981B4 (de) | Gehäuse und Verfahren zum Bilden von Gehäusen | |
DE102016100274B4 (de) | Verfahren und packages für struktur eines dreidimensionalen chip-stackings | |
DE102015106053B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung | |
DE102013104970B4 (de) | Gekapselte Halbleitervorrichtungen und Kapselungsvorrichtungen und -verfahren | |
DE102015105990B4 (de) | Halbleiterbauelement und Herstellungsverfahren | |
DE102015017329B3 (de) | Herstellungsverfahren einer Halbleitervorrichtung | |
DE102015109751B4 (de) | Metalloxid-schichtstruktur und verfahren zum ausbilden derselben | |
DE102014114633A1 (de) | Gehäusestrukturen und Verfahren zu ihrer Ausbildung | |
DE102015117881A1 (de) | Packagestrukturen und Verfahren zu deren Bildung | |
DE102016100074B4 (de) | Vereinzelungs- und Bondungsverfahren und damit gebildete Strukturen | |
DE102018119133B4 (de) | Packaging-Schicht-Induktor und Verfahren zur Herstellung | |
DE102015105855A1 (de) | Halbleitergehäuse und Verfahren zu ihrer Ausbildung | |
DE102016100378A1 (de) | Verringerung einer rissbildung durch einstellen einer öffnungsgrösse in pop-packages | |
DE102015113185A1 (de) | SMD/IPD auf Gehäuse oder Vorrichtungsstruktur und Verfahren zu Ihrer Ausbildung | |
DE102019118492A1 (de) | Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben | |
DE102018117689A1 (de) | Unterstützen von Info-Packages zum Reduzieren von Durchbiegung | |
DE102021102836A1 (de) | Integriertes schaltungspackage und verfahren | |
DE102015106616A1 (de) | Verfahren zum Kapseln von Halbleiterbauelementen und gekapselte Halbleiterbauelemente | |
DE102016114814B4 (de) | Halbleitervorrichtung und Herstellungsverfahren | |
DE102019129870A1 (de) | Halbleitervorrichtung und herstellungsverfahren | |
DE102019114074A1 (de) | Integriertes-schaltkreis-package und verfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication |