JPH08181423A - はんだバンプ実装用端子電極構造 - Google Patents
はんだバンプ実装用端子電極構造Info
- Publication number
- JPH08181423A JPH08181423A JP6324445A JP32444594A JPH08181423A JP H08181423 A JPH08181423 A JP H08181423A JP 6324445 A JP6324445 A JP 6324445A JP 32444594 A JP32444594 A JP 32444594A JP H08181423 A JPH08181423 A JP H08181423A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bump
- solder
- protective film
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Abstract
(57)【要約】
【目的】 はんだバンプ形成あるいはバンプ実装時に、
配線電極パッドと絶縁保護膜の界面にはんだが流れ込む
のを防ぐとともに、製作工程の短縮化が図れ、低コスト
で信頼性の高いはんだバンプ実装用端子電極構造を提供
することにある。 【構成】 絶縁性基板１あるいは半導体素子と他の基板
あるいは素子と電気的・機械的に接続するための電極端
子であって、前記絶縁性基板１あるいは半導体素子上に
形成された信号用電極、バイアス供給用電極又は接地用
電極と、前記電極２上を覆うように形成され、かつ前記
電極２上に少なくとも１個以上の開口部を設けた絶縁保
護膜３とから構成されるはんだバンプ実装用端子電極構
造において、前記絶縁性基板１あるいは半導体素子上に
前記電極２、該電極表面の酸化処理層８およびバンプ実
装用端子電極形成部分にみに金属導体層からなるバンプ
接着層５がこの順に形成され、該バンプ接着層５表面の
が露出され、かつ、該バンプ接着層５の周囲を取り囲む
ように絶縁保護膜３が形成されているものである。
配線電極パッドと絶縁保護膜の界面にはんだが流れ込む
のを防ぐとともに、製作工程の短縮化が図れ、低コスト
で信頼性の高いはんだバンプ実装用端子電極構造を提供
することにある。 【構成】 絶縁性基板１あるいは半導体素子と他の基板
あるいは素子と電気的・機械的に接続するための電極端
子であって、前記絶縁性基板１あるいは半導体素子上に
形成された信号用電極、バイアス供給用電極又は接地用
電極と、前記電極２上を覆うように形成され、かつ前記
電極２上に少なくとも１個以上の開口部を設けた絶縁保
護膜３とから構成されるはんだバンプ実装用端子電極構
造において、前記絶縁性基板１あるいは半導体素子上に
前記電極２、該電極表面の酸化処理層８およびバンプ実
装用端子電極形成部分にみに金属導体層からなるバンプ
接着層５がこの順に形成され、該バンプ接着層５表面の
が露出され、かつ、該バンプ接着層５の周囲を取り囲む
ように絶縁保護膜３が形成されているものである。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子等をはんだ
バンプ実装するための端子電極構造に関するものであ
る。
バンプ実装するための端子電極構造に関するものであ
る。
【０００２】
〔従来例１〕従来のはんだバンプ実装するための端子電
極構造は、一般的に図７に示すような絶縁性基板１（或
いは半導体素子）上に形成した配線電極パッド２上には
んだ流れ止め用として開口部を形成した絶縁保護膜３を
有し、該開口部の内部に、はんだバンプ４を設けた構造
を有している。
極構造は、一般的に図７に示すような絶縁性基板１（或
いは半導体素子）上に形成した配線電極パッド２上には
んだ流れ止め用として開口部を形成した絶縁保護膜３を
有し、該開口部の内部に、はんだバンプ４を設けた構造
を有している。
【０００３】絶縁性基板１としては、例えば、セラミッ
ク基板、プリント基板、半導体素子やフレキシブル状の
ポリイミドフィルムからなる。配線電極パッド２として
は、例えば、銀パラジウム、銅−ニッケル−金等からな
る配線パターンである。絶縁保護膜３としては、例え
ば、ソルダーレジストまたはポリイミド系の材料からな
る。はんだバンプ４は蒸着工程、フォトプロセス工程、
めっき工程および加熱処理工程を経て形成した。
ク基板、プリント基板、半導体素子やフレキシブル状の
ポリイミドフィルムからなる。配線電極パッド２として
は、例えば、銀パラジウム、銅−ニッケル−金等からな
る配線パターンである。絶縁保護膜３としては、例え
ば、ソルダーレジストまたはポリイミド系の材料からな
る。はんだバンプ４は蒸着工程、フォトプロセス工程、
めっき工程および加熱処理工程を経て形成した。
【０００４】〔従来例２〕一方、図８に示すはんだバン
プ実装用端子電極構造は、配線電極パッド２上に、開口
部を設けた絶縁保護膜３の内部に金属導体層で形成した
バンプ接着層５を形成した構造を有している。バンプ接
着層５は、はんだバンプ４の密着性、相互拡散、はんだ
の濡れ性を向上させるために設けている。バンプ接着層
５としては、一般的にニッケル−金を組み合わせた金属
導体膜が用いられる。
プ実装用端子電極構造は、配線電極パッド２上に、開口
部を設けた絶縁保護膜３の内部に金属導体層で形成した
バンプ接着層５を形成した構造を有している。バンプ接
着層５は、はんだバンプ４の密着性、相互拡散、はんだ
の濡れ性を向上させるために設けている。バンプ接着層
５としては、一般的にニッケル−金を組み合わせた金属
導体膜が用いられる。
【０００５】〔従来例３〕他の構造として、図９に示す
ような、配線電極パッド２上に開口部を設けた絶縁保護
膜３を形成し、更に該絶縁保護膜３の開口部内の配線電
極パッド２とが電気的に接合するように、密着性、相互
拡散、はんだの濡れ性を考慮したバリアメタル６を設
け、更に、該バリアメタル６の上部にバンプ接着層５を
設け、はんだバンプ４を搭載する方法がある。
ような、配線電極パッド２上に開口部を設けた絶縁保護
膜３を形成し、更に該絶縁保護膜３の開口部内の配線電
極パッド２とが電気的に接合するように、密着性、相互
拡散、はんだの濡れ性を考慮したバリアメタル６を設
け、更に、該バリアメタル６の上部にバンプ接着層５を
設け、はんだバンプ４を搭載する方法がある。
【０００６】図１０に、図９に示した従来例３の構造を
有するはんだバンプ実装用端子電極構造の製作工程の一
例を示す。まず図１０（ａ）に示すように絶縁性基板１
上に例えば、銅からなる配線電極パッド２、および絶縁
保護膜３をフォトリソ工程、電解めっき工程等により製
作する。
有するはんだバンプ実装用端子電極構造の製作工程の一
例を示す。まず図１０（ａ）に示すように絶縁性基板１
上に例えば、銅からなる配線電極パッド２、および絶縁
保護膜３をフォトリソ工程、電解めっき工程等により製
作する。
【０００７】次にこの上に、図１０（ｂ）に示すよう
に、バリアメタル６、バンプ接着層５を形成する。更に
その上に、図１０（ｃ）に示すような、液状レジスト７
をスピナ等で塗布し、絶縁性基板１上に形成した配線電
極パッド２上に所望の大きさのバンプ径を開口する。
に、バリアメタル６、バンプ接着層５を形成する。更に
その上に、図１０（ｃ）に示すような、液状レジスト７
をスピナ等で塗布し、絶縁性基板１上に形成した配線電
極パッド２上に所望の大きさのバンプ径を開口する。
【０００８】引続き図１０（ｄ）に示すように、この液
状レジスト７をめっきマスクとし、露出したはんだバン
プ接着層５にのみはんだを析出させ、加熱処理してはん
だを球状に成形し、はんだバンプ４を形成する。最後
に、図１０（ｅ）に示すように、液状レジスト７を除去
し、不要なバリアメタル６、バンプ接着層５をエッチン
グ除去する。
状レジスト７をめっきマスクとし、露出したはんだバン
プ接着層５にのみはんだを析出させ、加熱処理してはん
だを球状に成形し、はんだバンプ４を形成する。最後
に、図１０（ｅ）に示すように、液状レジスト７を除去
し、不要なバリアメタル６、バンプ接着層５をエッチン
グ除去する。
【０００９】
【発明が解決しようとする課題】しかしながら、図７に
示した従来例１の場合、はんだを加熱処理して球状に成
形し、はんだバンプ４を形成する際に、配線電極パッド
２と絶縁保護膜３の密着性が低いと図１１に矢印で示す
ように、配線電極パッド２と絶縁保護膜３の界面のはん
だの流れ込みが生じてしまう。更に、図８で示した従来
例２の構造の場合においても、図１２に矢印で示すよう
にバンプ接着層５を通して図１１と同様のはんだの流れ
込みを生じるという問題があった。
示した従来例１の場合、はんだを加熱処理して球状に成
形し、はんだバンプ４を形成する際に、配線電極パッド
２と絶縁保護膜３の密着性が低いと図１１に矢印で示す
ように、配線電極パッド２と絶縁保護膜３の界面のはん
だの流れ込みが生じてしまう。更に、図８で示した従来
例２の構造の場合においても、図１２に矢印で示すよう
にバンプ接着層５を通して図１１と同様のはんだの流れ
込みを生じるという問題があった。
【００１０】これらの問題は、半導体素子或いは他の配
線基板の電極端子との接続信頼性を損なうとともに、近
接した配線パターンがある場合、パターン間が短絡する
等の問題を生じる。更に、配線パターンが高周波導波路
として形成されている場合には、配線パターン厚みが変
化するため、高周波導波路のインピーダンス不整合を生
じ、高周波特性を劣化させるという不都合を生じる。
線基板の電極端子との接続信頼性を損なうとともに、近
接した配線パターンがある場合、パターン間が短絡する
等の問題を生じる。更に、配線パターンが高周波導波路
として形成されている場合には、配線パターン厚みが変
化するため、高周波導波路のインピーダンス不整合を生
じ、高周波特性を劣化させるという不都合を生じる。
【００１１】また、図９に示す従来例３のはんだバンプ
実装用端子電極構造では、はんだ流れ込みを抑えること
が可能となるが製作工程数が増加し、はんだバンプ実装
用端子電極を製作する歩留まりが低下することや、コス
トが高くなる等の問題があった。本発明は、かかる問題
を解消するためになされたもので、その目的は、はんだ
バンプ形成或いはバンプ実装時に、配線電極パッドと絶
縁保護膜の界面にはんだが流れ込むのを防ぐとともに、
製作工程の短縮化が図れ、低コストで信頼性の高いはん
だバンプ実装用端子電極構造を提供することにある。
実装用端子電極構造では、はんだ流れ込みを抑えること
が可能となるが製作工程数が増加し、はんだバンプ実装
用端子電極を製作する歩留まりが低下することや、コス
トが高くなる等の問題があった。本発明は、かかる問題
を解消するためになされたもので、その目的は、はんだ
バンプ形成或いはバンプ実装時に、配線電極パッドと絶
縁保護膜の界面にはんだが流れ込むのを防ぐとともに、
製作工程の短縮化が図れ、低コストで信頼性の高いはん
だバンプ実装用端子電極構造を提供することにある。
【００１２】
【課題を解決するための手段】上記本発明の目的を達成
する本発明の構成は、絶縁性基板或いは半導体素子と他
の基板或いは素子と電気的・機械的に接続するための電
極端子であって、前記絶縁性基板或いは半導体素子上に
形成された信号用電極、バイアス供給用電極又は接地用
電極と、前記電極上を覆うように形成され、かつ前記電
極上に少なくとも１個以上の開口部を設けた絶縁保護膜
とから構成されるはんだバンプ実装用端子電極構造にお
いて、前記絶縁性基板或いは半導体素子上に前記電極、
該電極表面の酸化処理層およびバンプ実装用端子電極形
成部分にみに金属導体層からなるバンプ接着層がこの順
に形成され、該バンプ接着層の表面が露出され、かつ、
該バンプ接着層の周囲を取り囲むように絶縁保護膜が形
成されていること、又は、前記絶縁性基板或いは半導体
素子上に前記電極、該電極表面にはんだ濡れ性の無い金
属導体層からなるバリアメタルおよび該バリアメタル上
のバンプ実装用端子電極形成部分のみに金属導体層から
なるバンプ接着層がこの順に形成され、該バンプ接着層
の表面が露出され、かつ該バンプ接着層の周囲を取り囲
むように絶縁保護膜が形成されていること、又は、前記
絶縁性基板或いは半導体素子上の前記電極、該電極表面
にはんだ濡れ性の無い金属導体層からなるバリアメタル
および該バリアメタル上のバンプ実装用端子電極形成部
分のみに少なくとも１個以上の開口部を設けるように絶
縁保護膜がこの順に形成され、該絶縁保護膜の開口部内
に金属導体層からなるバンプ接着層がめっき形成されて
いることを特徴とする。
する本発明の構成は、絶縁性基板或いは半導体素子と他
の基板或いは素子と電気的・機械的に接続するための電
極端子であって、前記絶縁性基板或いは半導体素子上に
形成された信号用電極、バイアス供給用電極又は接地用
電極と、前記電極上を覆うように形成され、かつ前記電
極上に少なくとも１個以上の開口部を設けた絶縁保護膜
とから構成されるはんだバンプ実装用端子電極構造にお
いて、前記絶縁性基板或いは半導体素子上に前記電極、
該電極表面の酸化処理層およびバンプ実装用端子電極形
成部分にみに金属導体層からなるバンプ接着層がこの順
に形成され、該バンプ接着層の表面が露出され、かつ、
該バンプ接着層の周囲を取り囲むように絶縁保護膜が形
成されていること、又は、前記絶縁性基板或いは半導体
素子上に前記電極、該電極表面にはんだ濡れ性の無い金
属導体層からなるバリアメタルおよび該バリアメタル上
のバンプ実装用端子電極形成部分のみに金属導体層から
なるバンプ接着層がこの順に形成され、該バンプ接着層
の表面が露出され、かつ該バンプ接着層の周囲を取り囲
むように絶縁保護膜が形成されていること、又は、前記
絶縁性基板或いは半導体素子上の前記電極、該電極表面
にはんだ濡れ性の無い金属導体層からなるバリアメタル
および該バリアメタル上のバンプ実装用端子電極形成部
分のみに少なくとも１個以上の開口部を設けるように絶
縁保護膜がこの順に形成され、該絶縁保護膜の開口部内
に金属導体層からなるバンプ接着層がめっき形成されて
いることを特徴とする。
【００１３】
【作用】本発明では、空気で加熱処理することにより絶
縁性基板等上に形成した配線電極表面を容易に酸化処理
することができる。配線電極表面に形成した酸化膜は、
はん濡れ性を抑える働きがあることから、あたかも、バ
リアメタル層としての機能を有することになり、絶縁保
護膜と配線電極界面への、はんだ流れ込みを生じなくな
る。すなわち、配線電極表面を酸化処理することによ
り、配線電極とはんだとの共晶反応を抑えることができ
るため、配線電極と絶縁保護膜の縁ではんだ流れを抑え
ることができる。
縁性基板等上に形成した配線電極表面を容易に酸化処理
することができる。配線電極表面に形成した酸化膜は、
はん濡れ性を抑える働きがあることから、あたかも、バ
リアメタル層としての機能を有することになり、絶縁保
護膜と配線電極界面への、はんだ流れ込みを生じなくな
る。すなわち、配線電極表面を酸化処理することによ
り、配線電極とはんだとの共晶反応を抑えることができ
るため、配線電極と絶縁保護膜の縁ではんだ流れを抑え
ることができる。
【００１４】また、配線電極の表面全面にはんだ濡れ性
のない金属導体層よりなるバリアメタルを形成すること
により、絶縁保護膜の密着不良であっても、はんだが絶
縁保護膜と配線電極の界面に流れ込むことを完全に防ぐ
ことができる。更に、バリアメタルとしてクロムを用
い、かつ、絶縁保護膜としてポリイミドを用いた場合に
は、クロムとポリイミドは一般的に接着性が良好なこと
から、はんだの流れ込みをより抑える働きを得ることが
できる。
のない金属導体層よりなるバリアメタルを形成すること
により、絶縁保護膜の密着不良であっても、はんだが絶
縁保護膜と配線電極の界面に流れ込むことを完全に防ぐ
ことができる。更に、バリアメタルとしてクロムを用
い、かつ、絶縁保護膜としてポリイミドを用いた場合に
は、クロムとポリイミドは一般的に接着性が良好なこと
から、はんだの流れ込みをより抑える働きを得ることが
できる。
【００１５】
【実施例】次に、本発明の実施例を図面に従い更に詳細
に説明する。
に説明する。
【００１６】〔実施例１〕図１に本発明の第１の実施例
を示す。本実施例は、配線電極パッド２の表面を酸化し
て、図に示すようなバンプ接着層５と絶縁保護膜３を形
成し、はんだバンプ４を搭載するものである。
を示す。本実施例は、配線電極パッド２の表面を酸化し
て、図に示すようなバンプ接着層５と絶縁保護膜３を形
成し、はんだバンプ４を搭載するものである。
【００１７】即ち、絶縁性基板１上に銅よりなる配線電
極パッド２を形成すると共にこの配線電極パッド２を酸
化処理して主成分が酸化銅よりなる酸化処理層８を作製
し、更に、酸化処理層８の上に金属導体層としてバンプ
接着層５を直接製作した。絶縁性基板１としては、例え
ば、セラミック基板、プリント基板、半導体素子やフレ
キシブル状のポリイミドフィルムからなる。配線電極パ
ッド２としては、例えば、銀パラジウム、銅−ニッケル
−金等からなる配線パターンである。配線電極パッド２
は、信号用電極、バイアス供給用電極又は接地用電極と
して用いられる。バンプ接着層５は、例えば、ニッケル
と金の金属導体膜により構成されている。
極パッド２を形成すると共にこの配線電極パッド２を酸
化処理して主成分が酸化銅よりなる酸化処理層８を作製
し、更に、酸化処理層８の上に金属導体層としてバンプ
接着層５を直接製作した。絶縁性基板１としては、例え
ば、セラミック基板、プリント基板、半導体素子やフレ
キシブル状のポリイミドフィルムからなる。配線電極パ
ッド２としては、例えば、銀パラジウム、銅−ニッケル
−金等からなる配線パターンである。配線電極パッド２
は、信号用電極、バイアス供給用電極又は接地用電極と
して用いられる。バンプ接着層５は、例えば、ニッケル
と金の金属導体膜により構成されている。
【００１８】更に、絶縁性基板１上には、バンプ接着層
５を取り囲むように、開口部を有する絶縁保護膜３が形
成されている。絶縁保護膜３は、はんだバンプ４をバン
プ接着層５に接着する際に、絶縁保護膜３の開口部のみ
にはんだを留めるために作製している。絶縁保護膜３と
しては、例えば、ソルダーレジストまたはポリイミド系
の材料からなる。なお、本実施例のバンプ接着層５の金
属導体膜は、ニッケルと金の金属膜構成としたが、クロ
ム、プラチナ、チタン等の組み合わせであっても、本発
明の範疇である。
５を取り囲むように、開口部を有する絶縁保護膜３が形
成されている。絶縁保護膜３は、はんだバンプ４をバン
プ接着層５に接着する際に、絶縁保護膜３の開口部のみ
にはんだを留めるために作製している。絶縁保護膜３と
しては、例えば、ソルダーレジストまたはポリイミド系
の材料からなる。なお、本実施例のバンプ接着層５の金
属導体膜は、ニッケルと金の金属膜構成としたが、クロ
ム、プラチナ、チタン等の組み合わせであっても、本発
明の範疇である。
【００１９】本実施例のはんだバンプ実装用端子電極構
造の製作工程の概要を図２に示す。まず、図２（ａ）に
示すように、絶縁性基板１上に例えば銅からなる配線電
極パッド２を形成した後、酸化処理を行い、酸化層処理
層８を形成する。
造の製作工程の概要を図２に示す。まず、図２（ａ）に
示すように、絶縁性基板１上に例えば銅からなる配線電
極パッド２を形成した後、酸化処理を行い、酸化層処理
層８を形成する。
【００２０】次に該酸化層処理層８上に、図２（ｂ）に
示すように、ニッケルと金からなるバンプ接着層５を形
成する。引続き図２（ｃ）に示すように、絶縁保護膜３
をバンプ接着層５の表面を開口し、バンプ接着層５の周
囲を取り囲むように形成する。更に、図２（ｄ）に示す
ように露出したバンプ接着層５上のみに、加熱処理等の
手段により選択的にはんだバンプ４を形成する。
示すように、ニッケルと金からなるバンプ接着層５を形
成する。引続き図２（ｃ）に示すように、絶縁保護膜３
をバンプ接着層５の表面を開口し、バンプ接着層５の周
囲を取り囲むように形成する。更に、図２（ｄ）に示す
ように露出したバンプ接着層５上のみに、加熱処理等の
手段により選択的にはんだバンプ４を形成する。
【００２１】本実施例１のように、配線電極パッド２
（銅）の表面を酸化処理することにより、はんだ濡れ性
を低減できることから、絶縁保護膜３の密着不良であっ
ても、はんだが絶縁保護膜３と配線電極パッド２の界面
に流れ込むことを防ぐことがきる。
（銅）の表面を酸化処理することにより、はんだ濡れ性
を低減できることから、絶縁保護膜３の密着不良であっ
ても、はんだが絶縁保護膜３と配線電極パッド２の界面
に流れ込むことを防ぐことがきる。
【００２２】〔実施例２〕図３に本発明の第２の実施例
を示す。本実施例は、配線電極パッド２の表面にバリア
メタルを形成し、更に図に示すようなバンプ接着層５と
絶縁保護膜３を順次形成し、はんだバンプ４を搭載する
ものである。
を示す。本実施例は、配線電極パッド２の表面にバリア
メタルを形成し、更に図に示すようなバンプ接着層５と
絶縁保護膜３を順次形成し、はんだバンプ４を搭載する
ものである。
【００２３】即ち、絶縁性基板１上に銅よりなる配線電
極パッド２を形成すると共にこの配線電極パッド２上に
はんだ濡れ性のないクロムによりバリアメタル６を形成
した。クロム層の形成は、電解めっき工程、無電解めっ
き工程や蒸着工程等で作製するのが一般的である。絶縁
性基板１としては、例えば、セラミック基板、プリント
基板、半導体素子やフレキシブル状のポリイミドフィル
ムからなる。配線電極パッド２としては、例えば、銀パ
ラジウム、銅−ニッケル−金等からなる配線パターンで
ある。配線電極パッド２は、信号用電極、バイアス供給
用電極又は接地用電極として用いられる。一方、バリア
メタル６の上には金属導体層としてバンプ接着層５を直
接製作した。バンプ接着層５は、例えば、ニッケルと金
の金属導体膜により構成されている。
極パッド２を形成すると共にこの配線電極パッド２上に
はんだ濡れ性のないクロムによりバリアメタル６を形成
した。クロム層の形成は、電解めっき工程、無電解めっ
き工程や蒸着工程等で作製するのが一般的である。絶縁
性基板１としては、例えば、セラミック基板、プリント
基板、半導体素子やフレキシブル状のポリイミドフィル
ムからなる。配線電極パッド２としては、例えば、銀パ
ラジウム、銅−ニッケル−金等からなる配線パターンで
ある。配線電極パッド２は、信号用電極、バイアス供給
用電極又は接地用電極として用いられる。一方、バリア
メタル６の上には金属導体層としてバンプ接着層５を直
接製作した。バンプ接着層５は、例えば、ニッケルと金
の金属導体膜により構成されている。
【００２４】更に、絶縁性基板１上には、バンプ接着層
５を取り囲むように、開口部を有する絶縁保護膜３が形
成されている。絶縁保護膜３は、はんだバンプ４をバン
プ接着層５に接着する際に、絶縁保護膜３の開口部のみ
にはんだを留めるために作製している。絶縁保護膜３と
しては、例えば、ソルダーレジストまたはポリイミド系
の材料からなる。なお、本実施例のバンプ接着層５の金
属導体膜は、ニッケルと金の構成としたが、クロム、プ
ラチナ、チタン等の組み合わせあっても、本発明の範疇
である。
５を取り囲むように、開口部を有する絶縁保護膜３が形
成されている。絶縁保護膜３は、はんだバンプ４をバン
プ接着層５に接着する際に、絶縁保護膜３の開口部のみ
にはんだを留めるために作製している。絶縁保護膜３と
しては、例えば、ソルダーレジストまたはポリイミド系
の材料からなる。なお、本実施例のバンプ接着層５の金
属導体膜は、ニッケルと金の構成としたが、クロム、プ
ラチナ、チタン等の組み合わせあっても、本発明の範疇
である。
【００２５】本実施例のはんだバンプ実装用端子電極構
造の作製工程の概要を図４に示す。まず、図４（ａ）に
示すように、絶縁性基板１上に例えば銅からなる配線電
極パッド２を形成した後、例えば配線電極パッド２上に
クロムを電解めっき工程や真空蒸着工程等によってバリ
アメタル６を形成する。
造の作製工程の概要を図４に示す。まず、図４（ａ）に
示すように、絶縁性基板１上に例えば銅からなる配線電
極パッド２を形成した後、例えば配線電極パッド２上に
クロムを電解めっき工程や真空蒸着工程等によってバリ
アメタル６を形成する。
【００２６】次にこの上に、図４（ｂ）に示すように、
ニッケルと金からなるバンプ接着層５を形成する。引続
き、図４（ｃ）に示すように、絶縁保護膜３をバンプ接
着層５の表面を開口し、バンプ接着層５の周囲を取り囲
むように形成する。更に、図４（ｄ）に示すように、は
んだバンプ４を、露出したバンプ接着層５上のみに選択
的に形成する。
ニッケルと金からなるバンプ接着層５を形成する。引続
き、図４（ｃ）に示すように、絶縁保護膜３をバンプ接
着層５の表面を開口し、バンプ接着層５の周囲を取り囲
むように形成する。更に、図４（ｄ）に示すように、は
んだバンプ４を、露出したバンプ接着層５上のみに選択
的に形成する。
【００２７】本実施例のように、配線電極パッド２
（銅）の表面にバリアメタル６としてはんだ濡れ性のな
いクロム等を使用することにより、絶縁保護膜３とバリ
アメタル６の界面にはんだが流れ込むことを防ぐことが
できる。また、絶縁保護膜３の密着性を強固にすること
ができるため、絶縁保護膜３と配線電極パッド２間の界
面に生じたはんだ流れ込みを無くすことが可能となる。
（銅）の表面にバリアメタル６としてはんだ濡れ性のな
いクロム等を使用することにより、絶縁保護膜３とバリ
アメタル６の界面にはんだが流れ込むことを防ぐことが
できる。また、絶縁保護膜３の密着性を強固にすること
ができるため、絶縁保護膜３と配線電極パッド２間の界
面に生じたはんだ流れ込みを無くすことが可能となる。
【００２８】更に、バリアメタル形成は配線電極パッド
を電解めっき工程により形成した後、バリアメタル形成
用として液状レジストを塗布したフォトプロセスにより
所望の大きさに開口する工程を省略することができるた
め、容易にはんだバンプ実装用端子電極構造を作製する
ことができる。
を電解めっき工程により形成した後、バリアメタル形成
用として液状レジストを塗布したフォトプロセスにより
所望の大きさに開口する工程を省略することができるた
め、容易にはんだバンプ実装用端子電極構造を作製する
ことができる。
【００２９】〔実施例３〕図５に本発明の第３の実施例
を示す。本実施例は配線電極パッド２の表面にバリアメ
タル６を形成した後、絶縁保護膜３を形成し、引き続い
て、図に示すようなバンプ装着層５とはんだバンプ４を
搭載するものである。本実施例３は、前記実施例２と同
じ構造であるが、作製工程において、絶縁保護膜３を形
成した後、バンプ接着層５を形成する工程としている。
を示す。本実施例は配線電極パッド２の表面にバリアメ
タル６を形成した後、絶縁保護膜３を形成し、引き続い
て、図に示すようなバンプ装着層５とはんだバンプ４を
搭載するものである。本実施例３は、前記実施例２と同
じ構造であるが、作製工程において、絶縁保護膜３を形
成した後、バンプ接着層５を形成する工程としている。
【００３０】即ち、絶縁性基板１上に銅よりなる配線電
極パッド２形成すると共にこの配線電極パッド２上には
んだ濡れ性のないクロムによりバリアメタル６を形成し
た。クロム層の形成は、電解めっき工程、無電解めっき
工程や蒸着工程等で作製するのが一般的である。更に、
バリアメタル６上に開口部を有する絶縁保護膜３が絶縁
性基板１上に成形されている。この絶縁保護膜３は、は
んだバンプ４をバンプ接着層５に接着する際に、絶縁保
護膜３の開口部のみにはんだを留めるために作製してい
る。絶縁保護膜３としては、例えば、ソルダーレジスト
またはポリイミド系の材料からなる。一方、絶縁保護膜
３の開口部内であってバリアメタル６の上にはバンプ接
着層５が直接に形成されている。このバンプ接着層５、
例えば、ニッケルと金の金属導体膜により構成してい
る。
極パッド２形成すると共にこの配線電極パッド２上には
んだ濡れ性のないクロムによりバリアメタル６を形成し
た。クロム層の形成は、電解めっき工程、無電解めっき
工程や蒸着工程等で作製するのが一般的である。更に、
バリアメタル６上に開口部を有する絶縁保護膜３が絶縁
性基板１上に成形されている。この絶縁保護膜３は、は
んだバンプ４をバンプ接着層５に接着する際に、絶縁保
護膜３の開口部のみにはんだを留めるために作製してい
る。絶縁保護膜３としては、例えば、ソルダーレジスト
またはポリイミド系の材料からなる。一方、絶縁保護膜
３の開口部内であってバリアメタル６の上にはバンプ接
着層５が直接に形成されている。このバンプ接着層５、
例えば、ニッケルと金の金属導体膜により構成してい
る。
【００３１】なお、本実施例のバンプ接着層５の金属導
体膜は、ニッケルと金の構成としたが、クロム、プラチ
ナ、チタン等の組み合わせあっても、本発明の範疇であ
る。
体膜は、ニッケルと金の構成としたが、クロム、プラチ
ナ、チタン等の組み合わせあっても、本発明の範疇であ
る。
【００３２】本実施例のはんだバンプ実装用端子電極構
造の作製工程の概要を図６に示す。まず、図６（ａ）に
示すように、絶縁性基板１上に例えば銅からなる配線電
極パッド２を形成した後、例えば配線電極パッド２上に
クロムを電解めっき工程や真空蒸着工程等によってバリ
アメタル６を形成する。
造の作製工程の概要を図６に示す。まず、図６（ａ）に
示すように、絶縁性基板１上に例えば銅からなる配線電
極パッド２を形成した後、例えば配線電極パッド２上に
クロムを電解めっき工程や真空蒸着工程等によってバリ
アメタル６を形成する。
【００３３】次に該バリアメタル６上に、図６（ｂ）に
示すように、絶縁保護膜３を該バリアメタル６の表面の
一部が露出するように開口して形成する。例えば、感光
性ポリイミドをスピンナで回転塗布し、フォトプロセス
工程で開口部を形成することができる。
示すように、絶縁保護膜３を該バリアメタル６の表面の
一部が露出するように開口して形成する。例えば、感光
性ポリイミドをスピンナで回転塗布し、フォトプロセス
工程で開口部を形成することができる。
【００３４】引き続き、図６（ｃ）に示すように、該絶
縁保護膜３内にニッケルと金からなるバンプ接着層５を
形成する。該バンプ接着層５は、無電解めっき工程或い
は電解めっき工程により作製する。更に、図６（ｄ）に
示すように、はんだバンプ４を、露出したバンプ接着層
５上のみに選択的に形成する。
縁保護膜３内にニッケルと金からなるバンプ接着層５を
形成する。該バンプ接着層５は、無電解めっき工程或い
は電解めっき工程により作製する。更に、図６（ｄ）に
示すように、はんだバンプ４を、露出したバンプ接着層
５上のみに選択的に形成する。
【００３５】本実施例３は、前記実施例２と同様に、配
線電極パッド２（銅）の表面にバリアメタル６としては
んだ濡れ性のないクロム等を使用することにより、絶縁
保護膜３とバリアメタル６の界面にはんだが流れ込むこ
とを防ぐことができる。また、絶縁保護膜３の密着性を
強固にすることができるため、絶縁保護膜３と配線電極
パッド２間の界面に生じたはんだ流れ込みを無くすこと
が可能となる。
線電極パッド２（銅）の表面にバリアメタル６としては
んだ濡れ性のないクロム等を使用することにより、絶縁
保護膜３とバリアメタル６の界面にはんだが流れ込むこ
とを防ぐことができる。また、絶縁保護膜３の密着性を
強固にすることができるため、絶縁保護膜３と配線電極
パッド２間の界面に生じたはんだ流れ込みを無くすこと
が可能となる。
【００３６】更に、バリアメタル形成は配線電極パッド
２を電解めっきにより形成した後、続けて、クロムを電
解めっきすることにより形成可能であることから、バリ
アメタル形成用として液状レジストを塗布しフォトプロ
セスにより所望の大きさに開口する工程を省略すること
ができる。加えるに、バンプ実装用端子電極形成部分の
みを開口した絶縁保護膜３を予め形成し、めっきレジス
トとして機能させるため、そのままバンプ接着層５のめ
っき工程に移すことができ、実施例２より、更に、容易
にはんだバンプ実装用端子電極構造を作製することがで
きる。
２を電解めっきにより形成した後、続けて、クロムを電
解めっきすることにより形成可能であることから、バリ
アメタル形成用として液状レジストを塗布しフォトプロ
セスにより所望の大きさに開口する工程を省略すること
ができる。加えるに、バンプ実装用端子電極形成部分の
みを開口した絶縁保護膜３を予め形成し、めっきレジス
トとして機能させるため、そのままバンプ接着層５のめ
っき工程に移すことができ、実施例２より、更に、容易
にはんだバンプ実装用端子電極構造を作製することがで
きる。
【００３７】
【発明の効果】以上、実施例に基づいて詳細に説明した
ように、半導体素子等をはんだバンプ実装するのに、本
発明のはんだバンプ実装用端子電極構造を使用すること
によって、はんだ濡れ性を低減できることから、配線電
極と絶縁保護膜の界面にハンダ流れ込むことを完全に無
くすことができる。更に、配線電極と絶縁保護膜間の密
着力を高めることができるから、本発明のはんだバンプ
実装用端子電極構造は、はんだバンプを作製する際には
んだ流れを極力抑えることができる。このことから、半
導体素子との接続信頼性を向上できるとともに、近接し
た配線電極間の短絡を防止することができる。更に、配
線パターンの厚みの変化を生じないことから、高周波特
性を劣化さえることがない。また、はんだバンプ実装用
端子電極を作製する工程数を減らすことができるため、
製作歩留まりを向上することができるとともに、生産
性、コスト、信頼性からみて工業的価値は極めて高い。
ように、半導体素子等をはんだバンプ実装するのに、本
発明のはんだバンプ実装用端子電極構造を使用すること
によって、はんだ濡れ性を低減できることから、配線電
極と絶縁保護膜の界面にハンダ流れ込むことを完全に無
くすことができる。更に、配線電極と絶縁保護膜間の密
着力を高めることができるから、本発明のはんだバンプ
実装用端子電極構造は、はんだバンプを作製する際には
んだ流れを極力抑えることができる。このことから、半
導体素子との接続信頼性を向上できるとともに、近接し
た配線電極間の短絡を防止することができる。更に、配
線パターンの厚みの変化を生じないことから、高周波特
性を劣化さえることがない。また、はんだバンプ実装用
端子電極を作製する工程数を減らすことができるため、
製作歩留まりを向上することができるとともに、生産
性、コスト、信頼性からみて工業的価値は極めて高い。
【図１】本発明の第１の実施例で例示したはんだバンプ
実装用端子電極構造を示す断面図である。
実装用端子電極構造を示す断面図である。
【図２】本発明の第１の実施例で例示したはんだバンプ
実装用端子電極構造の製作工程の概要を示す断面図であ
る。
実装用端子電極構造の製作工程の概要を示す断面図であ
る。
【図３】本発明の第２の実施例で例示したはんだバンプ
実装用端子電極構造を示す断面図である。
実装用端子電極構造を示す断面図である。
【図４】本発明の第２の実施例で例示したはんだバンプ
実装用端子電極構造の製作工程の概要を示す断面図であ
る。
実装用端子電極構造の製作工程の概要を示す断面図であ
る。
【図５】本発明の第３の実施例で例示したはんだバンプ
実装用端子電極構造を示す断面図である。
実装用端子電極構造を示す断面図である。
【図６】本発明の第３の実施例で例示したはんだバンプ
実装用端子電極構造の製作工程の概要を示す断面図であ
る。
実装用端子電極構造の製作工程の概要を示す断面図であ
る。
【図７】はんだバンプ実装用端子電極構造の従来例１を
示す断面図である。
示す断面図である。
【図８】はんだバンプ実装用端子電極構造の従来例２を
示す断面図である。
示す断面図である。
【図９】はんだバンプ実装用端子電極構造の従来例３を
示す断面図である。
示す断面図である。
【図１０】従来例３で例示したはんだバンプ実装用端子
電極構図の製作工程の概要を示す断面図である。
電極構図の製作工程の概要を示す断面図である。
【図１１】図７のＡ部の拡大図である。
【図１２】図８のＢ部の拡大図である。
１ 絶縁性基板 ２ 配線電極パッド ３ 絶縁保護膜 ４ はんだバンプ ５ バンプ接着層 ６ バリアメタル ７ 液状レジスト ８ 酸化処理層
Claims (3)
- 【請求項１】 絶縁性基板或いは半導体素子と他の基板
或いは素子と電気的・機械的に接続するための電極端子
であって、前記絶縁性基板或いは半導体素子上に形成さ
れた信号用電極、バイアス供給用電極又は接地用電極
と、前記電極上を覆うように形成され、かつ前記電極上
に少なくとも１個以上の開口部を設けた絶縁保護膜とか
ら構成されるはんだバンプ実装用端子電極構造におい
て、 前記絶縁性基板或いは半導体素子上に前記電極、該電極
表面の酸化処理層およびバンプ実装用端子電極形成部分
にみに金属導体層からなるバンプ接着層がこの順に形成
され、該バンプ接着層の表面が露出され、かつ、該バン
プ接着層の周囲を取り囲むように絶縁保護膜が形成され
ていることを特徴とするはんだバンプ実装用端子電極構
造。 - 【請求項２】 絶縁性基板或いは半導体素子と他の基板
或いは素子と電気的・機械的に接続するための電極端子
であって、前記絶縁性基板或いは半導体素子上に形成さ
れた信号用電極、バイアス供給用電極又は接地用電極
と、前記電極上を覆うように形成され、かつ前記電極上
に少なくとも１個以上の開口部を設けた絶縁保護膜とか
ら構成されるはんだバンプ実装用端子電極構造におい
て、 前記絶縁性基板或いは半導体素子上に前記電極、該電極
表面にはんだ濡れ性の無い金属導体層からなるバリアメ
タルおよび該バリアメタル上のバンプ実装用端子電極形
成部分のみに金属導体層からなるバンプ接着層がこの順
に形成され、該バンプ接着層の表面が露出され、かつ該
バンプ接着層の周囲を取り囲むように絶縁保護膜が形成
されていることを特徴とするはんだバンプ実装用端子電
極構造。 - 【請求項３】 絶縁性基板或いは半導体素子と他の基板
或いは素子と電気的・機械的に接続するための電極端子
であって、前記絶縁性基板或いは半導体素子上に形成さ
れた信号用電極、バイアス供給用電極又は接地用電極
と、前記電極上を覆うように形成され、かつ前記電極上
に少なくとも１個以上の開口部を設けた絶縁保護膜とか
ら構成されるはんだバンプ実装用端子電極構造におい
て、 前記絶縁性基板或いは半導体素子上の前記電極、該電極
表面にはんだ濡れ性の無い金属導体層からなるバリアメ
タルおよび該バリアメタル上のバンプ実装用端子電極形
成部分のみに少なくとも１個以上の開口部を設けるよう
に絶縁保護膜がこの順に形成され、該絶縁保護膜の開口
部内に金属導体層からなるバンプ接着層がめっき形成さ
れていることを特徴とするはんだバンプ実装用端子電極
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6324445A JPH08181423A (ja) | 1994-12-27 | 1994-12-27 | はんだバンプ実装用端子電極構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6324445A JPH08181423A (ja) | 1994-12-27 | 1994-12-27 | はんだバンプ実装用端子電極構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08181423A true JPH08181423A (ja) | 1996-07-12 |
Family
ID=18165899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6324445A Pending JPH08181423A (ja) | 1994-12-27 | 1994-12-27 | はんだバンプ実装用端子電極構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08181423A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5869904A (en) * | 1997-04-28 | 1999-02-09 | Nec Corporation | Semiconductor device having a projecting electrode |
| WO2000005933A1 (fr) * | 1998-07-22 | 2000-02-03 | Ibiden Co., Ltd. | Carte a circuit imprime et procede de fabrication correspondant |
| WO2005055683A1 (ja) * | 2003-12-02 | 2005-06-16 | Matsushita Electric Industrial Co., Ltd. | 電子部品およびその製造方法 |
| JP2009027185A (ja) * | 1997-01-17 | 2009-02-05 | Seiko Epson Corp | 電子部品および半導体装置 |
| US10147692B2 (en) | 2014-09-15 | 2018-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package with UBM and methods of forming |
| US10269752B2 (en) | 2014-09-15 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package with UBM and methods of forming |
| WO2021256501A1 (ja) * | 2020-06-17 | 2021-12-23 | 株式会社村田製作所 | 電子部品及び電子部品の製造方法 |
-
1994
- 1994-12-27 JP JP6324445A patent/JPH08181423A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009027185A (ja) * | 1997-01-17 | 2009-02-05 | Seiko Epson Corp | 電子部品および半導体装置 |
| US8399999B2 (en) | 1997-01-17 | 2013-03-19 | Seiko Epson Corporation | Electronic component, semiconductor device, methods of manufacturing the same, circuit board, and electronic instrument |
| US5869904A (en) * | 1997-04-28 | 1999-02-09 | Nec Corporation | Semiconductor device having a projecting electrode |
| WO2000005933A1 (fr) * | 1998-07-22 | 2000-02-03 | Ibiden Co., Ltd. | Carte a circuit imprime et procede de fabrication correspondant |
| US6809415B2 (en) | 1998-07-22 | 2004-10-26 | Ibiden Co., Ltd. | Printed-circuit board and method of manufacture thereof |
| US7510759B2 (en) | 2003-12-02 | 2009-03-31 | Panasonic Corporation | Electronic part and manufacturing method thereof |
| JP2005166873A (ja) * | 2003-12-02 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 電子部品およびその製造方法 |
| JP4556422B2 (ja) * | 2003-12-02 | 2010-10-06 | パナソニック株式会社 | 電子部品およびその製造方法 |
| WO2005055683A1 (ja) * | 2003-12-02 | 2005-06-16 | Matsushita Electric Industrial Co., Ltd. | 電子部品およびその製造方法 |
| US10147692B2 (en) | 2014-09-15 | 2018-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package with UBM and methods of forming |
| US10269752B2 (en) | 2014-09-15 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package with UBM and methods of forming |
| US10700026B2 (en) | 2014-09-15 | 2020-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package with UBM and methods of forming |
| US11152323B2 (en) | 2014-09-15 | 2021-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package with UBM and methods of forming |
| US11164832B2 (en) | 2014-09-15 | 2021-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package with UBM and methods of forming |
| WO2021256501A1 (ja) * | 2020-06-17 | 2021-12-23 | 株式会社村田製作所 | 電子部品及び電子部品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6576540B2 (en) | Method for fabricating substrate within a Ni/Au structure electroplated on electrical contact pads | |
| US6916685B2 (en) | Method of plating metal layer over isolated pads on semiconductor package substrate | |
| JPH0555728A (ja) | 半導体装置用パツケージの製造方法および構造 | |
| JP3618997B2 (ja) | 電子回路上に金属スタンドオフを作成する方法 | |
| JPH08181423A (ja) | はんだバンプ実装用端子電極構造 | |
| JP3648585B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11191571A (ja) | 半導体装置およびその製造方法 | |
| JP2760360B2 (ja) | はんだバンプとその製造方法 | |
| JP3066201B2 (ja) | 回路基板及びその製造方法 | |
| JP3087819B2 (ja) | はんだバンプ実装用端子電極形成方法 | |
| JP3940615B2 (ja) | チップパッケージ基板のコンタクトパッドのニッケル／金電気めっき方法と構造 | |
| JP2002050715A (ja) | 半導体パッケージの製造方法 | |
| JP3297717B2 (ja) | 半導体装置の電極形成方法 | |
| JP3225592B2 (ja) | 表面波素子の製造方法および表面波素子の電極パターン | |
| JP2850579B2 (ja) | 半導体装置用フィルムキャリア | |
| JPH11307563A (ja) | 半導体装置およびその製造方法 | |
| EP1357588A1 (en) | A substrate within a Ni/Au structure electroplated on electrical contact pads and method for fabricating the same | |
| JPH0433347A (ja) | はんだパッドの製造方法とはんだパッド | |
| TW571372B (en) | Substrate with plated metal layer over pads thereon, and method for fabricating the same | |
| JPH07221101A (ja) | 半導体ウエハ上への突起電極形成方法 | |
| JP2021125571A (ja) | 配線基板及び配線基板の製造方法 | |
| JPH08139229A (ja) | 半導体素子搭載用配線基板とそれを用いた半導体装置 | |
| CN114121773A (zh) | 用于高可靠薄膜混合集成电路的陶瓷薄膜基板及制作方法 | |
| KR940007289B1 (ko) | 반도체 장치를 제조하는 방법 | |
| JPS62188343A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990907 |