JP3618997B2 - 電子回路上に金属スタンドオフを作成する方法 - Google Patents

電子回路上に金属スタンドオフを作成する方法 Download PDF

Info

Publication number
JP3618997B2
JP3618997B2 JP37007997A JP37007997A JP3618997B2 JP 3618997 B2 JP3618997 B2 JP 3618997B2 JP 37007997 A JP37007997 A JP 37007997A JP 37007997 A JP37007997 A JP 37007997A JP 3618997 B2 JP3618997 B2 JP 3618997B2
Authority
JP
Japan
Prior art keywords
layer
copper
metal
standoff
cul
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP37007997A
Other languages
English (en)
Other versions
JPH10224014A (ja
Inventor
ヨリス・アントニア・フランシスクス・ペーテルス
ルイス・ヨセフ・フアンダム
クーンラード・ユリアーン・ヘオルヘス・アラート
アン・マリー・アカート
アンドレ・フアン・カルステル
マリア・エーヘニー・アンドレ・フエレーケン
スイシン・ツイーアン
ヨハン・ドウ・バーツ
バルト・レオ・アルフオンス・マウリス・フアンデフエルト
Original Assignee
エスティマイクロエレクトロニクス エヌヴィ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エスティマイクロエレクトロニクス エヌヴィ filed Critical エスティマイクロエレクトロニクス エヌヴィ
Publication of JPH10224014A publication Critical patent/JPH10224014A/ja
Application granted granted Critical
Publication of JP3618997B2 publication Critical patent/JP3618997B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Description

【０００１】
【発明の属する技術分野】
本発明は、電子回路上に少なくとも１個の金属スタンドオフを作成する方法に関するものである。
【０００２】
【従来の技術】
この方法は、そのための専用のものではないが、いくつかの高集積度の電子チップをいわゆる「スタンドオフ」により印刷回路板の上に組み込む知られている「フリップチップ」技術に特に適用される。スタンドオフは金属のスタッドまたはバンプで、チップを回路板に相互接続する以外に、これらの間に間隔を形成する。この間隔は、通常シリコンで形成されるチップと、キャリアすなわち印刷回路板との熱膨張係数の差による相互接続の疲労効果を減少させるのに必要である。スタッドは、特に組み込みステップの間、つぶれてならない。
【０００３】
チップ上にスタンドオフ、すなわちスタッドを形成する方法は、たとえばＩＢＭＴＭの「Ｃ４」と呼ばれる技術により、すでに当業界に知られている。この方法では、スタッドはモリブデンのマスクを介して、蒸着技術を用いて形成される。この知られている技術は、比較的高価なシリコンのバックエンド処理を必要とし、さらにコストの高いマスク材料を必要とする。フリップチップを印刷回路基板に電気的に接続する方法は、たとえば１９９３年１１月１６日付の米国特許第５２６１５９３号明細書に開示されており、そのための装置は１９９４年９月２０日付の米国特許第５３４９５００号明細書に開示されている。
【０００４】
知られている技術では、スタンドオフはチップ上に、すなわちチッププロバイダにより形成される。通常同一の印刷回路板上にいくつかの異なるチップを組み込むため、これらのチップを処理するためのマスクは、比較的少量生産のために製造しなければならない。さらに、これらの「バンピング」ステップの少なくとも一部は、異なるチッププロバイダにより繰り返し行わなければならない。これらの要素はすべて、フリップチップ技術の生産コスト増大の原因となる。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、チップの作業数を減少させ、これによりフリップチップの組立てコストを劇的に減少させることにある。
【０００６】
【課題を解決するための手段】
本発明によれば、この目的は、上記スタンドオフが上記電子回路を構成し、第一の銅の層によりコーティングされる印刷回路板の表面に形成されることによって達成され、上記方法は、少なくとも上記第一の銅の層の所定部分の上に第二の銅の層をメッキし、少なくとも上記第二の銅の層の部分の上に第三の金属層をメッキする主要な連続ステップを有する。
【０００７】
このようにして、スタンドオフは、印刷回路板の表面、すなわちフリップチップ技術の場合にはチップではなくキャリアの表面に、それぞれの上面に位置する三層の金属により構成される。いくつかのチップについて個々に処理せずに、ただ一回のバックエンド処理を使用することにより組み立てに要するコストが減少する。換言すれば、「バンピング」ステップのコストが、異なるチップに伴う異なるバンピング技術に無関係であることにより減少する。さらに、「不溶融」スタンドオフ、すなわちリフローソルダリングの間に溶融しない金属からなるスタンドオフを製造することにより、組み立て後のチップと印刷回路板との間のスタンドオフの高さが良好に制御される。
【０００８】
詳細に述べれば、上記の方法は、
上記第一の銅の層を被覆する第一のフォトレジスト層を付着させるステップと、
少なくとも将来スタンドオフとなる位置で、上記第一の銅の層を被覆しない第一のパターンを形成するステップと、
上記第一の銅の層の被覆されない部分に、上記第一の銅の層よりかなり厚い上記第二の銅の層をメッキするステップとを有する。
【０００９】
これにより、二層の銅で構成されるスタンドオフが、印刷回路板の表面上に形成される。しかし、適用分野によっては、これらのスタンドオフの高さは上述のスタンドオフを形成するには不十分である。
【００１０】
そのため、本発明の方法は、さらに電気メッキまたは電気化学メッキのいずれかの技術を使用することにより達成することができる。
【００１１】
電気メッキ技術、すなわちガルバノプレーティングを使用する場合、この方法はさらに、
第二のフォトレジスト層を付着させるステップと、
少なくとも将来スタンドオフとなる位置で、上記第二の銅の層を被覆しない第二のパターンを形成するステップと、
上記第二の銅の層の被覆されない部分に、上記第三の金属層をメッキするステップとにより行われる。
【００１２】
このようにして、連続する三層の銅で構成される高さが比較的高い金属スタンドオフが形成される。
【００１３】
この電気メッキ法はさらに、
上記第三の金属層を第二の金属の保護層でコーティングするステップと、
上記第一および第二のフォトレジスト材料の層をストリッピングするステップと、
保護されていない第一の銅の層が除去されるまで保護されていない金属の層をエッチングするステップと、
上記第二の金属の保護層をストリッピングするステップにより完結させることができる。
【００１４】
銅の第一層の厚みと比較して銅の第二層の厚みが比較的厚いため、最後のエッチングステップ、いわゆるディファレンシャルエッチングステップにより、銅の第一層の保護されていない部分全体が除去されるが、銅の第二層の保護されていない部分はわずかに影響を受けるにすぎない。
【００１５】
上記第三層の金属は、銅であることが好ましい。
【００１６】
最後に、この方法はさらに、保護されていない銅の層の上にニッケルの層を電気化学的にメッキし、上記ニッケル層の上に金の層をフラッシュメッキするステップにより完結させることができる。
【００１７】
一方、電気化学メッキ技術を使用する場合、上記の本発明の方法がさらに、
上記第二の銅の層を、第二の金属の保護層でコーティングするステップと、
上記第一のフォトレジスト材料の層をストリッピングするステップと、
保護されていない第一の銅の層をエッチングするステップと、
上記第二の金属の保護層をストリッピングするステップと、
感光性誘電材料の層を付着させるステップと、
上記将来スタンドオフとなる位置の上記感光性誘電材料の層を除去して第二のパターンを形成するステップと、
上記第二の銅の層の被覆されない部分に、上記第三の金属層をメッキするステップとにより行われる。
【００１８】
このようにして、連続する三層の銅で構成される高さが比較的高い金属スタンドオフが形成される。
【００１９】
この電気化学メッキ法の第一の実施例では、上記第三層の金属は銅である。
【００２０】
この方法はさらに、上記感光性誘電材料の層をマスクとして使用して、上記スタンドオフの上にニッケルの層を電気化学的にメッキするステップを有する。
【００２１】
この電気化学メッキ法の第二の実施例では、上記第三層の金属はニッケルである。
【００２２】
電気化学メッキ法はさらに、上記感光性誘電材料の層をマスクとして使用して、上記ニッケル層の上に金の層をフラッシュメッキするステップにより完結する。
【００２３】
これにより、良好な電気接点端子、すなわちパッドが実現する。
【００２４】
上記の方法で、第二の金属の保護層はスズ−鉛であることが好ましい。
【００２５】
この技術は、極めて広い分野の基板、すなわちひとつの設計および製造ステップでいくつかの異なるフリップチップ入出力（Ｉ／Ｏ）位置を結合した異なる寸法の印刷回路板に適用することができる。この技術はさらに、市販の大部分の標準チップのアセンブリに対応する。
【００２６】
本発明の上述および他の目的および特徴、ならびに本発明自体は、以下の実施例の説明を添付の図とともに参照することにより、最も良く理解できる。
【００２７】
【発明の実施の形態】
図１ないし図１０に示すステップは、フリップチップアセンブリを実現するために、印刷回路板の表面上に、金属バンプすなわちスタンドオフを形成するのに使用する。
【００２８】
図は、穴を設けた印刷回路板ＰＣＢの横断面の一部を示す。回路板ＰＣＢは図１に示すように、上面および下面が銅の基本層（Ｃｕ１）でコーティングされている。以下に示すステップにより、回路板ＰＣＢ上に、最適に組み合わせた導電性の銅のパス、高さを高くしたスタンドオフ、およびメッキしたスルーホールが得られ、スタンドオフはフリップチップへの外部入出力（Ｉ／Ｏ）接続を行うのに使用するもので、「スタッド」とも呼ばれる。
【００２９】
下記部分の記述では、金属スタンドオフと、メッキしたスルーホールを形成するのに使用する二つの可能な技術について説明する。第一の技術による連続処理ステップは電気メッキ、すなわちガルバノプレーティングと呼ばれるもので、図１ないし図６に示されており、第二の技術による連続処理ステップは電気化学メッキと呼ばれるもので、図１ないし図３、および図７ないし図１０に示されている。図１ないし図３は、これら二つの技術に共通であり、下記に一回のみ説明する。
【００３０】
本発明による方法の第一のステップは、ＰＣＢの両面上の銅の基本層Ｃｕ１を被覆する第一のフォトレジスト層ＰＲ１を付着させることである。次に、フォトレジスト層ＰＲ１にパターンを形成する。この方法は当業界で知られており、以下に詳細には説明しない。図２は、層ＰＲ１上にパターンを形成した後の回路板を示す。
【００３１】
本発明による方法の次のステップは、基本層すなわち第一の銅の層Ｃｕ１の被覆されない部分の上に、すなわちパターン形成した層ＰＲ１をマスクとして使用して、第二の銅の層Ｃｕ２をメッキすることである。第二の銅の層Ｃｕ２の厚みは、第一の銅の層Ｃｕ１の厚みよりかなり大きい。この第二の銅の層Ｃｕ２は、図３に示すように、Ｃｕ１の被覆されない部分の上に付着するだけでなく、印刷回路板ＰＣＢを通してあけた穴の中にも付着する。
【００３２】
上述の二つの技術はここから異なる。下記の説明は電気メッキすなわちガルバノプレーティングに関するものであり、電気化学メッキ技術は後にこのステップから始めて説明する。
【００３３】
電気メッキ技術では、次のステップは図３に示す装置上に第二のフォトレジスト層ＰＲ２を付着させることである。次に、第二のフォトレジスト層ＰＲ２の上に、第二の銅の層Ｃｕ２の将来スタンドオフになる位置を残して、パターンを形成する。この方法の次のステップは、これらの被覆されていないＣｕ２の部分に第三の銅の層Ｃｕ３をメッキすることである。この場合も第二のパターン形成した層ＰＲ２をマスクとして使用して、スズ鉛の保護金属層ＳｎＰｂを層Ｃｕ３の上面に付着させる。その結果を図４に示す。
【００３４】
次に、フォトレジスト材料の二つの層ＰＲ１およびＰＲ２をストリッピング（はぎ取る）する。その後、銅の層Ｃｕ１とＣｕ３の保護されていない部分を、図５に示すように層Ｃｕ１の被覆されていない部分が回路板ＰＣＢから除去されるまでエッチする。
【００３５】
二つの銅の層Ｃｕ１とＣｕ２のスズ鉛の層ＳｎＰｂをマスクとして使用したこのディファレンシャルエッチング後、残った二つの銅の層Ｃｕ１とＣｕ２全体の厚みは約３５μｍである。
【００３６】
最後に、スズ鉛の保護金属層ＳｎＰｂをストリッピングすると、図６に示すように、銅の三つの連続層Ｃｕ１、Ｃｕ２、およびＣｕ３からなる高いスタンドオフが形成される。この金属スタンドオフの高さは５０ないし７５μｍである。
【００３７】
次に、まだ保護されていない銅の層Ｃｕ２およびＣｕ３を、電気化学メッキした比較的薄いニッケルの保護層でコーティングする。良好な電気的接触は、ニッケルの保護層の上面に金の層をフラッシュメッキすることにより達成される。これらの最終メッキステップの結果は図示されていない。
【００３８】
これにより電気メッキ技術が完結する。
【００３９】
電気化学メッキでは、図３に示すものに続くステップを図７に示し、パターン形成したフォトレジスト層ＰＲ１をマスクとして使用して、層Ｃｕ２の上面にスズ鉛の保護金属層ＳｎＰｂを付着させる。保護層ＳｎＰｂは、当業界で知られている電気メッキにより付着させる。
【００４０】
次に、フォトレジスト層ＰＲ１をストリッピングし、残った銅の基本層Ｃｕ１の被覆されていない部分を、層ＳｎＰｂをマスクとして使用してエッチングする。この結果を図８に示す。
【００４１】
次のステップは、保護金属層ＳｎＰｂをストリッピングすることである。次に、図９に示すように、感光性誘電材料の層ＭＰを装置全体の上に付着させる。このような付着は、たとえば知られている「カーテンコーティング」により実現することができ、誘電層ＭＰは、たとえば「シップレイ」社の「マルチポジットＴＭ」と呼ばれる材料で構成される。フォトレジスト層ではなく、感光性誘電材料の層ＭＰを付着させる理由は、フォトレジスト層は後に行うニッケル金の付着に耐えることができないためである。
【００４２】
次に、図９に示すように、誘電層ＭＰにパターンを形成する。このパターンは、将来スタンドオフとなる位置の感光性誘電材料の層ＭＰを除去することにより、フォトリソグラフィでスタンドオフの位置を規定する。
【００４３】
第一の変更態様によれば、第二の銅の層Ｃｕ２の被覆されていない部分の上に第三の銅の層Ｃｕ３をメッキする。これにより、連続した銅の三層Ｃｕ１、Ｃｕ２、およびＣｕ３からなる高いスタンドオフが形成される。
【００４４】
上述のガルバノプレーティング技術については、第三の銅の層Ｃｕ３を電気化学メッキした比較的薄いニッケルの保護層Ｎｉでコーティングすることができる。このメッキステップでは、誘電層ＭＰをマスクとして使用する。この方法は、ニッケル層Ｎｉの上に金の層Ａｕをフラッシュ付着すなわちメッキすることにより完結する。ここでも誘電層ＭＰをマスクとして使用する。金の層Ａｕの厚みは約０．１μｍで、スタンドオフに接続するトップとの電気的接触を改善するのに使用する。
【００４５】
図示されていない他の変更態様によれば、第二の銅の層Ｃｕ２の被覆されていない部分の上に比較的厚いニッケルの層をメッキする。このようにして形成したスタンドオフは、二層の銅の層Ｃｕ１、Ｃｕ２、および厚いニッケルの層で構成される。ここでも、ニッケルの層を金の層で被覆して、電気的接触を良好にすることができる。ニッケルおよび金の層は、誘電層ＭＰをマスクとして使用して付着させ、金の層はフラッシュメッキにより付着させることが好ましい。
【００４６】
上述の本発明の原理は特定の装置について説明を行ったが、この説明は例として示したものであり、本発明の範囲を限定するものではないことを明らかに理解すべきである。
【図面の簡単な説明】
【図１】本発明による電気メッキおよび電気化学メッキの共通ステップを示す図である。
【図２】本発明による電気メッキおよび電気化学メッキの共通ステップを示す図である。
【図３】本発明による電気メッキおよび電気化学メッキの共通ステップを示す図である。
【図４】その後の電気メッキのステップを示す図である。
【図５】その後の電気メッキのステップを示す図である。
【図６】その後の電気メッキのステップを示す図である。
【図７】その後の電気化学メッキのステップを示す図である。
【図８】その後の電気化学メッキのステップを示す図である。
【図９】その後の電気化学メッキのステップを示す図である。
【図１０】その後の電気化学メッキのステップを示す図である。
【符号の説明】
ＰＣＢ 印刷回路板
Ｃｕ１ 第一の銅の層
ＰＲ１ 第一のフォトレジスト材料の層
Ｃｕ２ 第二の銅の層
ＰＲ２ 第二のフォトレジスト材料の層
Ｃｕ３ 第三の金属の層
ＳｎＰｂ 第二の金属の保護層
ＭＰ 感光性誘電材料の層
Ｎｉ ニッケル層
Ａｕ 金層

Claims (10)

  1. 電子回路上に少なくとも１個の金属スタンドオフを作成する方法において、上記スタンドオフが上記電子回路を構成し、第一の銅の層（Ｃｕｌ）によりコーティングされる印刷回路板（ＰＣＢ）の表面に形成され、上記方法が、
    上記第一の銅の層（Ｃｕｌ）を被覆する第一のフォトレジスト層（ＰＲ１）を付着させるステップと、
    少なくとも将来スタンドオフとなる位置で上記第一の銅の層（Ｃｕｌ）を被覆しない第一のパターンを形成するステップと、
    上記第一の銅の層（Ｃｕｌ）の被覆されない部分に、上記第一の銅の層（Ｃｕｌ）よりかなり厚い上記第二の銅の層（Ｃｕ２）をメッキするステップと、
    第二のフォトレジスト層（ＰＲ２）を付着させるステップと、
    少なくとも将来スタンドオフとなる位置で上記第二の銅の層（Ｃｕ２）を被覆しない第二のパターンを形成するステップと、
    上記第二の銅の層（Ｃｕ２）の被覆されない部分に、上記第三の金属層（Ｃｕ３）をメッキするステップと、
    上記第三の金属層（Ｃｕ３）を第二の金属の保護層（ＳｎＰｂ）でコーティングするステップと、
    上記第一（ＰＲ１）および第二のフォトレジスト材料の層（ＰＲ２）をストリッピングするステップと、
    保護されていない第一の銅の層（Ｃｕｌ）が除去されるまで保護されていない金属の層をエッチングするステップと、
    上記第二の金属の保護層（ＳｎＰｂ）をストリッピングするステップとの主要な連続ステップを有することを特徴とする方法。
  2. 上記第三層の金属が銅（Ｃｕ３）であることを特徴とする請求項１に記載の方法。
  3. 上記方法がさらに、保護されていない銅の層（Ｃｕ２、Ｃｕ３）の上にニッケルの層を電気化学的にメッキするステップを有することを特徴とする請求項２に記載の方法。
  4. 上記方法がさらに、上記ニッケル層の上に金の層をフラッシュメッキするステップを有することを特徴とする請求項３に記載の方法。
  5. 電子回路上に少なくとも１個の金属スタンドオフを作成する方法において、上記スタンドオフが上記電子回路を構成し、第一の銅の層（Ｃｕｌ）によりコーティングされる印刷回路板（ＰＣＢ）の表面に形成され、上記方法が、
    上記第一の銅の層（Ｃｕｌ）を被覆する第一のフォトレジスト層（ＰＲ１）を付着させるステップと、
    少なくとも将来スタンドオフとなる位置で上記第一の銅の層（Ｃｕｌ）を被覆しない第一のパターンを形成するステップと、
    上記第一の銅の層（Ｃｕｌ）の被覆されない部分に、上記第一の銅の層（Ｃｕｌ）よりかなり厚い上記第二の銅の層（Ｃｕ２）をメッキするステップと、
    上記第二の銅の層（Ｃｕ２）を、第二の金属の保護層（ＳｎＰｂ）でコーティングするステップと、
    上記第一のフォトレジスト材料の層（ＰＲ１）をストリッピングするステップと、
    保護されていない第一の銅の層（Ｃｕｌ）をエッチングするステップと、
    上記第二の金属の保護層（ＳｎＰｂ）をストリッピングするステップと、
    感光性誘電材料の層（ＭＰ）を付着させるステップと、
    上記将来スタンドオフとなる位置の上記感光性誘電材料の層（ＭＰ）を除去して第二のパターンを形成するステップと、
    上記第二の銅の層（Ｃｕ２）の被覆されない部分に、第三の金属層（Ｃｕ３、Ｎｉ）をメッキするステップとを有することを特徴とする方法。
  6. 上記第三層の金属が銅（Ｃｕ３）であることを特徴とする請求項５に記載の方法。
  7. 上記方法がさらに、上記感光性誘電材料の層（ＭＰ）をマスクとして使用して、上記スタンドオフの上にニッケル（Ｎｉ）の層を電気化学的にメッキするステップを有することを特徴とする請求項６に記載の方法。
  8. 上記第三層の金属がニッケル（Ｎｉ）であることを特徴とする請求項５に記載の方法。
  9. 上記方法がさらに、上記感光性誘電材料の層（ＭＰ）をマスクとして使用して、上記ニッケル層（Ｎｉ）の上に金の層（Ａｕ）をフラッシュメッキするステップを有することを特徴とする請求項７または請求項８のいずれかに記載の方法。
  10. 上記第二の金属の保護層（ＳｎＰｂ）がスズ−鉛であることを特徴とする請求項１または請求項５のいずれかに記載の方法。
JP37007997A 1996-12-20 1997-12-19 電子回路上に金属スタンドオフを作成する方法 Expired - Lifetime JP3618997B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR96402845.0 1996-12-20
EP96402845A EP0849983B1 (en) 1996-12-20 1996-12-20 Process to create metallic stand-offs on a circuit board

Publications (2)

Publication Number Publication Date
JPH10224014A JPH10224014A (ja) 1998-08-21
JP3618997B2 true JP3618997B2 (ja) 2005-02-09

Family

ID=8225361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37007997A Expired - Lifetime JP3618997B2 (ja) 1996-12-20 1997-12-19 電子回路上に金属スタンドオフを作成する方法

Country Status (9)

Country Link
US (1) US6036836A (ja)
EP (1) EP0849983B1 (ja)
JP (1) JP3618997B2 (ja)
KR (1) KR19980064450A (ja)
CN (1) CN1199532C (ja)
AT (1) ATE207689T1 (ja)
CA (1) CA2222857C (ja)
DE (1) DE69620273T2 (ja)
ES (1) ES2164226T3 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7244677B2 (en) 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
US6632292B1 (en) * 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
TW593731B (en) * 1998-03-20 2004-06-21 Semitool Inc Apparatus for applying a metal structure to a workpiece
US6565729B2 (en) * 1998-03-20 2003-05-20 Semitool, Inc. Method for electrochemically depositing metal on a semiconductor workpiece
US6197181B1 (en) * 1998-03-20 2001-03-06 Semitool, Inc. Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece
TW511264B (en) 1999-02-18 2002-11-21 Seiko Epson Corp Semiconductor device, mounting substrate and its manufacturing method, circuit substrate and electronic machine
US6582581B1 (en) * 2000-05-12 2003-06-24 Shipley Company, L.L.C. Sequential build circuit board plating process
KR20030075824A (ko) * 2002-03-21 2003-09-26 주식회사 심텍 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법
KR20030075825A (ko) * 2002-03-21 2003-09-26 주식회사 심텍 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법
US7025866B2 (en) * 2002-08-21 2006-04-11 Micron Technology, Inc. Microelectronic workpiece for electrochemical deposition processing and methods of manufacturing and using such microelectronic workpieces
KR100499003B1 (ko) * 2002-12-12 2005-07-01 삼성전기주식회사 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
EP1435765A1 (en) * 2003-01-03 2004-07-07 Ultratera Corporation Method of forming connections on a conductor pattern of a printed circuit board
US20050092611A1 (en) * 2003-11-03 2005-05-05 Semitool, Inc. Bath and method for high rate copper deposition
US7578945B2 (en) * 2004-09-27 2009-08-25 Lam Research Corporation Method and apparatus for tuning a set of plasma processing steps
US7138067B2 (en) * 2004-09-27 2006-11-21 Lam Research Corporation Methods and apparatus for tuning a set of plasma processing steps
EP1784063A1 (en) * 2005-11-08 2007-05-09 Alcatel Lucent Circuit board with microelectronic elements assembled thereon and method for producing such circuit board
TWI315658B (en) * 2007-03-02 2009-10-01 Phoenix Prec Technology Corp Warp-proof circuit board structure
US20080264774A1 (en) * 2007-04-25 2008-10-30 Semitool, Inc. Method for electrochemically depositing metal onto a microelectronic workpiece
WO2011159929A1 (en) * 2010-06-17 2011-12-22 Ddi Global Corp. Systems and methods for reducing overhang on electroplated surfaces of printed circuit boards

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016050A (en) * 1975-05-12 1977-04-05 Bell Telephone Laboratories, Incorporated Conduction system for thin film and hybrid integrated circuits
JPH02140931A (ja) * 1988-07-19 1990-05-30 Univ California 孤立伝送線とその製造方法
US5017509A (en) * 1988-07-19 1991-05-21 Regents Of The University Of California Stand-off transmission lines and method for making same
US4946563A (en) * 1988-12-12 1990-08-07 General Electric Company Process for manufacturing a selective plated board for surface mount components
JPH02310941A (ja) * 1989-05-26 1990-12-26 Mitsui Mining & Smelting Co Ltd バンプを有するプリント回路基板およびバンプの形成方法
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
US5283948A (en) * 1991-05-31 1994-02-08 Cray Research, Inc. Method of manufacturing interconnect bumps
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
EP0714553B1 (en) * 1993-08-17 1999-11-03 PFC Corporation Method of forming electrically conductive polymer interconnects on electrical substrates
JPH07193166A (ja) * 1993-11-19 1995-07-28 Citizen Watch Co Ltd 半田バンプ付き半導体装置及びその製造方法
JPH07273439A (ja) * 1994-03-31 1995-10-20 Du Pont Kk 半田バンプ形成方法
US5525204A (en) * 1994-09-29 1996-06-11 Motorola, Inc. Method for fabricating a printed circuit for DCA semiconductor chips

Also Published As

Publication number Publication date
EP0849983A1 (en) 1998-06-24
CA2222857A1 (en) 1998-06-20
DE69620273D1 (de) 2002-05-02
JPH10224014A (ja) 1998-08-21
KR19980064450A (ko) 1998-10-07
ES2164226T3 (es) 2002-02-16
CN1195262A (zh) 1998-10-07
ATE207689T1 (de) 2001-11-15
EP0849983B1 (en) 2001-10-24
DE69620273T2 (de) 2002-07-18
US6036836A (en) 2000-03-14
CN1199532C (zh) 2005-04-27
CA2222857C (en) 2004-07-20

Similar Documents

Publication Publication Date Title
JP3618997B2 (ja) 電子回路上に金属スタンドオフを作成する方法
JP3469686B2 (ja) プリント回路基板上にはんだを付着させる方法およびプリント回路基板
US7350298B2 (en) Method for fabricating circuit board with conductive structure
US6576540B2 (en) Method for fabricating substrate within a Ni/Au structure electroplated on electrical contact pads
US20060049516A1 (en) Nickel/gold pad structure of semiconductor package and fabrication method thereof
US20060219567A1 (en) Fabrication method of conductive bump structures of circuit board
JPH0364925A (ja) 集積回路チツプ実装構造及びその形成方法
US7041591B1 (en) Method for fabricating semiconductor package substrate with plated metal layer over conductive pad
US7216424B2 (en) Method for fabricating electrical connections of circuit board
JPH0213949B2 (ja)
KR100428825B1 (ko) 반도체 집적회로 및 그의 제조 방법
US20050245059A1 (en) Method for making an interconnect pad
US4394223A (en) Tin and gold plating process
US6022466A (en) Process of plating selective areas on a printed circuit board
US7045460B1 (en) Method for fabricating a packaging substrate
US7033917B2 (en) Packaging substrate without plating bar and a method of forming the same
JP2501174B2 (ja) 表面実装用端子の製造方法
US20070257375A1 (en) Increased interconnect density electronic package and method of fabrication
JP2760360B2 (ja) はんだバンプとその製造方法
JP2717198B2 (ja) プリント配線板におけるバンプの形成方法
JP3430916B2 (ja) 半導体装置の製造方法
US6360434B1 (en) Circuit fabrication
JP3940615B2 (ja) チップパッケージ基板のコンタクトパッドのニッケル／金電気めっき方法と構造
JPH06112628A (ja) 配線パターンを有する回路基板の製造方法
JPH06188534A (ja) 電子部品搭載用基板及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term