KR20030075825A - 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법 - Google Patents

Abstract

본 발명의 목적은 하프에칭으로 기판 양면에 덮혀진 동을 소정두께의 동박이 되도록 깎아내고, 제1이미징 및 동도금에 의해 핑거, 솔더볼랜드 및 회로패턴을 형성하고 제2이미징 및 니켈/금도금에 의해 원하는 부위를 니켈/금도금한 후, 마이크로 에칭에 의해 도금되지 않은 부분의 동박을 제거하여, 필요한 패턴만을 형성하도록 함으로써, 핑거의 테일로 인한 전기적 노이즈를 감소시킬 수 있는 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의 제조방법을 제공하는데 있다.

본 발명은 하프에칭하여 기판(21) 양면의 동을 소정 두께의 동박(23)으로 깎아내는 제1에칭단계; 상기 기판(21) 양면의 동박(23)에 드라이필름(24)을 도포하여 본딩핑거, 솔더볼랜드 및 회로패턴이 형성될 부분의 동박(23)을 외부로 노출시키는 제1이미징단계; 상기 노출된 동박(23)에 동도금층(25)을 형성시키는 동도금단계; 상기 드라이필름(23)을 제거하는 제1스트립단계; 상기 동도금된 기판(21)의 양면에 리퀴드레진(26)을 도포하여 니켈/금도금될 부분의 동도금층(25)을 외부로 노출시키는 제2이미징단계; 상기 노출된 동도금층(25)에 니켈/금도금층(27)을 형성하는 니켈/금도금단계; 상기 리퀴드레진(26)을 제거하는 제2스트립단계; 상기 도금되지 않은 부분의 동박(23)을 마이크로 에칭으로 제거하는 제2에칭단계; 솔더 레지스트를 인쇄하여 절연시키는 솔더마스킹단계를 포함한다.

Description

테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의 제조방법{The fabrication method of printed circuit board for semiconductor package having tailless pattern}

본 발명은 반도체 패키지용 인쇄회로기판의 제조방법에 관한 것으로서, 특히, 하프에칭에 의해 기판 양면에 덮혀진 동을 소정두께의 동박이 되도록 깎아내고, 제1이미징 및 동도금에 의해 핑거, 솔더볼랜드 및 회로패턴을 형성하고 제2이미징 및 니켈/금도금에 의해 원하는 부위를 니켈/금도금한 후, 마이크로 에칭에 의해 동도금 및 니켈/금도금되지 않은 부분의 동박을 제거하여, 핑거의 니켈/금 도금을 위한 도금용 리드선을 별도로 형성하지 않고 필요한 패턴만을 형성하도록 함으로써, 회로패턴의 디자인에 관계없이 전기 니켈/금 도금을 할 수 있고, 핑거의 테일로 인한 전기적 노이즈를 감소시킬 수 있는 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의 제조방법에 관한 것이다.

일반적으로 반도체 패키지는 회로패턴이 형성된 인쇄회로기판 상에 반도체 칩을 부착시키고, 반도체 칩상의 입출력 패드인 본딩패드와 인쇄회로기판상에 형성된 본딩핑거를 도전성 와이어로 연결하고, 상기 인쇄회로기판상의 반도체 칩, 도전성 와이어, 회로패턴 등을 외부의 환경으로부터 보호하기 위해 상부면을 몰딩수지로 몰딩하여 형성된다. 여기에서, 상기 반도체 칩의 본딩패드와 와이어로 연결되는 인쇄회로기판상의 본딩핑거는 그 전기적 신뢰성을 높이기 위해 니켈/금 도금 처리를 하고 있다. 이러한 본딩핑거의 니켈/금 도금 및 회로패턴을 형성하는 종래의 인쇄회로기판 제조방법이 도 1 및 도 2a 내지 도 2f에 도시되어 있다.

도면을 참고하면, 먼저, 이미징 단계에서 도 2a에 도시된 것과 같이 양면에 동(12)이 입혀진 기판(11) 양면상에 드라이필름(13)을 도포하고, 본딩핑거, 회로패턴 및 도금용 리드선 부분을 노광 및 현상하여, 도 2b와 같이 본딩핑거, 회로패턴 및 도금용 리드선이 형성될 부분을 제외한 부분의 동박(12)을 외부로 노출시킨다.

그 후, 에칭단계에서는 도 2c와 같이 상기 외부로 노출된 동박(12)을 제거하고, 스트립 단계에서는 도 2d와 같이 상기 본딩핑거, 회로패턴 및 도금용 리드선을 덮고 있는 드라이필름(13)을 제거하여 원하는 패턴을 얻는다.

또, 솔더 마스킹 단계에서는 도 2e에서와 같이 니켈/금 도금을 위한 본딩핑거 부분을 제외한 회로패턴(14) 상부에 얇은 플라스틱의 막을 덮어씌워 절연시킨다.

다음으로, 니켈/금 도금단계에서는 도 2f와 같이 솔더 마스크(15)가 덮혀지지 않은 본딩핑거(16) 및 솔더볼랜드(17)상에 전기 도금을 수행하여 니켈/금(18)을 형성시킨다.

상기와 같이 종래에는 인쇄회로기판상에 회로패턴과 본딩핑거를 단일 이미징 공정에 의해 함께 형성시키고, 본딩핑거상에 니켈/금 도금을 하기 위한 도금용 리드선을 별도로 형성하였다.

도 3은 종래의 반도체 패키지용 인쇄회로기판의 제조과정에 의해 회로 패턴이 형성된 상태를 나타내는 인쇄회로기판의 평면도이다.

도면에서 알 수 있는 것과 같이, 종래의 제조과정에서는 회로패턴, 본딩핑거 및 도금용 리드선을 단일 이미징으로 함께 형성시킨 후, 본딩핑거를 니켈/금 도금 처리하기 때문에, 비아홀(20) 등에 의해 하부 패턴과 연결되어 중간에 회로패턴과 연결이 끊기는 본딩핑거(16)인 경우 전기도금을 위한 별도의 리드선(19)을 형성시켜야 한다. 이러한 리드선(19)은 본딩핑거(16)에 테일(tail)을 형성시키게 되고 고주파신호의 처리를 필요로 하는 반도체 소자인 경우 노이즈를 발생시키게 되는 문제점이 있었다.

상기의 문제점을 해결하기 위한 본 발명의 목적은 하프에칭에 의해 기판 양면에 덮혀진 동을 소정두께의 동박이 되도록 깎아내고, 제1이미징 및 동도금에 의해 핑거, 솔더볼랜드 및 회로패턴을 형성하고 제2이미징 및 니켈/금도금에 의해 원하는 부위를 니켈/금도금한 후, 마이크로 에칭에 의해 동도금 및 니켈/금도금되지 않은 부분의 동박을 제거하여, 핑거의 니켈/금 도금을 위한 도금용 리드선을 별도로 형성하지 않고 필요한 패턴만을 형성하도록 함으로써, 회로패턴의 디자인에 관계없이 전기 니켈/금 도금을 할 수 있고, 핑거의 테일로 인한 전기적 노이즈를 감소시킬 수 있는 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의 제조방법을 제공하는데 있다.

도 1은 종래의 반도체 패키지용 인쇄회로기판의 제조과정을 나타내는 흐름도,

도 2a 내지 도 2f는 종래의 반도체 패키지용 인쇄회로기판의 제조과정을 나타내는 단면도,

도 3은 종래의 반도체 패키지용 인쇄회로기판의 제조과정에 의해 회로 패턴이 형성된 상태를 나타내는 인쇄회로기판의 평면도,

도 4는 본 발명에 의한 반도체 패키지용 인쇄회로기판의 제조과정을 나타내는 흐름도,

도 5a 내지 도 5g는 본 발명에 의한 반도체 패키지용 인쇄회로기판의 제조과정을 나타내는 단면도.

<도면의 주요부분에 대한 부호의 설명>

1 : 반도체칩 접착부20 : 비아홀

11, 21 : 기판12, 22 : 동

13, 24 : 드라이필름14, 30 : 회로패턴

15 : 솔더마스크16, 28 : 본딩핑거

17, 29 : 솔더볼랜드18, 27 : 니켈/금도금층

19 : 도금용 리드선23 : 동박

25 : 동도금층26 : 리퀴드레진

29 : 솔더볼랜드

상기 목적을 해결하기 위해, 본 발명은 양면에 동이 형성된 기판을 하프에칭하여 소정 두께의 동박이 되도록 깎아내는 제1에칭단계; 상기 기판 양면의 동박에 드라이필름을 도포하고, 노광 및 현상하여 본딩핑거, 솔더볼랜드 및 회로패턴이 형성될 부분의 동박을 외부로 노출시키는 제1이미징단계; 상기 외부로 노출된 동박에 전기도금을 수행하여 동도금층을 형성시키는 동도금단계; 상기 드라이필름을 제거하는 제1스트립단계; 상기 동도금된 기판의 양면에 리퀴드레진을 도포하고, 노광 및 현상하여 니켈/금도금될 부분의 동도금층을 외부로 노출시키는 제2이미징단계; 상기 외부로 노출된 동도금층에 전기도금을 수행하여 니켈/금도금층을 형성하는 니켈/금도금단계; 상기 리퀴드레진을 제거하는 제2스트립단계; 상기 니켈/금도금 및 동도금 되지 않은 부분의 동박을 마이크로 에칭에 의해 제거하는 제2에칭단계; 솔더 레지스트를 인쇄하여 부품을 납땜할 자리를 제외한 모든 영역에 얇은 플라스틱의 막을 덮어씌워 절연시키는 솔더마스킹단계를 포함하여 이루어진 것을 특징으로 한다.

이하, 첨부된 도면을 참고하여 본 발명을 좀더 상세히 설명한다.

도 4는 본 발명에 의한 반도체 패키지용 인쇄회로기판의 제조과정을 나타내는 흐름도이고, 도 5a 내지 도 5g는 본 발명에 의한 반도체 패키지용 인쇄회로기판의 제조과정을 나타내는 단면도이다.

먼저, 제1에칭단계에서는 도 5a와 같이 양면에 동(22)이 형성된 기판(21)을 하프에칭하여 소정두께, 예를 들면, 3㎛ 두께의 동박(23)이 되도록 깎아낸다.

제1이미징단계에서는 도 5b 및 도 5c와 같이, 상기 기판(21) 양면의 동박(23)에 드라이필름(24)을 도포하고, 노광 및 현상하여 본딩핑거, 솔더볼랜드 및 회로패턴이 형성될 부분의 동박(23)을 외부로 노출시킨다. 또, 동도금단계에서는 도 5d와 같이 상기 외부로 노출된 본딩핑거, 솔더볼랜드 및 회로패턴이 형성될 부분의 동박(23)에 전기도금을 수행하여 동도금층(25)을 형성시키고, 제1스트립단계에서는 도 5e와 같이 드라이필름(23)을 제거한다.

그 후, 제2이미징단계에서는 도 5f와 같이 상기 동도금된 기판(21)의 양면에 리퀴드레진(liquid resin)(26)을 도포하고, 노광 및 현상하여 니켈/금도금될 부분의 동도금층(25)을 외부로 노출시킨다.

또, 니켈/금도금단계에서는 상기 외부로 노출된 동도금층(25)에 전기도금을 수행하여 니켈/금도금층(27)을 형성하고, 제2스트립단계에서는 상기 리퀴드레진(26)을 제거하며, 제2에칭단계에서는 도 5g와 같이 상기 니켈/금도금 및 동도금이 되지 않은 부분의 동박(23)을 마이크로 에칭에 의해 제거한다.

상기의 공정에 의해 기판(21)의 양면 각각에는 니켈/금도금된 본딩핑거(28) 및 솔더볼랜드(29)와 동도금된 회로패턴(30)이 형성된다. 여기에서, 상기 니켈/금도금은 본딩핑거(28) 및 솔더볼랜드(29) 이외에 원하는 부분에 수행할 수 있다.

그 후, 솔더마스킹 단계에서는 솔더 레지스트를 인쇄하여 부품을 납땜할 자리를 제외한 모든 영역에 얇은 플라스틱의 막을 덮어씌워 절연시킨다.

상기와 같이, 본 발명은 하프에칭에 의해 기판 양면의 동을 일정 두께로 깎아낸 상태에서 동도금에 의해 본딩핑거, 솔더볼랜드 및 회로패턴을 함께 형성시키고, 원하는 부분만을 전기 니켈/금도금한 후, 니켈/금도금 및 동도금되지 않은 부분의 동박을 마이크로 에칭에 의해 제거하므로 본딩핑거의 니켈/금 도금을 위한 리드선을 별도로 형성시킬 필요가 없다.

상기한 바와 같이 본 발명에 의하면, 하프에칭에 의해 기판 양면에 덮혀진 동을 소정두께의 동박이 되도록 깎아내고, 제1이미징 및 동도금에 의해 핑거, 솔더볼랜드 및 회로패턴을 형성하고 제2이미징 및 니켈/금도금에 의해 원하는 부위를 니켈/금도금한 후, 마이크로 에칭에 의해 동도금 및 니켈/금도금되지 않은 부분의 동박을 제거하여, 핑거의 니켈/금 도금을 위한 도금용 리드선을 별도로 형성하지 않고 필요한 패턴만을 형성하도록 함으로써, 회로패턴의 디자인에 관계없이 전기 니켈/금 도금을 할 수 있고, 핑거의 테일로 인한 전기적 노이즈를 감소시킬 수 있는 효과가 있다.

Claims (1)

1. 반도체 패키지용 인쇄회로기판의 제조방법에 있어서, 양면에 동(22)이 형성된 기판(21)을 하프에칭하여 소정 두께의 동박(23)이 되도록 깎아내는 제1에칭단계; 상기 기판(21) 양면의 동박(23)에 드라이필름(24)을 도포하고, 노광 및 현상하여 본딩핑거, 솔더볼랜드 및 회로패턴이 형성될 부분의 동박(23)을 외부로 노출시키는 제1이미징단계; 상기 외부로 노출된 동박(23)에 전기도금을 수행하여 동도금층(25)을 형성시키는 동도금단계; 상기 드라이필름(23)을 제거하는 제1스트립단계; 상기 동도금된 기판(21)의 양면에 리퀴드레진(26)을 도포하고, 노광 및 현상하여 니켈/금도금될 부분의 동도금층(25)을 외부로 노출시키는 제2이미징단계; 상기 외부로 노출된 동도금층(25)에 전기도금을 수행하여 니켈/금도금층(27)을 형성하는 니켈/금도금단계; 상기 리퀴드레진(26)을 제거하는 제2스트립단계; 상기 니켈/금도금 및 동도금 되지 않은 부분의 동박(23)을 마이크로 에칭에 의해 제거하는 제2에칭단계; 솔더 레지스트를 인쇄하여 부품을 납땜할 자리를 제외한 모든 영역에 얇은 플라스틱의 막을 덮어씌워 절연시키는 솔더마스킹단계를 포함하는 것을 특징으로 하는 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의 제조방법.