KR100355746B1 - 반도체 패키지 제조용 부재 및 그 제조 방법 - Google Patents

반도체 패키지 제조용 부재 및 그 제조 방법 Download PDF

Info

Publication number
KR100355746B1
KR100355746B1 KR1020000072716A KR20000072716A KR100355746B1 KR 100355746 B1 KR100355746 B1 KR 100355746B1 KR 1020000072716 A KR1020000072716 A KR 1020000072716A KR 20000072716 A KR20000072716 A KR 20000072716A KR 100355746 B1 KR100355746 B1 KR 100355746B1
Authority
KR
South Korea
Prior art keywords
conductive pattern
manufacturing
semiconductor package
gold
copper foil
Prior art date
Application number
KR1020000072716A
Other languages
English (en)
Other versions
KR20020043672A (ko
Inventor
이민우
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020000072716A priority Critical patent/KR100355746B1/ko
Publication of KR20020043672A publication Critical patent/KR20020043672A/ko
Application granted granted Critical
Publication of KR100355746B1 publication Critical patent/KR100355746B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지 제조용 부재 및 그 제조방법에 관한 것으로서, 종래에 금으로 도금된 회로필름의 전도성패턴과 접착수단, 또는 몰딩수지간의 계면박리 현상을 방지시키고자, 와이어 본딩과 인출단자가 부착될 영역에만 금을 도금하고, 나머지 부분의 전도성패턴 표면에는 매트면을 형성한 구조의 반도체 패키지 제조용 부재 및 그 제조방법을 제공하고자 한 것이다.
이에, 전도성패턴의 표면이 불규칙하고 거칠게 된 매트면으로 형성되어, 몰딩수지 또는 접착수단과의 접착 결합력을 향상시킬 수 있고, 동 재질의 전도성패턴에 대한 금 도금 면적이 현격히 줄어들어, 제조원가을 절감시킬 수 있는 장점을 제공하게 된다.

Description

반도체 패키지 제조용 부재 및 그 제조 방법{Substrate for manufacturing semiconductor package and method for manufacturing the same}
본 발명은 반도체 패키지 제조용 부재 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 회로필름의 전도성패턴들중 와이어 본딩용 전도성패턴에만 금도금을 하고, 나머지 동 재질의 전도성패턴에 매트면을 형성한 구조의 반도체 패키지 제조용 부재 및 그 제조방법에 관한 것이다.
통상적으로 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름등의 부재를 사용하여, 열방출 성능을 향상시킬 수 있고, 칩의 크기에 가깝게 경박단소화를 실현할 수 있으며, 입출력 단자수를 증가시킬 수 있는 등 여러가지 형태로 성능 향상에 기여할 수 있는 구조로 제조되고 있다.
특히, 상기 회로필름 부재는 회로필름상에 식각 처리된 전도성패턴의 길이와 그 배열이 조밀하여, 반도체 패키지의 경박단소화 실현에 용이하게 적용할 수 있고, 반도체 칩의 전기적인 신호를 빠르게 입출력시킬 수 있는 장점이 있다.
여기서, 상기와 같은 장점을 제공하는 회로필름의 구조와 이것을 이용하여 제조된 반도체 패키지에 대하여 첨부한 도 5 내지 도 6을 참조로 설명하면 다음과 같다.
상기 회로필름(10)은 베이스층인 수지필름(12)과, 이 수지필름(12)상에 식각 처리된 동 재질의 전도성패턴(14)으로 구성되어 있고, 특히 상기 전도성패턴(14)의 표면은 금(Au)로 도금되어 있는 바, 그 이유는 동 재질로 된 전도성패턴(14)의 산화를 방지하고, 금 재질의 와이어 본딩이 용이하게 이루어지도록 하는데 있다.
상기 회로필름(10)을 이용한 반도체 패키지(200)의 일례를 설명하면, 회로필름(10)의 칩탑재영역에 접착수단(16)으로 부착된 반도체 칩(20)과, 상기 회로필름의 와이어 본딩용 전도성패턴(18)과 상기 반도체 칩(20)의 본딩패드간에 연결된 와이어(22)와, 상기 반도체 칩(20)과 와이어(22)와 전도성패턴(14)등을 몰딩하고 있는 수지(24)와, 상기 회로필름(10)의 수지필름(12) 저면으로 노출되어 있는 인출단자 부착용 전도성패턴(26)에 부착된 솔더볼과 같은 인출단자(28)로 구성되어 있다.
상술한 바와 같은 회로필름(10)을 이용한 반도체 패키지(100)의 내부에서 통상 박리현상이 일어나게 되는데, 즉 상기 접착수단(16)과 회로필름(10)상의 칩탑재영역에 해당되는 전도성패턴(14) 사이, 몰딩수지(24)와 수지필름(12)상의 전도성패턴(14) 사이에서 특히 박리현상이 심하게 일어나는데 그 이유는 다음과 같다.
상기 접착수단과 전도성패턴, 또는 상기 몰딩수지와 전도성패턴간에는 열팽창계수가 서로 다르고, 내부에 잔존하는 습기등에 의하여 계면박리 현상이 일어나지만, 특히 전도성패턴에 도금된 금과, 몰딩수지 또는 접착테입과 같은 유기화합물은 서로간의 부착력이 약하기 때문에 일어나는 것으로 알려져 있다.
즉, 극성을 띠는 유기고분자 화합물(몰딩수지, 에폭시 또는 접착테입과 같은 접착수단)은 비극성이고, 반응성이 적은 금속(금, 플라티윰 등)과의 접착력이 약하기 때문이다.
따라서, 본 발명은 종래에 금으로 도금된 회로필름의 전도성패턴과 접착수단, 또는 몰딩수지간의 박리 현상을 방지시키고자, 와이어 본딩과 인출단자가 부착될 전도성패턴의 표면에만 금을 도금하고, 나머지 부분의 전도성패턴 표면에는 매트면을 형성한 구조의 반도체 패키지 제조용 부재 및 그 제조방법을 제공하는데 그 목적이 있다.
이에, 전도성패턴의 표면이 불규칙하고 거칠게 된 매트면으로 형성되어, 몰딩수지 또는 접착수단과의 접착 결합력을 향상시킬 수 있고, 동 재질의 전도성패턴에 대한 금 도금 면적이 현격히 줄어들어, 제조원가을 절감시킬 수 있는 장점을 제공하게 된다.
도 1a,1b는 본 발명에 따른 반도체 패키지 제조용 부재의 제조방법을 연속적으로 나타내는 단면도,
도 2는 도 1의 부재를 제조하기 위하여 기존에 동 포일을 제조하는 방법을 나타내는 개략도,
도 3은 본 발명에 따른 반도체 패키지 제조용 부재를 나타내는 평면도,
도 4은 본 발명에 따른 반도체 패키지 제조용 부재를 이용하여 제조된 반도체 패키지를 나타내는 단면도,
도 5는 종래의 반도체 패키지 제조용 부재를 나타내는 평면도,
도 6은 종래의 부재를 이용하여 제조된 반도체 패키지를 나타내는 단면도,
<도면의 주요 부분에 대한 부호의 설명>
10 : 회로필름 12 : 수지필름
14 : 전도성패턴 16 : 접착수단
18 : 와이어 본딩용 전도성패턴 26 : 인출단자 부착용 전도성패턴
32 : 동포일 38 : 산화방지용 피막
40 : 매트면 44 : 포토 센시티브 레지스트
50 : 금 100,200 : 반도체 패키지
상기한 목적을 달성하기 위한 본 발명의 부재는:
수지필름과, 이 수지필름상에 식각 처리된 전도성패턴으로 구성된 반도체 패키지 제조용 부재에 있어서, 상기 전도성패턴들중 와이어 본딩용과 인출단자 부착용 전도성패턴에만 금 도금을 하고, 나머지 전도성패턴의 표면에 매트면을 형성하여서 된 것을 특징으로 한다.
바람직한 구현예로서, 상기 전도성패턴의 매트면에는 산화방지용 피막이 입혀진 것을 특징으로 한다.
상기한 목적을 달성하기 본 발명의 방법은:
동 포일의 표면 동입자를 노듈라이징하여, 포일의 양표면을 불규칙하고 거칠게 만든 후, 산화방지용 피막을 입히고, 마지막으로 화학적으로 안정화시켜서 이루어지는 매트 처리 과정에 의하여 양표면에 매트면이 형성된 동 재질의 포일을 제공하는 단계와; 인출단자 부착을 위한 홀이 펀칭된 수지필름상에 상기 매트면이 형성된 동포일을 접착수단으로 부착하는 단계와; 상기 동포일의 상면에 포토 센시티브 레지스트(PSR:Photo Sensitive Resist)를 코팅하는 단계와; 상기 포토 센시티브 레지스트에 대하여 자외선을 조사하여, 설계상 전도성패턴이 될 영역과 일치되는 부분을 제외하고, 나머지 부분의 포토 센시티브 레지스트를 제거하는 단계와; 상기 포토 레지스트가 제거된 부분으로 노출된 동포일 영역을 에칭액으로 에칭 처리로 제거하여, 에칭 처리되지 않은 동포일 영역이 설계상의 전도성패턴으로 형성되도록 한 단계와; 상기 포토 센시티브 레지스트를 떼어낸 후, 매트면이 형성된 전도성패턴들중 금 도금이 될 영역을 제외한 나머지 전도성패턴에 보호용 레지스트를 부착하는 단계와; 상기 보호용 레지스트 사이로 노출되거나 수지필름의 인출단자 부착용 홀을 통하여 밑으로 노출된 전도성패턴 표면의 매트면을 금 도금을 하기 위하여 에칭으로 제거하는 단계와; 상기 에칭 처리된 전도성패턴의 표면에 금을 도금하는 단계와; 상기 레지스트를 떼어내는 단계로 이루어진 것을 특징으로 한다.
여기서 본 발명의 실시예를 첨부한 도면에 의거하여 보다 상세하게 설명하면다음과 같다.
첨부한 도 1a,1b는 본 발명에 따른 반도체 패키지 제조용 부재의 제조방법을 순서대로 나타내는 단면도이다.
본 발명의 부재를 제조하기 위하여 양표면이 매트 처리된 동포일(32)을 구비하는 단계가 선행되어야 한다.
통상, 동포일의 제조방법은 첨부한 도 2에 도시한 바와 같이, 구리 이온이 녹아 있는 전해질 용액내에 캐소드 드럼(34)(cathode drum)과 아노드(anode) 케이스(36)를 소정의 간격으로 배치시킨 상태에서, 캐소드 드럼(34)을 회전시킴과 동시에 캐소드 드럼(34)의 표면에 구리 양이온이 환원되며 붙게됨으로써, 연속된 길이의 동포일(32)이 상대편의 롤러에 계속 감기며 제조된다.
연속해서, 상기와 같은 방법으로 제조된 동 포일의 양표면이 불규칙하고 거칠게 형성되도록 첨부한 도 2에 도시한 바와 같이, 상기 동 포일(32)의 표면 동입자를 노듈라이징(nodulizing:구립화)시키는 과정과, 노듈라이징 된 표면에 산화방지용 피막(38)을 입히는 과정과, 마지막으로 화학적으로 안정화시키는 과정으로 이루어진 매트 처리 과정을 진행함으로써, 동 포일(32)의 양표면에 매트면(40)이 형성된다.
다음으로, 상기와 같이 매트면 처리된 동 포일(32)을 인출단자 부착을 위한 홀(42)이 펀칭에 의하여 형성되어 있는 수지필름(12)상에 접착수단을 사용하여 부착하는 단계(110)를 진행시킨 다음, 포토 센시티브 레지스트(PSR:Photo Sensitive Resist)를 상기 동 포일(32)의 상면 전체에 걸쳐 코팅시키는 단계(120)를 진행시킨다.
이어서, 상기 포토 센시티브 레지스트(44)에 대하여 자외선(Ultraviolet)을 조사하여, 설계상 동 포일(32)이 전도성패턴으로 형성되는 영역과 일치되는 부분을 제외하고, 나머지 부분의 포토 센시티브 레지스트(44)를 제거하는 단계(130)를 진행시키게 된다.
즉, 전도성패턴으로 형성될 동 포일(32) 부분과 일치된 포토 센시티브 레지스트(44)는 제거되지 않고 그대로 남아 있게 된다.
다음으로, 상기 포토 센시티브 레지스트(44)가 제거된 부분으로 동 포일(32)이 노출되는데, 이 노출된 동 포일(32) 영역을 에칭 처리하여 제거하는 단계(140)를 진행한다.
연이어, 상기 포토 센시티브 레지스트(44)를 제거하게 단계(150)를 진행함으로써, 에칭 처리되지 않은 동 포일(32) 영역이 설계상의 전도성패턴(14)으로 형성되어진다.
물론, 상기 동 포일(32)의 상하면은 매트면(40)으로 형성된 상태이다.
여기서, 상기와 같이 형성된 전도성패턴(14)들중 금 도금이 될 영역을 제외한 나머지 전도성패턴에 보호용 레지스트(46)를 부착하는 단계(160)를 진행하게 된다.
이때, 상기 금 도금이 이루어지는 전도성패턴 영역은 와이어 본딩용 전도성패턴(18) 그리고 인출단자 부착용 전도성패턴(26)으로만 한정하게 되는데, 상기 와이어 본딩용 전도성패턴(18)은 수지필름(12)의 상면에, 인출단자 부착용 전도성패턴(26)은 수지필름(12)의 인출단자 부착용 홀(42)을 통하여 밑으로 노출되어 있다.
다음으로, 상기 수지필름(12)상에서 보호용 레지스트(46) 사이로 노출된 와이어 본딩용 전도성패턴(18)과, 수지필름(12)의 인출단자 부착용 홀(42)을 통하여 밑으로 노출된 인출단자 부착용 전도성패턴(26)의 매트 처리된 표면을 금 도금을 하기 위하여 에칭 처리하여 제거하는 단계(170)를 진행하게 된다.
즉, 상기 와이어 본딩용 그리고 인출단자 부착용 전도성패턴(18,26)의 표면에서 산화방지용 피막(38)을 포함하는 매트면(40)이 상기 에칭 처리에 의하여 제거된다.
다음으로, 상기 에칭 처리에 의하여 매트면(40)이 제거된 와이어 본딩용 그리고 인출단자 부착용 전도성패턴(18,26)의 표면에 금(50)을 도금하는 단계(180)를 진행하게 되는데, 상기 전도성패턴(18,26)의 표면은 산화방지용 피막(38)이 제거된 상태이기 때문에 모재인 동재질 표면에 금(50)이 용이하게 도금되어진다.
한편, 상기 금(50) 도금을 하기전에, 통상 니켈을 먼저 도금하여, 금 입자가 동입자속으로 과도하게 확산되는 것을 방지하게 된다.
마지막으로, 상기 보호용 레지스트(46)를 제거하는 단계(190)를 진행하여, 첨부한 도 3에 도시한 바와 같이 와이어 본딩용 그리고 인출단자 부착용 전도성패턴(18,26)에만 금(50)으로 도금되고, 나머지 전도성패턴(14)의 표면에는 그대로 매트면(40)이 형성된 본 발명의 회로필름(10) 부재로 완성되어진다.
여기서 상기와 같이 제조된 회로필름 부재를 이용하여 제조된 반도체 패키지에 대하여 설명한다.
상기 반도체 패키지(100)는: 상기 회로필름(10)의 칩탑재영역에 반도체 칩(20)을 에폭시 또는 접착테입과 같은 접착수단(16)으로 부착하는 공정과; 상기 반도체 칩(20)의 본딩패드와 상기 회로필름(10)의 와이어 본딩용 전도성패턴(18)간을 와이어(22)로 본딩하는 공정과; 상기 반도체 칩(20)과 와이어(22)와 전도성패턴(14)등을 수지(24)로 몰딩하는 공정과; 상기 수지필름(12)의 인출단자 부착용 홀(42)을 통하여 노출된 인출단자 부착용 전도성패턴(26)에 전도성의 솔더볼과 같은 인출단자(28)를 부착시키는 공정등을 거쳐 첨부한 도 4와 같이 제조된다.
이때, 상기 회로필름(10)의 칩탑재영역에 형성되어 있는 전도성패턴(14)에는 반도체 칩(20) 부착을 위한 접착수단(16)이 도포되는데, 상기 전도성패턴(14)의 표면에는 산화방지용 피막(38)을 포함하는 매트면(40)이 형성되어 있기 때문에 접착수단(16)과의 결합력, 즉 락킹 효과가 증대되어, 종래에 서로간의 박리현상이 일어나는 것을 용이하게 방지할 수 있게 된다.
또한, 상기 칩탑재영역 밖의 전도성패턴(14)에도 산화방지용 피막(38)을 포함하는 매트면(40)이 형성된 상태이기 때문에 몰딩수지(24)와의 결합력을 증대시킬 수 있어, 역시 종래에 서로간의 박리현상을 방지할 수 있게 된다.
또한, 상기 와이어 본딩용 전도성패턴(18)과 상기 인출단자 부착용 전도성패턴(26)의 표면에는 금(50)으로 도금되어 있기 때문에, 상기 와이어(22) 본딩과 솔더볼과 같은 인출단자(28)의 부착이 원활하게 이루어지게 된다.
한편, 상기와 같이 전도성패턴(14)의 매트면(40)과 접착수단(16) 또는 몰딩수지(24)간의 결합력이 향상됨에 따라, 종래에 수지필름(10)의 끝단 부분과 몰딩수지(24)간에 갭이 발생하던 점도 해결할 수 있게 된다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 제조용 부재 및 그 제조방법에 의하면, 와이어 본딩용 그리고 인출단자 부착용 전도성패턴의 표면에만 금으로 도금하고, 나머지 전도성패턴의 표면에는 산화방지용 피막을 포함하며 불규칙적이고 거친 매트면을 형성해줌으로써, 상기 매트면이 형성된 전도성패턴과 접착수단 또는 몰딩수지간의 결합력이 향상되어, 종래에 서로간에 박리현상이 일어나는 현상을 방지할 수 있는 장점을 제공한다.
또한, 매트면이 형성된 전도성패턴과 접착수단 또는 몰딩수지간의 결합력이 향상됨에 따라, 종래에 수지필름의 끝단부와 몰딩수지간에 미세한 갭이 일어나는 현상도 방지될 수 있다.
또한, 종래에 전체 전도성패턴에 걸쳐 금 도금을 해주던 것을 배제하고, 전도성패턴중 와이어 본딩용 그리고 인출단자 부착용 전도성패턴의 표면에만 금도금을 하기 때문에, 금을 절약하며 제조원가를 절감할 수 있다.

Claims (3)

  1. 수지필름과, 이 수지필름상에 식각 처리된 전도성패턴으로 구성된 반도체 패키지 제조용 부재에 있어서,
    상기 전도성패턴들중 와이어 본딩용과 인출단자 부착용 전도성패턴에만 금 도금을 하고, 나머지 전도성패턴의 표면에 매트면을 형성하여서 된 것을 특징으로 하는 반도체 패키지 제조용 부재.
  2. 제 1 항에 있어서, 상기 전도성패턴의 매트면에는 산화방지용 피막이 입혀진 것을 특징으로 하는 반도체 패키지 제조용 부재.
  3. 동 포일의 표면 동입자를 노듈라이징하여, 포일의 양표면을 불규칙하고 거칠게 만든 후, 산화방지용 피막을 입히고, 마지막으로 화학적으로 안정화시켜서 이루어지는 매트 처리 과정에 의하여 양표면에 매트면이 형성된 동 재질의 포일을 제공하는 단계와;
    인출단자 부착을 위한 홀이 펀칭된 수지필름상에 상기 매트면이 형성된 동포일을 접착수단으로 부착하는 단계와;
    상기 동포일의 상면에 포토 센시티브 레지스트를 코팅하는 단계와;
    상기 포토 센시티브 레지스트에 대하여 자외선을 조사하여, 설계상 전도성패턴이 될 영역과 일치되는 부분을 제외하고, 나머지 부분의 포토 센시티브 레지스트를 제거하는 단계와;
    상기 포토 레지스트가 제거된 부분으로 노출된 동포일 영역을 에칭액으로 에칭 처리로 제거하여, 에칭 처리되지 않은 동포일 영역이 설계상의 전도성패턴으로 형성되도록 한 단계와;
    상기 포토 센시티브 레지스트를 떼어낸 후, 매트면이 형성된 전도성패턴들중 금 도금이 될 영역을 제외한 나머지 전도성패턴에 보호용 레지스트를 부착하는 단계와;
    상기 보호용 레지스트 사이로 노출되거나 수지필름의 인출단자 부착용 홀을 통하여 밑으로 노출된 전도성패턴 표면의 매트면을 금 도금을 하기 위하여 에칭으로 제거하는 단계와;
    상기 에칭 처리된 전도성패턴의 표면에 금을 도금하는 단계와;
    상기 레지스트를 떼어내는 단계로 이루어진 것을 특징으로 하는 반도체 패키지 제조용 부재의 제조 방법.
KR1020000072716A 2000-12-02 2000-12-02 반도체 패키지 제조용 부재 및 그 제조 방법 KR100355746B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000072716A KR100355746B1 (ko) 2000-12-02 2000-12-02 반도체 패키지 제조용 부재 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000072716A KR100355746B1 (ko) 2000-12-02 2000-12-02 반도체 패키지 제조용 부재 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020043672A KR20020043672A (ko) 2002-06-12
KR100355746B1 true KR100355746B1 (ko) 2002-10-19

Family

ID=27679178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000072716A KR100355746B1 (ko) 2000-12-02 2000-12-02 반도체 패키지 제조용 부재 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100355746B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI407542B (zh) * 2008-06-19 2013-09-01 Unimicron Technology Corp 嵌埋半導體元件之電路板及其製法

Also Published As

Publication number Publication date
KR20020043672A (ko) 2002-06-12

Similar Documents

Publication Publication Date Title
US7462555B2 (en) Ball grid array substrate having window and method of fabricating same
US5081562A (en) Circuit board with high heat dissipations characteristic
KR100499003B1 (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
US20030075357A1 (en) Structure of a ball-grid array package substrate and processes for producing thereof
KR100463442B1 (ko) 볼 그리드 어레이 기판 및 이의 제조방법
KR19990083251A (ko) 얇은리세스부및두꺼운평면부를갖는반도체칩용패키지및그의제조방법
JPH11233531A (ja) 電子部品の実装構造および実装方法
KR100355746B1 (ko) 반도체 패키지 제조용 부재 및 그 제조 방법
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
KR100374075B1 (ko) 전자부품 실장용 필름캐리어 테이프 및 그 제조방법
TW200803661A (en) Circuit substrate and method of manufacture
JPH0997868A (ja) リードフレーム部材及びその製造方法
JPH06112363A (ja) 半導体パッケージ
JPH09116045A (ja) リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
KR100495932B1 (ko) 필름 캐리어 테이프 및 그 제조방법
KR100346297B1 (ko) 메모리카드용 반도체패키지 및 그 제조방법
KR100386636B1 (ko) 반도체 패키지용 인쇄회로기판의 제조방법
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
KR20030072855A (ko) 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
KR100355798B1 (ko) 반도체패키지용 회로기판 및 그 제조 방법
KR20030075824A (ko) 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법
JPH0653640A (ja) プリント配線板及びその製造方法
KR20030075823A (ko) 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법
KR100763963B1 (ko) 티비지에이 반도체 패키지용 기판과 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070912

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee