JP3297717B2 - 半導体装置の電極形成方法 - Google Patents

半導体装置の電極形成方法

Info

Publication number
JP3297717B2
JP3297717B2 JP28409696A JP28409696A JP3297717B2 JP 3297717 B2 JP3297717 B2 JP 3297717B2 JP 28409696 A JP28409696 A JP 28409696A JP 28409696 A JP28409696 A JP 28409696A JP 3297717 B2 JP3297717 B2 JP 3297717B2
Authority
JP
Japan
Prior art keywords
metal
electrode
semiconductor device
forming
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28409696A
Other languages
English (en)
Other versions
JPH10135213A (ja
Inventor
哲郎 河北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP28409696A priority Critical patent/JP3297717B2/ja
Publication of JPH10135213A publication Critical patent/JPH10135213A/ja
Application granted granted Critical
Publication of JP3297717B2 publication Critical patent/JP3297717B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、突起電極を具備し
た半導体装置の電極形成方法に関する。
【0002】
【従来の技術】近年、半導体装置の高密度実装に対する
要望はますます強まっており、要望に応える必要上、フ
ェイスダウンボンディング法を採用したうえで配線基板
上に実装される半導体装置、例えば、フリップチップや
テープキャリヤチップなどの半導体装置が数多く使用さ
れるようになっている。そして、このような半導体装置
は、図4で要部のみを簡略化して示すように、半導体素
子11の能動面を覆って形成された低融点ガラスやSi
窒化膜などからなる保護絶縁膜12の開口部から素子電
極であるAl電極13を露出させておき、密着用金属及
び拡散バリヤ用金属としてのTiW/Auなどからなる
バリヤメタル14を保護絶縁膜12の開口部内外にかけ
て形成したうえ、このバリヤメタル14上にAuやC
u,Niなどからなる半球状のバンプといわれる突起電
極15を電解メッキ法などによって形成した構造を有す
るのが一般的である。
【0003】すなわち、この種の半導体装置を作製する
に際しては、以下のような製造方法が採用されている。
まず、図5(a)で示すように、拡散工程を終了して半
導体素子11が作り込まれたシリコンウェハ16を用意
したうえ、保護絶縁膜12の開口部から露出した素子電
極であるAl電極13の表面上に形成された自然酸化膜
17をエッチングによって除去する。そして、図5
(b)で示すように、蒸着法を採用したうえ、2層構造
となったバリヤメタル14を全面にわたって形成する。
なお、バリヤメタル14としては、TiW/Auの他に
Ti/PdやCr/Auなどが一般的であり、各々の膜
厚は0.2〜0.5μm程度とされている。
【0004】引き続き、図5(c)で示すように、Al
電極13と対応する開口部が設けられたうえでメッキ用
マスクとなるフォトレジスト層18をバリヤメタル14
上に形成し、かつ、Auなどを含有した電解メッキ液中
にバリヤメタル14が一方の電極とされたシリコンウェ
ハ16を浸漬したうえでの電解メッキを実行する。する
と、電解メッキ液中のAuなどがフォトレジスト層18
の開口部内に析出してくるため、Auなどからなる突起
電極15が形成される。なお、この際におけるフォトレ
ジスト層18はポジ型もしくはネガ型のいずれであって
もよく、厚さは1〜20μm程度とされている。
【0005】さらに、フォトレジスト層18を除去し、
かつ、図5(d)で示すように、突起電極15を被覆す
るフォトレジスト層19を改めて形成した後、不要なバ
リヤメタル14をエッチングによって除去したうえでフ
ォトレジスト層19を除去すると、図4で示したような
半導体装置が完成したことになる。なお、バリヤメタル
14がPdやAuである場合のエッチング液としては王
水系、Tiである場合にはエチレンジアミン四酢酸系、
また、TiWである場合には過酸化水素系のエッチング
液が用いられる。
【0006】
【発明が解決しようとする課題】ところで、前記従来の
電極形成方法を採用して半導体装置を作製する際には、
つぎのような不都合が生じることになっていた。すなわ
ち、このような電極形成方法を採用したのでは、フォト
リソグラフィや蒸着,エッチングなどの処理を繰り返し
て多数回実行しなければならず、これらの処理ごとに高
額な設備を使用する必要があり、かつ、半導体素子11
が具備する突起電極15の形成に長時間を要するため、
半導体装置の完成までに費やされるコストの増大を招い
てしまう。
【0007】また、前記従来の電極形成方法において
は、電解メッキを採用したうえで突起電極15を形成す
ることを行っているため、AuやCu,Niなどのよう
な単一金属からなる突起電極15を形成するのは極めて
容易である反面、実用上有利な低融点金属、例えば、共
晶金属であるところのPb・Sn半田やIn・Au半田
からなる突起電極を形成するのは大変に困難となってい
た。すなわち、半導体素子の突起電極は、他の電子部品
などと同時の一括的なリフロー半田付けによって配線基
板に実装しうる材料からなるものであることが望ましい
にも拘わらず、従来の電極形成方法によっては低融点金
属からなる突起電極を形成することが難しいのが実情で
あった。
【0008】本発明は、これらの不都合に鑑みて創案さ
れたものであり、製造コストの低減を図ることが可能で
あるとともに、低融点金属からなる突起電極を極めて容
易に形成できる半導体装置の電極形成方法を提供するも
のである。
【0009】
【課題を解決するための手段】本発明に係る半導体装置
の電極形成方法は、半導体素子の素子電極上に形成され
た自然酸化膜を除去する工程と、自然酸化膜が除去され
た素子電極の表面を第1の金属でもって置換する工程
と、第2の金属からなる微粉末が分散されて第3の金属
を含有した無電解メッキ液中に半導体素子を浸漬し、第
2の金属が分散された第3の金属からなる金属析出層を
第1の金属に置き代えて素子電極上に形成する工程と、
少なくとも第2の金属または第3の金属いずれか一方の
融点以上の熱を金属析出層に加えて突起電極とする工程
とを含んでいる。そして、この方法を採用した際には、
従来の方法を採用した場合よりも半導体装置の製造コス
トを低減することが可能になり、かつ、第2及び第3の
金属が共晶化した低融点金属からなる突起電極を極めて
容易に形成できることになる。
【0010】
【発明の実施の形態】本発明の請求項1に係る半導体装
置の電極形成方法は、半導体素子の素子電極上に形成さ
れた自然酸化膜を除去する工程と、自然酸化膜が除去さ
れた素子電極の表面を第1の金属でもって置換する工程
と、第2の金属からなる微粉末が分散されて第3の金属
を含有した無電解メッキ液中に半導体素子を浸漬し、第
2の金属が分散された第3の金属からなる金属析出層を
第1の金属に置き代えて素子電極上に形成する工程と、
少なくとも第2の金属または第3の金属いずれか一方の
融点以上の熱を金属析出層に加えて突起電極とする工程
とを含んでいる。
【0011】そして、本発明の請求項2に係る半導体装
置の電極形成方法は、請求項1における第1の金属が亜
鉛(Zn)またはパラジウム(Pd)であり、第2の金
属が鉛(Pb)であるとともに、第3の金属が錫(S
n)であることを特徴としている。また、本発明の請求
項3に係る半導体装置の電極形成方法は、請求項1にお
ける第1の金属がZnまたはPdであり、第2の金属が
インジウム(In)であるとともに、第3の金属が金
(Au)であることを特徴としている。
【0012】以下、本発明の実施の形態を図面に基づい
て説明する。
【0013】(実施の形態1)図1は本実施の形態に係
る電極形成方法を採用して作製された半導体装置の要部
を簡略化して示す側断面図、図2は半導体装置の電極形
成方法を手順に従って示す工程断面図であり、図3は半
導体装置の電極形成途中状態を示す説明図である。な
お、この際における半導体装置の基本的な構造は従来と
異ならないので、図1ないし図3において図4及び図5
と互いに同一となる部品、部分には同一符号を付してい
る。
【0014】本実施の形態に係る半導体装置は、図1で
簡略化して示すように、半導体素子1の能動面を被覆し
て形成された低融点ガラスやSi窒化膜などからなる保
護絶縁膜12に対して素子電極であるAl電極13の表
面を露出させる開口部が形成されており、かつ、この開
口部からはAl電極13と直接的に導通した低融点金
属、つまり、Pb・Sn半田のような共晶金属からなる
突起電極2が形成された構造を有するものとなってい
る。すなわち、従来の半導体装置では、密着用金属及び
拡散バリヤ用金属からなる2層構造のバリヤメタル14
を介装したうえでAl電極13及び突起電極15が導通
しあった構造を採用していたのに対し、本実施の形態に
係る半導体装置は、バリヤメタル14が介装されておら
ずにAl電極13と突起電極2とが互いに接触しあって
導通しているところに特徴がある。
【0015】つぎに、実施の形態1に係る半導体装置の
電極形成方法を図2に基づいて説明する。なお、この際
においては、半導体素子1が形成されたウェハ状態のま
まで処理しながら突起電極2を形成することが行われて
いる。
【0016】まず、図2(a)で示すように、拡散工程
を終了して半導体素子1が作り込まれたシリコンウェハ
16を用意し、かつ、保護絶縁膜12の開口部から露出
した素子電極であるAl電極13の表面上に形成された
自然酸化膜17をエッチングによって除去することが従
来同様の手順に従って行われる。その後、Al電極13
上に再び自然酸化膜17が形成されないよう、また、次
工程における無電解メッキを安定的に実行しうるよう、
図2(b)で示すように、自然酸化膜17が除去された
Al電極13の表面を第1の金属であるZn3でもって
置換することを行う。すなわち、この際においては、ジ
ンケート処理でもってZn3をAl電極13の表面上に
対して選択的に置換することが行われる。なお、ここで
は、ジンケート処理を採用したうえでのZn3による置
換を実行しているが、このような置換に限定されること
はなく、アクチベート処理を採用したうえでのPdによ
る置換を実行してもよい。
【0017】引き続き、図3で示すように、第2の金属
であるPbからなる微粉末4が分散されており、かつ、
第3の金属であるSnを含有してなる酸性浴タイプの無
電解メッキ液5が貯溜されたガラス製の貯溜槽6を用意
したうえ、半導体素子1が作り込まれたシリコンウェハ
16を無電解メッキ液5中に浸漬することを行う。な
お、この際におけるPbの微粉末4は、1〜5μm程度
の直径を有する大きさとされている。そして、無電解メ
ッキ液5中にシリコンウェハ16を浸漬すると、無電解
メッキの初期反応によってZn3が無電解メッキ液5中
へと溶出した後、Snが析出反応を始めることとなる結
果、図2(c)で示すように、Al電極13の表面には
Pbの微粉末4を含有したSnからなる金属析出層7が
Zn3に置き代わって析出してくることになり、この金
属析出層7は保護絶縁膜12の開口部から所定の高さ、
例えば、5〜15μm程度に達するまで成長する。
【0018】さらに、無電解メッキ液5中からシリコン
ウェハ16を取り出したうえで十分に洗浄することを行
った後、Pbの微粉末4を含有したSnからなる金属析
出層7の融点以上の熱、例えば、約200℃の熱を加え
ることによってシリコンウェハ16を熱処理すると、P
bの微粉末4を含有したSnからなる金属析出層7は共
晶化することになり、低融点の共晶金属であるPb・S
n半田からなる突起電極2を具備した図1の半導体装置
が完成する。なお、この際においては、Pb及びSn両
者の融点以上の熱を加えているが、PbまたはSnのい
ずれか一方のみの融点以上の熱を加えれば金属析出層7
の共晶化が行われることになり、このような手順を採用
した場合にもPb・Sn半田からなる突起電極2が得ら
れることは勿論である。
【0019】ところで、以上の説明においては、半導体
素子1が形成されたウェハ状態のままで処理しながら突
起電極2を形成することを行っているが、ウェハ状態の
ままで処理する必然性があるわけではなく、例えば、予
め分割されてチップ化された半導体装置のうちから良品
のみを選別しておいたうえ、チップ化された良品の半導
体装置ごとに対して突起電極2を形成することも可能で
あり、このようにした場合には無駄な電極形成を実行し
なくて済むという利点が得られる。
【0020】(実施の形態2)ところで、実施の形態1
では、Pb・Sn半田からなる突起電極2を形成してい
るが、より低融点のIn・Au半田からなる突起電極2
を形成することも可能であり、この際には以下のような
電極形成方法が採用される。なお、実施の形態2に係る
半導体装置の構造及び電極形成手順は実施の形態1と基
本的に同じであり、Pbであった第2の金属がInとさ
れ、かつ、Snであった第3の金属がAuとされている
点しか相違しないので、この実施の形態2でも図1ない
し図3に基づいた説明を行うこととする。
【0021】本実施の形態に係る半導体装置は、図1で
示すように、半導体素子1の能動面を被覆して形成され
た保護絶縁膜12に素子電極であるAl電極13の表面
を露出させる開口部が形成されており、かつ、この開口
部からはAl電極13と直接的に導通した低融点の共晶
金属であるIn・Au半田からなる突起電極2が形成さ
れた構造を有している。すなわち、この実施の形態2に
係る半導体装置では、Al電極13と突起電極2とが直
接的に接触しあったうえで導通する構造が採用されてい
る。
【0022】以下、図2に基づき、実施の形態2に係る
半導体装置の電極形成方法を説明する。まず、図2
(a)で示すように、保護絶縁膜12の開口部から露出
したAl電極13の表面上に形成されていた自然酸化膜
17をエッチングによって除去した後、図2(b)で示
すように、自然酸化膜17が除去されたAl電極13の
表面を第1の金属であるZn3でもって置換する。な
お、Zn3に代わるPdを用いたうえでの置換を行って
もよいことは勿論である。
【0023】つぎに、図3で示すように、第2の金属で
あるInからなる微粉末4が分散され、かつ、第3の金
属であるAuを含有してなる中性浴タイプの無電解メッ
キ液5が貯溜されたガラス製の貯溜槽6を用意したう
え、シリコンウェハ16を無電解メッキ液5中に浸漬す
る。なお、Inの微粉末4は、1〜5μm程度の直径を
有する大きさとされている。引き続き、無電解メッキ液
5中にシリコンウェハ16を浸漬すると、無電解メッキ
の初期反応によってZn3が無電解メッキ液5中へと溶
出した後にAuが析出反応を開始する結果、図2(c)
で示すように、Al電極13の表面にはInの微粉末4
を含有したAuからなる金属析出層7が析出してくるこ
とになり、この金属析出層7は保護絶縁膜12の開口部
から所定の高さ、例えば、5〜15μm程度に達するま
で成長する。
【0024】さらに、無電解メッキ液5中からシリコン
ウェハ16を取り出したうえで十分に洗浄した後、In
の融点以上の熱、例えば、約180℃の熱を加えること
によってシリコンウェハ16を熱処理すると、Inの微
粉末4は溶融してAuからなる金属析出層7と共晶化す
ることになり、低融点の共晶金属であるIn・Au半田
からなる突起電極2を備えた半導体装置が完成したこと
になる。すなわち、実施の形態2に係る電極形成方法を
採用した際には、In及びAuが共晶化してなる突起電
極2が、無電解メッキによって極めて容易かつ低コスト
で形成されたことになる。
【0025】
【発明の効果】本発明に係る半導体素子の電極形成方法
を採用した際には、高額な設備を使用したうえで長時間
を要する各種処理の回数を従来の方法を採用した場合よ
りも削減しうることになり、半導体装置の完成までに費
やされるコストの大幅な低減を実現できるばかりか、低
融点金属からなる突起電極を極めて容易に形成できると
いう効果が得られる。
【図面の簡単な説明】
【図1】本実施の形態に係る電極形成方法を採用して作
製された半導体装置の要部を簡略化して示す側断面図で
ある。
【図2】本実施の形態に係る半導体装置の電極形成方法
を手順に従って示す工程断面図である。
【図3】本実施の形態に係る半導体装置の電極形成途中
状態を示す説明図である。
【図4】従来の技術に係る半導体装置の要部を簡略化し
て示す側断面図である。
【図5】従来の技術に係る半導体装置の電極形成手順を
示す工程断面図である。
【符号の説明】
1 半導体素子 2 突起電極 3 Zn(第1の金属) 4 Pbの微粉末(第2の金属からなる微粉末) 5 無電解メッキ液 7 金属析出層

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体素子の素子電極上に形成された自
    然酸化膜を除去する工程と、自然酸化膜が除去された素
    子電極の表面を第1の金属でもって置換する工程と、第
    2の金属からなる微粉末が分散されて第3の金属を含有
    した無電解メッキ液中に半導体素子を浸漬し、第2の金
    属が分散された第3の金属からなる金属析出層を第1の
    金属に置き代えて素子電極上に形成する工程と、少なく
    とも第2の金属または第3の金属いずれか一方の融点以
    上の熱を金属析出層に加えて突起電極とする工程とを含
    んでいることを特徴とする半導体装置の電極形成方法。
  2. 【請求項2】 請求項1に記載した半導体装置の電極形
    成方法であって、 第1の金属が亜鉛またはパラジウムであり、第2の金属
    が鉛であるとともに、第3の金属が錫であることを特徴
    とする半導体装置の電極形成方法。
  3. 【請求項3】 請求項1に記載した半導体装置の電極形
    成方法であって、 第1の金属が亜鉛またはパラジウムであり、第2の金属
    がインジウムであるとともに、第3の金属が金であるこ
    とを特徴とする半導体装置の電極形成方法。
JP28409696A 1996-10-25 1996-10-25 半導体装置の電極形成方法 Expired - Fee Related JP3297717B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28409696A JP3297717B2 (ja) 1996-10-25 1996-10-25 半導体装置の電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28409696A JP3297717B2 (ja) 1996-10-25 1996-10-25 半導体装置の電極形成方法

Publications (2)

Publication Number Publication Date
JPH10135213A JPH10135213A (ja) 1998-05-22
JP3297717B2 true JP3297717B2 (ja) 2002-07-02

Family

ID=17674167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28409696A Expired - Fee Related JP3297717B2 (ja) 1996-10-25 1996-10-25 半導体装置の電極形成方法

Country Status (1)

Country Link
JP (1) JP3297717B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464537B1 (ko) * 2002-06-29 2005-01-03 주식회사 하이닉스반도체 반도체소자 제조방법
JP2004361918A (ja) 2003-05-30 2004-12-24 Lg Electronics Inc 携帯端末機の特定地点方向コンパス表示装置及びその表示方法

Also Published As

Publication number Publication date
JPH10135213A (ja) 1998-05-22

Similar Documents

Publication Publication Date Title
US6809020B2 (en) Method for forming bump, semiconductor device and method for making the same, circuit board, and electronic device
EP0382080B1 (en) Bump structure for reflow bonding of IC devices
US7098126B2 (en) Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints
EP0308971B1 (en) Bump and method of manufacturing the same
US3881884A (en) Method for the formation of corrosion resistant electronic interconnections
US5208186A (en) Process for reflow bonding of bumps in IC devices
US6774495B2 (en) Solder terminal and fabricating method thereof
JP2001093928A (ja) 半導体装置及びその製造方法
US6905915B2 (en) Semiconductor device and method of manufacturing the same, and electronic instrument
US6897141B2 (en) Solder terminal and fabricating method thereof
JP3297717B2 (ja) 半導体装置の電極形成方法
JP3089943B2 (ja) 半導体装置の電極装置
JPH09205096A (ja) 半導体素子およびその製造方法および半導体装置およびその製造方法
JP2000012605A (ja) 半導体チップの電極部の形成方法
JPH038556A (ja) 集積回路のコンタクト及びはんだ接着方法
EP1322146A1 (en) Method of electroplating solder bumps on an organic circuit board
JPH09148331A (ja) 半導体集積回路装置およびその製造方法
JP3308882B2 (ja) 半導体装置の電極構造の製造方法
JP3242827B2 (ja) 半導体装置の製造方法
KR19990048003A (ko) 금속 범프 제조 방법
JP2001352005A (ja) 配線基板および半導体装置
JP3645391B2 (ja) 半導体集積回路装置の製造方法
JP2839513B2 (ja) バンプの形成方法
JPH0974096A (ja) はんだバンプ実装用端子電極形成方法
JPH0969539A (ja) バンプ形成方法及び半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees