JP3089943B2 - 半導体装置の電極装置 - Google Patents
半導体装置の電極装置Info
- Publication number
- JP3089943B2 JP3089943B2 JP06077396A JP7739694A JP3089943B2 JP 3089943 B2 JP3089943 B2 JP 3089943B2 JP 06077396 A JP06077396 A JP 06077396A JP 7739694 A JP7739694 A JP 7739694A JP 3089943 B2 JP3089943 B2 JP 3089943B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- barrier
- titanium
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、高密度化して半導体
基板に形成された回路素子それぞれからの電極導出を行
うフリップチップ用のバンプ電極を構成する半導体装置
の電極装置に関する。
基板に形成された回路素子それぞれからの電極導出を行
うフリップチップ用のバンプ電極を構成する半導体装置
の電極装置に関する。
【０００２】
【従来の技術】半導体集積回路装置において、コストダ
ウンを含む要望によって、コンピュータ等の電子機器や
自動車用のハイブリッドＩＣの高密度化が要求されてい
る。この様な高密度化の要望に対応するものとして、バ
ンプ状の突起電極を用いるようにしたフリップチップの
実装方式が存在する。このフリップチップ実装方式は、
接合面積が他の実装方式に比較して小さく、またその接
合強度も高いものであるため、高密度の実装手段として
注目される。特に、近年においては製品の高集積化並び
に多機能化に伴ってＩＣも高集積化されており、したが
ってフリッチップの実装に際しては、さらにバンプ突起
電極が微細化される傾向にある。
ウンを含む要望によって、コンピュータ等の電子機器や
自動車用のハイブリッドＩＣの高密度化が要求されてい
る。この様な高密度化の要望に対応するものとして、バ
ンプ状の突起電極を用いるようにしたフリップチップの
実装方式が存在する。このフリップチップ実装方式は、
接合面積が他の実装方式に比較して小さく、またその接
合強度も高いものであるため、高密度の実装手段として
注目される。特に、近年においては製品の高集積化並び
に多機能化に伴ってＩＣも高集積化されており、したが
ってフリッチップの実装に際しては、さらにバンプ突起
電極が微細化される傾向にある。
【０００３】フリップチップ実装法によって実装した構
造体としては、例えば特開平４−２１７３２３号公報に
見られるように、半導体素子の取り出し電極の下にバリ
アメタルとしてＴｉをスパッタ法等によって形成した
後、このバリアルタル上にバンプ電極を蒸着あるいはメ
ッキによって形成することが知られている。しかし、こ
の様に構成したバンプ電極構造では、後工程において水
素アニールを行った際に水素によってＴｉが水素脆性を
起こし、その強度低下が生ずる問題を有する。
造体としては、例えば特開平４−２１７３２３号公報に
見られるように、半導体素子の取り出し電極の下にバリ
アメタルとしてＴｉをスパッタ法等によって形成した
後、このバリアルタル上にバンプ電極を蒸着あるいはメ
ッキによって形成することが知られている。しかし、こ
の様に構成したバンプ電極構造では、後工程において水
素アニールを行った際に水素によってＴｉが水素脆性を
起こし、その強度低下が生ずる問題を有する。
【０００４】
【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、例えば銅によって構成され
るバンプ電極構造体との接合強度が充分に得られるよう
にすると共に、特に水素アニールに際して水素によって
チタンが水素脆性を起こすことなく、信頼性の高いパン
プ突起電極が形成されるようにする半導体装置の電極装
置を提供しようとするものである。
な点に鑑みなされたもので、例えば銅によって構成され
るバンプ電極構造体との接合強度が充分に得られるよう
にすると共に、特に水素アニールに際して水素によって
チタンが水素脆性を起こすことなく、信頼性の高いパン
プ突起電極が形成されるようにする半導体装置の電極装
置を提供しようとするものである。
【０００５】
【課題を解決するための手段】この発明は、回路素子の
形成された半導体基板上に形成された金属配線層と、前
記半導体基板上に形成され、前記金属配線層部の電極形
成領域に対応してこの金属配線層が露出されるようにし
た開口を有する絶縁性保護層と、この絶縁性保護膜上を
含み前記金属配線層の露出部の上に形成されたバリア層
と、このバリア層の上に形成されたはんだ層を含み構成
されるバンプ電極構造体とを具備し、前記バリア層の形
成後に、水素アニールが行われる際に、前記バリア層は
チタンと水素との電気陰性度の差よりも大きい電気陰性
度の差が設定される元素を含むチタンにより構成される
ことにより、当該チタンの水素との反応を防止すること
を特徴とする。
形成された半導体基板上に形成された金属配線層と、前
記半導体基板上に形成され、前記金属配線層部の電極形
成領域に対応してこの金属配線層が露出されるようにし
た開口を有する絶縁性保護層と、この絶縁性保護膜上を
含み前記金属配線層の露出部の上に形成されたバリア層
と、このバリア層の上に形成されたはんだ層を含み構成
されるバンプ電極構造体とを具備し、前記バリア層の形
成後に、水素アニールが行われる際に、前記バリア層は
チタンと水素との電気陰性度の差よりも大きい電気陰性
度の差が設定される元素を含むチタンにより構成される
ことにより、当該チタンの水素との反応を防止すること
を特徴とする。
【０００６】ここで、前記バリア層は前記金属配線層に
直接接合されるようにしたチタンからなる第１のバリア
メタル層と、この第１のバリアメタル層に重ねて形成し
たチタンと水素との電気陰性度の差よりも大きい電気陰
性度の差が設定される元素を含むチタンにより構成され
る第２のバリアメタル層との積層体で構成される。
直接接合されるようにしたチタンからなる第１のバリア
メタル層と、この第１のバリアメタル層に重ねて形成し
たチタンと水素との電気陰性度の差よりも大きい電気陰
性度の差が設定される元素を含むチタンにより構成され
る第２のバリアメタル層との積層体で構成される。
【０００７】
【作用】この様に構成される半導体装置の電極装置にあ
っては、特に第２のバリアメタル層がＴｉＮ、ＴｉＯ
2 、ＴｉＣ、ＴｉＷのいずれかによる薄膜で構成される
もので、この様な薄膜とチタンからなる第１のバリアメ
タル層の積層体をバリア層として用いることによって、
まず第１のバリアメタル層によって絶縁性保護膜および
金属配線都の密着性を高くすることができると共に、第
２のバリアメタル層によって水素脆性がないものとする
ことができ、したがってバンプ構造体を構成するはんだ
に含まれる錫成分の、アルミニウム金属等で構成される
配線層への拡散を防止できる。ここで、この様なバリア
層にあっては上部より侵入する水素やプロトンをバリア
する機能を有する。これは、Ｔｉ−Ｈの電気陰性度の差
よりもＴｉ−Ｎ、Ｔｉ−Ｏ2 、Ｔｉ−Ｃ、Ｔｉ−Ｗのそ
れぞれの電気陰性度の差が大きいことに起因する。そし
て、特に第２のバリアメタル層の下のＴｉによる第１の
バリアメタル層とアルミニウム配線層との密着性を確保
し、高信頼度の電極構造体とすることができる。
っては、特に第２のバリアメタル層がＴｉＮ、ＴｉＯ
2 、ＴｉＣ、ＴｉＷのいずれかによる薄膜で構成される
もので、この様な薄膜とチタンからなる第１のバリアメ
タル層の積層体をバリア層として用いることによって、
まず第１のバリアメタル層によって絶縁性保護膜および
金属配線都の密着性を高くすることができると共に、第
２のバリアメタル層によって水素脆性がないものとする
ことができ、したがってバンプ構造体を構成するはんだ
に含まれる錫成分の、アルミニウム金属等で構成される
配線層への拡散を防止できる。ここで、この様なバリア
層にあっては上部より侵入する水素やプロトンをバリア
する機能を有する。これは、Ｔｉ−Ｈの電気陰性度の差
よりもＴｉ−Ｎ、Ｔｉ−Ｏ2 、Ｔｉ−Ｃ、Ｔｉ−Ｗのそ
れぞれの電気陰性度の差が大きいことに起因する。そし
て、特に第２のバリアメタル層の下のＴｉによる第１の
バリアメタル層とアルミニウム配線層との密着性を確保
し、高信頼度の電極構造体とすることができる。
【０００８】
【実施例】以下、図面を参照してこの発明の一実施例を
説明する。図１は半導体装置におけるフリップチップ実
装法におけるバンプ突起電極部の断面構造を示している
もので、半導体ウエハ基板11には、詳細は図示していな
いが半導体回路素子が組み込み形成されているもので、
このウエハ基板11の表面には、この半導体回路素子の電
極取り出し部を接続するようにして、アルミニウムを含
む金属（例えばＡｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ等）によ
る金属配線層12が形成されている。
説明する。図１は半導体装置におけるフリップチップ実
装法におけるバンプ突起電極部の断面構造を示している
もので、半導体ウエハ基板11には、詳細は図示していな
いが半導体回路素子が組み込み形成されているもので、
このウエハ基板11の表面には、この半導体回路素子の電
極取り出し部を接続するようにして、アルミニウムを含
む金属（例えばＡｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ等）によ
る金属配線層12が形成されている。
【０００９】この金属配線層12の上には、この配線や回
路素子を保護するためにＳｉＮ膜あるいはＳｉＯ2 膜等
の絶縁物によるパッシベーション膜13が形成されてい
る。このパッシベーション膜13には、金属配線層12の上
で、電極形成箇所に対応して開口が形成され、この開口
を介して金属配線層12の一部が露出される。
路素子を保護するためにＳｉＮ膜あるいはＳｉＯ2 膜等
の絶縁物によるパッシベーション膜13が形成されてい
る。このパッシベーション膜13には、金属配線層12の上
で、電極形成箇所に対応して開口が形成され、この開口
を介して金属配線層12の一部が露出される。
【００１０】この金属配線層12の露出部、さらにその周
囲のパッシベーション膜13上にはバリア層14が形成され
るもので、このバリア層14は金属配線12に接する下層と
してのＴｉからなる第１のバリアメタル層141 と、その
上のＴｉを含む金属からなる第２のバリアメタル層142
の積層体によって構成される。
囲のパッシベーション膜13上にはバリア層14が形成され
るもので、このバリア層14は金属配線12に接する下層と
してのＴｉからなる第１のバリアメタル層141 と、その
上のＴｉを含む金属からなる第２のバリアメタル層142
の積層体によって構成される。
【００１１】ここで、第１のバリアメタル層141 はＴｉ
を５０Ａ（Ａ：オングストローム）〜３０００Ａ程度の
厚さでスパッタあるいは蒸着によって形成される。また
第２のバリアメタル層142 は、ＴｉＮ、ＴｉＯ2 、Ｔｉ
Ｃ、ＴｉＷ等のチタン含む合成物を、１００Ａ〜３００
０Ａ程度の厚さでスパッタあるいは蒸着等のＣＶＤによ
って成膜される。
を５０Ａ（Ａ：オングストローム）〜３０００Ａ程度の
厚さでスパッタあるいは蒸着によって形成される。また
第２のバリアメタル層142 は、ＴｉＮ、ＴｉＯ2 、Ｔｉ
Ｃ、ＴｉＷ等のチタン含む合成物を、１００Ａ〜３００
０Ａ程度の厚さでスパッタあるいは蒸着等のＣＶＤによ
って成膜される。
【００１２】この様に構成されたバリア層14の上には、
例えば銅による電極下地膜15を厚さ３０００Ａ〜１００
００Ａで成膜し、その上に例えば銅による電極16を形成
するもので、その先頭部にはんだ層17を形成して、はん
だバンプ電極18が構成されるようにしている。
例えば銅による電極下地膜15を厚さ３０００Ａ〜１００
００Ａで成膜し、その上に例えば銅による電極16を形成
するもので、その先頭部にはんだ層17を形成して、はん
だバンプ電極18が構成されるようにしている。
【００１３】図２はこの様なはんだバンプ電極18の製造
工程を順次示しているもので、まず（Ａ）図で示すよう
に半導体ウエハ基板11の表面の所定の箇所にアルミニウ
ムを含む金属配線層12を形成し、さらにこの金属配線層
12の所定の電極形成箇所に開口を形成するようにしてパ
ッシベーション膜13を成膜する。
工程を順次示しているもので、まず（Ａ）図で示すよう
に半導体ウエハ基板11の表面の所定の箇所にアルミニウ
ムを含む金属配線層12を形成し、さらにこの金属配線層
12の所定の電極形成箇所に開口を形成するようにしてパ
ッシベーション膜13を成膜する。
【００１４】次に、（Ｂ）図で示すようにこのパッシベ
ーション膜13の上に第１のバリアメタル層141 を所定の
厚みで成膜し、さらに第２のバリアメタル層142 を所定
の厚みで成膜してバリア層14が形成されるようにするも
ので、これらのバリアメタル層141 および142 はスパッ
タ法あるいは蒸着等のＣＶＤによって形成される。
ーション膜13の上に第１のバリアメタル層141 を所定の
厚みで成膜し、さらに第２のバリアメタル層142 を所定
の厚みで成膜してバリア層14が形成されるようにするも
ので、これらのバリアメタル層141 および142 はスパッ
タ法あるいは蒸着等のＣＶＤによって形成される。
【００１５】この様にバリア層14が形成されたならば、
さらにこのバリア層14の上に電極下地層15が積層形成さ
れる。この様にしてバリア層14さらに電極下地層15が形
成されたならば、スパッタ等のＣＶＤ法によって生じた
ダメージを回復させるため、３５０℃〜４５０℃前後の
温度で１０〜２０分間程度、水素をフォーミングガスと
して用いてアニールを行う。
さらにこのバリア層14の上に電極下地層15が積層形成さ
れる。この様にしてバリア層14さらに電極下地層15が形
成されたならば、スパッタ等のＣＶＤ法によって生じた
ダメージを回復させるため、３５０℃〜４５０℃前後の
温度で１０〜２０分間程度、水素をフォーミングガスと
して用いてアニールを行う。
【００１６】この様にアニール処理が施されたならば、
（Ｃ）図で示すように電極形成箇所に対応して開口が形
成されるようにホト工程によって露光・現像処理したレ
ジストパターン19を形成する。そして、このレジストパ
ターン19の開口部に対応して電解メッキあるいは無電解
メッキによって電極16を形成する。例えば電極16の材料
が銅（Ｃｕ）である場合には、硫酸銅メッキ浴によって
１０〜５０μｍの厚さでＣｕ膜を形成して電極16とす
る。そして、引き続きはんだメッキを有機酸浴あるいは
硼弗酸浴を施してはんだ層17を形成して、はんだバンプ
電極18が形成されるようにする。
（Ｃ）図で示すように電極形成箇所に対応して開口が形
成されるようにホト工程によって露光・現像処理したレ
ジストパターン19を形成する。そして、このレジストパ
ターン19の開口部に対応して電解メッキあるいは無電解
メッキによって電極16を形成する。例えば電極16の材料
が銅（Ｃｕ）である場合には、硫酸銅メッキ浴によって
１０〜５０μｍの厚さでＣｕ膜を形成して電極16とす
る。そして、引き続きはんだメッキを有機酸浴あるいは
硼弗酸浴を施してはんだ層17を形成して、はんだバンプ
電極18が形成されるようにする。
【００１７】このはんだバンプ電極18を形成するに際し
ては、メッキ法に限らず転写法や印刷法が採用できるも
ので、この様にはんだバンプ層が形成されたならば、電
極下地層15とバリア層14を適宜エッチング除去し、最後
にはんだ層17を熱処理によってリフローすることによ
り、図１で示したような構造の突起構造のパンプ電極18
が完成される。
ては、メッキ法に限らず転写法や印刷法が採用できるも
ので、この様にはんだバンプ層が形成されたならば、電
極下地層15とバリア層14を適宜エッチング除去し、最後
にはんだ層17を熱処理によってリフローすることによ
り、図１で示したような構造の突起構造のパンプ電極18
が完成される。
【００１８】この様に構成される電極構造体において、
バリア層14の下層部を構成するＴｉによる第１のバリア
メタル層141 は、アルミニウムを含む金属配線層12との
密着性を確保する。同時に、オーミック性等の電気的な
特性を確保している。
バリア層14の下層部を構成するＴｉによる第１のバリア
メタル層141 は、アルミニウムを含む金属配線層12との
密着性を確保する。同時に、オーミック性等の電気的な
特性を確保している。
【００１９】この第１のバリアメタル層141 の上に形成
されるＴｉＮ、ＴｉＯ2 、ＴｉＣ、ＴｉＷ等によって構
成され第２のバリアメタル層42は、上部より侵入してき
た水素イオン（プロトン）をバリアする効果を持ってい
る。この様にしてバリア層14がＴｉＮ−Ｔｉ構造、Ｔｉ
Ｏ2 −Ｔｉ構造、ＴｉＣ−Ｔｉ構造、ＴｉＷ−Ｔｉ構造
を持つことによって当然電極上のはんだ成分（特にＳｎ
成分）のアルミニウム配線層12への拡散を防止する効果
も合わせ有する。
されるＴｉＮ、ＴｉＯ2 、ＴｉＣ、ＴｉＷ等によって構
成され第２のバリアメタル層42は、上部より侵入してき
た水素イオン（プロトン）をバリアする効果を持ってい
る。この様にしてバリア層14がＴｉＮ−Ｔｉ構造、Ｔｉ
Ｏ2 −Ｔｉ構造、ＴｉＣ−Ｔｉ構造、ＴｉＷ−Ｔｉ構造
を持つことによって当然電極上のはんだ成分（特にＳｎ
成分）のアルミニウム配線層12への拡散を防止する効果
も合わせ有する。
【００２０】ここで、第２のバリアメタル層142 をＴｉ
Ｏ2 によって構成して、バリア層14がＴｉＯ2 −Ｔｉ構
造で構成すると、アニール時において水素がＴｉと反応
してＴｉ水素化物を形成しないものであり、したがって
第１のバリアメタル層141 のＴｉが脆化しない。
Ｏ2 によって構成して、バリア層14がＴｉＯ2 −Ｔｉ構
造で構成すると、アニール時において水素がＴｉと反応
してＴｉ水素化物を形成しないものであり、したがって
第１のバリアメタル層141 のＴｉが脆化しない。
【００２１】これは、Ｔｉ−Ｏの電気陰性度の差が、Ｔ
ｉ−Ｈの電気陰性度の差よりも大きいためである。同様
のことがＴｉ−Ｎ、Ｔｉ−Ｃについてもいえるもので、
この電気陰性度の差は次の表で示されるようになる。こ
の電気陰性度の差が大きいと結合力が大きくなるもの
で、例えばＴｉＮの場合において水素ガスに暴露される
ような状況となっても、ＴｉＨ（水素化物）は生成され
ることがなく、水素脆化は起こらない。このため、Ｔｉ
Ｎ、ＴｉＯ2 、ＴｉＣ等のＴｉを含む金属においては脆
化することなくアニール時における水素のバリア効果が
発揮される。
ｉ−Ｈの電気陰性度の差よりも大きいためである。同様
のことがＴｉ−Ｎ、Ｔｉ−Ｃについてもいえるもので、
この電気陰性度の差は次の表で示されるようになる。こ
の電気陰性度の差が大きいと結合力が大きくなるもの
で、例えばＴｉＮの場合において水素ガスに暴露される
ような状況となっても、ＴｉＨ（水素化物）は生成され
ることがなく、水素脆化は起こらない。このため、Ｔｉ
Ｎ、ＴｉＯ2 、ＴｉＣ等のＴｉを含む金属においては脆
化することなくアニール時における水素のバリア効果が
発揮される。
【００２２】
【表１】
【００２３】ここで、バリア層としてチタンメタルを用
いた場合を考察する。バリアメタルをＴｉによって構成
した場合に生ずる水素脆化よよる強度低下は、Ｃｕバン
プ電極に水素イオン（プロトン）をトラップさせること
で防ぐことが考えられる。すなわち、Ｃｕ電極はメッキ
によって形成してバンプ電極が構成されるようにしてい
るもので、このメッキ工程において添加物（硫黄等）を
異常に多くすることによって、Ｃｕ電極中における硫黄
と水素とを反応させ、水素イオンすなわちプロトンをト
ラップさせる。しかし、この様にＣｕメッキ工程におけ
る添加物を異常に多くすることは、Ｃｕ上に形成される
はんだ層（特にＳｎ成分）との熱拡散を助長し易くし
て、電極の耐久寿命に悪影響を与える。
いた場合を考察する。バリアメタルをＴｉによって構成
した場合に生ずる水素脆化よよる強度低下は、Ｃｕバン
プ電極に水素イオン（プロトン）をトラップさせること
で防ぐことが考えられる。すなわち、Ｃｕ電極はメッキ
によって形成してバンプ電極が構成されるようにしてい
るもので、このメッキ工程において添加物（硫黄等）を
異常に多くすることによって、Ｃｕ電極中における硫黄
と水素とを反応させ、水素イオンすなわちプロトンをト
ラップさせる。しかし、この様にＣｕメッキ工程におけ
る添加物を異常に多くすることは、Ｃｕ上に形成される
はんだ層（特にＳｎ成分）との熱拡散を助長し易くし
て、電極の耐久寿命に悪影響を与える。
【００２４】図３は水素アニール前と水素アニール後で
の電極強度を対比して示しているもので、Ｔｉ場合は水
素アニール後においてその強度が著しく低下する。しか
し、ＴｉＮの場合は水素アニール後においてもその強度
は低下せず、バリア層をＴｉと例えばＴｉＮのそれぞれ
薄膜の積層体で構成することによって、バンプ突起電極
の強度が確保されることは明らかである。
の電極強度を対比して示しているもので、Ｔｉ場合は水
素アニール後においてその強度が著しく低下する。しか
し、ＴｉＮの場合は水素アニール後においてもその強度
は低下せず、バリア層をＴｉと例えばＴｉＮのそれぞれ
薄膜の積層体で構成することによって、バンプ突起電極
の強度が確保されることは明らかである。
【００２５】
【発明の効果】以上のようにこの発明に係る半導体装置
の電極装置によれば、バリア層の構造を、例えばＴｉＯ
2 −Ｔｉ、ＴｉＮ−Ｔｉ、ＴｉＣ−Ｔｉ、ＴｉＷ−Ｔｉ
のように、Ｔｉ−Ｈの電気陰性度の差よりも大きい電気
陰性度の差が設定されるような組み合わせで構成するこ
とにより、このバリア層において水素アニール時におけ
る水素脆化が阻止されるようになり、突起バンプ電極構
造の強度が確実に確保されてその信頼性が向上される。
の電極装置によれば、バリア層の構造を、例えばＴｉＯ
2 −Ｔｉ、ＴｉＮ−Ｔｉ、ＴｉＣ−Ｔｉ、ＴｉＷ−Ｔｉ
のように、Ｔｉ−Ｈの電気陰性度の差よりも大きい電気
陰性度の差が設定されるような組み合わせで構成するこ
とにより、このバリア層において水素アニール時におけ
る水素脆化が阻止されるようになり、突起バンプ電極構
造の強度が確実に確保されてその信頼性が向上される。
【図１】この発明の一実施例に係る半導体装置に設けら
れる電極装置を説明する断面構成図。
れる電極装置を説明する断面構成図。
【図２】（Ａ）〜（Ｃ）は上記電極構造の製造過程を順
次説明する図。
次説明する図。
【図３】アニールの前後における電極強度を比較説明す
る図。
る図。
11…半導体ウエハ基板、12…金属配線層、13…パッシベ
ーション膜、14…バリア層、141 、142 …第１および第
２のバリアメタル層、15…電極下地層、16…電極、17…
はんだ層、18…はんだバンプ電極。
ーション膜、14…バリア層、141 、142 …第１および第
２のバリアメタル層、15…電極下地層、16…電極、17…
はんだ層、18…はんだバンプ電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 市治 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (72)発明者 寺 亮之介 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (72)発明者 新美 彰浩 愛知県刈谷市昭和町１丁目１番地 日本 電装株式会社内 (56)参考文献 特開 平２−139933（ＪＰ，Ａ) 特開 昭60−217646（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (4)
- 【請求項１】 回路素子の形成された半導体基板上に形
成された金属配線層と、 前記半導体基板上に形成され、前記金属配線層部の電極
形成領域に対応してこの金属配線層が露出されるように
した開口を有する絶縁性保護層と、 この絶縁性保護膜上を含み前記金属配線層の露出部の上
に形成されたバリア層と、 このバリア層の上に形成されたはんだ層を含み構成され
るバンプ電極構造体とを具備し、前記バリア層の形成後に、水素アニールが行われる際
に、 前記バリア層はチタンと水素との電気陰性度の差よ
りも大きい電気陰性度の差が設定される元素を含むチタ
ンにより構成されることにより、当該チタンの水素との
反応を防止することを特徴とする半導体装置の電極装
置。 - 【請求項２】 前記バリア層は前記金属配線層に直接接
合されるようにしたチタンからなる第１のバリアメタル
層と、この第１のバリアメタル層に重ねて形成したチタ
ンと水素との電気陰性度の差よりも大きい電気陰性度の
差が設定される元素を含むチタンにより構成される第２
のバリアメタル層との積層体で構成されるようにした請
求項１記載の半導体装置の電極装置。 - 【請求項３】 前記金属配線層はアルミニウムもしくは
アルミニウムを含む金属材料によって構成され、この金
属配線層に前記チタンからなる第１のバリアメタル層が
直接接合されるようにした請求項２記載の半導体装置の
電極装置。 - 【請求項４】 前記チタンと水素との電気陰性度の差よ
りも大きい電気陰性度の差が設定される元素を含むチタ
ンの組み合わせは、ＴｉＮ、ＴｉＯ2 、ＴｉＣ、ＴｉＷ
のいずれかでなる請求項１記載の半導体装置の電極装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06077396A JP3089943B2 (ja) | 1994-04-15 | 1994-04-15 | 半導体装置の電極装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06077396A JP3089943B2 (ja) | 1994-04-15 | 1994-04-15 | 半導体装置の電極装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07283220A JPH07283220A (ja) | 1995-10-27 |
| JP3089943B2 true JP3089943B2 (ja) | 2000-09-18 |
Family
ID=13632739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06077396A Expired - Fee Related JP3089943B2 (ja) | 1994-04-15 | 1994-04-15 | 半導体装置の電極装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3089943B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9437525B2 (en) | 2013-04-30 | 2016-09-06 | Toyoda Gosei Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9536849B2 (en) | 2015-04-30 | 2017-01-03 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789318A (en) * | 1996-02-23 | 1998-08-04 | Varian Associates, Inc. | Use of titanium hydride in integrated circuit fabrication |
| US6312830B1 (en) * | 1999-09-02 | 2001-11-06 | Intel Corporation | Method and an apparatus for forming an under bump metallization structure |
| JP2005085857A (ja) * | 2003-09-05 | 2005-03-31 | Denso Corp | バンプを用いた電極構造 |
| JP2008004968A (ja) * | 2007-09-25 | 2008-01-10 | Seiko Epson Corp | 端子電極、半導体装置およびモジュール |
| JP2012142627A (ja) * | 2012-04-26 | 2012-07-26 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP6418755B2 (ja) * | 2014-02-27 | 2018-11-07 | シーメンス アクチエンゲゼルシヤフトＳｉｅｍｅｎｓ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ | Ｕｂｍ構造を備えた電極とその製造方法 |
-
1994
- 1994-04-15 JP JP06077396A patent/JP3089943B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9437525B2 (en) | 2013-04-30 | 2016-09-06 | Toyoda Gosei Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9536849B2 (en) | 2015-04-30 | 2017-01-03 | Renesas Electronics Corporation | Semiconductor device and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07283220A (ja) | 1995-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE46147E1 (en) | Semiconductor device and method of fabricating the same | |
| US5492235A (en) | Process for single mask C4 solder bump fabrication | |
| EP0382080B1 (en) | Bump structure for reflow bonding of IC devices | |
| US3881884A (en) | Method for the formation of corrosion resistant electronic interconnections | |
| US7863741B2 (en) | Semiconductor chip and manufacturing method thereof | |
| TWI261343B (en) | Semiconductor device and method of manufacturing the same | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| US20080073790A1 (en) | METHOD OF FABRICATING A WIRE BOND PAD WITH Ni/Au METALLIZATION | |
| US20050093150A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2003045877A (ja) | 半導体装置およびその製造方法 | |
| JP2013138260A (ja) | 小型電子機器、その形成方法、およびシステム | |
| US8269347B2 (en) | Semiconductor chip, electrode structure therefor and method for forming same | |
| JP3089943B2 (ja) | 半導体装置の電極装置 | |
| JP3860028B2 (ja) | 半導体装置 | |
| JPH11145174A (ja) | 半導体装置およびその製造方法 | |
| JP2730492B2 (ja) | 半導体装置 | |
| JPS5850421B2 (ja) | 薄膜回路 | |
| JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH11233542A (ja) | 半導体装置及びその製造方法 | |
| JPS6359535B2 (ja) | ||
| JP3297717B2 (ja) | 半導体装置の電極形成方法 | |
| US20040115942A1 (en) | Bonding pad of a semiconductor device and formation method thereof | |
| JP3230909B2 (ja) | 半導体装置およびその製造方法 | |
| JP3265814B2 (ja) | バンプ電極を有する回路基板 | |
| JPH03250628A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |