KR100464537B1 - 반도체소자 제조방법 - Google Patents

반도체소자 제조방법 Download PDF

Info

Publication number
KR100464537B1
KR100464537B1 KR10-2002-0037751A KR20020037751A KR100464537B1 KR 100464537 B1 KR100464537 B1 KR 100464537B1 KR 20020037751 A KR20020037751 A KR 20020037751A KR 100464537 B1 KR100464537 B1 KR 100464537B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
electroless plating
gas
weight
plating solution
Prior art date
Application number
KR10-2002-0037751A
Other languages
English (en)
Other versions
KR20040002298A (ko
Inventor
전성호
김광철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0037751A priority Critical patent/KR100464537B1/ko
Publication of KR20040002298A publication Critical patent/KR20040002298A/ko
Application granted granted Critical
Publication of KR100464537B1 publication Critical patent/KR100464537B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자 제조방법에 관한 것으로, 패드가 칩 또는 PCB나 리드프레임 상의 전면에 위치되도록 면적 어레이 패키징 (area array packaging)을 하기 위하여 반도체 칩의 패드 또는 인쇄회로기판이나 리드프레임의 패드 상에 무전해 도금법 (electroless plating)을 이용하여 전극범프 (electrode bump)를 형성시킴으로써, 종래기술인 본딩 와이어 (bonding wire)의 한계를 넘어 반도체의 단자수가 급격히 증가하는 고집적 메모리 반도체 및 시스템 IC에 적용할 수 있다.

Description

반도체소자 제조방법{Manufacturing of Method of Semiconductor Device}
본 발명은 반도체소자 제조방법에 관한 것으로, 더욱 상세하게는 면적 어레이 패키징 (area array packaging)을 위하여 반도체 칩의 패드 또는 인쇄회로기판(Printing Circuit Board; 이하 "PCB"라 약칭함)이나 리드프레임 (lead frame)의 패드 상에 무전해 도금법 (electroless plating)을 이용하여 전극범프 (electrode bump)를 형성시키는 것을 특징으로 하는 전극 형성방법에 관한 것이다.
일반적으로 반도체소자 제조는 단결정 실리콘의 제조에서 얇은 판상의 웨이퍼 위에 고집적 회로를 설계한 인쇄회로 작업과 물질의 증착, 에칭, 산화 및 확산의 공정을 거치는 전공정과; 반도체 웨이퍼를 각각의 칩으로 절단하고, 각 칩을 전기적으로 PCB 또는 리드프레임에 연결한 후 전자기기에 장착될 수 있는 모듈(module)의 형태로 제조하는 후공정으로 구분된다.
상기 후공정으로서 반도체 칩에서 PCB나 리드프레임으로 전기적 신호를 전송하기 위한 일반적인 방법은 금 또는 동 등의 금속을 이용하여, 칩의 패드와 PCB 또는 리드프레임을 와이어 본딩(Wire Bonding) 방법으로 연결하는 것이다. 즉, 와이어 본딩은 알루미늄 또는 이의 혼합물로 이루어진 패드에 초음파진동 또는 열진동을 이용하여 금속 와이어를 밀착시킨 다음, 이 와이어의 한쪽을 연결하고자 하는 PCB 또는 리드프레임과 연결하는 것이다.
이러한 와이어 본딩에 의한 연결방법은 입출력 단자의 수가 많지 않은 경우에는 저비용으로 높은 생산성을 가져올 수 있으나 입출력 단자의 수가 증가하는 고집적 반도체의 경우에는 적용에 어려움이 많을 수 있다. 즉, 설계상 불가피한 사각형태 칩의 네 모서리 쪽에만 패드가 형성되기 때문에 칩의 안쪽 면적에는 패드를 형성할 수 없다. 또한 패드를 두 줄, 세 줄로 늘어놓는 경우에는 와이어를 스태거드 본딩 (staggered bonding)하여야 하므로, 본딩와이어 간의 간격을 고려하였을때 한계에 도달할 수 밖에 없다.
본 발명은 상기 종래의 문제점을 해결하기 위하여 패드가 칩 또는 PCB나 리드프레임 상의 전면에 위치되도록 면적 어레이 패키징을 하는데 있어서 반도체 칩의 패드 또는 PCB나 리드프레임의 패드 상에 전극을 형성시키는 방법을 제공하는 것을 목적으로 한다.
도 1은 패드가 형성되어 있는 반도체 웨이퍼의 단면도.
도 2는 본 발명에 따른 전극형성 과정에서 도금용액을 분사하는 방법을 나타내는 도면.
도 3은 본 발명에 따른 전극형성 과정에서 도금용액을 분사하는 다른 방법을 나타내는 도면.
도 4는 본 발명에 따른 전극형성 과정에서 도금용액을 디핑하는 방법을 나타내는 도면.
< 도면의 주요부분에 대한 부호 설명 >
10 : 반도체 웨이퍼 12 : 패드
100 : 분사구 102 : 회전축
104 : 용기 106 : 도금용액
상기 목적을 달성하기 위한 본 발명의 전극 형성방법은,면적 어레이 패키징 (area array packaging)을 위하여 반도체 칩의 패드 또는 인쇄회로기판이나 리드프레임의 패드 상에 무전해 도금법 (electroless plating)을 이용하여 전극범프 (electrode bump)를 형성하되, 상기 무전해 도금법은 반도체 칩, 인쇄회로기판 또는 리드프레임에 초음파로 전처리하거나 아연(Zn)을 포함하는 산성의 아연산염(zincate) 및 팔라듐 이온을 포함하는 물질로 이루어진 군으로부터 선택되는 화합물로 전처리하고 상기 반도체 칩, 인쇄회로기판 또는 리드프레임을 회전시키며 도금용액을 분사하는 방법으로 실시하는 것을 특징으로 한다.
참고로, 무전해 도금법이란 외부로부터 전기에너지를 공급받지 않고 금속염 수용액 중의 금속이온을 환원제의 힘에 의해 자기 촉매적으로 환원시켜 피처리물의 표면 위에 금속을 석출시키는 방법으로, 전기 도금에 비해서 도금층이 치밀하고 도체뿐만 아니라 플라스틱이나 유기체 같은 다양한 기판에 적용할 수 있는 장점이 있다.
즉 본 발명에서는 반도체 칩의 패드 또는 PCB나 리드프레임의 패드 상에 전극을 형성할 금속이온을 함유하는 도금용액을 분사하거나 디핑시키는 방법의 무전해 도금법을 이용하여 반도체 칩의 패드 또는 PCB나 리드프레임의 패드 상에 균일한 국소 전류밀도가 분포되도록 하는 것으로, 일정한 전극 형성속도와 균일한 전극 물질의 특성을 가지는 전극범프를 형성시킨다.
이하 첨부된 도면에 의거하여 본 발명을 상세히 설명하면 다음과 같다.
도 1은 패드가 형성되어 있는 반도체 웨이퍼의 단면도로서, 본 발명에서는 이 패드(12)가 형성되어 있는 반도체 웨이퍼(10)에 도금하고자 하는 금속물질을 전착시키고 나서, 후속공정시 각각의 칩으로 절단한다.
상기 패드(12)는 알루미늄 또는 알루미늄이 90% 이상 함유된 물질로 이루어지거나, 구리 또는 구리가 90% 이상 함유된 물질로 이루어질 수 있다. 또한, 그 표면물질을 귀금속인 금(Au), 은(Ag), 백금(Pt) 또는 팔라듐(Pd)등의 순금속으로 하거나 이들의 화합물로 구성되도록 할 수 있고, 두께는 1㎛ 미만으로 한다.
이들은 전착층 형성과정 또는 전착 후의 공정에 의하여 전착되는 금속과 화합물을 형성하게 된다.
도 2는 본 발명에 따른 전극형성 과정에서 도금용액을 분사하는 방법을 나타내는 도면으로, 반도체 웨이퍼(10)가 중력방향에 대하여 수직이 되고 분사구(100) 내의 도금용액이 상단에서 하단으로 분사되며, 웨이퍼(10)가 회전축(102)에 의해 회전하면서 웨이퍼(10) 상의 도금용액이 웨이퍼(10) 밖으로 제거됨을 도시한다. 이때 분사구(100) 내의 도금용액은 운반가스와 함께 분사될 수 있으며, 분사방향을 하단에서 상단으로 할 수도 있다.
또한 도 3 역시 본 발명에 따른 전극형성 과정에서 도금용액을 분사하는 방법을 나타내는 도면으로, 분사구(100)가 중력방향에 대하여 10 내지 80도의 각도로 경사지게 구성됨을 도시하는데, 이는 분사가 용이하게 진행되도록 하기 위해서이다.
도 4는 본 발명에 따른 전극형성 과정에서 도금용액을 디핑하는 방법을 나타내는 도면으로, 반도체 웨이퍼(10)를 도금용액(106)이 담긴 용기(104)에 도면에 표시된 방향으로 디핑하는 것을 도시한다.
상기 무전해 도금을 위한 도금용액은 반도체 웨이퍼(10) 또는 PCB나 리드프레임 상에 니켈(Ni)을 형성시키기 위하여 니켈염 수용액에 환원제로서 하이포아인산염(hypophophite; H2PO2 -)을 포함하는 물질, 보로하이드라이드(borohydride; BH4 -)를 포함하는 물질 또는 히드라진(N2H4)를 포함하는 물질을 함유한다. 또한, 구리(Gu)를 형성시키기 위하여 구리염 수용액에 환원제로서 포름알데히드(HCHO)를 포함하는 물질을 함유한다. 이들 도금용액의 온도는 20 내지 90℃로 조절된다.
상기 도면 설명에서 언급한 바와 같이, 반도체 웨이퍼(10) 또는 PCB나 리드프레임에는 분사구(100)로부터 소정의 도금용액이 분사되도록 하거나, 소정의 도금용액(106)이 함유된 용기(104)에 반도체 웨이퍼(10) 또는 PCB나 리드프레임을 디핑하여 그 대상체에 금속물질을 전착(電着)하는데 있어서, 매질이 되는 용액에 초음파를 가함으로써 전착이 용이해지도록 할 수 있다.
또한 금속물질의 전착을 용이하게 진행하기 위한 전처리 과정으로서 아연(Zn)을 포함하는 산성의 아연산염(zincate)으로 전처리를 하거나, 팔라듐 이온을 포함하는 물질로 전처리하는데, 이는 분사구를 이용하여 반도체 웨이퍼를 회전시키면서 상기 화학용액을 분사하거나 디핑의 방법으로 초음파를 발생시켜 진행한다.
또한 본 발명에서는 도금시키고자 하는 금속물질이 반도체 웨이퍼에 전착된상태에서 후속공정시 절단된 각각의 칩으로 절단된 후, 칩 상태로 200∼500℃의 오븐에서 열처리됨으로써 전착된 금속의 전기전도성, 열전도성, 기계적 특성 및 접착력을 향상시킬 수 있다. 또한 도금시키고자 하는 금속물질이 전착된 칩을 PCB나 리드프레임과 연결한 상태에서 상기와 같이 오븐에서 열처리할 수도 있다.
이때 오븐에는 가스가 주입되는데 통상의 공기(air); 습기를 제거한 공기(dried air); 또는 75 내지 85%의 질소, 15 내지 25%의 산소 및 0 내지 10%의 불순물로 이루어진 가스가 주입될 수 있다. 또한, 오븐에 주입되는 반도체 웨이퍼의 산화를 방지하기 위하여 99 내지 100%의 질소 및 0 내지 1%의 산소를 포함하는 가스; 99 내지 100%의 아르곤 및 0 내지 1%의 산소를 포함하는 가스; 또는 99 내지 100%의 수소, 질소, 아르곤의 혼합가스 및 0 내지 1%의 산소를 포함하는 가스가 주입될 수 있다. 단, 여기서의 %는 기체 분압을 말한다.
이상에서 설명한 바와 같이 본 발명에서는 패드가 칩 또는 PCB나 리드프레임 상의 전면에 위치되도록 면적 어레이 패키징을 하기 위하여 반도체 칩의 패드 또는 PCB나 리드프레임의 패드 상에 무전해 도금법을 이용하여 전극범프을 형성시킴으로써 종래기술인 본딩 와이어의 한계를 넘어 반도체의 단자수가 급격히 증가하는 고집적 메모리 반도체 및 시스템 IC에 적용할 수 있다.

Claims (13)

  1. 면적 어레이 패키징 (area array packaging)을 위하여 반도체 칩의 패드 또는 인쇄회로기판이나 리드프레임의 패드 상에 무전해 도금법 (electroless plating)을 이용하여 전극범프 (electrode bump)를 형성하되,
    상기 무전해 도금법은 반도체 칩, 인쇄회로기판 또는 리드프레임에 초음파로 전처리하거나 아연(Zn)을 포함하는 산성의 아연산염(zincate) 및 팔라듐 이온을 포함하는 물질로 이루어진 군으로부터 선택되는 화합물로 전처리하고 상기 반도체 칩, 인쇄회로기판 또는 리드프레임을 회전시키며 도금용액을 분사하는 방법으로 실시하는 것을 특징으로 하는 반도체소자 제조방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 무전해 도금법에 사용되는 도금용액은 하이포아인산염(hypophophite; H2PO2 -)을 포함하는 물질이 함유된 니켈염 수용액, 보로하이드라이드(borohydride; BH4 -)를 포함하는 물질이 함유된 니켈염 수용액, 히드라진(N2H4)를 포함하는 물질이 함유된 니켈염 수용액 및 포름알데히드(HCHO)를 포함하는 물질이 함유된 구리염 수용액으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체소자 제조방법.
  5. 제 1 항에 있어서,
    상기 무전해 도금법에 사용되는 도금용액의 온도는 20 내지 90℃인 것을 특징으로 하는 반도체소자 제조방법.
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 전극범프가 형성된 칩은 200 내지 500℃의 오븐에서 열처리되는 것을특징으로 하는 반도체소자 제조방법
  9. 제 1 항에 있어서,
    상기 무전해 도금법은 반도체 웨이퍼가 중력방향에 대하여 수직이 되고, 분사구 내의 도금용액이 상단에서 하단으로 또는 하단에서 상단으로 분사되며, 웨이퍼가 회전축에 의해 회전하면서 웨이퍼 상에 분사된 도금용액이 웨이퍼 밖으로 제거되도록 하는 상태에서 수행되는 것을 특징으로 하는 반도체소자 제조방법.
  10. 제 1 항에 있어서,
    상기 무전해 도금법은 도금용액이 분사되는 분사구가 중력방향에 대하여 10 내지 80도의 각도로 경사지게 구성된 상태에서 수행되는 것을 특징으로 하는 반도체소자 제조방법.
  11. 삭제
  12. 삭제
  13. 제 8 항에 있어서,
    상기 열처리 공정에 사용되는 상기 오븐에는 통상의 공기(air); 습기를 제거한 공기(dried air); 75 내지 85분압%의 질소, 15 내지 25분압%의 산소 및 0 내지 10분압%의 불순물로 이루어진 가스; 99 내지 100분압%의 질소 및 0 내지 1분압%의 산소를 포함하는 가스; 99 내지 100분압%의 아르곤 및 0 내지 1분압%의 산소를 포함하는 가스; 및 99 내지 100분압%의 수소, 질소, 아르곤의 혼합가스 및 0 내지 1분압%의 산소를 포함하는 가스로 이루어진 군으로부터 선택되는 가스가 주입되는 것을 특징으로 하는 반도체소자 제조방법.
KR10-2002-0037751A 2002-06-29 2002-06-29 반도체소자 제조방법 KR100464537B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0037751A KR100464537B1 (ko) 2002-06-29 2002-06-29 반도체소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0037751A KR100464537B1 (ko) 2002-06-29 2002-06-29 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
KR20040002298A KR20040002298A (ko) 2004-01-07
KR100464537B1 true KR100464537B1 (ko) 2005-01-03

Family

ID=37314001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0037751A KR100464537B1 (ko) 2002-06-29 2002-06-29 반도체소자 제조방법

Country Status (1)

Country Link
KR (1) KR100464537B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135213A (ja) * 1996-10-25 1998-05-22 Matsushita Electric Ind Co Ltd 半導体装置の電極形成方法
KR20000036297A (ko) * 1999-11-06 2000-07-05 윤덕용 무전해 도금법을 이용한 고속구리배선 칩 접속용 범프(Ｂｕｍｐ) 및 UBM 형성방법
KR20010019775A (ko) * 1999-08-30 2001-03-15 윤덕용 무전해도금법을 이용한 전도성 폴리머 플립칩 접속용 범프 형성방법 및 용도
KR20030094692A (ko) * 2002-06-07 2003-12-18 삼성테크윈 주식회사 무전해 솔더범프 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135213A (ja) * 1996-10-25 1998-05-22 Matsushita Electric Ind Co Ltd 半導体装置の電極形成方法
KR20010019775A (ko) * 1999-08-30 2001-03-15 윤덕용 무전해도금법을 이용한 전도성 폴리머 플립칩 접속용 범프 형성방법 및 용도
KR20000036297A (ko) * 1999-11-06 2000-07-05 윤덕용 무전해 도금법을 이용한 고속구리배선 칩 접속용 범프(Ｂｕｍｐ) 및 UBM 형성방법
KR20030094692A (ko) * 2002-06-07 2003-12-18 삼성테크윈 주식회사 무전해 솔더범프 형성방법

Also Published As

Publication number Publication date
KR20040002298A (ko) 2004-01-07

Similar Documents

Publication Publication Date Title
CN102497723B (zh) 内置耐热性基板电路板
US3761309A (en) Ctor components into housings method of producing soft solderable contacts for installing semicondu
US6028011A (en) Method of forming electric pad of semiconductor device and method of forming solder bump
CN111276404B (zh) 制造使用可镀覆包封剂的封装体
US6562657B1 (en) Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
EP0373241A1 (en) Film carrier and method of manufacturing same
US6660626B1 (en) Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
SG175042A1 (en) Method for manufacturing substrate for semiconductor element, and semiconductor device
JP3345529B2 (ja) ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法
KR20020074228A (ko) 하측면에 컨택이 마련된 반도체 소자 및 그 제조 방법
CN112151469A (zh) 一种散热封装结构及其制备方法、以及电子器件
CN112151470A (zh) 一种芯片封装结构及其制备方法、以及电子器件
US7232747B2 (en) Method of wafer bumping for enabling a stitch wire bond in the absence of discrete bump formation
JPH06350234A (ja) 電気及び／又は電子部品を絶縁基板に取付けかつ接触接続する方法、及び無電流金属析出によるプリント配線基板の製造方法並びに電子部品を取付けかつ接触接続する方法
JPH06232136A (ja) 半導体素子の電極形成方法
JP2008205265A (ja) 電子部品搭載用基板
KR100464537B1 (ko) 반도체소자 제조방법
TWI224387B (en) Semiconductor package substrate with protective layer on pads formed thereon and method for fabricating the same
JP3596335B2 (ja) ワイヤボンディング端子を用いた半導体搭載用基板
JPH11140659A (ja) 半導体搭載用基板とその製造方法
JPH11140658A (ja) 半導体搭載用基板とその製造方法
US20120077054A1 (en) Electrolytic gold or gold palladium surface finish application in coreless substrate processing
JP3244102B2 (ja) Ｉｃパッケージ
JP3393026B2 (ja) 半導体パッケ−ジ用チップ支持基板
US6884708B2 (en) Method of partially plating substrate for electronic devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee