CN102497723B - 内置耐热性基板电路板 - Google Patents

内置耐热性基板电路板 Download PDF

Info

Publication number
CN102497723B
CN102497723B CN201110360635.9A CN201110360635A CN102497723B CN 102497723 B CN102497723 B CN 102497723B CN 201110360635 A CN201110360635 A CN 201110360635A CN 102497723 B CN102497723 B CN 102497723B
Authority
CN
China
Prior art keywords
heat resistant
resistant substrate
substrate
mentioned
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110360635.9A
Other languages
English (en)
Other versions
CN102497723A (zh
Inventor
苅谷隆
古谷俊树
河西猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN102497723A publication Critical patent/CN102497723A/zh
Application granted granted Critical
Publication of CN102497723B publication Critical patent/CN102497723B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种可实现细间距的多层印刷线路板。在多层印刷线路板(10)中内置耐热性基板(30)，并在该耐热性基板上交替层叠层间树脂绝缘层(50)和导体层(58)，形成由导通孔(60)将各导体层之间连接起来的积层布线层。通过使用由Si基板(20)构成的耐热性基板，在镜面处理后的Si基板表面形成导通孔(48)，从而与在具有凹凸的树脂基板上形成导通孔相比，可以形成较细的布线，可以实现细间距化。此外，通过在镜面处理后的表面上形成布线，可以减小布线偏差，减小阻抗偏差。

Description

内置耐热性基板电路板
本申请是申请日为“2007年4月20日”、申请号为“2007800071626(PCT/JP2007/058587)”、发明名称为“内置耐热性基板电路板”的发明申请的分案申请。
技术领域
本发明涉及一种内置有耐热性基板的内置耐热性基板电路板，特别是涉及适于用于安装IC芯片的封装基板的内置耐热性基板电路板。
背景技术
在日本特开2002-344142号公报中公开有如下这样的多层印刷线路板，作为用于安装IC芯片的多层印刷线路板，在具有通孔导体的树脂性芯基板上交替层叠层间树脂绝缘层和导体层，并用导通孔导体将导体层之间连接。
在日本特开2001-102479号公报中公开有将IC芯片和封装基板电连接的中继基板(interposer)。图2中的中继基板主体20是硅，在贯通硅的导通孔导体27上连接有IC芯片的电极，在与IC相反一侧的硅基板上形成有布线层。
专利文献1：日本特开2002-344142号公报
专利文献2：日本特开2001-102479号公报
随着IC芯片的微细化、高集成化，形成于封装基板最上层的焊盘数量增多，由于焊盘数量增多推进了焊盘的细间距(Fine-pitch)化。随着该焊盘的细间距化，封装基板的布线间距也快速细线化。但是，在现在的树脂制封装基板的布线形成技术中，难以跟上IC芯片的细间距化。
另一方面，若在上述封装基板与IC芯片之间夹设中继基板，则会增加通过焊锡回流焊(Solder Reflow)连接的焊盘的数量。与通过电镀等使电荷移动而进行的连接相比，由焊锡回流焊进行的连接可靠性低，随着焊盘数量的增多，出现可靠性降低这样的问题。
发明内容
本发明的目的之一在于提供一种可实现细间距化的内置耐热性基板电路板。另一目的在于通过将电子部件(例如IC芯片)的布线层组装到耐热性基板上来提高电子部件的成品率、降低电子部件的制造成本。再一目的在于减小内置耐热性基板电路板整体的热膨胀系数。而且，尤其是要提高内置耐热性基板电路板的可靠性。而且，提供被内置的耐热性基板与用于内置耐热性基板的内置用电路板之间的电连接可靠性，防止二者之间的剥离，防止在内置用电路板的绝缘层、导体层上发生裂纹。
本发明人为实现上述目的而进行了深入研究，想到了形成如下这样的内置耐热性基板电路板，该电路板由耐热性基板和用于内置该耐热性基板的内置用电路板构成，其中，耐热性基板由芯基板、通孔导体和积层布线层构成，该导通孔导体将该芯基板的表面和背面导通，该积层布线层形成于该芯基板上，交替层叠层间树脂绝缘层和导体层而成，并由导通孔导体连接各导体层之间，所述通孔导体的间距是30～200μm。
通过使用由Si(硅)基板那样的半导体用基板构成的芯基板，可以在平坦性优良的Si基板表面形成积层布线层，因此，与在具有凹凸的树脂基板上形成积层布线层相比，可以形成较细布线和厚度精度优良的导体电路，可以实现电路板的细间距化。而且，通过在镜面处理过的表面形成积层布线层，可以减小布线偏差，减小阻抗偏差。而且，通过在芯基板上形成积层布线层，可以实现高密度化、小型化，通过减少层数可以实现薄板化。此外，通过在芯基板表面或积层布线层上，或者是在积层布线层内形成L(电感器)、C(电容器)、R(电阻)、VRM(DC-DC转换器)等被动元件，可以实现强化电源、除去噪声。另外，通过将IC侧再布线层的一部分形成于耐热性基板一侧，也可以改善IC成品率和制造成本。
另外，通过在电路板中内置耐热性基板，可以通过电镀等与耐热性基板的连接用焊盘取得连接，可以提高可靠性。而且，与日本特开2001-102479号那样的中继基板不同，因此，减少了由焊锡凸块进行连接的连接点数，基板接受的回流焊次数减少。
由于在热膨胀系数较小的芯基板上形成再布线层，因此，与不形成再布线层时相比，耐热性基板相对于内置耐热性基板电路板的占有率变大。其结果，与没有形成再布线层相比，可减小内置耐热性基板电路板的热膨胀系数(内置耐热性基板电路板的热膨胀系数成为树脂基板与电子部件之间的热膨胀系数)。若热膨胀系数变小，则电子部件与内置耐热性基板电路板之间、内置耐热性基板电路板与同内置耐热性基板电路板连接的母板之间的剪切应力变小，因此，将电子部件与内置耐热性基板电路板之间、内置耐热性基板电路板与母板之间连接的连接构件(例如焊锡)不易发生破坏。而且，由于在芯基板上形成再布线层，因此，形成于芯基板上的通孔导体之间的间距变大。其结果，在热膨胀系数低的芯基板上不易发生裂纹。由于芯基板与形成于芯基板上的通孔导体的热膨胀系数不同，因此，在通孔导体周边，芯基板由于通孔导体而发生变形。通孔导体间隔越小，则通孔导体之间的芯基板的变形量越大。此外，通过设置再布线层，可以在整个芯基板范围形成通孔导体。因此，可以在芯基板内使热膨胀系数、杨氏模量大致均匀，因此，芯基板的翘起减小，可以防止芯基板上发生裂纹和耐热性基板与内置用电路板之间发生剥离。为了在整个芯基板大致均匀地配设通孔导体，优选是只在芯基板表面上形成积层层(表面再布线层)。
此外，不必使用日本特开2002-34414号中的由玻璃环氧树脂构成的芯基板(厚度为0.8mm左右)，而是在硅等芯基板(厚度为0.3mm左右)上设置积层布线层，就可以减薄电路板的厚度(与日本特开2002-34414号中的多层印刷线路板的厚度为1mm左右相比，本申请中可以使其厚度为0.2～0.5mm左右)，可以降低电感、提高电特性。另外，通过在具有层间树脂绝缘层的内置用电路板中内置由低热膨胀率的基板构成的芯基板，可以使内置耐热性基板电路板的热膨胀系数接近IC芯片的热膨胀系数，可以防止由于热收缩之差而引起的IC芯片与耐热性基板及内置耐热性基板电路板之间的接合构件(例如焊锡)发生断线。
构成耐热性基板的芯基板的材料优选是Si，但没有特别限定。例如可举出pyrex玻璃(pyrex是注册商标)、氧化锆、氮化铝、氮化硅、碳化硅、氧化铝、富铝红柱石、堇青石、滑石、镁橄榄石等陶瓷基板。
其中，Si基板最便宜且最容易获得，因此从成本方面考虑，优选是Si基板。
IC等电子部件与电路板(封装基板)之间的接合部所使用的焊锡材料无特别限定，例如可举出Sn/Pb、Sn/Ag、Sn、Sn/Cu、Sn/Sb、Sn/In/Ag、Sn/Bi、Sn/In、铜膏、银膏、导电性树脂等。
芯基板的贯通孔(通孔)可以用导电性物质填充，也可以采用在贯通孔内壁形成电镀导体(通孔导体)、在其未填充部填充了绝缘剂或导电性物质的构造。填充于贯通孔的导电性物质无特别限定，与导电性膏相比，优选是填充例如铜、金、银、镍等单一金属或由两种以上金属构成的金属。这是由于，与导电性膏相比，填充金属电阻较低，因此，向IC供电会顺利，发热量降低等。其他理由在于，由于用金属完全填充贯通孔内，因此，可利用金属的塑性变形来吸收应力。在通孔导体的未填充部填充树脂时，优选是填充低弹性的树脂。其理由是可以吸收应力。
附图说明
图1是本发明实施例1的内置耐热性基板电路板的剖视图。
图2是实施例1的耐热性基板的制造工序图。
图3是实施例1的耐热性基板的制造工序图。
图4是实施例1的耐热性基板的制造工序图。
图5是实施例1的内置耐热性基板电路板的制造工序图。
图6是实施例1的内置耐热性基板电路板的制造工序图。
图7是实施例1的内置耐热性基板电路板的制造工序图。
图8是本发明实施例2的内置耐热性基板电路板的剖视图。
图9是本发明实施例3的内置耐热性基板电路板的剖视图。
图10是本发明实施例4的内置耐热性基板电路板的剖视图。
图11是本发明实施例5的内置耐热性基板电路板的剖视图。
图12是本发明实施例6的内置耐热性基板电路板的剖视图。
图13是本发明实施例7的内置耐热性基板电路板的剖视图。
图14是本发明实施例8的内置耐热性基板电路板的剖视图。
图15是本发明实施例9的内置耐热性基板电路板的剖视图。
图16是本发明实施10的内置耐热性基板电路板的剖视图。
图17是本发明实施例11的内置耐热性基板电路板的剖视图。
附图标记的说明
10：内置耐热性基板电路板；20：基材；30：耐热性基板；36：通孔；38：焊盘；40：绝缘层；48：导通孔；50：层间绝缘层；60：导通孔；78U：焊锡凸块；78D：焊锡凸块；150：层间绝缘层；160：导通孔。
具体实施方式
实施例1
1.树脂制封装基板
图1表示构成树脂制封装基板的实施例1的内置耐热性基板电路板的结构。该内置耐热性基板电路板10内置有耐热性基板30。耐热性基板30具有基材(芯基板)20。基材20上设有通孔导体36，在通孔导体36的两端形成有通孔焊盘38。在芯基板20的两面形成有导体电路39。在基材20的两面配置有由导通孔导体48、导体电路49及绝缘层40构成的再布线层和由导通孔导体148、导体电路149及绝缘层140构成的再布线层(积层布线层)。在内置耐热性基板电路板10的表面和背面形成有阻焊层70，阻焊层70形成有使导通孔导体148和导体电路149的一部分露出的开口70a。导通孔导体148和导体电路149的露出部相当于安装用焊盘148P。在安装用焊盘148P上设有焊锡凸块78U。通过该焊锡凸块78U连接IC芯片90的电极92，从而来安装IC芯片90。
另一方面，在耐热性基板30的与IC芯片相反一侧的面(下表面)设有形成有导通孔导体60和导体电路58的层间树脂绝缘层50、以及形成有导通孔导体160和导体电路158的层间树脂绝缘层150。在该层间树脂绝缘层150的上层形成有阻焊层70，通过该阻焊层70的开口部70a而在导通孔导体160上形成焊锡凸块78D。
在此，安装用焊盘148P形成在导通孔导体148的正上方、自导通孔导体148延伸的导体电路149(除了导通孔导体148正上方以外的区域)上。安装用焊盘148P配置成格子状或交错状，将安装用焊盘148P之间的间距可以采用30～150μm的间距，考虑到安装用焊盘148P之间的绝缘性、耐热性基板30的可靠性和要将电子部件的布线层组装到印刷线路板上，安装用焊盘148P之间的间距优选为50～100μm。安装部的安装用焊盘148P其间距因积层层而扩大，通过芯基板20上的导体电路(包括将通孔导体36封住的导体电路，参照图1中心的通孔导体36之上的导体电路38)与通孔导体36导通。在此，可以使通孔导体36之间的间距大于安装用焊盘148P的间距，为30～200μm，考虑到芯基板20的绝缘可靠性、耐热循环性和抗裂纹性，通孔导体36之间的间距优选为75～150μm。在芯基板20的背面上也形成有积层层(背面再布线层)，在其背面最外面形成有用于与内置用电路板电连接的连接用焊盘148D，该内置用电路板用于内置耐热性基板30。连接用焊盘148D的间距可以大于通孔导体36的间距，为50～250μm。连接用焊盘148D形成在导通孔导体148的正上方、自导通孔导体148延伸的导体电路149上。在连接用焊盘148D上形成有内置用电路板的导通孔导体60。
另外，在图1中，也可以是不形成表面再布线层，而将基材20表面上的通孔焊盘38、导体电路39作为安装用焊盘148P。此时，可以将所有安装用焊盘148P作为通孔导体36正上方的通孔焊盘38，也可以将位于外周的安装用焊盘148P作为与通孔导体36连接的导体电路39的一部分(参照图1两端的与通孔导体36连接的导体电路39)，将位于中心部的安装用焊盘148P作为通孔导体36正上方的通孔焊盘38的一部分。
此外，在图1中，也可以是不形成背面再布线层，而将基材20背面上的导体电路39、通孔焊盘38作为连接用焊盘148D。此时，可以将所有连接用焊盘148D作为通孔导体36正上方的通孔焊盘38，也可以将芯基板20外周的连接用焊盘148D作为与通孔导体36相连接的导体电路39的一部分(参照图1两端的与通孔导体36连接的导体电路39)，将中心部的连接用焊盘148D作为通孔导体36正上方的通孔焊盘38的一部分。从可以扩大形成在芯基板20上的通孔导体36的间距方面、提高耐热性基板30的绝缘性、抗裂纹性和耐热循环性等方面考虑，耐热性基板30优选是由基材20和表面再布线层(表面积层层)构成。
2.制作耐热性基板
参照图2～图4，说明实施例1的耐热性基板的制造工序。
(1)准备由硅构成的厚0.5mm的基材(芯基板)20(图2(A))。对基材20进行研磨，将厚度调整为0.3mm(图2(B))。
(2)进行UV激光照射，穿设贯通基材20的通孔导体形成用开口22(图2(C))。在此，虽然使用了UV激光器，但也可以取而代之，采用喷砂法、RIE而形成开口。
(3)在1000℃进行热氧化处理，形成绝缘覆膜24(图2(D))。也可以取代热氧化处理，而进行CVD。
(4)通过溅镀形成Ni/Cu薄膜26(图2(E))。也可以取代溅镀而使用无电解电镀。
(5)以薄膜26为电镀引线，按以下的电镀液和电镀条件实施电解镀铜处理，在开口22内形成电解镀铜层28作为通孔导体36，并在基材20的表面也形成电解镀铜层28(图3(A))。
(电解电镀液)
硫酸              2.24mol/l
硫酸铜            0.26mol/l
添加剂            19.5ml/l(アトテツクジヤパン(Atotech Japan)社制，カパラシドGL)
(电解电镀条件)
电流密度          6.5A/dm2
时间              30分钟
温度              22±2℃
(6)对形成于基材20表面的电解镀铜层28施加CMP研磨(图3(B))。
(7)对电解镀铜层28形成图案，形成通孔焊盘38和导体电路39(图3(C))。
(8)在基材20的两面设置绝缘层(例如聚酰亚胺或味之素社制的ABF)40，通过激光穿设出开口40a(图3(D))。
(9)通过溅镀在绝缘层40表面形成Ni/Cu薄膜44，在薄膜上设置规定图案的阻镀层42(图3(E))。也可以取代溅镀而采用无电解电镀。
(10)通过形成电解镀铜层44而形成导通孔导体48和导体电路49(图4(A))。其后，剥离阻镀层42，通过光刻除去阻镀层下的薄膜44(图4(B))。
然后，形成绝缘140(图4(C))，设置导通孔导体148和导体电路149，从而形成耐热性基板30(图4(D))。
以下，参照图5～图7，说明内置耐热性基板电路板的制造工序。
(1)准备用于安装耐热性基板的支承板31(图5(A))，在支承板31上安装上述耐热性基板30(图5(B))。
(2)在支承板31下表面粘贴1张或多张层间树脂绝缘层用树脂膜(味之素社制，商品名：ABF-45SH)，并在以压力0.45MPa、温度80℃、压接时间10秒的条件进行临时压接，然后，再使用真空层压装置通过以下方法进行粘贴，从而形成了内置有耐热性基板30的层间树脂绝缘层50(图5(C))。即，以真空度67Pa、压力0.47MPa、温度85℃、压接时间60秒的条件将层间树脂绝缘层用树脂膜正式压接到基板上，之后在170℃的条件下使其热固化40分钟。
(3)接着，用波长为10.4μm的CO2气体激光在光束直径为4.0mm、平顶(top-hat)模式、脉冲宽度为3～30μ秒、掩模的贯通孔直径为1.0～5.0mm、1～3次射击的条件下，在层间树脂绝缘层50上穿设出导通孔用开口50a(图5(D))。其后，将形成了导通孔用开口50的基板浸渍在含有60g/l的高锰酸的80℃溶液中10分钟，除去存在于层间树脂绝缘层表面的粒子，从而对包括导通孔用开口50a的内壁在内的层间树脂绝缘层50的表面进行粗糙化(省略图示)。自开口50a露出的部分成为连接焊盘148D。
(5)接着，将完成了上述处理的基板浸渍在中和溶液(シプレイ(Shipley Company)社制)中之后，对其进行水洗。然后，通过在进行了表面粗糙化处理(粗糙化深度3μm)的该基板表面上施加钯催化剂，使催化核附着在层间树脂绝缘层的表面及填充导通孔用开口的内壁面。即，通过将上述基板浸渍在含有氯化钯(PdCl2)和氯化亚锡(SnCl2)的催化剂溶液中，而使钯金属析出来施加催化剂。
(5)接着，将施加了催化剂的基板浸渍在上村工业社制的无电解镀铜水溶液(スルカツプPEA(Thru-cup PEA))中，在整个粗糙面上形成了厚度为0.3～3.0μm的无电解镀铜膜，从而得到了在包括导通孔用开口50a的内壁在内的层间树脂绝缘层50的表面上形成了无电解镀铜膜52的基板(图6(A))。
(无电解电镀条件)
34度的液温下进行45分钟
(6)在形成有无电解镀铜膜52的基板上粘贴市场上销售的感光性干膜，并载置掩模，以110mJ/cm2进行曝光、以0.8％碳酸钠水溶液进行显影处理，由此设置厚度为25μm的阻镀层53(图6(B))。
(7)接着，在用50℃的水将基板30清洗干净，对其进行脱脂，并用25℃的水对其进行水洗之后，再用硫酸对其进行清洗，然后在以下条件下实施电解电镀，从而形成了电解镀膜54(图6(C))。
(电解电镀液)
(电解电镀条件)
电流密度            1A/dm2
时间                70分钟
温度                22±2℃
(8)然后，在用5％KOH剥离并除去了阻镀层53之后，用硫酸与过氧化氢的混合液对该阻镀层下面的无电解电镀膜进行蚀刻处理而将其溶解除去，形成了独立的导体电路58和导通孔导体60(图6(D))。接着，在导体电路58和导通孔导体60的表面形成了粗糙面(省略图示)。
(9)通过重复进行上述(2)～(8)的工序，进而形成了具有上层导通孔导体160的层间绝缘层150(图7(A))，通过除去支承板31而得到了多层线路板(图7(B))。
(10)接着，在多层电路板的两面涂敷20μm厚的市场上销售的阻焊剂组成物70，并在以70℃下进行20分钟、70℃下进行30分钟的条件进行干燥处理，然后使描绘出阻焊剂开口部的图案的、厚度为5mm的光掩模紧贴在阻焊层70上，并用1000mJ/cm2的紫外线进行曝光，用DMTG溶液进行显影处理，从而形成了直径为20μm的开口70a(图7(C))。
然后，进一步在80℃下进行1小时、100℃下进行1小时、120℃下进行1小时、150℃下进行3小时的条件下分别进行加热处理，使阻焊层固化，从而形成了具有开口70a的、厚度为15～25μm的阻焊剂图案层70。自开口70a露出的导通孔导体148和导体电路149的一部分成为安装用焊盘148P。
(11)接着，将形成了阻焊层70的基板在含有氯化镍(2.3×10-1mol/l)、次磷酸钠(2.8×10-1mol/l)、柠檬酸钠(1.6×10-1mol/l)的pH＝4.5的无电解镀镍溶液中浸渍20分钟，在开口部70a的安装用焊盘148P上形成了厚度为5μm的镀镍层(省略图示)。然后，在80℃的条件下将该基板在含有氰化金钾(7.6×10-3mol/l)、氯化铵(1.9×10-1mol/l)、柠檬酸钠(1.2×10-1mol/l)、次磷酸钠(1.7×10-1mol/l)的无电解镀金溶液中浸渍7.5分钟，在镀镍层上形成了厚度为0.03μm的镀金层(省略图示)。除了镍-金层之外，也可以形成单层的锡、贵金属层(金、银、钯、铂等)。
(12)然后，在基板的载置IC芯片的一面的阻焊层70的开口70a中印刷了含有锡-铅的焊锡膏，并在另一面的阻焊层70的开口70a中印刷了含有锡-锑的焊锡膏，之后在200～240℃的条件下进行回流焊而形成了焊锡凸块(焊锡体)，从而得到具有焊锡凸块78U、78D的内置耐热性基板电路板(图7(D))。
3.制作半导体装置
对向图7(D)所示的内置耐热性基板电路板(封装基板)10安装IC芯片进行说明。
首先，将IC芯片90与内置耐热性基板电路板10对位，将其安装于该电路板10上。然后，进行回流焊来安装(参照图1)。然后，将密封剂(底层填料：省略图示)填充到内置耐热性基板电路板10与IC芯片90之间，在80度下固化15分钟，接着，在150度固化2小时。下
实施例2
图8表示实施例2的内置耐热性基板电路板的结构。该内置耐热性基板电路板10内置有耐热性基板30。耐热性基板30具有基材20，基材20设有通孔导体36，在通孔导体36的两端形成有通孔焊盘38。在耐热性基板30的IC芯片一侧的面(上表面)配置有由导通孔导体48和绝缘层40构成的积层布线层。在背面没有再布线层。在导通孔导体48的阻焊层70的开口70a中设有焊锡凸块78U。通过该焊锡凸块78U连接IC芯片90A、IC芯片90B的电极92，从而来安装IC芯片(MPU)90A、IC芯片(存储器)90B。
内置耐热性基板电路板10的厚度是0.1～1.0mm。芯基板20的厚度是0.05～0.5mm。
基材(芯基板)20的热膨胀系数是3.0～10ppm，通过夹设基材20，可以减小内置耐热性基板电路板10的热膨胀系数。减小由于IC芯片90A、90B与树脂制内置耐热性基板电路板10之间的热膨胀系数之差而引起的应力。其结果，减小了施加于IC芯片与树脂制封装层之间的焊锡凸块的应力。此外，不会将应力传递到IC芯片的布线层的树脂。因此，IC芯片的布线层树脂不会发生龟裂、断线。
实施例3
参照图9说明实施例3的内置耐热性基板电路板的结构。
在参照图1的上述实施例1中，在芯基板的两面设置了再布线层。而在实施例3中，在芯基板上不设置再布线层。在实施例3的结构中，也可以利用芯基板20减薄内置耐热性基板电路板，并使所安装的IC芯片(Chip set)90A、IC芯片(GPLI)90B与内置耐热性基板电路板10的热膨胀系数接近，来防止由于热收缩引起的断线。
实施例4
参照图10说明实施例4的内置耐热性基板电路板的结构。
在参照图1的上述实施例1中，在芯基板20的两面设置了再布线层。而在实施例4中，在芯基板20的与IC芯片(存储器)90A、IC芯片(逻辑电路)90B相反一侧的表面(下表面)设置积层布线层。实施例4的结构也能得到与实施例1大致相同的效果。
实施例5
参照图11说明实施例5的内置耐热性基板电路板的结构。
在参照图1的上述实施例1中，在芯基板20的两面设置了再布线层。而在实施例5中，在芯基板20的IC芯片一侧表面(上表面)和与IC芯片相反一侧的表面(下表面)这两表面设置积层布线层。实施例5的结构虽然没有在耐热性基板上再布线，但也可以减小内置耐热性基板电路板的热膨胀率。
实施例6
参照图12说明实施例6的内置耐热性基板电路板的结构。
在参照图1的上述实施例1中，耐热性基板30收容在内置耐热性基板电路板10的层间绝缘层50内。而在实施例6中，将耐热性基板30配置于表面，使内置耐热性基板电路板的表面的层间树脂绝缘层50与耐热性基板30的IC芯片一侧表面无台阶而大致平坦。此外，在上表面不设置阻焊层。
实施例7
参照图13说明实施例7的内置耐热性基板电路板的结构。
在参照图1的上述实施例1中，耐热性基板30收容在内置耐热性基板电路板10的层间绝缘层50内。而在实施例7中，使耐热性基板30表面从内置耐热性基板电路板的表面的层间树脂绝缘层50突出。此外，在上表面不设置阻焊层。
实施例8
参照图14说明实施例8的内置耐热性基板电路板的结构。
在参照图1的上述实施例1中，在耐热性基板30下表面侧设置了内置耐热性基板电路板的积层层50、150。而在实施例8中，在耐热性基板30的IC芯片侧的面上也形成了内置耐热性基板电路板的积层层150。
实施例9
参照图15说明实施例9的内置耐热性基板电路板的结构。
在参照图1的上述实施例1中，在耐热性基板30的基材20的表面形成了通孔焊盘38和导体电路39。而在实施例9中，仅在耐热性基板30的基材20的IC芯片侧的面上设置通孔焊盘38和导体电路39。
实施例10
参照图16说明实施例10的内置耐热性基板电路板的结构。
在参照图1的上述实施例1中，在芯基板20的两面形成了通孔焊盘38和导体电路39。而在实施例10中，仅在耐热性基板30的基材20的与IC芯片相反一侧的面上设置了通孔焊盘38和导体电路39。
实施例11
参照图17说明实施例11的内置耐热性基板电路板的结构。
在参照图1的上述实施例1中，在芯基板20的两面形成了通孔焊盘38和导体电路39。而在实施例11中，在基材20上不设置导体电路。
在实施例2～4、6～11中，安装用焊盘148P的间距与通孔导体36的间距、连接用焊盘148D的间距相同，但不限定于此形态。如参照图1所述的实施例1那样，优选是安装用焊盘148P的间距、通孔导体36的间距、连接用焊盘148D的间距依次扩大。此外，在实施例2～实施例11中，安装了多个电子部件，但也可以在电路板一侧安装MPU、另一侧安装存储器，在芯基板20上的表面两布线层(表面积层层)设置用于二者获取信号的布线。作为其他电子部件有芯片组、逻辑电路、图形等。

Claims (6)

1.一种内置耐热性基板电路板，该电路板由耐热性基板和用于内置该耐热性基板的内置用电路板构成，其特征在于，
上述耐热性基板由芯基板、通孔导体和积层布线层构成，该通孔导体将该芯基板的表面和背面导通，该积层布线层形成于芯基板上，交替层叠层间树脂绝缘层和导体层而成，并用导通孔导体连接各导体层之间，所述通孔导体的间距是30～200μm，
其中，上述耐热性基板在形成于芯基板背面的积层布线层的表面还具有用于与内置用电路板电连接的连接用焊盘，该连接用焊盘通过电镀与内置用电路板相连接。
2.根据权利要求1所述的内置耐热性基板电路板，其特征在于，上述耐热性基板在形成于芯基板表面的积层布线层的表面还具有用于与电子部件的电极相连接的安装用焊盘，上述安装用焊盘的间距小于上述芯基板的通孔导体的间距。
3.根据权利要求1所述的内置耐热性基板电路板，其特征在于，上述连接用焊盘的间距大于上述芯基板的通孔导体的间距。
4.根据权利要求1所述的内置耐热性基板电路板，其特征在于，上述积层布线层由形成于芯基板表面上的表面积层布线层和形成于芯基板背面上的背面积层布线层构成，
上述耐热性基板还具有安装用焊盘和连接用焊盘，该安装用焊盘形成于上述表面积层布线层表面，与电子部件的电极相连接；该连接用焊盘形成于上述背面积层布线层表面，将电子部件的电极和内置用电路板电连接，
上述安装用焊盘间距、上述通孔导体间距和上述连接用焊盘间距按该安装用焊盘间距、该通孔导体间距和该连接用焊盘间距的顺序依次变大。
5.根据权利要求2所述的内置耐热性基板电路板，其特征在于，在形成于芯基板表面的积层布线层上设置了阻焊层。
6.根据权利要求1～5中任一项所述的内置耐热性基板电路板，其特征在于，上述耐热性基板和上述内置用电路板的表面为同一平面。
CN201110360635.9A 2006-05-02 2007-04-20 内置耐热性基板电路板 Active CN102497723B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/415,117 2006-05-02
US11/415,117 US7462784B2 (en) 2006-05-02 2006-05-02 Heat resistant substrate incorporated circuit wiring board

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2007800071626A Division CN101395978B (zh) 2006-05-02 2007-04-20 内置耐热性基板电路板

Publications (2)

Publication Number Publication Date
CN102497723A CN102497723A (zh) 2012-06-13
CN102497723B true CN102497723B (zh) 2014-11-05

Family

ID=38660202

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007800071626A Active CN101395978B (zh) 2006-05-02 2007-04-20 内置耐热性基板电路板
CN201110360635.9A Active CN102497723B (zh) 2006-05-02 2007-04-20 内置耐热性基板电路板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2007800071626A Active CN101395978B (zh) 2006-05-02 2007-04-20 内置耐热性基板电路板

Country Status (7)

Country Link
US (5) US7462784B2 (zh)
EP (1) EP2015623B1 (zh)
JP (1) JPWO2007129545A1 (zh)
KR (1) KR101026655B1 (zh)
CN (2) CN101395978B (zh)
TW (2) TW200810630A (zh)
WO (1) WO2007129545A1 (zh)

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005107350A1 (ja) * 2004-04-28 2005-11-10 Ibiden Co., Ltd. 多層プリント配線板
JP4824397B2 (ja) * 2005-12-27 2011-11-30 イビデン株式会社 多層プリント配線板
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
AT9551U1 (de) * 2006-05-16 2007-11-15 Austria Tech & System Tech Verfahren zum festlegen eines elektronischen bauteils auf einer leiterplatte sowie system bestehend aus einer leiterplatte und wenigstens einem elektronischen bauteil
JP5068060B2 (ja) * 2006-10-30 2012-11-07 新光電気工業株式会社 半導体パッケージおよびその製造方法
US8455766B2 (en) * 2007-08-08 2013-06-04 Ibiden Co., Ltd. Substrate with low-elasticity layer and low-thermal-expansion layer
JP5085266B2 (ja) * 2007-10-12 2012-11-28 富士通株式会社 配線基板およびその製造方法
JP5306634B2 (ja) * 2007-11-22 2013-10-02 新光電気工業株式会社 配線基板及び半導体装置及び配線基板の製造方法
JP5079475B2 (ja) * 2007-12-05 2012-11-21 新光電気工業株式会社 電子部品実装用パッケージ
WO2009081518A1 (ja) * 2007-12-26 2009-07-02 Panasonic Corporation 半導体装置および多層配線基板
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP5284155B2 (ja) * 2008-03-24 2013-09-11 日本特殊陶業株式会社 部品内蔵配線基板
US8178976B2 (en) * 2008-05-12 2012-05-15 Texas Instruments Incorporated IC device having low resistance TSV comprising ground connection
CN102106198B (zh) * 2008-07-23 2013-05-01 日本电气株式会社 半导体装置及其制造方法
JP5350745B2 (ja) * 2008-10-21 2013-11-27 新光電気工業株式会社 配線基板
US8186053B2 (en) * 2008-11-14 2012-05-29 Fujitsu Limited Circuit board and method of manufacturing the same
TWI384603B (zh) 2009-02-17 2013-02-01 Advanced Semiconductor Eng 基板結構及應用其之封裝結構
JP5577760B2 (ja) * 2009-03-09 2014-08-27 新光電気工業株式会社 パッケージ基板および半導体装置の製造方法
US8395054B2 (en) * 2009-03-12 2013-03-12 Ibiden Co., Ltd. Substrate for mounting semiconductor element and method for manufacturing substrate for mounting semiconductor element
US8829355B2 (en) * 2009-03-27 2014-09-09 Ibiden Co., Ltd. Multilayer printed wiring board
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method
JP5249132B2 (ja) * 2009-06-03 2013-07-31 新光電気工業株式会社 配線基板
JP5532744B2 (ja) * 2009-08-20 2014-06-25 富士通株式会社 マルチチップモジュール及びマルチチップモジュールの製造方法
US8466562B2 (en) * 2009-09-24 2013-06-18 Headway Technologies, Inc. Layered chip package
JP5290215B2 (ja) * 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
JP5115578B2 (ja) * 2010-03-26 2013-01-09 Ｔｄｋ株式会社 多層配線板及び多層配線板の製造方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
JP5565949B2 (ja) * 2010-07-30 2014-08-06 京セラＳｌｃテクノロジー株式会社 配線基板
TWI460834B (zh) * 2010-08-26 2014-11-11 Unimicron Technology Corp 嵌埋穿孔晶片之封裝結構及其製法
TWI418269B (zh) * 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
KR101767108B1 (ko) 2010-12-15 2017-08-11 삼성전자주식회사 하이브리드 기판을 구비하는 반도체 패키지 및 그 제조방법
TWI459520B (zh) * 2011-01-31 2014-11-01 Xintec Inc 轉接板及其形成方法
US20120217049A1 (en) * 2011-02-28 2012-08-30 Ibiden Co., Ltd. Wiring board with built-in imaging device
TWI455268B (zh) * 2011-03-22 2014-10-01 Nan Ya Printed Circuit Board 封裝載板及其製造方法
JP2012204831A (ja) * 2011-03-23 2012-10-22 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
TWI421995B (zh) * 2011-04-27 2014-01-01 Unimicron Technology Corp 半導體封裝結構及其製法
US8829684B2 (en) 2011-05-19 2014-09-09 Microsemi Semiconductor Limited Integrated circuit package
GB201108425D0 (en) * 2011-05-19 2011-07-06 Zarlink Semiconductor Inc Integrated circuit package
US9128123B2 (en) 2011-06-03 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer test structures and methods
TWI492680B (zh) * 2011-08-05 2015-07-11 Unimicron Technology Corp 嵌埋有中介層之封裝基板及其製法
US20130068516A1 (en) * 2011-09-19 2013-03-21 Tessera Research Llc High io substrates and interposers without vias
TWI476888B (zh) 2011-10-31 2015-03-11 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US11127664B2 (en) 2011-10-31 2021-09-21 Unimicron Technology Corp. Circuit board and manufacturing method thereof
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
JP2013214578A (ja) 2012-03-30 2013-10-17 Ibiden Co Ltd 配線板及びその製造方法
JP5931547B2 (ja) 2012-03-30 2016-06-08 イビデン株式会社 配線板及びその製造方法
US9236322B2 (en) * 2012-04-11 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for heat spreader on silicon
JP2013243227A (ja) 2012-05-18 2013-12-05 Ibiden Co Ltd 配線板及びその製造方法
FR2991108A1 (fr) * 2012-05-24 2013-11-29 St Microelectronics Sa Ligne coplanaire blindee
US8901435B2 (en) 2012-08-14 2014-12-02 Bridge Semiconductor Corporation Hybrid wiring board with built-in stopper, interposer and build-up circuitry
TWM455979U (zh) * 2012-09-21 2013-06-21 Chunghwa Prec Test Tech Co Ltd 微小間距測試載板結構
TWI483365B (zh) * 2012-09-26 2015-05-01 Ind Tech Res Inst 封裝基板及其製法
TWI543307B (zh) 2012-09-27 2016-07-21 欣興電子股份有限公司 封裝載板與晶片封裝結構
TWI499023B (zh) * 2012-10-11 2015-09-01 Ind Tech Res Inst 封裝基板及其製法
CN103779284A (zh) * 2012-10-22 2014-05-07 欣兴电子股份有限公司 封装载板与芯片封装结构
TWI544599B (zh) * 2012-10-30 2016-08-01 矽品精密工業股份有限公司 封裝結構之製法
US10032696B2 (en) 2012-12-21 2018-07-24 Nvidia Corporation Chip package using interposer substrate with through-silicon vias
US9312219B2 (en) * 2012-12-28 2016-04-12 Dyi-chung Hu Interposer and packaging substrate having the interposer
JP2014216377A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 電子部品とその製造方法及び多層プリント配線板の製造方法
TWI503934B (zh) * 2013-05-09 2015-10-11 Advanced Semiconductor Eng 半導體元件及其製造方法及半導體封裝結構
US8836098B1 (en) * 2013-05-15 2014-09-16 Freescale Semiconductor, Inc. Surface mount semiconductor device with solder ball reinforcement frame
JP5959562B2 (ja) * 2013-05-30 2016-08-02 京セラ株式会社 配線基板
JP2014236187A (ja) 2013-06-05 2014-12-15 イビデン株式会社 配線板及びその製造方法
JP2014236188A (ja) 2013-06-05 2014-12-15 イビデン株式会社 配線板及びその製造方法
TWI512923B (zh) * 2013-06-18 2015-12-11 矽品精密工業股份有限公司 中介板及其製法
JP6161437B2 (ja) * 2013-07-03 2017-07-12 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
KR102192356B1 (ko) * 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
AT515069B1 (de) * 2013-11-07 2019-10-15 At & S Austria Tech & Systemtechnik Ag Leiterplattenstruktur
KR102155740B1 (ko) * 2014-02-21 2020-09-14 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US9799622B2 (en) * 2014-06-18 2017-10-24 Dyi-chung Hu High density film for IC package
JP2016021496A (ja) * 2014-07-15 2016-02-04 イビデン株式会社 配線基板及びその製造方法
US9699921B2 (en) 2014-08-01 2017-07-04 Fujikura Ltd. Multi-layer wiring board
JP2016035987A (ja) 2014-08-04 2016-03-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
CN105590914B (zh) * 2014-10-24 2018-04-06 碁鼎科技秦皇岛有限公司 电子元件封装结构及制作方法
US10306777B2 (en) * 2014-12-15 2019-05-28 Bridge Semiconductor Corporation Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
US9818684B2 (en) * 2016-03-10 2017-11-14 Amkor Technology, Inc. Electronic device with a plurality of redistribution structures having different respective sizes
US9659853B2 (en) * 2015-04-24 2017-05-23 Advanced Semiconductor Engineering, Inc. Double side via last method for double embedded patterned substrate
JP6550260B2 (ja) * 2015-04-28 2019-07-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6657609B2 (ja) * 2015-06-12 2020-03-04 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
TW201701429A (zh) * 2015-06-24 2017-01-01 華亞科技股份有限公司 晶圓級封裝及其製作方法
KR102150555B1 (ko) 2015-08-12 2020-09-01 삼성전기주식회사 방열부재 및 이를 구비한 인쇄회로기판
KR102498627B1 (ko) * 2015-10-05 2023-02-10 엘지이노텍 주식회사 인쇄회로기판 및 이를 포함하는 전자 부품 패키지
US9735079B2 (en) * 2015-10-08 2017-08-15 Dyi-chung Hu Molding compound wrapped package substrate
CN105436645A (zh) * 2015-12-07 2016-03-30 天津平高智能电气有限公司 一种用于真空开关装配的钎焊方法
US10515899B2 (en) * 2016-10-03 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with bump
JP6744202B2 (ja) * 2016-12-06 2020-08-19 ルネサスエレクトロニクス株式会社 半導体装置
US10002852B1 (en) * 2016-12-15 2018-06-19 Dyi-chung Hu Package on package configuration
CN106783777A (zh) * 2016-12-26 2017-05-31 华进半导体封装先导技术研发中心有限公司 芯片封装结构及方法
US10178755B2 (en) * 2017-05-09 2019-01-08 Unimicron Technology Corp. Circuit board stacked structure and method for forming the same
US10950535B2 (en) 2017-05-09 2021-03-16 Unimicron Technology Corp. Package structure and method of manufacturing the same
US10685922B2 (en) 2017-05-09 2020-06-16 Unimicron Technology Corp. Package structure with structure reinforcing element and manufacturing method thereof
TWI683407B (zh) * 2017-05-23 2020-01-21 矽品精密工業股份有限公司 基板結構及其製法
US11101186B2 (en) * 2018-03-16 2021-08-24 Advanced Semiconductor Engineering, Inc. Substrate structure having pad portions
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
JP7202785B2 (ja) * 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2019220504A (ja) * 2018-06-15 2019-12-26 イビデン株式会社 インダクタ内蔵基板およびその製造方法
CN110875294B (zh) * 2018-08-29 2024-01-23 恒劲科技股份有限公司 半导体装置的封装结构及其制造方法
CN115547846A (zh) * 2019-02-21 2022-12-30 奥特斯科技(重庆)有限公司 部件承载件及其制造方法和电气装置
DE102019107760A1 (de) 2019-03-26 2020-10-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer verbindungsstruktur und halbleiterbauelement
CN112216688A (zh) * 2019-07-11 2021-01-12 苏州旭创科技有限公司 一种载板及光模块
US11410934B2 (en) * 2020-04-16 2022-08-09 Advanced Semiconductor Engineering, Inc. Substrate and semiconductor device package and method for manufacturing the same
CN114007344B (zh) * 2020-07-28 2024-04-12 庆鼎精密电子（淮安）有限公司 内埋元件电路板的制作方法以及内埋元件电路板
US11355454B2 (en) * 2020-07-30 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
KR20230094341A (ko) 2021-12-21 2023-06-28 대덕전자 주식회사 패키지기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702854A (zh) * 2004-05-28 2005-11-30 日本特殊陶业株式会社 中间基板

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665468A (en) * 1984-07-10 1987-05-12 Nec Corporation Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JP3754171B2 (ja) 1997-04-08 2006-03-08 富士通株式会社 回路基板及びその製造方法
JPH11317582A (ja) * 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
JPH11289025A (ja) * 1998-04-01 1999-10-19 Ngk Spark Plug Co Ltd ビルドアップ多層配線基板
JP2000183532A (ja) 1998-12-16 2000-06-30 Ibiden Co Ltd プリント配線板
JP3761862B2 (ja) 1999-05-27 2006-03-29 Ｈｏｙａ株式会社 両面配線板の製造方法
JP3756041B2 (ja) * 1999-05-27 2006-03-15 Ｈｏｙａ株式会社 多層プリント配線板の製造方法
KR101084525B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
JP2001102479A (ja) 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
JP3585793B2 (ja) * 1999-11-09 2004-11-04 富士通株式会社 両面薄膜配線基板の製造方法
JP3796099B2 (ja) * 2000-05-12 2006-07-12 新光電気工業株式会社 半導体装置用インターポーザー、その製造方法および半導体装置
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP3612031B2 (ja) 2001-03-29 2005-01-19 Ｔｄｋ株式会社 高周波モジュール
JP2002344142A (ja) 2001-05-15 2002-11-29 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2003174250A (ja) 2001-09-28 2003-06-20 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2003197811A (ja) 2001-12-27 2003-07-11 Hitachi Ltd ガラス基板及びその製造方法、並びに配線基板、半導体モジュール
JP3666591B2 (ja) * 2002-02-01 2005-06-29 株式会社トッパンＮｅｃサーキットソリューションズ 半導体チップ搭載用基板の製造方法
US7091589B2 (en) * 2002-12-11 2006-08-15 Dai Nippon Printing Co., Ltd. Multilayer wiring board and manufacture method thereof
JP2004228521A (ja) * 2003-01-27 2004-08-12 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2005033195A (ja) 2003-06-20 2005-02-03 Ngk Spark Plug Co Ltd コンデンサ及びコンデンサの製造方法
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
JP2005032905A (ja) 2003-07-10 2005-02-03 Ibiden Co Ltd 多層プリント配線板
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP4504925B2 (ja) * 2004-01-30 2010-07-14 イビデン株式会社 多層プリント配線板及びその製造方法
WO2005107350A1 (ja) * 2004-04-28 2005-11-10 Ibiden Co., Ltd. 多層プリント配線板
TWI242855B (en) 2004-10-13 2005-11-01 Advanced Semiconductor Eng Chip package structure, package substrate and manufacturing method thereof
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
JP4824397B2 (ja) * 2005-12-27 2011-11-30 イビデン株式会社 多層プリント配線板
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
US8395054B2 (en) * 2009-03-12 2013-03-12 Ibiden Co., Ltd. Substrate for mounting semiconductor element and method for manufacturing substrate for mounting semiconductor element
US8829355B2 (en) * 2009-03-27 2014-09-09 Ibiden Co., Ltd. Multilayer printed wiring board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702854A (zh) * 2004-05-28 2005-11-30 日本特殊陶业株式会社 中间基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平10-284632A 1998.10.23 *

Also Published As

Publication number Publication date
US8541691B2 (en) 2013-09-24
EP2015623A4 (en) 2009-12-16
CN101395978A (zh) 2009-03-25
US8507806B2 (en) 2013-08-13
TWI347154B (zh) 2011-08-11
US20090260857A1 (en) 2009-10-22
US20090084594A1 (en) 2009-04-02
US7462784B2 (en) 2008-12-09
JPWO2007129545A1 (ja) 2009-09-17
US20110063806A1 (en) 2011-03-17
CN101395978B (zh) 2013-02-06
CN102497723A (zh) 2012-06-13
US7994432B2 (en) 2011-08-09
US20090255716A1 (en) 2009-10-15
KR101026655B1 (ko) 2011-04-04
KR20080087085A (ko) 2008-09-30
WO2007129545A1 (ja) 2007-11-15
US8008583B2 (en) 2011-08-30
EP2015623A1 (en) 2009-01-14
US20070256858A1 (en) 2007-11-08
TW200810630A (en) 2008-02-16
TWI358973B (zh) 2012-02-21
TW201121376A (en) 2011-06-16
EP2015623B1 (en) 2012-03-28

Similar Documents

Publication Publication Date Title
CN102497723B (zh) 内置耐热性基板电路板
CN101112141B (zh) 多层印刷线路板
US8138609B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN101013686B (zh) 互连衬底、半导体器件及其制造方法
US20120313245A1 (en) Semiconductor device
US7773388B2 (en) Printed wiring board with component mounting pin and electronic device using the same
CN100527398C (zh) 半导体器件的凸点结构和制造方法
JPH10321990A (ja) プリント配線板とその製造方法及び素子実装方法
JP2002299341A (ja) 配線パターンの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2000323810A (ja) 配線部材とその製造方法、及び半導体装置
JP2001148393A (ja) バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2002176267A (ja) 電子部品、回路装置とその製造方法並びに半導体装置
JP2839513B2 (ja) バンプの形成方法
JP2001250906A (ja) 半導体装置およびその製造方法ならびに電子機器
US20040166670A1 (en) Method for forming three-dimensional structures on a substrate
JP2003282615A (ja) バンプの構造、バンプの形成方法、半導体装置およびその製造方法並びに電子機器
JP2000340701A (ja) 配線部材とその製造方法、及び半導体装置
JP4199397B2 (ja) 半導体素子の実装構造体
KR100464537B1 (ko) 반도체소자 제조방법
JP3726694B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR0123421B1 (ko) 반도체 칩 실장용 솔더범프 제조방법
JP2005011918A (ja) 配線基板及びその製造方法
JPH0823158A (ja) 電子回路基板及びその製造方法
JP2001358173A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH05175412A (ja) 実装用シート

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant