TWI459520B - 轉接板及其形成方法 - Google Patents

轉接板及其形成方法 Download PDF

Info

Publication number
TWI459520B
TWI459520B TW101101881A TW101101881A TWI459520B TW I459520 B TWI459520 B TW I459520B TW 101101881 A TW101101881 A TW 101101881A TW 101101881 A TW101101881 A TW 101101881A TW I459520 B TWI459520 B TW I459520B
Authority
TW
Taiwan
Prior art keywords
layer
hole
conductive
substrate
conductive layer
Prior art date
Application number
TW101101881A
Other languages
English (en)
Other versions
TW201232726A (en
Inventor
Ming Kun Yang
Tsang Yu Liu
Yen Shih Ho
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Publication of TW201232726A publication Critical patent/TW201232726A/zh
Application granted granted Critical
Publication of TWI459520B publication Critical patent/TWI459520B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

轉接板及其形成方法
本發明係有關於轉接板(interposer)，且特別是有關於具有穿基底導電結構之轉接板。
轉接板可用以於其相反表面上設置其他電子構件，例如印刷電路板、晶片等。轉接板還可提供電子構件之間訊號傳遞的導電通路。
由於轉接板上所可能設置的電子構件可具有不同結構或特性，設計新穎的轉接板以符合需求成為重要課題。
本發明一實施例提供一種轉接板，包括：一基底，具有一第一表面及一第二表面；一第一孔洞，自該基底之該第一表面朝該第二表面延伸；一第二孔洞，自該基底之該第一表面朝該第二表面延伸，其中該第一孔洞之一口徑不同於該第二孔洞之一口徑；一絕緣層，位於該基底之上，且延伸於該第一孔洞之一側壁上及該第二孔洞之一側壁上；以及一導電層，位於該基底上之該絕緣層之上，且延伸進入該第一孔洞之該側壁上，其中該第二孔洞之中大抵不具有任何的導電層。
本發明一實施例提供一種轉接板的形成方法，包括：提供一基底，具有一第一表面及一第二表面；自該基底之該第一表面移除部分的該基底以形成朝該第二表面延伸之一第一孔洞；自該基底之該第一表面移除部分的該基底以形成朝該第二表面延伸之一第二孔洞，其中該第一孔洞之一口徑不同於該第二孔洞之一口徑；於該基底上形成一絕緣層，其中該絕緣層延伸於該第一孔洞之一側壁上及該第二孔洞之一側壁上；以及於該基底上之該絕緣層上形成一導電層，其中該導電層延伸進入該第一孔洞之該側壁上，且該第二孔洞之中大抵不具有任何的導電層。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之轉接板可例如用以承載電子晶片。例如，在本發明實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System;MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package;WSP)製程對影像感測元件、發光二極體(light-emitting diodes;LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)、噴墨頭(ink printer heads)、及/或功率模組(power modules)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。上述之承載晶圓可例如是本發明實施例之轉接板。
第1A-1H圖顯示根據本發明一實施例之轉接板(interposer)的製程剖面圖。如第1A圖所示，提供基底100，其具有表面100a及表面100b。基底100例如可為半導體基底、陶瓷基底、高分子基底、或前述之組合。在一實施例中，基底100為半導體基底，例如是矽基底。在一實施例中，基底100為半導體晶圓(例如，矽晶圓)而可進行晶圓級製程。在完成晶圓級製程與後續切割製程後，可獲得複數個轉接板。採用晶圓級製程製作轉接板可節省製程時間與成本。
接著，於基底100中形成由表面100a朝表面100b延伸之至少兩孔洞，其中此兩孔洞之口徑大小不同。此外，此兩孔洞之洞口的形狀亦可彼此不同。例如，兩孔洞之洞口的形狀可為(但不限於)圓形、正方形、長方形、橢圓形、多邊形、或前述之組合等。此外，兩孔洞之至少其中之一亦可為一溝槽。
上述兩孔洞可分別採用兩道微影及蝕刻製程而形成。在另一實施例中，上述兩口徑大小不同之孔洞可同時於同一圖案化製程中形成。例如，如第1A圖所示，可於基底100之表面100a上形成遮罩層102。可對遮罩層102進行微影製程而使之具有露出部分基底100之開口102a及開口102b。開口102a之口徑不同於開口102b之口徑，且其洞口形狀可彼此相同或不同。在一實施例中，開口102a之口徑大於開口102b之口徑(如第1A圖實施例所示)。在另一實施例中，開口102a之口徑小於開口102b之口徑。
接著，可以遮罩層102為罩幕，並可對基底100之表面100a進行蝕刻製程以移除部分的基底100，並形成出朝表面100b延伸之孔洞104a及孔洞104b，如第1B圖所示。接著，可移除遮罩層102。在一實施例中，孔洞104a及孔洞104b可完全貫穿基底100。在另一實施例中，如第1B圖所示，孔洞104a及孔洞104b均未完全貫穿基底100。在一實施例中，由於孔洞104a對應至遮罩層102之較大開口102a，因此孔洞104a之口徑較孔洞104b大，且孔洞104a之深度較孔洞104b深。
如第1C圖所示，可接著選擇性自基底100之表面100b薄化基底100而使孔洞104a及孔洞104b露出。在此情形下，孔洞104a及孔洞104b皆成為完全貫穿基底100之穿孔。
接著，可於基底100上形成絕緣層106。絕緣層106可形成於基底100之表面100a及表面100b之上。絕緣層106還可延伸進入孔洞104a及104b之中而位於孔洞104a及孔洞104b之側壁上。絕緣層106之材質例如包括(但不限於)環氧樹脂、防銲材料、或其他適合之絕緣物質，例如無機材料之氧化矽層、氮化矽層、氮氧化矽層、金屬氧化物、或前述之組合；或亦可為有機高分子材料之聚醯亞胺樹脂(polyimide)、苯環丁烯(butylcyclobutene,BCB,道氏化學公司)、聚對二甲苯(parylene)、萘聚合物(polynaphthalenes)、氟碳化物(fluorocarbons)、丙烯酸酯(acrylates)等。絕緣層106的形成方式可包括(但不限於)塗佈方式，例如旋轉塗佈(spin coating)、噴塗(spray coating)、或淋幕塗佈(curtain coating)，或其他適合之沈積方式，例如，液相沈積、物理氣相沈積、化學氣相沈積、低壓化學氣相沈積、電漿增強式化學氣相沈積、快速熱化學氣相沈積、或常壓化學氣相沈積等製程。然應注意的是，在一實施例中，絕緣層106之形成並非必須，在後續形成之導電層與基底間無短路疑慮的情形下，可不需形成絕緣層106。
第3A-3C圖顯示本發明數個實施例之轉接板的上視示意圖，用以顯示孔洞104a與孔洞104b之關係。如第3A及3B圖所示，孔洞104a與孔洞104b之口徑大小係彼此不同，且孔洞104a與孔洞104b之洞口形狀亦可視情況而有不同設計。此外，如第3C圖所示，孔洞104b可為一溝槽。在一實施例中，溝槽(孔洞104b)可圍繞孔洞104a。
如第1D圖所示，接著可選擇性於絕緣層106上形成絕緣層108。例如，絕緣層108可形成於絕緣層106位於基底100之表面100a上之部分上。絕緣層108可加強絕緣效果。例如，在後續製程中，絕緣層108上可能設置有電流流量或電壓較大之導電通路，絕緣層108可與絕緣層106共同提供所需的絕緣。絕緣層108之材質與形成方法可類似於絕緣層106。在一實施例中，絕緣層108之厚度大於絕緣層106之厚度。在另一實施例中，絕緣層108之材質不同於絕緣層106之材質。
接著，如第1E圖所示，於絕緣層106(及絕緣層108)之上形成導電層110(或稱，導電材料層110)。導電層110之材質可包括(但不限於)銅、鋁、金、鉑、或其相似物。導電層110之形成方式可包括(但不限於)物理氣相沉積、濺鍍、化學氣相沉積、電鍍、或無電鍍等。
在一實施例中，可例如以濺鍍製程於基底100之表面100a上、表面100b上、孔洞104a之側壁上、及孔洞104b之側壁上形成晶種層，並接著於晶種層上電鍍導電材料而形成導電材料層110。在後續製程中，可進一步將導電材料層110圖案化為具所需圖案之導電層。
如第1F圖所示，接著可進行導電材料層110之圖案化。例如，可於導電材料層110上形成遮罩層112。遮罩層112可具有複數個開口，露出部分的導電材料層110及導電材料層110位於孔洞104b之側壁上的部分。遮罩層112還覆蓋孔洞104a及其中之導電材料層110。接著，可以遮罩112為罩幕，蝕刻露出的導電材料層以將導電材料層圖案化為導電層110，如第1F圖所示。在一實施例中，遮罩層112可採用大抵不會延伸進入孔洞104a之乾膜(dry film)，可利於製程之進行。
接著，可移除遮罩層112，如第1G圖所示。在上述圖案化製程後，導電層110係位於基底100上之絕緣層106之上，且延伸進入孔洞104a之側壁上，其中孔洞104b之中大抵不具有任何的導電層。
如第1H圖所示，可選擇性於導電層110上形成絕緣層114。絕緣層114之材質與形成方式可類似於絕緣層106。絕緣層114可覆蓋部分的導電層110，並使另一部分的導電層110露出。絕緣層114例如可提供所需之保護或絕緣。
接著，可選擇性於露出的導電層110上形成導電層116而完成本發明一實施例之轉接板的製作。在一實施例中，導電層116之材質不同於導電層110。導電層116之材質可例如包括(但不限於)鎳、鈀、金、或前述之組合。導電層116之形成方式例如包括電鍍或無電解電鍍。在一實施例中，導電層116可覆蓋導電層110之側邊，如第1H圖所示。導電層116可避免下方之導電層110氧化，並可改善導電層110與其他電子構件之接合。
本發明實施例之轉接板的形成方式不限於上述實施例。第2A-2G圖顯示本發明另一實施例之轉接板的製程剖面圖，其中相同或相似之標號用以標示相同或相似之元件。
如第2A-2D圖所示，可以類似於第1A-1D圖實施例所述之方式，於基底100中形成自表面100a朝表面100b延伸之孔洞104a及104b，且孔洞104a之口徑不同於孔洞104b。在基底100之上可形成有絕緣層106及絕緣層108，其中絕緣層106進一步延伸於孔洞104a及孔洞104b之側壁之上。
接著，如第2E圖所示，於基底之表面100a上、表面100b上、孔洞104a之側壁上、及孔洞104b之側壁上形成導電層110(或稱，導電材料層)。接著，可於導電材料層110上形成遮罩層202。遮罩層202可具有複數個開口，露出部分的導電材料層110及導電材料層110位於孔洞104a之側壁上的部分，且遮罩層202還覆蓋孔洞104b。接著，於導電材料層110之未被遮罩層202所覆蓋之表面上形成導電層116。
接著，如第2F圖所示，移除遮罩層202，並於導電材料層110及導電層116之上形成另一遮罩層204。遮罩層204具有複數個開口，露出部分的導電材料層110及導電材料層110位於孔洞104b之側壁上的部分。遮罩層204還覆蓋孔洞104a及其中之導電材料層110及導電層116。
如第2G圖所示，接著可以遮罩層204為罩幕，蝕刻露出的導電材料層110以將之圖案化，並接著移除遮罩層204，如第2G圖所示。圖案化後之導電層110位於基底100上之絕緣層106之上，且延伸進入孔洞104a之側壁上，其中孔洞104b之中大抵不具有任何的導電層。應注意的是，在此實施例中，導電層116不包覆導電層110之側邊。在一實施例中，導電層116之側邊與導電層110之側邊大抵共平面，如第2G圖所示。
接著，可選擇性於導電層110上形成絕緣層114而完成本發明一實施例之轉接板的製作。絕緣層114覆蓋於導電層110之未由導電層116所覆蓋之表面上。
本發明實施例之轉接板中可具有口徑大小不相等之至少兩穿孔，且其中一穿孔中大抵不具有任何導電層而僅具有絕緣層。在一實施例中，口徑尺寸不同且其中不具有導電層之穿孔可例如用作對位。在另一實施例中，孔洞104b及絕緣層106可用作穿基底絕緣結構，其例如可圍繞由孔洞104a、絕緣層106、導電層110、及導電層116所構成之穿基底導電結構。在又一實施例中，穿基底絕緣結構還可擋住光線，使光線不傳遞至其他區域。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．基底
100a、100b．．．表面
102．．．遮罩層
102a、102b．．．開口
104a、104b．．．孔洞
106、108．．．絕緣層
110．．．導電層
112．．．遮罩層
114．．．絕緣層
116．．．導電層
202、204．．．遮罩層
第1A-1H圖顯示根據本發明一實施例之轉接板的製程剖面圖。
第2A-2G圖顯示本發明一實施例之轉接板的製程剖面圖。
第3A-3C圖顯示本發明實施例之轉接板的上視示意圖。
100．．．基底
100a、100b．．．表面
104a、104b．．．孔洞
106、108．．．絕緣層
110．．．導電層
114．．．絕緣層
116．．．導電層

Claims (20)

  1. 一種轉接板，包括：一基底，具有一第一表面及一第二表面；一第一孔洞，自該基底之該第一表面朝該第二表面延伸；一第二孔洞，自該基底之該第一表面朝該第二表面延伸，其中該第一孔洞之一口徑不同於該第二孔洞之一口徑；一絕緣層，位於該基底之上，且延伸於該第一孔洞之一側壁上及該第二孔洞之一側壁上；以及一導電層，位於該基底上之該絕緣層之上，且延伸進入該第一孔洞之該側壁上，其中該第二孔洞之中大抵不具有任何的導電層。
  2. 如申請專利範圍第1項所述之轉接板，其中該第一孔洞之該口徑大於該第二孔洞之該口徑。
  3. 如申請專利範圍第1項所述之轉接板，更包括一第二絕緣層，位於該導電層與該絕緣層之間。
  4. 如申請專利範圍第3項所述之轉接板，其中該第二絕緣層位於該基底之該第一表面之上。
  5. 如申請專利範圍第4項所述之轉接板，其中該第二絕緣層之一厚度大於該絕緣層之一厚度。
  6. 如申請專利範圍第1項所述之轉接板，更包括一第二導電層，覆蓋於該導電層之一表面之上。
  7. 如申請專利範圍第6項所述之轉接板，更包括一第三絕緣層，覆蓋於一部分的該導電層之上，其中該第二導電層覆蓋於該導電層之另一部分之上。
  8. 如申請專利範圍第6項所述之轉接板，其中該第二導電層覆蓋該導電層之一側邊。
  9. 如申請專利範圍第6項所述之轉接板，其中該第二導電層之一側邊與該導電層之一側邊大抵共平面。
  10. 如申請專利範圍第6項所述之轉接板，其中該第二導電層之材質不同於該導電層之材質。
  11. 如申請專利範圍第1項所述之轉接板，更包括一第三絕緣層，覆蓋於部分的該導電層之上。
  12. 一種轉接板的形成方法，包括：提供一基底，具有一第一表面及一第二表面；自該基底之該第一表面移除部分的該基底以形成朝該第二表面延伸之一第一孔洞；自該基底之該第一表面移除部分的該基底以形成朝該第二表面延伸之一第二孔洞，其中該第一孔洞之一口徑不同於該第二孔洞之一口徑；於該基底上形成一絕緣層，其中該絕緣層延伸於該第一孔洞之一側壁上及該第二孔洞之一側壁上；以及於該基底上之該絕緣層上形成一導電層，其中該導電層延伸進入該第一孔洞之該側壁上，且該第二孔洞之中大抵不具有任何的導電層。
  13. 如申請專利範圍第12項所述之轉接板的形成方法，其中該第一孔洞及該第二孔洞之形成步驟包括：於該基底之該第一表面上形成一遮罩層，該遮罩層具有一第一開口及一第二開口，皆露出部分的該基底，其中該第一開口之口徑不同於該第二開口之口徑；以該遮罩層為罩幕，蝕刻露出的該基底以形成該第一孔洞及該第二孔洞；以及移除該遮罩層。
  14. 如申請專利範圍第13項所述之轉接板的形成方法，更包括自該基底之該第二表面薄化該基底而使該第一孔洞及該第二孔洞露出。
  15. 如申請專利範圍第12項所述之轉接板的形成方法，更包括於該導電層於該絕緣層之間形成一第二絕緣層。
  16. 如申請專利範圍第12項所述之轉接板的形成方法，其中該導電層的形成步驟包括：於基底之該第一表面上、該第二表面上、該第一孔洞之該側壁上、及該第二孔洞之該側壁上形成一導電材料層；於該導電材料層上形成一第二遮罩層，該第二遮罩層具有複數個開口，露出部分的該導電材料層及該導電材料層位於該第二孔洞之該側壁上的部分，且該第二遮罩層覆蓋該第一孔洞；以該第二遮罩為罩幕，蝕刻露出的該導電材料層以將該導電材料層圖案化為該導電層；以及移除該第二遮罩層。
  17. 如申請專利範圍第16項所述之轉接板的形成方法，更包括於該導電層之表面上形成一第二導電層，其中該第二導電層覆蓋該導電層之一側邊。
  18. 如申請專利範圍第17項所述之轉接板的形成方法，更包括於形成該第二導電層之前，於該導電層之上形成一第三絕緣層，該第三絕緣層覆蓋部分的導電層，其中該第二導電層形成於該導電層之未被該第三絕緣層覆蓋的表面上。
  19. 如申請專利範圍第12項所述之轉接板的形成方法，更包括於該導電層之上形成一第二導電層，其中該導電層及該第二導電層的形成步驟包括：於基底之該第一表面上、該第二表面上、該第一孔洞之該側壁上、及該第二孔洞之該側壁上形成一導電材料層；於該導電材料層上形成一第三遮罩層，該第三遮罩層具有複數個開口，露出部分的該導電材料層及該導電材料層位於該第一孔洞之該側壁上的部分，且該第三遮罩層覆蓋該第二孔洞；於該導電材料層之未被該第三遮罩層所覆蓋之表面上形成該第二導電層；移除該第三遮罩層；於該導電材料層及該第二導電層之上形成一第四遮罩層，該第四遮罩層具有複數個開口，露出部分的該導電材料層及該導電材料層位於該第二孔洞之該側壁上的部分，且該第四遮罩層覆蓋該第一孔洞；以該第四遮罩層為罩幕，蝕刻露出的該導電材料層以將該導電材料層圖案化為該導電層；以及移除該第四遮罩層。
  20. 如申請專利範圍第19項所述之轉接板的形成方法，更包括於該導電層上形成一第三絕緣層，該第三絕緣層覆蓋該導電層之未由該第二導電層所覆蓋之表面。
TW101101881A 2011-01-31 2012-01-18 轉接板及其形成方法 TWI459520B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161438145P 2011-01-31 2011-01-31

Publications (2)

Publication Number Publication Date
TW201232726A TW201232726A (en) 2012-08-01
TWI459520B true TWI459520B (zh) 2014-11-01

Family

ID=46565188

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101101881A TWI459520B (zh) 2011-01-31 2012-01-18 轉接板及其形成方法

Country Status (4)

Country Link
US (1) US8692300B2 (zh)
JP (1) JP6058268B2 (zh)
CN (1) CN102625576B (zh)
TW (1) TWI459520B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104703409B (zh) * 2013-12-09 2018-03-16 深南电路有限公司 电路板加工方法和相关装置
US9596768B2 (en) * 2014-03-04 2017-03-14 Qualcomm Incorporated Substrate with conductive vias
US10615111B2 (en) * 2014-10-31 2020-04-07 The Board Of Trustees Of The Leland Stanford Junior University Interposer for multi-chip electronics packaging
JP2016225360A (ja) * 2015-05-27 2016-12-28 大日本印刷株式会社 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置
CN106298732A (zh) * 2016-09-29 2017-01-04 中国电子科技集团公司第四十三研究所 一种用于系统级封装的转接板结构
CN107706173A (zh) * 2017-09-30 2018-02-16 成都嘉纳海威科技有限责任公司 硅通孔互联结构及其制备方法以及硅通孔射频传输结构
CN115442953A (zh) * 2022-07-30 2022-12-06 华为技术有限公司 转接板、中框结构和电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200810630A (en) * 2006-05-02 2008-02-16 Ibiden Co Ltd Circuit wiring board incorporating heat resistant substrate
TW201019427A (en) * 2008-11-07 2010-05-16 Phoenix Prec Technology Corp Package structure having semiconductor component embedded therein and fabrication method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5977257U (ja) * 1982-11-15 1984-05-25 オムロン株式会社 印刷配線板
JPS60116190A (ja) * 1983-11-28 1985-06-22 株式会社村田製作所 厚膜回路基板
JP3546823B2 (ja) * 2000-09-07 2004-07-28 インターナショナル・ビジネス・マシーンズ・コーポレーション スルーホール構造および該スルーホール構造を含むプリント基板
JP4214292B2 (ja) * 2001-01-30 2009-01-28 Ｔｄｋラムダ株式会社 プリント基板
JP4652230B2 (ja) * 2003-06-02 2011-03-16 日本電気株式会社 プリント回路基板用コンパクトビア伝送路およびその設計方法
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP4979213B2 (ja) * 2005-08-31 2012-07-18 オンセミコンダクター・トレーディング・リミテッド 回路基板、回路基板の製造方法および回路装置
US7719079B2 (en) * 2007-01-18 2010-05-18 International Business Machines Corporation Chip carrier substrate capacitor and method for fabrication thereof
JP2009076727A (ja) * 2007-09-21 2009-04-09 Mitsubishi Electric Corp プリント配線板、それを用いた電子機器、及びその製造方法
JP5464633B2 (ja) * 2007-10-17 2014-04-09 欣興電子股▲フン▼有限公司 パッケージ基板の製造方法
JP2009295859A (ja) * 2008-06-06 2009-12-17 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
US8035198B2 (en) * 2008-08-08 2011-10-11 International Business Machines Corporation Through wafer via and method of making same
US8368152B2 (en) * 2011-04-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device etch stop

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200810630A (en) * 2006-05-02 2008-02-16 Ibiden Co Ltd Circuit wiring board incorporating heat resistant substrate
TW201019427A (en) * 2008-11-07 2010-05-16 Phoenix Prec Technology Corp Package structure having semiconductor component embedded therein and fabrication method thereof

Also Published As

Publication number Publication date
JP6058268B2 (ja) 2017-01-11
CN102625576A (zh) 2012-08-01
US20120193811A1 (en) 2012-08-02
US8692300B2 (en) 2014-04-08
CN102625576B (zh) 2014-10-29
JP2012160734A (ja) 2012-08-23
TW201232726A (en) 2012-08-01

Similar Documents

Publication Publication Date Title
TWI459520B (zh) 轉接板及其形成方法
TWI512930B (zh) 晶片封裝體及其形成方法
TWI546925B (zh) 晶片封裝體及其形成方法
TWI459485B (zh) 晶片封裝體的形成方法
TWI565015B (zh) 晶片封裝體及其製造方法
TWI529821B (zh) 晶片封裝體及其形成方法
US8716844B2 (en) Chip package and method for forming the same
TWI480990B (zh) 晶片封裝體及其形成方法
US9633935B2 (en) Stacked chip package including substrate with recess adjoining side edge of substrate and method for forming the same
US9640488B2 (en) Chip package and method for forming the same
US20130292825A1 (en) Chip package and method for forming the same
US20120146111A1 (en) Chip package and manufacturing method thereof
US9024437B2 (en) Chip package and method for forming the same
US20160355393A1 (en) Chip package and manufacturing method thereof
JP2007208209A (ja) 半導体装置及びその製造方法
US20120104445A1 (en) Chip package and method for forming the same
TW201631720A (zh) 晶片封裝體及其製造方法
US20130130439A1 (en) Formed metallic heat sink substrate, circuit system, and fabrication methods
US20100207272A1 (en) Semiconductor device including conductive element
TWI549202B (zh) 晶片封裝體及其製造方法
TWI511266B (zh) 晶片封裝體及其形成方法