JP2012160734A - インターポーザ及びその形成方法 - Google Patents

Abstract

【課題】異なる構造や特性を持つ電子要素の要求に合致する新規なインターポーザとその形成方法を提供する。
【解決手段】インターポーザは、第１面及び第２面を有する基板と、第１面から第２面に延出する第１ホールと、第１面から第２面に延出し、幅が第１ホールと異なる第２ホールと、基板上に位置し、第１ホールの側壁と第２ホールの側壁上に延出する絶縁層と、基板上の絶縁層に位置し、第１ホールの側壁上に延出する導電層と、を含み、第２ホール中には導電層を持たない。
【選択図】図１Ｈ

Description

本発明は、インターポーザに関するものであって、特に、貫通基板導電構造を有するインターポーザに関するものである。

インターポーザを用いて、プリント回路基板やチップのような電子素子をその対向する両面に配置することができる。インターポーザは、それらの電子素子間の信号伝送のための導電経路を提供するができる。

インターポーザ上に配置される電子素子は、異なる構造や特性を有することがあるので、異なる構造や特性を持つ電子素子の要求に合致する新規なインターポーザを設計することが重要な課題となっている。

本発明の提供する一実施形態に係るインターポーザは、第１面及び第２面を有する基板と、基板の第１面から第２面に延出する第１ホールと、基板の第１面から第２面に延出し、幅が第１ホールの幅と異なる第２ホールと、基板上に位置し、第１ホールの側壁及び第２ホールの側壁に延出する絶縁層と、基板上の絶縁層上に位置し、且つ、第１ホールの側壁に延出する導電層とを含み、第２ホール内に導電層がない。

本発明の提供する一実施形態に係るインターポーザの形成方法は、第１面及び第２面を有する基板を提供する工程と、基板の第１面から基板の一部を除去して、第２面に延出する第１ホールを形成する工程と、基板の第１面から基板の一部を除去して、第２面に延出する第２ホールを形成し、第１ホールの幅が第２ホールの幅と異なる工程と、基板上に絶縁層を形成し、絶縁層が、第１ホールの側壁と第２ホールの側壁とに延出する工程と、基板上の絶縁層上に導電層を形成する工程とを含み、導電層が、第１ホールの側壁上に延出し、第２ホール内に導電層がない。

本発明によると、インターポーザ上に配置される電子素子は、異なる構造や特性を有することがあるので、異なる構造や特性を持つ電子要素の要求に合致する新規なインターポーザを提供することができる。

以下、添付図面を参照しながら実施例について詳細に説明する。

図１Ａは、本発明の一実施形態に係るインターポーザの形成方法の工程を説明するための断面図である。 図１Ｂは、本発明の一実施形態に係るインターポーザの形成方法の工程を説明するための断面図である。 図１Ｃは、本発明の一実施形態に係るインターポーザの形成方法の工程を説明するための断面図である。 図１Ｄは、本発明の一実施形態に係るインターポーザの形成方法の工程を説明するための断面図である。 図１Ｅは、本発明の一実施形態に係るインターポーザの形成方法の工程を説明するための断面図である。 図１Ｆは、本発明の一実施形態に係るインターポーザの形成方法の工程を説明するための断面図である。 図１Ｇは、本発明の一実施形態に係るインターポーザの形成方法の工程を説明するための断面図である。 図１Ｈは、本発明の一実施形態に係るインターポーザの形成方法の工程を説明するための断面図である。 図２Ａは、本発明の他の実施形態に係るインターポーザの形成方法の工程を説明するための断面図である。 図２Ｂは、本発明の他の実施形態に係るインターポーザの形成方法の工程を説明するための断面図である。 図２Ｃは、本発明の他の実施形態に係るインターポーザの形成方法の工程を説明するための断面図である。 図２Ｄは、本発明の他の実施形態に係るインターポーザの形成方法の工程を説明するための断面図である。 図２Ｅは、本発明の他の実施形態に係るインターポーザの形成方法の工程を説明するための断面図である。 図２Ｆは、本発明の他の実施形態に係るインターポーザの形成方法の工程を説明するための断面図である。 図２Ｇは、本発明の他の実施形態に係るインターポーザの形成方法の工程を説明するための断面図である。 図３Ａは、本発明の一実施形態に係るインターポーザを示す平面図である。 図３Ｂは、本発明の一実施形態に係るインターポーザを示す平面図である。 図３Ｃは、本発明の一実施形態に係るインターポーザを示す平面図である。

以下の説明は、本発明を実施するための最良の形態に係るものである。この説明は、本発明の一般的な原理を示すことを目的とするもので、限定的な意味に捉えるべきではない。本発明の最良の範囲は添付の特許請求の範囲に基づいて決定される。

以下に、本発明の一実施形態の製造方法及び使用方法を詳細に説明する。以下の開示は、例えば、本発明の異なる特徴を実施するための多くの異なる実施形態または具体例を提供するものであることを理解すべきである。以下に構成要素及び配置について特定の実施例を説明しているのは、開示を簡明化するためである。これらは、単なる例示にすぎず、本発明の範囲を限定しようとするものではない。また、この開示では、さまざまな実施例において、同じ参照符号や文字を繰り返し用いている。これは、本発明を簡潔かつ明瞭にすることを目的とするものであり、それ自体で、さまざまな具体例の間の関連性や、説明した構成を決定づけるものではない。さらに、第１層が第２層「上にある」という表現や、第１層が第２層「上に位置する」等の表現には、第１層と第２層とが直接に接触している実施形態や、第１層と第２層との間に一又は二以上の層が介在する実施形態が含まれる。

本発明の一実施形態に係るインターポーザは、例えば、電子チップの搭載に用いることができる。例えば、本発明の一実施形態は、受動または能動素子、つまり、デジタルまたはアナログ回路を備える電子部品、例えば、光電子素子、微小電気機械システム（ＭＥＭＳ）、マイクロ流体システム及び熱、光又は圧力を検出する物理センサーに応用することができる。特に、ウェハスケールパッケージ（ＷＳＰ）プロセスは、パッケージ半導体チップ、例えば、イメージセンサー素子、発光ダイオード（ＬＥＤ）、太陽電池、ＲＦ回路、アクセラレータ、ジャイロスコープ、マイクロアクチュエータ、表面音響波素子、圧力センサー、インクプリンターヘッド、または、パワーＩＣモジュールに応用することができる。

上述のウェハスケールパッケージプロセスは、主に、ウェハの段階でパッケージ工程が完了した後、チップを有するウェハが切断されて、分離独立したパッケージが得られることを意味する。しかし、特定の実施形態においては、分離独立したチップをサポートウェハ上に再分配してパッケージすることができ、これをウェハスケールパッケージプロセスと称することもできる。加えて、上述のウェハスケールパッケージプロセスは、集積回路を有する複数のウェハを積層することにより、多層集積回路デバイスのチップパッケージを形成することにも適している。一実施形態では、ダイシング工程の実行後、得られたチップパッケージは、チップスケールパッケージ（ＣＳＰ）である。チップスケールパッケージ（ＣＳＰ）の寸法は、パッケージされたチップの寸法よりも僅かに大きいだけである。例えば、チップスケールパッケージの寸法は、パッケージされたチップの寸法の１２０％以下である。

図１Ａ−図１Ｈは、本発明の一実施形態に係るインターポーザの形成工程を説明するための断面図である。図１Ａに示すように、面１００ａ及び面１００ｂを有する基板１００を提供する。基板１００は、例えば、半導体基板、セラミック基板、ポリマー基板、またはそれらの組み合わせである。一実施形態では、基板１００はシリコン基板等の半導体基板である。一実施形態では、基板１００は半導体ウェハ（例えば、シリコンウェハ）であり、ウェハレベル工程を実行することができる。ウェハレベル工程及び後続のダイシング工程の実行後、複数のインターポーザが得られる。ウェハレベル工程を用いてインターポーザを形成することにより、製造時間及びコストを削減することができる。

次に、基板１００中に、面１００ａから面１００ｂに向かって延出する少なくとも２つのホールを形成する。２つのホールの幅つまり径は異なる。さらに、それらの２つのホールの開口の形状が互いに異なるようにしてもよい。例えば、それらの２つのホールの開口の形状は、（これらに限定されないが）、円形、正方形、長方形、楕円形、多角形、またはそれらの組み合わせであってもよい。このほか、それらの２つのホールの少なくとも一方をトレンチにしてもよい。

上述の２つのホールは、それぞれ、２回のフォトリソグラフィ工程及び２回のエッチング工程を用いて形成することができる。別の実施形態では、上述の異なる幅を有する２つのホールは、同時に、単一のパターン化工程によって形成してもよい。例えば、図１Ａに示すように、マスク層１０２を基板１００の面１００ａ上に形成する。フォトリソグラフィ工程をマスク層１０２に実行して、マスク層１０２に基板１００の一部を露出させる開口１０２ａ及び開口１０２ｂを形成する。開口１０２ａの幅は開口１０２ｂの幅と異なり、また、それらの開口の形状が同一又は互いに異なるようにしてもよい。一実施形態では、開口１０２ａの幅は、開口１０２ｂの幅より大きい（例えば、図１Ａに示すように）。別の実施形態では、開口１０２ａの幅は開口１０２ｂの幅より小さい。

その後、マスク層１０２をマスクとして用いて、エッチング工程を基板１００の面１００ａに実行し、これにより、基板１００の一部を除去して、図１Ｂに示すように、面１００ｂに向かって延出するホール１０４ａ及びホール１０４ｂを形成する。その後、マスク層１０２を除去する。一実施形態では、ホール１０４ａ及びホール１０４ｂは、基板１００を完全に貫通してもよい。別の実施形態では、図１Ｂに示すように、両ホール１０４ａ及びホール１０４ｂは、基板１００を完全には貫通していない。一実施形態では、ホール１０４ａはマスク層１０２の相対的に大きな開口１０２ａに対応するので、ホール１０４ａの幅はホール１０４ｂの幅より大きく、ホール１０４ａの深さはホール１０４ｂの深さよりも深い。

図１Ｃに示すように、基板１００は、選択的な例として、基板１００の面１００ｂの側から薄くして、ホール１０４ａ及びホール１０４ｂが露出するようにしてもよい。この場合、ホール１０４ａ及びホール１０４ｂの両ホールは、基板１００を完全に貫通するスルーホールになる。

その後、絶縁層１０６を基板１００上に形成してもよい。絶縁層１０６は、基板１００の面１００ａ及び面１００ｂ上に形成してもよい。絶縁層１０６は、更に、ホール１０４ａ及びホール１０４ｂ内まで延ばして、さらにホール１０４ａ及びホール１０４ｂの側壁上に形成してもよい。絶縁層１０６の材料は、例えば、（これらに限定されないが）、エポキシ樹脂、はんだマスク材またはその他の適切な絶縁材料、例えば、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、金属酸化物またはそれらの組み合わせのような無機材料、または、有機ポリマー材、例えば、ポリイミド、ブチルシクロブテン（ダウ・ケミカル・カンパニー（Dow Chemical Co.）のBCB）、パリレン、ポリナフタレン、フルオロカーボン、またはアクリル酸エステル等を含む。絶縁層１０６の形成方法は、（これらに限定されないが）、コーティング工程（又は塗布工程）、例えば、スピン塗布工程、スプレー塗布工程、若しくはカーテンコート工程、またはその他の適切な蒸着方法、例えば、液相堆積法、物理蒸着法、化学蒸着法、低圧化学蒸着法、プラズマＣＶＤ法、急速加熱化学蒸着法または大気圧蒸着法を含む。しかし、一実施形態では、絶縁層１０６の形成は必須ではない。後に形成される導電層と基板との間に短絡の問題が存在しない場合には、絶縁層１０６は形成する必要はない。

図３Ａ−図３Ｃは、本発明の実施形態に係るインターポーザの平面図であり、これらの図は、ホール１０４ａとホール１０４ｂとの間の関係を例示するために用いる。図３Ａ及び図３Ｂに示すように、ホール１０４ａ及びホール１０４ｂの幅は互いに異なり、ホール１０４ａ及びホール１０４ｂの開口の形状については状況に応じて異なる設計を採用することができる。このほか、図３Ｃに示すように、ホール１０４ｂはトレンチにしてもよい。一実施形態では、トレンチ（ホール１０４ｂ）は、ホール１０４ａを包囲してもよい。

図１Ｄに示すように、次に、選択的に絶縁層１０８を絶縁層１０６上に形成してもよい。例えば、絶縁層１０８は、基板１００の面１００ａ上に位置する絶縁層１０６の一部の上に形成できる。絶縁層１０８は絶縁効果を改善することができる。例えば、後続工程で、相対的に大きな電流または高い電圧の導電経路を絶縁層１０８上に配置してもよい。絶縁層１０８及び絶縁層１０６共に所望の絶縁状態を提供することができる。絶縁層１０８の材料及び形成方法は絶縁層１０６と同様である。一実施形態では、絶縁層１０８の厚さは、絶縁層１０６の厚さより大である。別の実施形態では、絶縁層１０８の材料は絶縁層１０６の材料と異なる。

次に、図１Ｅに示すように、導電層１１０（または、導電材料層１１０と称する）を絶縁層１０６（及び絶縁層１０８）上に形成する。導電層１１０の材料は（これらに限定されないが）、銅、アルミニウム、金、プラチナ等を含む。導電層１１０の形成方法は、（これらに限定されないが）、物理蒸着法工程、スパッタリング工程、化学蒸着工程、電気めっき工程または化学めっき工程を含む。

一実施形態では、例えば、スパッタリング工程により、基板１００の面１００ａ及び面１００ｂ、ホール１０４ａの側壁並びにホール１０４ｂの側壁上に、シード層を形成する。その後、導電材料をシード層上に電気めっきして、導電材料層１１０を形成する。後続工程で、導電材料層１１０を、更に、パターン化処理して、所望のパターンを有する導電層にする。

図１Ｆに示すように、次に、導電材料層１１０のパターン化工程を実施する。例えば、マスク層１１２を導電材料層１１０上に形成する。マスク層１１２は複数の開口を有し、そこから、導電材料層１１０の一部と、導電材料層１１０の、ホール１０４ｂの側壁上に位置する部分とが露出する。マスク層１１２は、さらに、ホール１０４ａとその中の導電材料層１１０とを覆う。その後、マスク層１１２をマスクとして用い、露出した導電材料層をエッチング処理し、導電材料層をパターン化処理して、図１Ｆに示すような導電層１１０を形成する。一実施形態では、ホール１０４ａ内に延出しないドライフィルムをマスク層１１２として用いて、後続工程を促進するようにしてもよい。

その後、図１Ｇに示すように、マスク層１１２を除去する。上述のパターン化工程後、導電層１１０は、基板１００上の絶縁層１０６上に配置されてホール１０４ａの側壁上に延出するが、ホール１０４ｂ内には導電層は存在しない。

図１Ｈに示すように、絶縁層１１４を任意に導電層１１０上に形成してもよい。絶縁層１１４の材料及び形成方法は絶縁層１０６のものと同様である。絶縁層１１４は、導電層１１０の一部を覆い、導電層１１０の他の部分を露出させる。絶縁層１１４によって、例えば、所望の保護、または、絶縁を行うことができる。

次に、導電層１１６を任意に導電層１１０上に形成して、本発明の一実施形態によるインターポーザの製造を完成することができる。一実施形態では、導電層１１６の材料は導電層１１０と異なる。導電層１１６の材料は、（これらに限定されないが）、ニッケル、パラジウム、金、またはそれらの組み合わせを含む。導電層１１６の形成方法は、例えば、電気めっき工程または化学めっき工程を含む。一実施形態では、図１Ｈに示すように、導電層１１６は導電層１１０の側面を被覆する。導電層１１６は、導電層１１０が酸化するのを防止すると共に、導電層１１０と別の電子素子との間の接合を改善する。

本発明の一実施形態に係るインターポーザの形成方法は上述の実施形態に限定されない。図２Ａ−図２Ｇは、本発明の他の実施形態に係るインターポーザの形成方法の工程を説明するための断面図であり、そこでは、同一または同様の参照符号は、同一または同様の素子を示す。

図２Ａ−図２Ｄに示すように、図１Ａ−図１Ｄに示す処理工程と同様の処理工程が実行されて、基板１００内にホール１０４ａ及びホール１０４ｂを形成する。それらのホールは、面１００ａから面１００ｂに向かって延出し、ホール１０４ａの幅は、ホール１０４ｂの幅と異なる。絶縁層１０６及び絶縁層１０８が基板１００上に形成され、絶縁層１０６がホール１０４ａ及びホール１０４ｂの側壁上まで延出する。

次に、図２Ｅに示すように、導電層１１０（または導電材料層１１０と称する）を、基板の面１１０ａ及び面１００ｂ上と、ホール１０４ａ及びホール１０４ｂの側壁上とに形成する。その後、マスク層２０２を導電材料層１１０上に形成する。マスク層２０２は複数の開口を有し、開口から、導電材料層１１０の一部とホール１０４ａの側壁上の導電材料層の一部とが露出する。マスク層２０２はホール１０４ｂを覆う。その後、マスク層２０２によって覆われていない導電材料層１１０の面上に、導電層１１６を形成する。

次に、図２Ｆに示すように、マスク層２０２を除去して、別のマスク層２０４を導電材料層１１０及び導電層１１６上に形成する。マスク層２０４は複数の開口を有しており、開口から、導電材料層１１０の一部及びホール１０４ｂの側壁上にある導電層１１６の部分を露出させる。マスク層２０４は、さらに、ホール１０４ａ、その中の導電材料層１１０及び導電層１１６を覆う。

その後、マスク層２０４をマスクとして用いて、図２Ｇに示すように、露出した導電材料層１１０をエッチング処理してパターン化する。次に、図２Ｇに示すように、マスク層２０４を除去する。パターン化された導電層１１０は、基板１００上の絶縁層１０６上に位置し、且つ、ホール１０４ａの側壁上に延出するが、ホール１０４ｂ内には導電層はない。この実施形態では、導電層１１６は導電層１１０の側面を覆っていないことがわかる。一実施形態では、図２Ｇに示すように、導電層１１６の側面は、導電層１１０の側面と略同一平面上にある。

その後、絶縁層１１４を任意に導電層１１０上に形成して、本発明の一実施形態に係るインターポーザの製造を完了する。絶縁層１１４は、導電層１１６により被覆されない導電層１１０の表面を被覆する。

本発明の実施形態に係るインターポーザは、異なる幅を持つ少なくとも２つのスルーホールを有し、且つ、１つのスルーホール内に、導電層はなく、絶縁層のみが存在する。一実施形態では、異なる幅を持ち内部に導電層を持たないスルーホールは、例えば、位置合わせや調整のために用いられる。別の実施形態では、ホール１０４ｂ及び絶縁層１０６は、貫通基板絶縁構造として用いることができる。この貫通基板絶縁構造は、例えば、ホール１０４ａ、絶縁層１０６、導電層１１０及び導電層１１６により構成される別の貫通基板導電構造を囲んでもよい。更に別の実施形態では、貫通基板絶縁構造は、光線を遮断して、光線が他の領域に入り込まないようにしてもよい。

本発明を具体例によってかつ好ましい具体例の観点から説明したが、本発明は、開示した実施形態に限定されるものではないことを理解すべきである。それとは反対に、本発明は、さまざまな実施形態及び同様の構成（当業者にとって自明なもの）にも及ぶことを意図する。したがって、添付の特許請求の範囲の保護範囲は、すべての変更例及び同様な構成を包含するようにもっとも広い解釈と捉えるべきである。

１００ 基板
１００ａ、１００ｂ 面
１０２ マスク層
１０２a、１０２ｂ 開口
１０４ａ、１０４ｂ ホール
１０６，１０８ 絶縁層
１１０ 導電層
１１２ マスク層
１１４ 絶縁層
１１６ 導電層
２０２、２０４ マスク層

Claims (20)

1. インターポーザであって、
   第１面及び第２面を有する基板と、
   前記基板の前記第１面から前記第２面に延出する第１ホールと、
   前記基板の前記第１面から前記第２面に延出し、幅が前記第１ホールの幅と異なる第２ホールと、
   前記基板上に位置し、且つ、前記第１ホールの側壁及び前記第２ホールの側壁上にまで延出する絶縁層と、
   前記基板上の前記絶縁層上に位置し、且つ、前記第１ホールの前記側壁上にまで延出する導電層とを含み、前記第２ホール内に導電層がないことを特徴とするインターポーザ。
2. 前記第１ホールの幅は、前記第２ホールの幅より大きいことを特徴とする請求項１に記載のインターポーザ。
3. さらに、前記導電層と前記絶縁層との間に位置する第２絶縁層を含むことを特徴とする請求項１に記載のインターポーザ。
4. 前記第２絶縁層は前記基板の前記第１面上に位置することを特徴とする請求項３に記載のインターポーザ。
5. 前記第２絶縁層の厚さは、前記絶縁層の厚さより大きいことを特徴とする請求項３に記載のインターポーザ。
6. さらに、前記導電層の表面を被覆する第２導電層を含むことを特徴とする請求項１に記載のインターポーザ。
7. さらに、前記導電層の一部を被覆する第３絶縁層を含み、前記第２導電層は前記導電層の別の部分を被覆することを特徴とする請求項６に記載のインターポーザ。
8. 前記第２導電層は前記導電層の側面を被覆することを特徴とする請求項６に記載のインターポーザ。
9. 前記第２導電層の側面は、前記導電層の側面とほぼ同一平面上にある、請求項６に記載のインターポーザ。
10. 前記第２導電層の材料は前記導電層の材料と異なることを特徴とする請求項６に記載のインターポーザ。
11. さらに、前記導電層の一部を被覆する第３絶縁層を含むことを特徴とする請求項１に記載のインターポーザ。
12. インターポーザの形成方法であって、
    第１面及び第２面を有する基板を提供する工程と、
    前記基板の前記第１面から、前記基板の一部を除去して、前記第２面に延出する第１ホールを形成する工程と、
    前記基板の前記第１面から、前記基板の一部を除去して、前記第２面に延出する第２ホールを形成し、前記第１ホールの幅が、前記第２ホールの幅と異なるようにする工程と、
    絶縁層を前記基板上に形成し、前記絶縁層が、前記第１ホールの側壁と前記第２ホールの側壁とに延出する工程と、
    前記基板上の前記絶縁層上に導電層を形成する工程とを含み、
    前記導電層が前記第１ホールの前記側壁上に延出し、且つ、前記第２ホール内に導電層がないことを特徴とするインターポーザの形成方法。
13. 前記第１ホール及び前記第２ホールを形成する前記工程は、
    前記基板の前記第１面上にマスク層を形成し、前記マスク層は、第１開口と第２開口とを有し、それぞれが前記基板の一部を露出し、前記第１開口の幅が、前記第２開口の幅と異なるようにする工程と、
    前記マスク層をマスクとして用いて、前記露出した基板をエッチング処理して、前記第１ホール及び前記第２ホールを形成する工程と、
    前記マスク層を除去する工程と、
    を含むことを特徴とする請求項１２に記載のインターポーザの形成方法。
14. さらに、前記基板の前記第２面から前記基板を薄くしてゆき、前記第１ホール及び前記第２ホールを露出させる工程を含むことを特徴とする請求項１３に記載のインターポーザの形成方法。
15. さらに、前記導電層と前記絶縁層との間に第２絶縁層を形成する工程を含むことを特徴とする請求項１２に記載のインターポーザの形成方法。
16. 前記導電層を形成する前記工程は、
    前記基板の前記第１面及び前記第２面上と、前記第１ホールの前記側壁及び前記第２ホールの前記側壁上とに、導電材料層を形成する工程と、
    前記導電材料層上に、第２マスク層を形成し、前記第２マスク層は複数の開口を有し、該開口から、前記導電材料層の一部及び前記第２ホールの前記側壁上に位置する前記導電材料層の一部を露出し、且つ、前記第２マスク層が前記第１ホールを覆う工程と、
    前記第２マスク層をマスクとして用いて、前記露出した前記導電材料層をエッチング処理して、前記導電材料層を前記導電層にパターン化する工程と、
    前記第２マスク層を除去する工程と、
    を含むことを特徴とする請求項１２に記載のインターポーザの形成方法。
17. さらに、前記導電層の表面に、第２導電層を形成する工程を含み、前記第２導電層は前記導電層の側面を被覆することを特徴とする請求項１６に記載のインターポーザの形成方法。
18. 前記第２導電層が形成される前に、さらに、第３絶縁層を前記導電層上に形成する工程を含み、前記第３絶縁層は前記導電層の一部を被覆し、前記第２導電層は、前記第３絶縁層により被覆されない前記導電層の表面上に形成されることを特徴とする請求項１７に記載のインターポーザの形成方法。
19. さらに、第２導電層を前記導電層上に形成する工程を含み、前記導電層及び前記第２導電層を形成する前記工程は、
    導電材料層を、前記基板の前記第１面及び前記第２面上と、前記第１ホールの前記側壁及び前記第２ホールの前記側壁上とに形成する工程と、
    第３マスク層を前記導電材料層上に形成し、前記第３マスク層は複数の開口を有し、該開口から、前記導電材料層の一部及び前記第１ホールの前記側壁に位置する前記導電材料層の一部を露出させ、且つ、前記第３マスク層が前記第２ホールを覆う工程と、
    前記第３マスク層により被覆されない前記導電材料層の表面上に、前記第２導電層を形成する工程と、
    前記第３マスク層を除去する工程と、
    前記導電材料層及び前記第２導電層上に第４マスク層を形成する工程であって、前記第４マスク層は複数の開口を有し、該開口から、前記導電材料層の一部及び前記第２ホールの前記側壁上に位置する前記導電材料層の一部を露出させ、且つ、前記第４マスク層が前記第１ホールを被覆する工程と、
    前記第４マスク層をマスクとして用いて、前記露出した前記導電材料層をエッチング処理して、前記導電材料層を前記導電層にパターン化する工程と、
    前記第４マスク層を除去する工程と、
    を含むことを特徴とする請求項１２に記載のインターポーザの形成方法。
20. さらに、第３絶縁層を前記導電層上に形成する工程を含み、前記第３絶縁層は、前記第２導電層により被覆されない前記導電層の表面を被覆することを特徴とする請求項１９に記載のインターポーザの形成方法。

Images