TWI434440B - 晶片封裝體及其形成方法 - Google Patents

晶片封裝體及其形成方法 Download PDF

Info

Publication number
TWI434440B
TWI434440B TW100134744A TW100134744A TWI434440B TW I434440 B TWI434440 B TW I434440B TW 100134744 A TW100134744 A TW 100134744A TW 100134744 A TW100134744 A TW 100134744A TW I434440 B TWI434440 B TW I434440B
Authority
TW
Taiwan
Prior art keywords
substrate
conductive layer
layer
chip package
wafer
Prior art date
Application number
TW100134744A
Other languages
English (en)
Other versions
TW201222880A (en
Inventor
Ming Kun Yang
Tsang Yu Liu
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Publication of TW201222880A publication Critical patent/TW201222880A/zh
Application granted granted Critical
Publication of TWI434440B publication Critical patent/TWI434440B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

晶片封裝體及其形成方法
本發明係有關於晶片封裝體，且特別是有關於發光晶片封裝體。
晶片封裝體用以保護封裝於其中之晶片，並提供晶片與封裝體外部之電子元件之間的導電通路。對於發光晶片封裝體而言，另有增進發光效率之需求。
因此，業界亟需能加強發光晶片封裝體之發光效率之技術，且需兼顧發光晶片封裝體在較高電壓下之操作。
本發明一實施例提供一種晶片封裝體，包括：一基底，具有一表面；一反射層，部分覆蓋於該基底之該表面上；一絕緣層，形成於該基底之該表面及該反射層之上；一導電層，形成於該絕緣層之上，其中該導電層在該表面之正投影至少部分不與該反射層在該表面之正投影重疊，且該導電層不電性接觸該反射層；以及一晶片，設置於該基底之該表面之上，該晶片具有至少一電極，電性連接至該導電層。
本發明一實施例提供一種晶片封裝體的形成方法，包括：提供一基底，具有一表面；於該基底之部分的該表面上形成一反射層；於該基底之該表面及該反射層之上形成一絕緣層；於該絕緣層上形成一導電層，該導電層在該表面之正投影至少部分不與該反射層在該表面之正投影重疊，且該導電層不電性接觸該反射層；於該基底之該表面上設置一晶片，具有至少一電極；以及電性連接該電極與該導電層。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定型式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明，不代表所討論之不同實施例及/或結構之間必然具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層之情形。
本發明一實施例之晶片封裝體可用以封裝發光元件，例如發光二極體晶片。然其應用不限於此，例如在本發明之晶片封裝體的實施例中，其可應用於各種包含主動元件或被動元件(active or passive elements)、數位電路或類比電路(digital or analog circuits)等積體電路的電子元件(electronic components)，例如是有關於光電元件(opto electronic devices)、微機電系統(Micro Electro Mechanical System;MEMS)、微流體系統(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package;WSP)製程對影像感測元件、發光二極體(light-emitting diodes;LEDs)、太陽能電池(solar cells)、射頻元件(RF circuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)、噴墨頭(ink printer heads)、或功率金氧半場效電晶體模組(power MOSFET modules)等半導體晶片進行封裝。
其中上述晶圓級封裝製程主要係指在晶圓階段完成封裝步驟後，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離之半導體晶片重新分布在一承載晶圓上，再進行封裝製程，亦可稱之為晶圓級封裝製程。另外，上述晶圓級封裝製程亦適用於藉堆疊(stack)方式安排具有積體電路之多片晶圓，以形成多層積體電路(multi-layer integrated circuit devices)之晶片封裝體。在一實施中，上述切割後的封裝體係為一晶片尺寸封裝體(CSP;chip scale package)。晶片尺寸封裝體(CSP)之尺寸可僅略大於所封裝之晶片。例如，晶片尺寸封裝體之尺寸不大於所封裝晶片之尺寸的120%。
第1A-1F圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。如第1A圖所示，提供基底100。在一實施例中，基底100為半導體晶圓(如矽晶圓)而可進行晶圓級封裝以節省製程時間與成本。基底100具有表面100a與100b。表面100a與100b例如係彼此相對。
在一實施例中，可選擇性於基底100中形成穿基底導電結構以電性連接基底100之兩表面上所設置之元件。例如，可選擇性自基底100之表面100a移除部分的基底100以形成由表面100a朝表面100b延伸之孔洞102。孔洞102之形成方式可例如採用微影製程及蝕刻製程。
接著，如第1B圖所示，可自基底100之表面100b薄化基底100而使孔洞102露出，因而形成穿孔102， 。可視需求將基底100薄化至適合的厚度。接著，可選擇性於基底100之表面上及穿孔102’之側壁上形成絕緣層104。在一實施例中，絕緣層104可為(但不限於)熱氧化層。例如，當基底100為矽晶圓時，絕緣層104可為以熱氧化製程而形成於矽晶圓表面上之氧化矽層。絕緣層104亦可為由其他適合製程及/或其他適合材質所形成。
如第1C圖所示，接著於基底100之部分的表面(例如是表面100a)上形成反射層106。在一實施例中，可例如透過濺鍍之方式於基底100之表面上形成反射材料層(未顯示)。反射材料層之材質例如包括(但不限於)鋁、銀、金、銅、前述之合金、或前述之組合。接著，可透過微影及蝕刻製程而將反射材料層圖案化為第1C圖中所示之反射層106。
接著，如第1D圖所示，於基底100之表面100a上及反射層106上形成絕緣層108。在第1D圖之實施例中，絕緣層108進一步延伸於穿孔102’之側壁上，且延伸於基底100之表面100b上。絕緣層108之材質包括高分子材料，例如環氧樹脂、聚亞醯胺、或前述之組合。絕緣層108質亦可包括氧化物、氮化物、氮氧化物、金屬氧化物、或前述之組合。絕緣層108成方式例如包括噴塗法、噴墨法、浸鍍法、化學氣相沉積、或前述之組合。在一實施例中，絕緣層108可為透明絕緣層。
如第1E圖所示，接著於絕緣層108上形成導電層110。導電層110之材質例如包括(但不限於)銅、鋁、金、鎳、鎢、前述之合金、或前述之組合。導電層110之形成方式包括濺鍍、蒸鍍、電鍍、及/或無電鍍等。以下之說明將以電鍍方式為例說明導電層110之形成方式。
在一實施例中，可例如以物理氣相沉積法於穿孔102’之側壁上及基底100之表面100a與100b上形成晶種層(未顯示)。接著，於晶種層上形成圖案化遮罩層(未顯示)。圖案化遮罩層具有數個開口，開口露出實際上欲形成導電層110之區域。接著，可透過電鍍製程於開口所露出之晶種層上電鍍沉積導電材料。接著，移除圖案化遮罩層以及對其下之晶種層進行蝕刻製程。可透過上述之方式視需求於基底100之表面100a及100b上形成具有所需導電圖案之導電層110。導電層110可延伸進入穿孔102’之中，並延伸於表面100a及100b上，因而可電性連接位於基底100之相反表面上之元件。
在一實施例中，導電層110在表面100a之正投影至少部分不與反射層106在表面100a之正投影重疊，且導電層110不電性接觸反射層106。可透過導電層110之圖案化製程而達成上述導電層110與反射層106之相對設置。例如，在第1E圖之實施例中，導電層110在表面100a之正投影完全不與反射層106在表面100a之正投影重疊。因此，導電層110之一側邊與反射層106之一側邊之間隔有一最短水平間距d。此外，為了避免導電層110與反射層106之間發生短路而影響所形成之晶片封裝體的運作。導電層110需不電性接觸反射層106。例如，在第1E圖之實施例中，導電層110與反射層106之間至少隔有絕緣層108而彼此不直接接觸。
接著，如第1F圖所示，於基底100之表面100a上設置晶片112。晶片112可包括發光元件。例如，晶片112可為發光二極體晶片。晶片112具有至少一電極，用以接收及/或傳送電子訊號。例如，當晶片112為發光二極體晶片，晶片112可包括電極112a及電極112b。此外，雖然在第1F圖之實施例中，晶片112之電極112a及電極112b皆位於晶片112之上表面，但本發明實施例不限於此。在其他實施例中，晶片112之電極112a及電極112b可皆位於晶片112之下表面。或者，晶片112之電極112a及電極112b可分別位於晶片112之相反表面上。當基底100為矽晶圓時，可接著進行切割製程以分離出複數個個別的晶片封裝體。
如第1F圖所示，接著將晶片112之電極(例如，電極112a)電性連接至導電層110。例如，可於晶片112之電極與導電層110之間形成焊線114。或者，在其他實施例中，可採用線路重佈層形成晶片112之電極與導電層110之間的電性連接。此外，可將晶片112之另一電極(例如，電極112b)電性連接至另一導電層(如另一穿孔中之導電層)。將晶片112之電極(例如，電極112a)電性連接至導電層110之步驟不限定在切割製程之後進行。在一些實施例中，可在形成晶片112與導電層110之間的電性連接之後，才接著進行切割製程以分離出複數個晶片封裝體。
如第1F圖所示，由於晶片112之下方周邊區域設置有反射層106。因此當晶片112為發光晶片時，其所發出之部分的光線可經由反射層106之反射而朝向特定方向。因此，可增加晶片封裝體的照明強度。再者，由於導電層110在表面100a之正投影至少部分不與反射層106在表面100a之正投影重疊，導電層110與反射層106之間不容易因高電壓或高電流運作而發生崩潰。
在本發明實施例之晶片封裝體中，導電層110在表面100a之正投影較佳完全不與反射層106在表面100a之正投影重疊以避免導電層110與反射層106之間發生短路。然本發明實施例不限於此。第2圖顯示根據本發明一實施例之晶片封裝體的剖面圖，其中相同或相似之標號用以標示相同或相似之元件。在第2圖之實施例中，導電層110部分重疊於反射層106之上。但由於重疊之部分範圍不大，仍能避免導電層110與反射層106之間發生短路。
第3A-3D圖顯示根據本發明數個實施例之晶片封裝體的上視圖(自表面100a觀察)，其中相同或相似之標號用以標示相同或相似之元件。如第3A圖所示，在此實施例中，反射層106及導電層110皆經特別圖案化，使得導電層110在表面100a之正投影至少部分不與反射層106在表面100a之正投影重疊。在此實施例中，導電層110在表面100a之正投影較佳完全不與反射層106在表面100a之正投影重疊，使彼此之側邊之間隔有最短間距d。因此，當高電流經由電極112a及電極112b而施加至晶片112時，導電層110上之電流不致於與反射層106發生短路而導致晶片封裝體無法運作。此外，如第3A圖所示，導電層110還可延伸進入穿孔102’中而進一步延伸到相反表面(102b，未顯示)上。在一實施例中，反射層106在表面100a之正投影的面積大於導電層110在表面100a之正投影的面積。因此，光線之反射量將更為充足，可提升晶片封裝體之發光效率。
此外，應注意的是，穿孔102’之位置不限於如第3A圖之實施例所示係位於角落。在其他實施例中，可於形成穿孔102’之製程中，將穿孔102’調整至其他的適合位置。如第3B圖之實施例所示，穿孔102’之位置可調整至晶片封裝體的中間位置。
導電層110在表面100a上之分佈範圍還可進一步縮小以增加反射層106之分佈面積，如第3C圖之實施例所示。相似地，導電層110連同穿孔102’之位置亦可視情況作調整，如第3D圖之實施例所示。
在上述實施例中，晶片封裝體中之穿基底導電結構係形成於穿孔102’之中而由基底100所包覆。然而，本發明實施例不限於此。在其他實施例中，穿基底導電結構可外露於基底100之表面。例如，穿基底導電結構可外露於基底100之側面，而可用作側邊電極。
第4A-4B圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。如第4A圖所示，可以類似於第1A-1F圖實施例所述之方式於基底100(例如，晶圓)上設置複數個晶片、反射層、及穿基底導電結構。與前述實施例不同之處主要在於基底100上所定義之預定切割道SC係穿過基底100上所形成之穿孔102’。
接著，如第4B圖所示，沿著預定切割道SC切割基底100以形成複數個晶片封裝體。第5圖顯示相應於第4B圖所示之晶片封裝體的立體上視圖。如第5圖所示，由於晶片100係沿著通過穿孔102’之切割道SC而切割，因此穿基底導電結構將於所切割而得之晶片封裝體的基底100之側壁露出，而成為晶片封裝體的側邊電極。
如第5圖所示，晶片封裝體包括溝槽102”(即，經切割製程而外露之部分的穿孔102’)，自基底100之表面100a朝表面100b延伸，且自基底之側面100c朝基底100之內部延伸。導電層110係位於溝槽102”之側壁上，導電層110較佳不與基底100之側面100c共平面且隔有一最短距離d1。位於溝槽102”中之導電層110可作為晶片封裝體之側邊電極。在一實施例中，可在切割製程之前，對穿孔102’中之導電層110進行圖案化而移除預定切割道SC附近的導電層110。如此，在切割製程進行時，切割刀將不與導電層110接觸，可確保導電層110不受切割製程影響而剝落或遭破壞。因此，第5圖實施例中，導電層110不與基底100之側面100c共平面且隔有一最短距離d1。
此外，晶片封裝體可包括更多其他的側邊電極，其中這些側邊電極可視需求而位於晶片封裝體之基底的任一側面。例如，在第5圖實施例中，晶片封裝體還包括溝槽102”(即，經切割製程而外露之部分的穿孔102’)，自基底100之表面100a朝表面100b延伸，且自基底之側面100d朝基底100之內部延伸。導電層110係位於溝槽102”之側壁上，導電層110較佳不與基底100之側面100d共平面且隔有一最短距離d2。位於溝槽102”(右邊)中之導電層110可作為晶片封裝體之另一側邊電極。
在一實施例中，設置於基底100上之反射層106上的晶片112可為發光晶片而具有至少兩電極。發光晶片之一電極可透過線路重佈層或焊線等導電結構而與側面100c上之側邊電極電性連接。相似地，發光晶片之另一電極亦可透過線路重佈層或焊線等導電結構而與側面100d上之側邊電極電性連接。
此外，為了方便後續導電結構(例如，焊線)之形成，導電層110可進一步延伸在基底100之表面上。如第5圖所示，在一實施例中，具有側邊電極之晶片封裝體之表面上可具有類似於第3A圖實施例所示之布局。第5圖實施例例如是沿著Y方向(縱向)切割基底而成。
應注意的是，本發明實施例之實施方式不限於此。例如，在其他實施例中，具有側邊電極之晶片封裝體之表面上可具有類似於(但不限於)第3B圖或第3C圖實施例所示之布局。布局方式端視需求而定。例如，後續若以打線方式形成晶片封裝體之對外導電通路時，較佳於基底100之表面上預留面積足夠之導電層布局以利後續打線製程之進行。
本發明實施例透過形成反射層而可增進晶片封裝體之發光效率。此外，經由對反射層及導電層之布局設計，可有效避免導電層與反射層之間發生短路，可應於於較高電壓與電流之應用中。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．基底
100a、100b．．．表面
100c、100d．．．側面
102．．．孔洞
102’．．．穿孔
102”．．．溝槽
104．．．絕緣層
106．．．反射層
108．．．絕緣層
110．．．導電層
112．．．晶片
112a、112b．．．電極
114．．．焊線
d．．．間距
d1、d2．．．距離
SC．．．切割道
第1A-1F圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第2圖顯示根據本發明一實施例之晶片封裝體的剖面圖。
第3A-3D圖顯示根據本發明數個實施例之晶片封裝體的上視圖。
第4A-4B圖顯示根據本發明一實施例之晶片封裝體的製程剖面圖。
第5圖顯示顯示根據本發明一實施例之晶片封裝體的上視立體圖。
100．．．基底
100a、100b．．．表面
102’．．．穿孔
104．．．絕緣層
106．．．反射層
108．．．絕緣層
110．．．導電層
112．．．晶片
112a、112b．．．電極
114．．．焊線
d．．．間距

Claims (18)

  1. 一種晶片封裝體，包括：一基底，具有一表面；至少一溝槽，自該基底之該表面朝該基底之一第二表面延伸，且自該基底之其中一側面朝該基底之內部延伸；一反射層，部分覆蓋於該基底之該表面上；一絕緣層，形成於該基底之該表面及該反射層之上；一導電層，形成於該絕緣層之上且延伸於該溝槽之一側壁上，其中該導電層在該表面之正投影至少部分不與該反射層在該表面之正投影重疊，且該導電層不電性接觸該反射層，且其中該溝槽中之該導電層不與該側面共平面且隔有一最短距離；以及一晶片，設置於該基底之該表面之上，該晶片具有至少一電極，電性連接至該導電層。
  2. 如申請專利範圍第1項所述之晶片封裝體，其中該導電層在該表面之正投影完全不與該反射層在該表面之正投影重疊。
  3. 如申請專利範圍第1項所述之晶片封裝體，更包括一第二絕緣層，介於該基底與該反射層之間。
  4. 如申請專利範圍第1項所述之晶片封裝體，更包括一穿孔，自該基底之該表面朝該基底之一第二表面延伸。
  5. 如申請專利範圍第4項所述之晶片封裝體，其中該導電層延伸進入該穿孔，且延伸於該第二表面之上。
  6. 如申請專利範圍第1項所述之晶片封裝體，其中該晶片包括一發光元件。
  7. 如申請專利範圍第1項所述之晶片封裝體，其中該反射層在該表面之正投影的面積大於該導電層在該表面之正投影的面積。
  8. 如申請專利範圍第1項所述之晶片封裝體，其中該絕緣層為一透明絕緣層。
  9. 如申請專利範圍第1項所述之晶片封裝體，其中該晶片之該電極透過一焊線而電性連接至該導電層。
  10. 如申請專利範圍第1項所述之晶片封裝體，其中該導電層不直接接觸該反射層。
  11. 一種晶片封裝體的形成方法，包括：提供一基底，具有一表面；形成至少一溝槽，自該基底之該表面朝該基底之一第二表面延伸，且自該基底之其中一側面朝該基底之內部延伸；於該基底之部分的該表面上形成一反射層；於該基底之該表面及該反射層之上形成一絕緣層；於該絕緣層上形成一導電層，該導電層在該表面之正投影至少部分不與該反射層在該表面之正投影重疊，且該導電層不電性接觸該反射層，其中該導電層延伸於該溝槽之一側壁上，且其中該溝槽中之該導電層不與該側面共平面且隔有一最短距離；於該基底之該表面上設置一晶片，具有至少一電極；以及 電性連接該電極與該導電層。
  12. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中該導電層在該表面之正投影完全不與該反射層在該表面之正投影重疊。
  13. 如申請專利範圍第11項所述之晶片封裝體的形成方法，更包括在形成該反射層之前，於該基底之該表面上形成一第二絕緣層。
  14. 如申請專利範圍第11項所述之晶片封裝體的形成方法，更包括在形成該反射層之前，部分移除該基底以形成一穿孔，該穿孔自該基底之該表面朝該基底之一第二表面延伸。
  15. 如申請專利範圍第14項所述之晶片封裝體的形成方法，其中該導電層延伸進入該穿孔，且延伸在該第二表面之上。
  16. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中該晶片包括一發光元件。
  17. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中該反射層在該表面之正投影的面積大於該導電層在該表面之正投影的面積。
  18. 如申請專利範圍第11項所述之晶片封裝體的形成方法，其中該絕緣層為一透明絕緣層。
TW100134744A 2010-10-04 2011-09-27 晶片封裝體及其形成方法 TWI434440B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US38954010P 2010-10-04 2010-10-04

Publications (2)

Publication Number Publication Date
TW201222880A TW201222880A (en) 2012-06-01
TWI434440B true TWI434440B (zh) 2014-04-11

Family

ID=45889049

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100134744A TWI434440B (zh) 2010-10-04 2011-09-27 晶片封裝體及其形成方法

Country Status (2)

Country Link
US (1) US20120080706A1 (zh)
TW (1) TWI434440B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594527A (zh) * 2012-08-17 2014-02-19 财团法人工业技术研究院 硅晶太阳能芯片、包括其的电池、及其制造方法
CN103928597A (zh) * 2013-01-10 2014-07-16 阳升照明有限公司 具有厚膜反射层的发光二极管元件基板、元件及制法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090273005A1 (en) * 2006-07-24 2009-11-05 Hung-Yi Lin Opto-electronic package structure having silicon-substrate and method of forming the same
TW200834962A (en) * 2007-02-08 2008-08-16 Touch Micro System Tech LED array package structure having Si-substrate and method of making the same
TW200843135A (en) * 2007-04-23 2008-11-01 Augux Co Ltd Method of packaging light emitting diode with high heat-dissipating efficiency and the structure thereof
TWI471977B (zh) * 2009-05-15 2015-02-01 Xintec Inc 功率金氧半場效電晶體封裝體

Also Published As

Publication number Publication date
US20120080706A1 (en) 2012-04-05
TW201222880A (en) 2012-06-01

Similar Documents

Publication Publication Date Title
US8237187B2 (en) Package structure for chip and method for forming the same
TWI505428B (zh) 晶片封裝體及其形成方法
US8952501B2 (en) Chip package and method for forming the same
US9711403B2 (en) Method for forming chip package
TWI536525B (zh) 晶片封裝體
TWI512930B (zh) 晶片封裝體及其形成方法
TWI529887B (zh) 晶片封裝體及其形成方法
US8362515B2 (en) Chip package and method for forming the same
TWI512918B (zh) 晶片封裝體及其形成方法
TWI529821B (zh) 晶片封裝體及其形成方法
CN105047619B (zh) 晶片堆叠封装体及其制造方法
TWI489605B (zh) 晶片封裝體及其形成方法
US20110284887A1 (en) Light emitting chip package and method for forming the same
TWI546921B (zh) 晶片封裝體及其形成方法
TWI450345B (zh) 晶片封裝體及其形成方法
US9024437B2 (en) Chip package and method for forming the same
TW201244053A (en) Chip package and method for forming the same
US8786093B2 (en) Chip package and method for forming the same
US20120146111A1 (en) Chip package and manufacturing method thereof
TWI512920B (zh) 晶片封裝體及其形成方法
TWI434440B (zh) 晶片封裝體及其形成方法
TWI484597B (zh) 晶片封裝體及其形成方法
TW201306215A (zh) 晶片封裝體及其形成方法