TWI471977B - 功率金氧半場效電晶體封裝體 - Google Patents

功率金氧半場效電晶體封裝體 Download PDF

Info

Publication number
TWI471977B
TWI471977B TW98142030A TW98142030A TWI471977B TW I471977 B TWI471977 B TW I471977B TW 98142030 A TW98142030 A TW 98142030A TW 98142030 A TW98142030 A TW 98142030A TW I471977 B TWI471977 B TW I471977B
Authority
TW
Taiwan
Prior art keywords
effect transistor
conductive
semiconductor substrate
layer
conductive structure
Prior art date
Application number
TW98142030A
Other languages
English (en)
Other versions
TW201041089A (en
Inventor
Baw Ching Perng
Ying Nan Wen
Shu Ming Chang
Ching Yu Ni
Yun Jui Hsieh
Wei Ming Chen
Chia Lun Tsai
Chia Ming Cheng
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Publication of TW201041089A publication Critical patent/TW201041089A/zh
Application granted granted Critical
Publication of TWI471977B publication Critical patent/TWI471977B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

功率金氧半場效電晶體封裝體
本發明係有關於功率金氧半場效電晶體封裝體，且特別是有關於晶圓級晶片尺寸封裝的功率金氧半場效電晶體封裝體。
第1A及1B圖分別顯示習知功率金氧半場效電晶體封裝體10的剖面示意圖及立體示意圖。如第1A、1B圖所示，功率金氧半場效電晶體晶片12係承載於導電載體16上，並封裝於殼體14中。功率金氧半場效電晶體晶片12具有閘極接點區與源極接點區(未顯示)。功率金氧半場效電晶體封裝體10包括電性連接至閘極接點區之接腳18g與電性連接至源極接點區之接腳18s，接腳18g與18s進一步延伸至殼體14之外。功率金氧半場效電晶體晶片12另具有汲極接點區(未顯示)。汲極接點區透過下方之導電載體16而與延伸至殼體14之外的接腳18d電性連接。
然而，上述封裝體需將功率金氧半場效電晶體元件需逐一封裝於殼體中，並需逐一形成接腳，相當耗時費工。此外，殼體與接腳將佔去很大的空間，不利於較小尺寸之封裝體的形成，不符合現今對電子產品輕薄短小化之需求。
本發明實施例提供一種本發明實施例提供一種功率金氧半場效電晶體封裝體，包括半導體基底，具有第一表面及相反之第二表面，半導體基底之導電型式為第一導電型式，且半導體基底形成汲極區；摻雜區，自第一表面向下延伸，摻雜區之導電型式為第二導電型式；源極區，位於摻雜區中，源極區之導電型式為第一導電型式；閘極，形成於第一表面上，且與半導體基底之間隔有閘極介電層；第一導電結構，位於半導體基底之上，第一導電結構具有第一端點，且與汲極區電性連接；第二導電結構，位於半導體基底之上，第二導電結構具有第二端點，且與源極區電性連接；第三導電結構，位於半導體基底之上，第三導電結構具有第三端點，且與閘極電性連接，其中第一端點、第二端點、及第三端點大抵共平面；以及保護層，位於半導體基底與第一端點、第二端點、及第三端點之間。
本發明實施例提供一種功率金氧半場效電晶體封裝體，包括半導體基底，具有第一表面及相反之第二表面，半導體基底之導電型式為第一導電型式，且半導體基底形成汲極區；摻雜區，自第一表面向下延伸，摻雜區之導電型式為第二導電型式；源極區，位於摻雜區中，源極區之導電型式為第一導電型式；閘極，形成於第一表面上或埋於第一表面內，且與半導體基底之間隔有閘極介電層；第一溝槽，自半導體基底之第一側面朝半導體基底之內部延伸，且自第一表面向第二表面延伸；第一導電層，位於第一溝槽之側壁上，其中第一導電層不與第一側面共平面而與第一側面隔有第一最短距離，且第一導電層與源極區電性連接；第一絕緣層，位於第一導電層與半導體基底之間；第二溝槽，自半導體基底之第二側面朝半導體基底之內部延伸，且自第一表面向第二表面延伸；第二導電層，位於第二溝槽之側壁上，其中第二導電層不與第二側面共平面而與第二側面隔有第二最短距離，且第二導電層與汲極區電性連接；第二絕緣層，位於第二導電層與半導體基底之間；第三溝槽，自半導體基底之第三側面朝半導體基底之內部延伸，且自第一表面向第二表面延伸；第三導電層，位於第三溝槽之側壁上，其中第三導電層不與第三側面共平面而與第三側面隔有第三最短距離，且第三導電層與閘極電性連接；以及第三絕緣層，位於第三導電層與半導體基底之間。
本發明實施例包括利用晶圓級封裝來形成功率金氧半場效電晶體封裝體(power MOSFET package)，透過例如是穿基底導通孔(through substrate via，TSV)等垂直方向的導電結構，將功率金氧半場效電晶體元件之閘極接點、源極接點、與汲極接點導引至大抵相同的平面上，可有效降低封裝成本，並形成尺寸較小之封裝體。所形成之功率金氧半場效電晶體封裝體之接點由於大抵位於同一平面上，有利於透過例如覆晶封裝的方式與其他電子元件整合。
首先，配合圖式舉例說明本發明一實施例之功率金氧半場效電晶體封裝體中之MOSFET晶片的結構。第2A圖顯示一實施例之功率金氧半場效電晶體晶片100之立體示意圖。功率金氧半場效電晶體晶片100包括半導體基底102，具有第一表面102a及相反之第二表面102b。半導體基底102之導電型式可為N型或P型，一般而言，以N型之半導體基底居多。以導電型式為N型之半導體基底102為例，其可為摻雜有N型摻質之矽基底。半導體基底102中之摻質種類與摻雜濃度可為不均一的。例如，半導體基底102下部分所摻雜之N型摻質的種類與摻雜濃度可不同於上部分中之N型摻質種類與摻雜濃度。半導體基底102本身形成了一汲極區。因此，標號102亦可代表功率金氧半場效電晶體晶片100中之汲極區。
功率金氧半場效電晶體晶片100包括摻雜區104，自第一表面102a向下延伸。摻雜區104之導電型式不同於半導體基底102。例如，當半導體基底102為N型基底時，摻雜區104之導電型式為P型，反之亦然。
功率金氧半場效電晶體晶片100包括源極區106，位於摻雜區104中。源極區106之導電型式與半導體基底102相同，例如皆為N型。在此實施例中，源極區106自第一表面102向下延伸且部分被摻雜區104圍繞。
功率金氧半場效電晶體晶片100包括閘極108，例如可為一多晶矽層。閘極108與半導體基底102之間隔有閘極介電層110，此外在另一實施例中，閘極與閘極介電層可為埋入式結構，形成於基底之凹穴中。
在第2A圖之實施例中，半導體基底102上形成有源極電極層112，其與源極區106電性連接，並與閘極108電性絕緣，其中，半導體基底102與源極電極層112之間另間隔有一層絕緣層104a，而此絕緣層104a亦可由自該摻雜區104延伸之摻雜區104a取代，例如P型摻雜區；在另一實施例中，閘極介電層可和源極絕緣層104a同時形成，其餘露出之基底表面則可作為汲極接觸區。源極電極層112與源極區106之間係彼此歐姆接觸。此外，在半導體基底(汲極區)102下方可形成有汲極電極層114。汲極電極層114與汲極區102之間係彼此歐姆接觸。
當施加電壓於閘極108時，可使摻雜區104中產生通道(channel)，再透過電場之施加，可使電子流或電流於源極電極層112、源極區106、汲極區102與汲極電極層114之間流動。
第2B圖顯示一實施例中，汲極電極層114、源極電極層112、及閘極108之位置示意圖。在一實施例中，可例如於位置A形成電性連接至閘極108之導電結構，例如可包括一銲球，亦可於例如位置B形成電性連接至源極區112之導電結構，例如亦可包括一銲球。因此，在此實施例中，分別電性連接至閘極108與源極區106(透過源極電極層112)之導電結構之端點可經由控制銲球之大小而大抵共平面。在一實施例中，可例如於位置C形成電性連接至汲極區102之導電結構，例如可包括穿基底導電結構及一銲球。在此實施例中，汲極區102透過汲極電極層114與穿基底導電結構而可將導電通路由第二表面102b向上導引至第一表面102a之上，而使功率金氧半場效電晶體晶片100的閘極、源極、汲極三接點的端點大抵共平面。可於三接點之端點與半導體基底102之間形成保護層而完成本發明實施例之功率金氧半場效電晶體封裝體的製作。
本發明實施例之功率金氧半場效電晶體封裝體較佳採用晶圓級封裝而可一次完成許多晶片的封裝，可大幅節省製程成本與時間，並可形成尺寸較小的封裝體。所形成之功率金氧半場效電晶體封裝體之接點由於大抵位於同一平面上，有利於透過例如覆晶封裝的方式與其他電子元件整合。
以下，配合第3A-3H圖說明本發明數個實施例之功率金氧半場效電晶體封裝體的剖面示意圖。其中，相同或相似之元件將可能採用相同或相似之標號，以便於了解本發明實施例。
在第3A圖之實施例中，封裝體包括第一導電結構116，位於半導體基底102之露出表面(亦可視為汲極區102)上。第一導電結構116透過第一穿基底導電結構122及汲極電極層114而與汲極區102電性連接。在此實施例中，第一穿基底導電結構122與半導體基底102(或汲極區102)之間隔有第一絕緣層124。應注意的是第一穿基底導電結構122不與摻雜區104或源極區106接觸。第一導電結構116例如可包括接墊116b及銲球116a。封裝體還包括第二導電結構118，位於半導體基底102之源極電極層上，且電性連接至源極區(未顯示，可參照第2圖)。第二導電結構118例如可包括接墊118b及銲球118a。封裝體還包括第三導電結構120，位於半導體基底102之閘極電極層上，且電性連接至閘極(未顯示，可參照第2圖)。第三導電結構120例如可包括接墊120b及銲球120a。在此實施例中，透過第一穿基底導電結構122之形成，可使電性連接至汲極區之導電結構116的一第一端點(例如銲球116a之頂點)大抵與第二導電結構118、第三導電結構120之第二端點及第三端點共平面，有利於覆晶封裝而整合至其他電子元件。在這些端點與半導體基底102之間還形成有保護層126。此實施例較佳採用矽晶圓作為半導體基底102以進行晶圓級封裝，並經由切割步驟而分離出個別的封裝體。
第3B圖所示實施例相似於第3A圖，其差別主要在於第3A圖之第一穿基底導電結構122之形成係先由第一表面102a向下蝕刻形成貫穿基底之孔洞，再於其中填入導電層。而第3B圖之實施例係由第二表面102b向上蝕刻以形成貫穿基底之孔洞，再於其中填入導電層。因此，對第3B圖實施例之第一穿基底導電結構122而言，在第一表面102a上之一截面小於在第二表面102b上之一截面，與第3A圖之結構相反。
在第3C圖所示實施例中，其結構相似於第3A圖所示結構，其差異主要在於第3C圖之封裝體更包括散熱層128。散熱層128有助於將元件運作時產生之熱能導出。散熱層128之材質可為任何導熱性良好之材料，其可為金屬材質或非金屬材質。其中在使用晶圓級封裝的場合中，由於晶粒切割步驟是在散熱層形成之後，因此較佳採用非金屬散熱層以利於後續切割，例如可使用Si、AlN、Al2 O3 、SiC等材質。
在第3D圖所示實施例中，其結構相似於第3C圖所示結構，其差異主要在於第一穿基底導電結構122與半導體基底102(亦可視為汲極區102)之間不具有絕緣層而彼此電性接觸，較佳為彼此歐姆接觸，其中為更快速導引源極區和汲極區間之電流，第一穿基底導電結構122係設在相鄰源極區之位置而較遠離於閘極區，且第一穿基底導電結構122週圍之摻雜區102c整體係由單一導電型態之摻雜物構成，包括n型摻雜物，在另一實施例中，為更快導引源極區和汲極區間之電流，可選擇使路徑較長之區域如鄰接汲極電極層114之基底下方摻雜區濃度高於基底上方摻雜區，或者選擇三明治結構，使基底上下方之摻雜區濃度高於基底中間區域。在此實施例中，電流或電子流可直接由源極區S流向第一穿基底導電結構122，而進一步導引至銲球116a。第一穿基底導電結構122及其周圍摻雜區102c可與汲極電極層114共同導引電流或電子流。在另一實施例中，亦可不形成汲極電極層114，而直接以第一穿基底導電結構122及其周圍摻雜區102c導引電流或電子流。
在第3A-3D圖之實施例中，係透過第一穿基底導電 結構122將電性連接至汲極區之導電通路導引至第一表面102a上。然本發明實施例不限於此，在第3E圖之實施例中，係採用電性連接至源極區之第二穿基底導電結構130，將電性連接至源極區之導電通路導引至第二表面102b上。此外，還採用電性連接至閘極之第三穿基底導電結構132，將電性連接至閘極之導電通路導引至第二表面102b上。第二穿基底導電結構130與第三穿基底導電結構132分別電性連接至位於第二表面102b上之第二導電結構118與第三導電結構120。在此實施例中，第一導電結構116、第二導電結構118、及第三導電結構120之端點仍可大抵共平面，利於後續之覆晶封裝。此外，在第3E圖之實施例中，第二穿基底導電結構130與半導體基底102之間隔有第二絕緣層134，而第三穿基底導電結構132與半導體基底102之間隔有第三絕緣層136。然在其他實施例中，第二穿基底導電結構130與半導體基底102之間可不具有絕緣層，而可改由電性相反之摻雜區取代。
本發明實施例之封裝體不限於使用穿基底導電結構來使各接點(例如銲球之頂點)大抵共平面。例如，在第3F圖之實施例中，係將半導體基底102設置於半導體承載基底200中之一凹槽202的底部上。在此實施例中，電性連接至汲極區之第一導電結構116係設置於半導體承載基底200之上表面上。如第3F圖所示，係透過線路重佈層204而使第一導電結構116與汲極區電性連接。在此實施例中，半導體承載基底200較佳是具有多個凹 槽於其中之晶圓，而可進行晶圓級封裝，並透過線路重佈層之設置，將功率金氧半電晶體晶片之接點皆導引至大抵同一平面上。接著透過切割步驟，可形成多個封裝體。
如第3G圖與第3H圖所示之實施例，亦可透過線路重佈層206，將與源極區電性連接之導電通路導引至設置於第二表面102b上之第二導電結構118，並可透過線路重佈層208，將與閘極電性連接之導電通路導引至設置於第二表面102b上之第三導電結構120，亦可使功率金氧半電晶體晶片之接點皆導引至大抵同一平面上。
雖然，在上述第3A-3E圖之實施例中，穿基底導電結構係位於接墊之正下方，但本發明實施例之實施方式不限於此。在其他實施例中，穿基底導電結構及接墊之間係透過一線路重佈層而彼此電性連接。在此情形下，穿基底導電結構係透過線路重佈層而與導電結構電性連接。
第4A-4B圖顯示本發明數個實施例之功率金氧半場效電晶體封裝體的剖面示意圖。在第4A圖之實施例中，其結構相似於第3A圖之結構，其差異主要在於第一穿基底導電結構122非位於第一導電結構116之正下方。在此實施例中，更包括位於半導體基底102上之一線路重佈層400，其形成第一穿基底導電結構122與第一導電結構116之間的導電通路。例如，線路重佈層400可同時與第一穿基底導電結構122與接墊116b電性連接。
在第4B圖之實施例中，其結構相似於第3E圖之結 構，其差異主要在於第二穿基底導電結構130非位於第二導電結構118之正下方，且第三穿基底導電結構132非位於第三導電結構120之正下方。在此實施例中，更包括位於半導體基底102上之一線路重佈層402，其形成第二穿基底導電結構130與第二導電結構118之間的導電通路。此外，此實施例還可更包括位於半導體基底102上之一線路重佈層404，其形成第三穿基底導電結構132與第三導電結構120之間的導電通路。在第4A-4B圖之實施例中，透過線路重佈層之使用，可視需求將導電結構(例如，銲球)配置於所需的特定位置。
在上述實施例中，雖然穿基底導電結構係大抵將穿孔填滿，然本發明實施例之實施方式不限於此。在其他實施例中，穿基底導電結構可僅大抵順應性地形成於穿孔之側壁上而不將穿孔填滿。
以下，將配合圖式說明本發明另一實施例之功率金氧半場效電晶體封裝體及其形成方法。在此實施例中，係以晶圓級封裝製程形成功率金氧半場效電晶體封裝體，並係將穿基底導電結構形在切割道上以形成具有側壁接點(sidewall contact)之功率金氧半場效電晶體封裝體。
第5A-5F圖顯示一實施例之功率金氧半場效電晶體封裝體的一系列製程立體示意圖。如第5A圖所示，提供晶圓500，其上形成有複數個功率金氧半場效電晶體。晶圓500上具有複數個預定的切割道SC，其將晶圓500分成數個區域，其中一區域中具有至少一功率金氧半場效電晶體。功率金氧半場效電晶體之形成方式可採用習知的半導體製程，在此不作敘述，其結構可例如相似於(但不限於)第2A圖所示之結構。
第5B圖顯示第5A圖中區域A之放大立體圖，用以說明此實施例之功率金氧半場效電晶體的後續製程。應注意的是，以下所說明之製程不限於僅對區域A之部分進行。在此實施例中，係同時對晶圓500之數個區域進行相似或相同的製程，經後續沿著預定切割道SC切割晶圓500後，可形成複數個具有側壁接點之功率金氧半場效電晶體封裝體。
如第5B圖所示，切割線SC在區域A中圍出一區域R，該區域R中具有至少一功率金氧半場效電晶體。功率金氧半場效電晶體之結構可類似於(但不限於)第2A圖所示結構，其可包括半導體基底，具有第一表面及相反之第二表面，半導體基底之導電型式為第一導電型式(例如是N型)，且半導體基底形成一汲極區。功率金氧半場效電晶體還包括摻雜區，自第一表面向下延伸，摻雜區之導電型式為第二導電型式(例如是P型)。功率金氧半場效電晶體還包括源極區，位於摻雜區中，源極區之導電型式為第一導電型式(例如是N型)。功率金氧半場效電晶體還包括閘極，形成於第一表面上或埋於第一表面內，且與半導體基底之間隔有閘極介電層。為簡化圖式，汲極區、源極區、及閘極未於第5B圖中繪出，其具體結構可例如參照第2圖。
接著，如第5C圖所示，於晶圓500中形成數個貫穿晶圓500的穿孔502，且穿孔502之位置與部分預定的切割道SC重疊。穿孔502之形成方式例如包括微影及蝕刻製程。或者，在一實施例中，可先形成自晶圓500之一表面朝另一相反表面延伸之孔洞，接著自相反表面薄化晶圓500(例如，透過化學機械研磨(CMP)或研磨(grinding)等方式)直至露出先前形成之孔洞以形成貫穿晶圓500之穿孔502。在後續製程中，將於這些穿孔之側壁上形成導電層以形成數個穿基底導電結構，且這些穿基底導電結構將分別與閘極、源極區、及汲極區電性接觸而可作為功率金氧半場效電晶體之接點。
請繼續參照第5C圖，在這些穿孔502之側壁上形成絕緣層504，用以使後續形成之導電層與晶圓500彼此電性絕緣。絕緣層504例如可為氧化層，其形成方式例如為化學氣相沉積。然，絕緣層504亦可採用其他的製程及/或材料來形成。
接著，如第5C圖所示，於不同穿孔502中之絕緣層504上形成圖案化導電層506a、506b、506c、及506d。圖案化導電層係分別與閘極、源極區、及汲極區電性接觸。在後續切割製程後，圖案化導電層將可作為功率金氧半場效電晶體之側壁接點。例如，圖案化導電層506a可與源極區電性連接，圖案化導電層506b可與汲極區電性連接，而圖案化導電層506c可與閘極電性連接。在此實施例中，圖案化導電層506d係與汲極區電性連接。然而，圖案化導電層506d與其所在穿孔之形成並非必要。在一實施例中，僅需形成三個穿孔及其中之圖案化導電層。然應注意的是，由於本發明實施例之功率金氧半場效電晶體封裝體較佳採取晶圓級封裝，因此雖然圖案化導電層506d對於區域R中之功率金氧半場效電晶體並非必要，然圖案化導電層506d可作為相鄰的另一功率金氧半場效電晶體的側壁接點。
此外，如第5C圖所示，穿孔502中之圖案化導電層皆僅覆蓋於部分的穿孔側壁上。這些圖案化導電層皆不覆蓋於預定的切割道SC上。因此，在後續切割晶圓500以分離出複數個功率金氧半場效電晶體封裝體時，切割刀所切割之部分將不含這些圖案化導電層，可避免切割刀受損。此外，更重要的是，圖案化導電層將不會於切割晶圓的過程中受到拉扯，可有效避免圖案化導電層剝落(peeling)。
上述穿孔中之圖案化導電層之形成方式將配合第6A-6B圖所示之一系列製程上視圖作說明。然應注意的是，第6A-6B圖僅舉例說明穿孔中之圖案化導電層的其中一種形成方式，其形成方式不限於此。
如第6A圖所示，首先於穿孔502之側壁上形成絕緣層504，並接著於絕緣層504上形成晶種層602。晶種層602可例如以物理氣相沉積法形成，其材質例如為銅。此外，晶種層602與晶圓500之間較佳形成有擴散阻障層(未顯示)，其材質例如是TiW或TiCu，可避免銅擴散進入晶圓500，並可增加晶種層602與晶圓500(或絕緣層504)之間的黏著性。
接著，如第6A圖所示，於晶種層602上順應性形成光阻層604。光阻層604可為可電鍍光阻，因而可透過電鍍之方式(例如，以晶種層602為電極)而順應性地形成於晶種層602之上。
接著，如第6B圖所示，將光阻層604圖案化而使預定切割道SC所經過的區域附近的光阻層604被移除，使預定切割道SC所經過的區域附近的晶種層602露出。通常，可電鍍光阻為負型光阻，因此可以遮蔽物蓋住預定切割道SC所經過的區域附近，並對露出之光阻層604照光而使其固化。接著，可洗去未照光之光阻而形成圖案化光阻層604a。
接著，如第6B圖所示，以圖案化後之光阻層604a為遮罩對晶種層602進行蝕刻，露出的晶種層602經移除後便形成了圖案化晶種層602a。
之後，可移除圖案化光阻層604a，並以圖案化晶種層602a為電極，透過電鍍製程而於圖案化晶種層602a上形成導電材料以形成圖案化導電層，例如是第5C圖所示之圖案化導電層506a、506b、506c、或506d。在一實施例，在形成圖案化導電層的製程期間，可同時於晶圓500上形成各種線路布局(例如，形成線路重佈層)，使圖案化導電層可分別與功率金氧半場效電晶體之閘極、源極區、或汲極區電性連接。
請回到第5C圖，在於穿孔502中形成圖案化導電層(506a-d)之後，沿著預定的切割道SC切割晶圓500以形成複數個彼此分離的功率金氧半場效電晶體封裝體。由於本形成於預定切割道SC上之導電層在圖案化步驟之後已移除，因此切割過程中不會切割到圖案化導電層，可避免切割刀損壞，並有效防止圖案化導電層因切割刀之拉扯而剝落，可提升元件之可靠度與良率。第5D圖顯示其中一功率金氧半場效電晶體封裝體520之立體示意圖。
如第5D圖所示，功率金氧半場效電晶體封裝體520包括半導體基底540。在定義圖案化導電層時，可同時於半導體基底540上形成線路重佈層。例如，線路重佈層530用以提供圖案化導電層506a與預先形成於半導體基底540中之源極區s之間的導電通路。線路重佈層532用以提供圖案化導電層506c與預先形成於半導體基底540中之閘極g之間的導電通路。相似地，亦可同時於半導體基底540上形成線路重佈層(例如，位於半導體基底540之底面上，未顯示於圖中)，用以提供圖案化導電層506b及/或506d與預先形成於半導體基底540中之汲極區(例如，位於半導體基底540之底面上，未顯示於圖中)之間的導電通路。因此，在此實施例中，位於功率金氧半場效電晶體封裝體520之側面上之圖案化導電層506a、506b(及/或506d)、及506c可分別作為源極接點S、汲極接點D、及閘極接點G。這些位於側壁上之接點可用以與其他電子元件(例如是印刷電路板)整合。
在第5D圖之實施例中，功率金氧半場效電晶體封裝體520包括半導體基底540，具有第一表面540a及相反之第二表面540b。半導體基底540之導電型式為第一導電型式(例如N型)，且半導體基底540形成汲極區(未顯示於圖中，可參照第第2A圖)。功率金氧半場效電晶體封裝體520包括摻雜區(未顯示於圖中，可參照第第2A圖)，自第一表面540a向下延伸，摻雜區之導電型式為第二導電型式(例如P型)。功率金氧半場效電晶體封裝體520包括源極區s，位於摻雜區中，源極區之導電型式為第一導電型式。功率金氧半場效電晶體封裝體520包括閘極區g，形成於第一表面540a上或埋於第一表面540a內，且與半導體基底540之間隔有閘極介電層(未顯示於圖中，可參照第第2A圖)。
此外，如第5D圖所示，功率金氧半場效電晶體封裝體520還包括第一溝槽580，自半導體基底540之第一側面590朝半導體基底540之內部延伸，且自第一表面540a向第二表面540b延伸。第一溝槽580之側壁上形成有第一導電層(即圖案化導電層506a)，其中第一導電層不與第一側面590共平面而與第一側面590隔有第一最短距離d1，且第一導電層與源極區s電性連接。第一導電層與半導體基底540之間還隔有絕緣層504。
如第5D圖所示，功率金氧半場效電晶體封裝體520還包括第二溝槽582，自半導體基底540之第二側面592朝半導體基底540之內部延伸，且自第一表面540a向第二表面540b延伸。第二溝槽580之側壁上形成有第二導電層(即圖案化導電層506b)，其中第一導電層不與第二側面592共平面而與第二側面592隔有第二最短距離d2，且第二導電層與汲極區(未顯示於圖中，可參照第2A圖)電性連接。第二導電層與半導體基底540之間還隔有絕緣層504。
如第5D圖所示，功率金氧半場效電晶體封裝體520還包括第三溝槽584，自半導體基底540之第三側面594朝半導體基底540之內部延伸，且自第一表面540a向第二表面540b延伸。第三溝槽584之側壁上形成有第三導電層(即圖案化導電層506c)，其中第三導電層不與第三側面594共平面而與第三側面594隔有第三最短距離d3，且第三導電層與閘極g電性連接。第三導電層與半導體基底540之間還隔有絕緣層504。
如第5E圖所示，可將功率金氧半場效電晶體封裝體520設置於印刷電路板560之上。印刷電路板560上可具有接墊562a、562b、562c、562d。接著，分別於圖案化導電層506a、506b(及/或506d)、及506c與接墊562a、562b(及/或562d)、及562c之間的界面上形成導電結構564a、564b(及/或564d)、及564c。導電結構564a、564b、及564c可例如為具導電性之焊料，除了可黏著固定圖案化導電層與接墊之外，還可形成其間之導電通路。由於導電結構564a、564b、及564c的形成位置位於半導體基底540之側壁上，因此可較容易地觀察到焊接製程或導體沉積製程是否成功，並可即時修正與調整製程條件，可提高製程良率。接著，如第5F圖所示，可於功率金氧半場效電晶體封裝體520上形成保護層570。
此外，本發明實施例之具有側壁接點的功率金氧半場效電晶體封裝體不限於上述所舉實施例。例如，在一實施例中，可於同一條切割道上形成多個穿孔(例如兩個或三個)，如此在切割晶圓之後，配合以相應的線路重佈層佈局，可於同一側面上形成多個側壁接點。第7A-7G圖顯示本發明數個實施例之具有側壁接點的功率金氧半場效電晶體封裝體的立體示意圖。其中，源極側壁接點(即第一導電層)、汲極側壁接點(即第二導電層)、及閘極側壁接點(即第三導電層)可分別位於半導體基底之不同側面上，且可有各種不同的相對關係，如第7A-7C圖所示。此外，在第7D-7G圖所示之實施例中，半導體基底之同一側面上，可形成有多個側壁接點。例如，半導體基底之一側面上可同時形成有源極側壁接點(即第一導電層)、汲極側壁接點(即第二導電層)、及閘極側壁接點(即第三導電層)。或者，半導體基底之一側面上可同時形成有源極側壁接點(即第一導電層)及汲極側壁接點(即第二導電層)或閘極側壁接點(即第三導電層)。或者，半導體基底之一側面上可同時形成有汲極側壁接點(即第二導電層)、及閘極側壁接點(即第三導電層)。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10．．．封裝體
12．．．晶片
14．．．殼體
16．．．載體
18d、18g、18s．．．接腳
100．．．晶片
102．．．半導體基底
102a、102b．．．表面
104．．．摻雜區
104a．．．絕緣層
106．．．源極區
108．．．閘極
110．．．閘極介電層
112．．．源極電極層
114．．．汲極電極層
116、118、120．．．導電結構
116a、118a、120a．．．銲球
116b、118b、120b．．．接墊
122、130、132．．．穿基底導電結構
124、134、136．．．絕緣層
126．．．保護層
128．．．散熱層
200．．．承載基底
202．．．凹槽
204、400、402、404．．．線路重佈層
500．．．晶圓
502．．．穿孔
504．．．絕緣層
506a、506b、506c、506d．．．導電層
530、532．．．線路重佈層
540．．．半導體基底
540a、540b．．．表面
560．．．印刷電路板
562a、562b、562c、562d．．．接墊
564a、564b、564c、564d．．．導電結構
570．．．保護層
580、582、584．．．溝槽
590、592、594．．．側面
602、602a．．．晶種層
604、604a．．．光阻層
d1、d2、d3．．．距離
D、G、S．．．接點
g．．．閘極區
s．．．源極區
A、R．．．區域
SC．．．切割道
第1A及1B圖分別顯示習知功率金氧半場效電晶體元件之封裝體的剖面示意圖及立體示意圖。
第2A-2B圖顯示一實施例之功率金氧半場效電晶體晶片的示意圖。
第3A-3H圖說明本發明數個實施例之功率金氧半場效電晶體封裝體的剖面示意圖。
第4A-4B圖顯示本發明數個實施例之功率金氧半場效電晶體封裝體的剖面示意圖。
第5A-5F圖顯示一實施例之功率金氧半場效電晶體封裝體的一系列製程立體示意圖。
第6A-6B圖顯示本發明一實施例中，於穿孔中形成圖案化導電層的一系列製程上視圖。
第7A-7G圖顯示本發明數個實施例之具有側壁接點的功率金氧半場效電晶體封裝體的立體示意圖。
102．．．半導體基底
102a、102b．．．表面
114．．．汲極電極層
116、118、120．．．導電結構
116a、118a、120a．．．銲球
116b、118b、120b．．．接墊
122．．．穿基底導電結構
124．．．絕緣層
126．．．保護層

Claims (36)

  1. 一種功率金氧半場效電晶體封裝體，包括：一半導體基底，具有一第一表面及一相反之第二表面，該半導體基底之導電型式為一第一導電型式，且該半導體基底形成一汲極區；一摻雜區，自該第一表面向下延伸，該摻雜區之導電型式為一第二導電型式；一源極區，位於該摻雜區中，該源極區之導電型式為該第一導電型式；一閘極，形成於該第一表面上或埋於該第一表面內，且與該半導體基底之間隔有一閘極介電層；一第一導電結構，位於該半導體基底之上，該第一導電結構具有一第一端點，且與該汲極區電性連接；一第二導電結構，位於該半導體基底之上，該第二導電結構具有一第二端點，且與該源極區電性連接；一第三導電結構，位於該半導體基底之上，該第三導電結構具有一第三端點，且與該閘極電性連接，其中該第一端點、該第二端點、及該第三端點大抵共平面；以及一保護層，位於該半導體基底與該第一端點、該第二端點、及該第三端點之間。
  2. 如申請專利範圍第1項所述之功率金氧半場效電晶體封裝體，更包括一第一穿基底導電結構，該第一穿基底導電結構貫穿該第一表面及該第二表面而與該第一導電結構電性連接，且不與該摻雜區或該源極區接觸。
  3. 如申請專利範圍第2項所述之功率金氧半場效電晶體封裝體，其中該第一穿基底導電結構透過該半導體基底上之一線路重佈層而與該第一導電結構電性連接。
  4. 如申請專利範圍第2項所述之功率金氧半場效電晶體封裝體，其中該第一穿基底導電結構所貫穿之部分的導電型式皆為該第一導電型式。
  5. 如申請專利範圍第2項所述之功率金氧半場效電晶體封裝體，其中該第一穿基底導電結構與該汲極區之間具有一歐姆接觸。
  6. 如申請專利範圍第2項所述之功率金氧半場效電晶體封裝體，其中該第一穿基底導電結構與該半導體基底之間隔有一第一絕緣層。
  7. 如申請專利範圍第2項所述之功率金氧半場效電晶體封裝體，更包括一汲極電極層，位於該第二表面上而與該汲極區電性連接，且該汲極電極層與該第一穿基底導電結構電性連接。
  8. 如申請專利範圍第7項所述之功率金氧半場效電晶體封裝體，其中該汲極電極層與該汲極區之間具有一歐姆接觸。
  9. 如申請專利範圍第7項所述之功率金氧半場效電晶體封裝體，更包括一非金屬散熱層，位於該汲極電極層與該半導體基底之上。
  10. 如申請專利範圍第2項所述之功率金氧半場效電晶體封裝體，其中該第一穿基底導電結構在該第一表面上之一截面大於在該第二表面上之一截面。
  11. 如申請專利範圍第2項所述之功率金氧半場效電晶體封裝體，其中該第一穿基底導電結構在該第一表面上之一截面小於在該第二表面上之一截面。
  12. 如申請專利範圍第1項所述之功率金氧半場效電晶體封裝體，更包括一非金屬散熱層，位於該半導體基底之上。
  13. 如申請專利範圍第1項所述之功率金氧半場效電晶體封裝體，其中該第一導電型式為N型，而該第二導電型式為P型。
  14. 如申請專利範圍第1項所述之功率金氧半場效電晶體封裝體，其中該第一導電型式為P型，而該第二導電型式為N型。
  15. 如申請專利範圍第1項所述之功率金氧半場效電晶體封裝體，更包括一第二穿基底導電結構，該第二穿基底導電結構電性連接至該源極區與該第二導電結構，且自該源極區朝該第二表面延伸，並於該第二表面露出。
  16. 如申請專利範圍第15項所述之功率金氧半場效電晶體封裝體，其中該第二穿基底導電結構透過該半導體基底上之一線路重佈層而與該第二導電結構電性連接。
  17. 如申請專利範圍第15項所述之功率金氧半場效電晶體封裝體，其中該第二穿基底導電結構與該源極區之間具有一歐姆接觸。
  18. 如申請專利範圍第15項所述之功率金氧半場效電晶體封裝體，其中該第二穿基底導電結構與該半導體基底之間隔有一第二絕緣層。
  19. 如申請專利範圍第1項所述之功率金氧半場效電晶體封裝體，更包括一第三穿基底導電結構，該第三穿基底導電結構電性連接至該閘極與該第三導電結構，且自該閘極朝該第二表面延伸，並於該第二表面露出，該第三穿基底導電結構與該半導體基底之間隔有一第三絕緣層。
  20. 如申請專利範圍第19項所述之功率金氧半場效電晶體封裝體，其中該第三穿基底導電結構透過該半導體基底上之一線路重佈層而與該第三導電結構電性連接。
  21. 如申請專利範圍第19項所述之功率金氧半場效電晶體封裝體，其中該第三穿基底導電結構與該閘極之間具有一歐姆接觸。
  22. 如申請專利範圍第1項所述之功率金氧半場效電晶體封裝體，其中該第一導電結構、該第二導電結構、及該第三導電結構分別包括一第一銲球、一第二銲球、及一第三銲球，其中該第一端點、該第二端點、及該第三端點分別為該第一銲球、該第二銲球、及該第三銲球之頂端。
  23. 如申請專利範圍第1項所述之功率金氧半場效電晶體封裝體，更包括一半導體承載基底，具有至少一凹槽，該半導體基底設置於該凹槽之上，且該第一導電結構之該第一端點位於該半導體承載基底之一上表面之上。
  24. 如申請專利範圍第23項所述之功率金氧半場效電晶體封裝體，其中該該第一導電結構透過該凹槽之底部與側壁上之一線路重佈層而與該汲極區電性連接。
  25. 一種功率金氧半場效電晶體封裝體，包括：一半導體基底，具有一第一表面及一相反之第二表面，該半導體基底之導電型式為一第一導電型式，且該半導體基底形成一汲極區；一摻雜區，自該第一表面向下延伸，該摻雜區之導電型式為一第二導電型式；一源極區，位於該摻雜區中，該源極區之導電型式為該第一導電型式；一閘極，形成於該第一表面上或埋於該第一表面內，且與該半導體基底之間隔有一閘極介電層；一第一溝槽，自該半導體基底之一第一側面朝該半導體基底之內部延伸，且自該第一表面向該第二表面延伸；一第一導電層，位於該第一溝槽之側壁上，其中該第一導電層不與該第一側面共平面而與該第一側面隔有一第一最短距離，且該第一導電層與該源極區電性連接；一第一絕緣層，位於該第一導電層與該半導體基底之間；一第二溝槽，自該半導體基底之一第二側面朝該半導體基底之內部延伸，且自該第一表面向該第二表面延伸；一第二導電層，位於該第二溝槽之側壁上，其中該第二導電層不與該第二側面共平面而與該第二側面隔有一第二最短距離，且該第二導電層與該汲極區電性連接；一第二絕緣層，位於該第二導電層與該半導體基底之間；一第三溝槽，自該半導體基底之一第三側面朝該半導體基底之內部延伸，且自該第一表面向該第二表面延伸；一第三導電層，位於該第三溝槽之側壁上，其中該第三導電層不與該第三側面共平面而與該第三側面隔有一第三最短距離，且該第三導電層與該閘極電性連接；以及一第三絕緣層，位於該第三導電層與該半導體基底之間。
  26. 如申請專利範圍第25項所述之功率金氧半場效電晶體封裝體，其中該第一側面與該第三側面相對。
  27. 如申請專利範圍第25項所述之功率金氧半場效電晶體封裝體，其中該第一側面與該第二側面相對。
  28. 如申請專利範圍第25項所述之功率金氧半場效電晶體封裝體，其中該第二側面與該第三側面相對。
  29. 如申請專利範圍第25項所述之功率金氧半場效電晶體封裝體，其中該第一側面、該第二側面、及該第三側面為同一側面。
  30. 如申請專利範圍第25項所述之功率金氧半場效電晶體封裝體，其中該第一側面及該第二側面為同一側面。
  31. 如申請專利範圍第25項所述之功率金氧半場效電晶體封裝體，其中該第一側面及該第三側面為同一側面。
  32. 如申請專利範圍第25項所述之功率金氧半場效電晶體封裝體，其中該第二側面及該第三側面為同一側面。
  33. 如申請專利範圍第25項所述之功率金氧半場效電晶體封裝體，其中該第一導電層透過一線路重佈層而與該源極區電性連接。
  34. 如申請專利範圍第25項所述之功率金氧半場效電晶體封裝體，其中該第二導電層透過一線路重佈層而與該汲極區電性連接。
  35. 如申請專利範圍第25項所述之功率金氧半場效電晶體封裝體，其中該第三導電層透過一線路重佈層而與該閘極電性連接。
  36. 如申請專利範圍第25項所述之功率金氧半場效電晶體封裝體，更包括一印刷電路板，具有一第一接墊、一第二接墊、及一第三接墊，其中，該半導體基底設置於該印刷電路板上，且該第一接墊、該第二接墊、及該第三接墊分別與該第一導電層、該第二導電層、及該第三導電層電性連接。
TW98142030A 2009-05-15 2009-12-09 功率金氧半場效電晶體封裝體 TWI471977B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17882909P 2009-05-15 2009-05-15
US25742309P 2009-11-02 2009-11-02

Publications (2)

Publication Number Publication Date
TW201041089A TW201041089A (en) 2010-11-16
TWI471977B true TWI471977B (zh) 2015-02-01

Family

ID=43067813

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98142030A TWI471977B (zh) 2009-05-15 2009-12-09 功率金氧半場效電晶體封裝體

Country Status (3)

Country Link
US (2) US8410599B2 (zh)
CN (1) CN101887915B (zh)
TW (1) TWI471977B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5656501B2 (ja) * 2010-08-06 2015-01-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
TWI434440B (zh) * 2010-10-04 2014-04-11 Xintec Inc 晶片封裝體及其形成方法
US9093433B2 (en) * 2010-11-18 2015-07-28 Microchip Technology Incorporated Using bump bonding to distribute current flow on a semiconductor power device
US8614488B2 (en) * 2010-12-08 2013-12-24 Ying-Nan Wen Chip package and method for forming the same
TWI500155B (zh) * 2010-12-08 2015-09-11 Xintec Inc 晶片封裝體及其形成方法
TWI423415B (zh) * 2011-02-01 2014-01-11 Niko Semiconductor Co Ltd 具有低阻值基材與低損耗功率之半導體結構
CN102651359B (zh) * 2011-02-25 2015-01-14 尼克森微电子股份有限公司 具有低阻值基材与低功率损耗的半导体结构
US9343440B2 (en) 2011-04-11 2016-05-17 Infineon Technologies Americas Corp. Stacked composite device including a group III-V transistor and a group IV vertical transistor
US20120256190A1 (en) * 2011-04-11 2012-10-11 International Rectifier Corporation Stacked Composite Device Including a Group III-V Transistor and a Group IV Diode
US9788424B2 (en) * 2011-07-25 2017-10-10 Kyocera Corporation Wiring substrate, electronic device, and electronic module
US9224669B2 (en) * 2011-08-09 2015-12-29 Alpha And Omega Semiconductor Incorporated Method and structure for wafer level packaging with large contact area
FR2985088B1 (fr) * 2011-12-23 2015-04-17 Commissariat Energie Atomique Via tsv dote d'une structure de liberation de contraintes et son procede de fabrication
US9362267B2 (en) 2012-03-15 2016-06-07 Infineon Technologies Americas Corp. Group III-V and group IV composite switch
US9548282B2 (en) * 2012-11-08 2017-01-17 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
WO2014071813A1 (zh) 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件的封装件和封装方法
CN102915986B (zh) 2012-11-08 2015-04-01 南通富士通微电子股份有限公司 芯片封装结构
US9673316B1 (en) * 2013-03-15 2017-06-06 Maxim Integrated Products, Inc. Vertical semiconductor device having frontside interconnections
CN104409431B (zh) * 2014-10-24 2017-07-04 苏州能讯高能半导体有限公司 一种半导体器件
TWI690083B (zh) 2015-04-15 2020-04-01 杰力科技股份有限公司 功率金氧半導體場效電晶體及其製作方法
US9755030B2 (en) * 2015-12-17 2017-09-05 International Business Machines Corporation Method for reduced source and drain contact to gate stack capacitance
CN105845735A (zh) * 2016-04-28 2016-08-10 上海格瑞宝电子有限公司 一种mosfet及其制备方法
CN105870098B (zh) * 2016-06-07 2019-03-26 华天科技（昆山）电子有限公司 Mosfet封装结构及其制作方法
CN107980171B (zh) * 2016-12-23 2022-06-24 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及半导体晶圆的制造方法
EP3525232A1 (en) 2018-02-09 2019-08-14 Nexperia B.V. Semiconductor device and method of manufacturing the same
CN110277321B (zh) * 2019-05-30 2021-04-20 全球能源互联网研究院有限公司 功率芯片预封装、封装方法及其结构、晶圆预封装结构
CN112366230A (zh) * 2020-11-09 2021-02-12 中芯集成电路制造(绍兴)有限公司 功率半导体器件及形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080067585A1 (en) * 2002-09-29 2008-03-20 Advanced Analogic Technologies, Inc. High-voltage bipolar-CMOS-DMOS integrated circuit devices and modular methods of forming the same
US20080274603A1 (en) * 2007-05-04 2008-11-06 Stats Chippac, Ltd. Semiconductor Package Having Through-Hole Via on Saw Streets Formed with Partial Saw

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3664001B2 (ja) * 1999-10-25 2005-06-22 株式会社村田製作所 モジュール基板の製造方法
US6630726B1 (en) * 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
SG111069A1 (en) * 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
US7238551B2 (en) * 2004-11-23 2007-07-03 Siliconix Incorporated Method of fabricating semiconductor package including die interposed between cup-shaped lead frame having mesas and valleys
US7790549B2 (en) * 2008-08-20 2010-09-07 Alpha & Omega Semiconductor, Ltd Configurations and methods for manufacturing charge balanced devices
US20070246772A1 (en) * 2006-03-31 2007-10-25 James Lee MOSFET power package
US7741218B2 (en) * 2007-02-27 2010-06-22 Freescale Semiconductor, Inc. Conductive via formation utilizing electroplating

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080067585A1 (en) * 2002-09-29 2008-03-20 Advanced Analogic Technologies, Inc. High-voltage bipolar-CMOS-DMOS integrated circuit devices and modular methods of forming the same
US20080274603A1 (en) * 2007-05-04 2008-11-06 Stats Chippac, Ltd. Semiconductor Package Having Through-Hole Via on Saw Streets Formed with Partial Saw

Also Published As

Publication number Publication date
US20100289092A1 (en) 2010-11-18
US8766431B2 (en) 2014-07-01
CN101887915B (zh) 2012-07-11
CN101887915A (zh) 2010-11-17
US8410599B2 (en) 2013-04-02
TW201041089A (en) 2010-11-16
US20130193520A1 (en) 2013-08-01

Similar Documents

Publication Publication Date Title
TWI471977B (zh) 功率金氧半場效電晶體封裝體
US8362515B2 (en) Chip package and method for forming the same
TWI466250B (zh) 具有增大焊接接觸面的晶圓級封裝結構及製備方法
TWI459506B (zh) 形成半導體裝置的背部電極到頂邊接觸窗之結構及方法
US7646079B2 (en) Semiconductor device, method of manufacturing the same, circuit board, and method of manufacturing the same
JP4646284B2 (ja) 単一表面上のバンプコンタクトを有する垂直伝導フリップチップ半導体デバイス
US8710648B2 (en) Wafer level packaging structure with large contact area and preparation method thereof
CN101883659B (zh) 用于从半导体结构获得单个芯片的方法
US10141264B2 (en) Method and structure for wafer level packaging with large contact area
TW201205762A (en) Wafer level chip scale package
JP2009239249A (ja) 半導体装置およびその製造方法
JP2006319204A (ja) 半導体装置の製造方法、及び半導体装置
US20080224257A1 (en) Semiconductor device
TWI450345B (zh) 晶片封裝體及其形成方法
TWI540616B (zh) 晶圓級晶片陣列及其製造方法
CN104103598A (zh) 半导体器件及其制造方法
JP5607317B2 (ja) 半導体装置の製造方法及び半導体ウェハ
US20220384286A1 (en) Chip package structure with heat conductive layer
TWI695474B (zh) 具有抗焊墊剝離結構的半導體裝置以及相關方法
TWI473178B (zh) 一種晶圓級的封裝結構及其製備方法
CN216528901U (zh) 半导体器件及其封装结构
TWI823771B (zh) 垂直式半導體功率器件及其製造方法
TWI470798B (zh) 金氧半導體晶片及其製作方法
US20080296773A1 (en) Power semiconductor device with improved heat dissipation
JP2000307109A5 (zh)