TWI473178B - 一種晶圓級的封裝結構及其製備方法 - Google Patents
一種晶圓級的封裝結構及其製備方法 Download PDFInfo
- Publication number
- TWI473178B TWI473178B TW100133173A TW100133173A TWI473178B TW I473178 B TWI473178 B TW I473178B TW 100133173 A TW100133173 A TW 100133173A TW 100133173 A TW100133173 A TW 100133173A TW I473178 B TWI473178 B TW I473178B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- layer
- thinned
- solder
- covering
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明一般涉及一種半導體器件的封裝體及其製備方法，更確切的說，本發明涉及一種在晶圓級封裝技術中，將晶片進行整體封裝而使其並無裸露在塑封料之外的封裝結構及其製備方法。
在先進晶片封裝方式中，晶圓級封裝WLCSP（Wafer Level Chip Scale Packaging）是先行在整片晶圓上進行封裝和測試，並對其進行塑封，然後才將其切割成一個個的IC封裝體顆粒，因此封裝後的封裝體的體積即幾乎等同於裸晶片的原尺寸，該封裝體具備良好的散熱及電氣性能。
通常，在晶圓級封裝的複雜工藝流程中，無論是基於考慮襯底電阻的降低還是縮小晶片的尺寸，最終需要減薄晶片至一定的厚度。而晶片愈薄愈容易碎裂，這就要求極力避免對晶片造成任何形態的損傷，但實際工藝製備流程卻恰恰不盡人意，例如晶圓的切割容易導致晶片的邊緣或角落處有所崩裂，其後果之一就是所獲得的晶片是易碎或缺角的。另一方面，當前大部分晶圓級的晶片尺度封裝體中，器件中的晶片部分是裸露在塑封料之外的，其不良影響是導致晶片抗濕能力差及塑封體無法提供全方位的機械保護，並且電氣性能在一定程度上也受到抑制。公開號為US2009/0032871的美國專利揭露了一種晶圓級封裝的方法，其中晶片完成塑封並被從晶圓上分割下來之後，晶片正面的一部分電極通過位於晶片側面的導電結構與晶片背面的電極進行連接，然而晶片背面的電極仍然是裸露在塑封料之外。專利號為6107164的美國專利同樣也公開了一種晶圓級封裝的方法，通過先在晶圓的正面進行切割並進行塑封，再從晶圓的背面減薄晶圓，之後將晶片從晶圓上分割下來，所獲得的完成塑封的晶片的背面仍然還是裸露在塑封料之外。類似的，還有專利號分別為US6420244和6852607的美國專利案，這些專利申請均沒有解決如何在減薄晶圓的同時還能將晶片進行完全密封保護的問題。
通常，在晶圓級封裝的複雜工藝流程中，無論是基於考慮襯底電阻的降低還是縮小晶片的尺寸，最終需要減薄晶片至一定的厚度。而晶片愈薄愈容易碎裂，這就要求極力避免對晶片造成任何形態的損傷，但實際工藝製備流程卻恰恰不盡人意，例如晶圓的切割容易導致晶片的邊緣或角落處有所崩裂，其後果之一就是所獲得的晶片是易碎或缺角的。另一方面，當前大部分晶圓級的晶片尺度封裝體中，器件中的晶片部分是裸露在塑封料之外的，其不良影響是導致晶片抗濕能力差及塑封體無法提供全方位的機械保護，並且電氣性能在一定程度上也受到抑制。公開號為US2009/0032871的美國專利揭露了一種晶圓級封裝的方法，其中晶片完成塑封並被從晶圓上分割下來之後，晶片正面的一部分電極通過位於晶片側面的導電結構與晶片背面的電極進行連接，然而晶片背面的電極仍然是裸露在塑封料之外。專利號為6107164的美國專利同樣也公開了一種晶圓級封裝的方法，通過先在晶圓的正面進行切割並進行塑封，再從晶圓的背面減薄晶圓，之後將晶片從晶圓上分割下來，所獲得的完成塑封的晶片的背面仍然還是裸露在塑封料之外。類似的，還有專利號分別為US6420244和6852607的美國專利案，這些專利申請均沒有解決如何在減薄晶圓的同時還能將晶片進行完全密封保護的問題。
鑒於上述問題，本發明提出了一種晶圓級封裝的方法，在一包含有多個晶片的晶圓上，利用重分佈技術RDL將分佈在晶片頂面的焊墊重新佈局設計成位於覆蓋晶片的絕緣介質層中的排列焊點，排列焊點包含第一類排列焊點，包括以下步驟：於所述排列焊點上安置焊料凸塊；塑封所述晶圓的正面，以第一塑封層包覆位於晶圓正面的絕緣介質層及焊料凸塊；於晶圓的背面進行研磨；塗覆一層阻擋層至減薄後的晶圓的背面，並形成位於阻擋層中的開口；通過開口於減薄後的晶圓的背面進行刻蝕，於晶圓所包含的襯底及絕緣介質層中形成接觸第一類排列焊點的通孔，並移除阻擋層；填充金屬材料至所述通孔中；於減薄後的晶圓的背面覆蓋一層金屬層；於減薄後的晶圓的覆蓋有金屬層的背面對晶圓進行切割，形成隔離晶片的切割槽，並且切割槽停止在第一塑封層中；於減薄後的晶圓的覆蓋有金屬層的背面對晶圓進行塑封，形成包覆金屬層的第二塑封層，同時塑封料還填充在切割槽中；研磨第一塑封層以將焊料凸塊在減薄後的第一塑封層中予以外露；於所述切割槽中進行切割，將晶片進行分離。
上述的方法，在形成所述通孔後，還在所述通孔的內壁上沉積有隔離襯墊層，並且填充的金屬材料通過隔離襯墊層與環繞在通孔周圍的的襯底區域絕緣。上述的方法，形成通孔的方式為幹法刻蝕或濕法刻蝕或鐳射刻蝕。上述的方法，與通孔所接觸的所述第一類排列焊點的位置，位於覆蓋在的襯底內非有源器件單元區域之上的絕緣介質層中。上述的方法，所述晶片為垂直式的MOSFET。上述的方法，形成接觸第一類排列焊點的通孔的過程中，與通孔所接觸的所述第一類排列焊點構成所述MOSFET的漏極電極；以及在所有非第一類排列焊點的排列焊點中，至少一部分未構成與通孔所接觸的排列焊點構成所述MOSFET的柵極電極與源極電極。
本發明提供的另一種晶圓級封裝的方法，在一包含有多個晶片的晶圓上，利用重分佈技術RDL將分佈在晶片頂面的焊墊重新佈局設計成位於覆蓋晶片的絕緣介質層中的排列焊點，排列焊點包含第一類排列焊點，包括以下步驟：塗覆一層覆蓋位於晶圓正面的絕緣介質層及排列焊點的阻擋層，並形成位於阻擋層中接觸第一類排列焊點的開口；通過所述開口對第一類排列焊點、絕緣介質層及晶圓所包含的襯底進行刻蝕，直至於絕緣介質層、襯底中形成貫穿第一類排列焊點的通孔，之後移除阻擋層；於所述排列焊點上安置焊料凸塊，部分焊料同時填充在所述通孔中；塑封所述晶圓的正面，以第一塑封層包覆位於晶圓正面的絕緣介質層及焊料凸塊；於晶圓的背面進行研磨直至在減薄後的晶圓的背面外露出填充在所述通孔中的焊料；於減薄後的晶圓的背面覆蓋一層金屬層；於減薄後的晶圓的覆蓋有金屬層的背面對晶圓進行切割，形成隔離晶片的切割槽，並且切割槽停止在第一塑封層中；於減薄後的晶圓的覆蓋有金屬層的背面對晶圓進行塑封，形成包覆金屬層的第二塑封層，同時塑封料還填充在切割槽中；研磨第一塑封層以將焊料凸塊在減薄後第一塑封層中予以外露；於所述切割槽中進行切割，將晶片進行分離。
上述的方法，在形成所述通孔後，還在所述通孔的內壁上沉積有隔離襯墊層，並且填充的金屬材料通過隔離襯墊層與環繞在通孔周圍的的襯底區域絕緣。上述的方法，形成通孔的方式為幹法刻蝕或濕法刻蝕或鐳射刻蝕。上述的方法，所形成的通孔的平面截面尺寸小於排列焊點的平面尺寸。上述的方法，與通孔所接觸的所述第一類排列焊點的位置，位於覆蓋在的襯底內非有源器件單元區域之上的絕緣介質層中。上述的方法，所述晶片為垂直式的MOSFET。上述的方法，形成接觸第一類排列焊點的通孔的過程中，與通孔所接觸的所述第一類排列焊點構成所述MOSFET的漏極電極；以及在所有非第一類排列焊點的排列焊點中，至少一部分未構成與通孔所接觸的排列焊點構成所述MOSFET的柵極電極與源極電極的排列焊點。
本發明提供的一種晶圓級的封裝結構，在該封裝結構中，利用重分佈技術將分佈在晶片頂面的焊墊重新佈局設計成位於覆蓋晶片的頂部絕緣介質層中的排列焊點，排列焊點包含第一類排列焊點，還包括：包覆頂部絕緣介質層及焊料凸塊的頂部塑封體，其中所述焊料凸塊安置在排列焊點上，且焊料凸塊於頂部塑封體中予以外露；覆蓋在晶片背面的一層底部電極金屬層；形成在晶片所包含的襯底單元及頂部絕緣介質層中接觸第一類排列焊點的通孔，並且通孔中所填充的金屬材料將與通孔所接觸的第一類排列焊點電性連接至所述底部電極金屬層上；包覆所述晶片的底部塑封體，底部塑封體的橫向延伸部分覆蓋所述底部電極金屬層，與橫向延伸部分垂直的底部塑封體的側向延伸部分同時還將晶片的側壁、絕緣介質層的側壁、頂部塑封體的側壁予以覆蓋。
上述的晶圓級的封裝結構，在所述通孔的內壁上還設置有隔離襯墊層，並且填充的金屬材料通過隔離襯墊層與環繞在通孔周圍的襯底區域絕緣。上述的晶圓級的封裝結構，於覆蓋在晶片所包含的襯底單元內非有源器件單元區域之上的絕緣介質層中，通過所述重分佈技術設置與通孔所接觸的所述第一類排列焊點。上述的晶圓級的封裝結構，所述通孔進一步貫穿與通孔所接觸的該第一類排列焊點；以及通孔的平面截面尺寸小於排列焊點的平面尺寸，且通孔中所填充的金屬材料是安置在第一類排列焊點上的焊料凸塊的延伸部分。上述的晶圓級的封裝結構，所述晶片為垂直式的MOSFET。上述的晶圓級的封裝結構，與通孔所接觸的所述第一類排列焊點構成所述MOSFET的漏極電極；以及在所有非第一類排列焊點的排列焊點中，至少一部分未構成與通孔所接觸的排列焊點構成所述MOSFET的柵極電極與源極電極。
本發明提供的一種晶圓級封裝的方法，在一包含有多個晶片的晶圓上，在晶圓的正面形成有凸出於晶圓正面的並電性連接至晶片焊墊的焊料凸塊，包括以下步驟：塑封所述晶圓的正面，以第一塑封層包覆晶圓的正面及焊料凸塊；於晶圓的背面進行研磨；於減薄後的晶圓的背面對晶圓進行切割，形成隔離晶片的切割槽，並且切割槽停止在第一塑封層中；於減薄後的晶圓的背面對晶圓進行塑封，形成包覆減薄後的晶圓的背面的第二塑封層，同時塑封料還填充在切割槽中；研磨第一塑封層以將焊料凸塊在減薄後的第一塑封層中予以外露；於所述切割槽中進行切割，將晶片進行分離。
上述的方法，完成晶圓的背面研磨之後，還包括於減薄後的晶圓的背面覆蓋一層金屬層的步驟；以及在形成隔離晶片的切割槽的過程中，於減薄後的晶圓的覆蓋有金屬層的背面對晶圓進行切割；並且在形成包覆減薄後的晶圓的背面的第二塑封層的過程中，所述第二塑封層還同時包覆金屬層。上述的方法，所述晶片為平面結構的IC，其所有的信號輸入輸出端子均設置在晶片頂面的一側。上述的方法，所述晶片為垂直式的共漏極的雙MOSFET；並且雙MOSFET中一個MOSFET的漏極與另一個MOSFET的漏極通過所述金屬層進行電性連接，以及至少一部分排列焊點分別構成雙MOSFET中任意一個MOSFET的源極電極和柵極電極。上述的方法，所述晶片中至少包含多個二極體，並且所述二極體的一個電極端子共同電性連接在所述金屬層上；以及至少一部分排列焊點構成所述二極體的另一個電極端子。
本發明提供的一種晶圓級封裝的方法，在一包含有多個晶片的晶圓上，利用重分佈技術RDL將分佈在晶片頂面的焊墊重新佈局設計成位於覆蓋晶片的絕緣介質層中的排列焊點，包括以下步驟：於所述排列焊點上安置焊料凸塊；塑封所述晶圓的正面，以第一塑封層包覆位於晶圓正面的絕緣介質層及焊料凸塊；於晶圓的背面進行研磨；於減薄後的晶圓的背面對晶圓進行切割，形成隔離晶片的切割槽，並且切割槽停止在第一塑封層中；於減薄後的晶圓的背面對晶圓進行塑封，形成包覆減薄後的晶圓的背面的第二塑封層，同時塑封料還填充在切割槽中；研磨第一塑封層以將焊料凸塊在第一塑封層中予以外露；於所述切割槽中進行切割，將晶片進行分離。
上述的方法，完成晶圓的背面研磨之後，還包括於減薄後的晶圓的背面覆蓋一層金屬層的步驟；以及在形成隔離晶片的切割槽的過程中，於減薄後的晶圓的覆蓋有金屬層的背面對晶圓進行切割；並且在形成包覆減薄後的晶圓的背面的第二塑封層的過程中，所述第二塑封層還同時包覆金屬層。
本發明提供的一種晶圓級的封裝結構，在該封裝結構中，在晶片的頂面形成有凸出於晶片頂面的並電性連接至晶片焊墊的焊料凸塊，還包括：包覆在晶片頂面的頂部塑封體，且焊料凸塊於頂部塑封體中予以外露；包覆所述晶片的底部塑封體，底部塑封體的橫向延伸部分覆蓋晶片的底面，與橫向延伸部分垂直的底部塑封體的側向延伸部分同時還將晶片的側壁、頂部塑封體的側壁予以覆蓋。
上述的晶圓級的封裝結構，還包括覆蓋晶片底面的一層底部電極金屬層，所述第二塑封層的橫向延伸部分覆蓋晶片的背面的同時還覆蓋底部電極金屬層。上述的晶圓級的封裝結構，所述晶片為平面結構的IC，並且其所有的信號輸入輸出端子均設置在晶片頂面的一側。上述的晶圓級的封裝結構，所述晶片為垂直式的共漏極的雙MOSFET；並且雙MOSFET中一個MOSFET的漏極與另一個MOSFET的漏極通過所述金屬層進行電性連接，以及至少一部分排列焊點分別構成雙MOSFET中任意一個MOSFET的源極電極和柵極電極。上述的晶圓級的封裝結構，所述晶片中至少包含多個二極體，並且所述二極體的一個電極端子共同電性連接在所述金屬層上；以及至少一部分排列焊點構成所述二極體的另一個電極端子。
本發明提供的一種晶圓級的封裝結構，在該封裝結構中，利用重分佈技術將分佈在晶片頂面的焊墊重新佈局設計成位於覆蓋晶片的頂部絕緣介質層中的排列焊點，還包括：包覆頂部絕緣介質層及焊料凸塊的頂部塑封體，其中所述焊料凸塊安置在排列焊點上，且焊料凸塊於頂部塑封體中予以外露；包覆所述晶片的底部塑封體，底部塑封體的橫向延伸部分覆蓋晶片的底面，與橫向延伸部分垂直的底部塑封體的側向延伸部分同時還將晶片的側壁、頂部絕緣介質層的側壁、頂部塑封體的側壁予以覆蓋。
上述的晶圓級的封裝結構，還包括覆蓋晶片底面的一層底部電極金屬層，所述底部塑封體的橫向延伸部分覆蓋晶片的底面的同時還覆蓋底部電極金屬層。
本發明提供的一種晶圓級封裝的方法，在一包含有多個晶片的晶圓上，在晶圓的正面形成有凸出於晶圓正面的並電性連接至晶片焊墊的焊料凸塊，包括以下步驟：於晶圓的正面進行切割，形成位於晶圓正面一側的用於隔離晶片的切割槽，並且該切割槽停止在晶圓所包含的襯底中；於晶圓的正面進行塑封，形成包覆晶圓的正面的第一塑封層，同時塑封料還填充在位於晶圓正面一側的切割槽中；於晶圓的背面進行研磨；於減薄後的晶圓的背面對晶圓進行切割，形成位於減薄後的晶圓的背面一側的用於隔離晶片的切割槽，且位於減薄後的晶圓背面一側的切割槽停止在襯底中並進一步與填充在位於晶圓正面一側的切割槽中的塑封料接觸；於減薄後的晶圓的背面對晶圓進行塑封，形成包覆減薄後的晶圓的背面的第二塑封層，同時塑封料還填充在位於減薄後的晶圓背面一側的切割槽中；研磨第一塑封層以將焊料凸塊在減薄後的第一塑封層中予以外露；同時於位於晶圓正面一側的切割槽中、位於減薄後的晶圓背面一側的切割槽中進行切割，將晶片進行分離。
上述的方法，其特徵在於，晶圓的背面完成研磨後，還包括於減薄後的晶圓的背面進行蝕刻，並覆蓋一層金屬層至減薄後的晶圓的背面的步驟；以及形成位於減薄後的晶圓背面一側的用於隔離晶片的切割槽的過程中，於減薄後的晶圓的覆蓋有金屬層的背面對晶圓進行切割；並且在形成包覆減薄後的晶圓的背面的第二塑封層的過程中，所述第二塑封層還同時包覆所述金屬層。
本發明提供的一種晶圓級封裝的方法，在一包含有多個晶片的晶圓上，利用重分佈技術RDL將分佈在晶片頂面的焊墊重新佈局設計成位於覆蓋晶片的絕緣介質層中的排列焊點，排列焊點包含第一類排列焊點，包括以下步驟：於所述排列焊點上安置焊料凸塊；於晶圓的正面進行切割，形成位於晶圓正面一側的用於隔離晶片的切割槽，並且該切割槽停止在晶圓所包含的襯底中；塑封所述晶圓的正面，以第一塑封層包覆位於晶圓正面的絕緣介質層及焊料凸塊，同時塑封料還填充在形成位於晶圓正面一側的切割槽中；於晶圓的背面進行研磨；於減薄後的晶圓的背面對晶圓進行切割，形成位於減薄後的晶圓背面一側的用於隔離晶片的切割槽，且位於減薄後的晶圓背面一側的切割槽停止在襯底中並進一步與填充在位於晶圓正面一側的切割槽中的塑封料接觸；於減薄後的晶圓的背面對晶圓進行塑封，形成包覆減薄後的晶圓的背面的第二塑封層，同時塑封料還填充在位於減薄後的晶圓背面一側的切割槽中；研磨第一塑封層以將焊料凸塊在減薄後的第一塑封層中予以外露；同時於位於晶圓正面一側的切割槽中、位於減薄後的晶圓背面一側的切割槽中進行切割，將晶片進行分離。
上述的方法，晶圓的背面完成研磨後，還包括於減薄後的晶圓的背面進行蝕刻，並覆蓋一層金屬層至減薄後的晶圓的背面的步驟；以及形成位於減薄後的晶圓背面一側的用於隔離晶片的切割槽的過程中，於減薄後的晶圓的覆蓋有金屬層的背面對晶圓進行切割；並且在形成包覆減薄後的晶圓的背面的第二塑封層的過程中，所述第二塑封層還同時包覆所述金屬層。上述的方法，在覆蓋一層金屬層至減薄後的晶圓的背面之前，還包括以下步驟：
在減薄後的晶圓的背面塗覆一層阻擋層，並形成位於阻擋層中的開口；通過開口於減薄後的晶圓的背面進行刻蝕，於晶圓所包含的襯底及絕緣介質層中形成接觸第一類排列焊點的通孔，並移除阻擋層；填充金屬材料至所述通孔中，並且於減薄後的晶圓的背面覆蓋的一層金屬層通過填充在所述通孔中的金屬材料而電性連接至與通孔所接觸的第一類排列焊點上。上述的方法，與通孔所接觸的所述第一類排列焊點的位置，位於覆蓋在的襯底內非有源器件單元區域之上的絕緣介質層中。
上述方法，於排列焊點上安置焊料凸塊之前，還包括以下步驟：塗覆一層包覆位於晶圓正面的絕緣介質層及排列焊點的阻擋層，並形成位於阻擋層中接觸第一類排列焊點的開口；通過所述開口對所述第一類排列焊點及絕緣介質層、襯底進行刻蝕，於襯底及絕緣介質層中形成貫穿該第一類排列焊點的通孔，並移除阻擋層；之後在排列焊點上安置焊料凸塊的同時，部分焊料還一併填充在所述通孔中。上述方法，於晶圓的背面進行研磨過程中，在減薄後的晶圓的背面外露出填充在通孔中的焊料，並且之後於減薄後的晶圓的背面覆蓋的一層金屬層通過填充在通孔中的焊料而電性連接在與通孔所接觸的第一類排列焊點上。
本發明提供的一種晶圓級的封裝結構，在該結構中，在晶片的頂面形成有凸出於晶片頂面的並電性連接至晶片焊墊的焊料凸塊，包括：包覆晶片的頂部塑封體，頂部塑封體的橫向延伸部分覆蓋在晶片的正面，與頂部塑封體的橫向延伸部分垂直的頂部塑封體的側向延伸部分同時還將晶片的部分側壁予以覆蓋，且焊料凸塊於頂部塑封體中予以外露；包覆晶片的底部塑封體，底部塑封體的橫向延伸部分覆蓋在晶片的底面，與底部塑封體的橫向延伸部分垂直的底部塑封體的側向延伸部分同時還將晶片的另外一部分側壁予以覆蓋，頂部塑封體的側向延伸部分與底部塑封體的側向延伸部分相互接觸以將晶片無縫隙的密封。
上述的晶圓級的封裝結構，還包括覆蓋晶片底面的一層底部電極金屬層，所述底部塑封體的橫向延伸部分覆蓋晶片的底面的同時還覆蓋底部電極金屬層。上述的晶圓級的封裝結構，所述晶片為平面結構的IC，其所有的信號輸入輸出端子均設置在晶片頂面的一側。上述的晶圓級的封裝結構，所述晶片為垂直式的共漏極的雙MOSFET；並且雙MOSFET中一個MOSFET的漏極與另一個MOSFET的漏極通過所述底部電極金屬層進行電性連接，以及至少一部分排列焊點分別構成雙MOSFET中任意一個MOSFET的源極電極和柵極電極。上述的晶圓級的封裝結構，所述晶片中至少包含多個二極體，並且所述二極體的一個電極端子共同電性連接在所述底部電極金屬層上；以及至少一部分排列焊點構成所述二極體的另一個電極端子。
本發明提供一種晶圓級的封裝結構，在該封裝結構中，利用重分佈技術將分佈在晶片頂面的焊墊重新佈局設計成位於覆蓋晶片的頂部絕緣介質層中的排列焊點，排列焊點包含第一類排列焊點，其特徵在於，包括：包覆晶片的頂部塑封體，頂部塑封體的橫向延伸部分覆蓋在頂部絕緣介質層上，與頂部塑封體的橫向延伸部分垂直的頂部塑封體的側向延伸部分同時還將頂部絕緣介質層的側壁、晶片的部分側壁予以覆蓋，且焊料凸塊於頂部塑封體中予以外露；包覆晶片的底部塑封體，底部塑封體的橫向延伸部分覆蓋在晶片的底面，與底部塑封體的橫向延伸部分垂直的底部塑封體的側向延伸部分同時還將晶片的另外一部分側壁予以覆蓋，頂部塑封體的側向延伸部分與底部塑封體的側向延伸部分相互接觸以將晶片無縫隙的密封。
上述的晶圓級的封裝結構，還包括於晶片底面覆蓋的一層底部電極金屬層，所述底部塑封體的橫向延伸部分覆蓋晶片的底面的同時還覆蓋底部電極金屬層。上述的晶圓級的封裝結構，還包括：形成在晶片所包含的襯底單元及頂部絕緣介質層中接觸第一類排列焊點的通孔，並且通孔中所填充的金屬材料將與通孔所接觸的第一類排列焊點電性連接至所述底部電極金屬層上。上述的晶圓級的封裝結構，所述通孔進一步貫穿與通孔所接觸的該第一類排列焊點；以及通孔的平面截面尺寸小於排列焊點的平面尺寸，且通孔中所填充的金屬材料是安置在第一類排列焊點上的焊料凸塊的延伸部分。上述的晶圓級的封裝結構，其中，所述晶片為垂直式的MOSFET。
本領域的技術人員閱讀以下較佳實施例的詳細說明，並參照附圖之後，本發明的這些和其他方面的優勢無疑將顯而易見。
上述的方法，在形成所述通孔後，還在所述通孔的內壁上沉積有隔離襯墊層，並且填充的金屬材料通過隔離襯墊層與環繞在通孔周圍的的襯底區域絕緣。上述的方法，形成通孔的方式為幹法刻蝕或濕法刻蝕或鐳射刻蝕。上述的方法，與通孔所接觸的所述第一類排列焊點的位置，位於覆蓋在的襯底內非有源器件單元區域之上的絕緣介質層中。上述的方法，所述晶片為垂直式的MOSFET。上述的方法，形成接觸第一類排列焊點的通孔的過程中，與通孔所接觸的所述第一類排列焊點構成所述MOSFET的漏極電極；以及在所有非第一類排列焊點的排列焊點中，至少一部分未構成與通孔所接觸的排列焊點構成所述MOSFET的柵極電極與源極電極。
本發明提供的另一種晶圓級封裝的方法，在一包含有多個晶片的晶圓上，利用重分佈技術RDL將分佈在晶片頂面的焊墊重新佈局設計成位於覆蓋晶片的絕緣介質層中的排列焊點，排列焊點包含第一類排列焊點，包括以下步驟：塗覆一層覆蓋位於晶圓正面的絕緣介質層及排列焊點的阻擋層，並形成位於阻擋層中接觸第一類排列焊點的開口；通過所述開口對第一類排列焊點、絕緣介質層及晶圓所包含的襯底進行刻蝕，直至於絕緣介質層、襯底中形成貫穿第一類排列焊點的通孔，之後移除阻擋層；於所述排列焊點上安置焊料凸塊，部分焊料同時填充在所述通孔中；塑封所述晶圓的正面，以第一塑封層包覆位於晶圓正面的絕緣介質層及焊料凸塊；於晶圓的背面進行研磨直至在減薄後的晶圓的背面外露出填充在所述通孔中的焊料；於減薄後的晶圓的背面覆蓋一層金屬層；於減薄後的晶圓的覆蓋有金屬層的背面對晶圓進行切割，形成隔離晶片的切割槽，並且切割槽停止在第一塑封層中；於減薄後的晶圓的覆蓋有金屬層的背面對晶圓進行塑封，形成包覆金屬層的第二塑封層，同時塑封料還填充在切割槽中；研磨第一塑封層以將焊料凸塊在減薄後第一塑封層中予以外露；於所述切割槽中進行切割，將晶片進行分離。
上述的方法，在形成所述通孔後，還在所述通孔的內壁上沉積有隔離襯墊層，並且填充的金屬材料通過隔離襯墊層與環繞在通孔周圍的的襯底區域絕緣。上述的方法，形成通孔的方式為幹法刻蝕或濕法刻蝕或鐳射刻蝕。上述的方法，所形成的通孔的平面截面尺寸小於排列焊點的平面尺寸。上述的方法，與通孔所接觸的所述第一類排列焊點的位置，位於覆蓋在的襯底內非有源器件單元區域之上的絕緣介質層中。上述的方法，所述晶片為垂直式的MOSFET。上述的方法，形成接觸第一類排列焊點的通孔的過程中，與通孔所接觸的所述第一類排列焊點構成所述MOSFET的漏極電極；以及在所有非第一類排列焊點的排列焊點中，至少一部分未構成與通孔所接觸的排列焊點構成所述MOSFET的柵極電極與源極電極的排列焊點。
本發明提供的一種晶圓級的封裝結構，在該封裝結構中，利用重分佈技術將分佈在晶片頂面的焊墊重新佈局設計成位於覆蓋晶片的頂部絕緣介質層中的排列焊點，排列焊點包含第一類排列焊點，還包括：包覆頂部絕緣介質層及焊料凸塊的頂部塑封體，其中所述焊料凸塊安置在排列焊點上，且焊料凸塊於頂部塑封體中予以外露；覆蓋在晶片背面的一層底部電極金屬層；形成在晶片所包含的襯底單元及頂部絕緣介質層中接觸第一類排列焊點的通孔，並且通孔中所填充的金屬材料將與通孔所接觸的第一類排列焊點電性連接至所述底部電極金屬層上；包覆所述晶片的底部塑封體，底部塑封體的橫向延伸部分覆蓋所述底部電極金屬層，與橫向延伸部分垂直的底部塑封體的側向延伸部分同時還將晶片的側壁、絕緣介質層的側壁、頂部塑封體的側壁予以覆蓋。
上述的晶圓級的封裝結構，在所述通孔的內壁上還設置有隔離襯墊層，並且填充的金屬材料通過隔離襯墊層與環繞在通孔周圍的襯底區域絕緣。上述的晶圓級的封裝結構，於覆蓋在晶片所包含的襯底單元內非有源器件單元區域之上的絕緣介質層中，通過所述重分佈技術設置與通孔所接觸的所述第一類排列焊點。上述的晶圓級的封裝結構，所述通孔進一步貫穿與通孔所接觸的該第一類排列焊點；以及通孔的平面截面尺寸小於排列焊點的平面尺寸，且通孔中所填充的金屬材料是安置在第一類排列焊點上的焊料凸塊的延伸部分。上述的晶圓級的封裝結構，所述晶片為垂直式的MOSFET。上述的晶圓級的封裝結構，與通孔所接觸的所述第一類排列焊點構成所述MOSFET的漏極電極；以及在所有非第一類排列焊點的排列焊點中，至少一部分未構成與通孔所接觸的排列焊點構成所述MOSFET的柵極電極與源極電極。
本發明提供的一種晶圓級封裝的方法，在一包含有多個晶片的晶圓上，在晶圓的正面形成有凸出於晶圓正面的並電性連接至晶片焊墊的焊料凸塊，包括以下步驟：塑封所述晶圓的正面，以第一塑封層包覆晶圓的正面及焊料凸塊；於晶圓的背面進行研磨；於減薄後的晶圓的背面對晶圓進行切割，形成隔離晶片的切割槽，並且切割槽停止在第一塑封層中；於減薄後的晶圓的背面對晶圓進行塑封，形成包覆減薄後的晶圓的背面的第二塑封層，同時塑封料還填充在切割槽中；研磨第一塑封層以將焊料凸塊在減薄後的第一塑封層中予以外露；於所述切割槽中進行切割，將晶片進行分離。
上述的方法，完成晶圓的背面研磨之後，還包括於減薄後的晶圓的背面覆蓋一層金屬層的步驟；以及在形成隔離晶片的切割槽的過程中，於減薄後的晶圓的覆蓋有金屬層的背面對晶圓進行切割；並且在形成包覆減薄後的晶圓的背面的第二塑封層的過程中，所述第二塑封層還同時包覆金屬層。上述的方法，所述晶片為平面結構的IC，其所有的信號輸入輸出端子均設置在晶片頂面的一側。上述的方法，所述晶片為垂直式的共漏極的雙MOSFET；並且雙MOSFET中一個MOSFET的漏極與另一個MOSFET的漏極通過所述金屬層進行電性連接，以及至少一部分排列焊點分別構成雙MOSFET中任意一個MOSFET的源極電極和柵極電極。上述的方法，所述晶片中至少包含多個二極體，並且所述二極體的一個電極端子共同電性連接在所述金屬層上；以及至少一部分排列焊點構成所述二極體的另一個電極端子。
本發明提供的一種晶圓級封裝的方法，在一包含有多個晶片的晶圓上，利用重分佈技術RDL將分佈在晶片頂面的焊墊重新佈局設計成位於覆蓋晶片的絕緣介質層中的排列焊點，包括以下步驟：於所述排列焊點上安置焊料凸塊；塑封所述晶圓的正面，以第一塑封層包覆位於晶圓正面的絕緣介質層及焊料凸塊；於晶圓的背面進行研磨；於減薄後的晶圓的背面對晶圓進行切割，形成隔離晶片的切割槽，並且切割槽停止在第一塑封層中；於減薄後的晶圓的背面對晶圓進行塑封，形成包覆減薄後的晶圓的背面的第二塑封層，同時塑封料還填充在切割槽中；研磨第一塑封層以將焊料凸塊在第一塑封層中予以外露；於所述切割槽中進行切割，將晶片進行分離。
上述的方法，完成晶圓的背面研磨之後，還包括於減薄後的晶圓的背面覆蓋一層金屬層的步驟；以及在形成隔離晶片的切割槽的過程中，於減薄後的晶圓的覆蓋有金屬層的背面對晶圓進行切割；並且在形成包覆減薄後的晶圓的背面的第二塑封層的過程中，所述第二塑封層還同時包覆金屬層。
本發明提供的一種晶圓級的封裝結構，在該封裝結構中，在晶片的頂面形成有凸出於晶片頂面的並電性連接至晶片焊墊的焊料凸塊，還包括：包覆在晶片頂面的頂部塑封體，且焊料凸塊於頂部塑封體中予以外露；包覆所述晶片的底部塑封體，底部塑封體的橫向延伸部分覆蓋晶片的底面，與橫向延伸部分垂直的底部塑封體的側向延伸部分同時還將晶片的側壁、頂部塑封體的側壁予以覆蓋。
上述的晶圓級的封裝結構，還包括覆蓋晶片底面的一層底部電極金屬層，所述第二塑封層的橫向延伸部分覆蓋晶片的背面的同時還覆蓋底部電極金屬層。上述的晶圓級的封裝結構，所述晶片為平面結構的IC，並且其所有的信號輸入輸出端子均設置在晶片頂面的一側。上述的晶圓級的封裝結構，所述晶片為垂直式的共漏極的雙MOSFET；並且雙MOSFET中一個MOSFET的漏極與另一個MOSFET的漏極通過所述金屬層進行電性連接，以及至少一部分排列焊點分別構成雙MOSFET中任意一個MOSFET的源極電極和柵極電極。上述的晶圓級的封裝結構，所述晶片中至少包含多個二極體，並且所述二極體的一個電極端子共同電性連接在所述金屬層上；以及至少一部分排列焊點構成所述二極體的另一個電極端子。
本發明提供的一種晶圓級的封裝結構，在該封裝結構中，利用重分佈技術將分佈在晶片頂面的焊墊重新佈局設計成位於覆蓋晶片的頂部絕緣介質層中的排列焊點，還包括：包覆頂部絕緣介質層及焊料凸塊的頂部塑封體，其中所述焊料凸塊安置在排列焊點上，且焊料凸塊於頂部塑封體中予以外露；包覆所述晶片的底部塑封體，底部塑封體的橫向延伸部分覆蓋晶片的底面，與橫向延伸部分垂直的底部塑封體的側向延伸部分同時還將晶片的側壁、頂部絕緣介質層的側壁、頂部塑封體的側壁予以覆蓋。
上述的晶圓級的封裝結構，還包括覆蓋晶片底面的一層底部電極金屬層，所述底部塑封體的橫向延伸部分覆蓋晶片的底面的同時還覆蓋底部電極金屬層。
本發明提供的一種晶圓級封裝的方法，在一包含有多個晶片的晶圓上，在晶圓的正面形成有凸出於晶圓正面的並電性連接至晶片焊墊的焊料凸塊，包括以下步驟：於晶圓的正面進行切割，形成位於晶圓正面一側的用於隔離晶片的切割槽，並且該切割槽停止在晶圓所包含的襯底中；於晶圓的正面進行塑封，形成包覆晶圓的正面的第一塑封層，同時塑封料還填充在位於晶圓正面一側的切割槽中；於晶圓的背面進行研磨；於減薄後的晶圓的背面對晶圓進行切割，形成位於減薄後的晶圓的背面一側的用於隔離晶片的切割槽，且位於減薄後的晶圓背面一側的切割槽停止在襯底中並進一步與填充在位於晶圓正面一側的切割槽中的塑封料接觸；於減薄後的晶圓的背面對晶圓進行塑封，形成包覆減薄後的晶圓的背面的第二塑封層，同時塑封料還填充在位於減薄後的晶圓背面一側的切割槽中；研磨第一塑封層以將焊料凸塊在減薄後的第一塑封層中予以外露；同時於位於晶圓正面一側的切割槽中、位於減薄後的晶圓背面一側的切割槽中進行切割，將晶片進行分離。
上述的方法，其特徵在於，晶圓的背面完成研磨後，還包括於減薄後的晶圓的背面進行蝕刻，並覆蓋一層金屬層至減薄後的晶圓的背面的步驟；以及形成位於減薄後的晶圓背面一側的用於隔離晶片的切割槽的過程中，於減薄後的晶圓的覆蓋有金屬層的背面對晶圓進行切割；並且在形成包覆減薄後的晶圓的背面的第二塑封層的過程中，所述第二塑封層還同時包覆所述金屬層。
本發明提供的一種晶圓級封裝的方法，在一包含有多個晶片的晶圓上，利用重分佈技術RDL將分佈在晶片頂面的焊墊重新佈局設計成位於覆蓋晶片的絕緣介質層中的排列焊點，排列焊點包含第一類排列焊點，包括以下步驟：於所述排列焊點上安置焊料凸塊；於晶圓的正面進行切割，形成位於晶圓正面一側的用於隔離晶片的切割槽，並且該切割槽停止在晶圓所包含的襯底中；塑封所述晶圓的正面，以第一塑封層包覆位於晶圓正面的絕緣介質層及焊料凸塊，同時塑封料還填充在形成位於晶圓正面一側的切割槽中；於晶圓的背面進行研磨；於減薄後的晶圓的背面對晶圓進行切割，形成位於減薄後的晶圓背面一側的用於隔離晶片的切割槽，且位於減薄後的晶圓背面一側的切割槽停止在襯底中並進一步與填充在位於晶圓正面一側的切割槽中的塑封料接觸；於減薄後的晶圓的背面對晶圓進行塑封，形成包覆減薄後的晶圓的背面的第二塑封層，同時塑封料還填充在位於減薄後的晶圓背面一側的切割槽中；研磨第一塑封層以將焊料凸塊在減薄後的第一塑封層中予以外露；同時於位於晶圓正面一側的切割槽中、位於減薄後的晶圓背面一側的切割槽中進行切割，將晶片進行分離。
上述的方法，晶圓的背面完成研磨後，還包括於減薄後的晶圓的背面進行蝕刻，並覆蓋一層金屬層至減薄後的晶圓的背面的步驟；以及形成位於減薄後的晶圓背面一側的用於隔離晶片的切割槽的過程中，於減薄後的晶圓的覆蓋有金屬層的背面對晶圓進行切割；並且在形成包覆減薄後的晶圓的背面的第二塑封層的過程中，所述第二塑封層還同時包覆所述金屬層。上述的方法，在覆蓋一層金屬層至減薄後的晶圓的背面之前，還包括以下步驟：
在減薄後的晶圓的背面塗覆一層阻擋層，並形成位於阻擋層中的開口；通過開口於減薄後的晶圓的背面進行刻蝕，於晶圓所包含的襯底及絕緣介質層中形成接觸第一類排列焊點的通孔，並移除阻擋層；填充金屬材料至所述通孔中，並且於減薄後的晶圓的背面覆蓋的一層金屬層通過填充在所述通孔中的金屬材料而電性連接至與通孔所接觸的第一類排列焊點上。上述的方法，與通孔所接觸的所述第一類排列焊點的位置，位於覆蓋在的襯底內非有源器件單元區域之上的絕緣介質層中。
上述方法，於排列焊點上安置焊料凸塊之前，還包括以下步驟：塗覆一層包覆位於晶圓正面的絕緣介質層及排列焊點的阻擋層，並形成位於阻擋層中接觸第一類排列焊點的開口；通過所述開口對所述第一類排列焊點及絕緣介質層、襯底進行刻蝕，於襯底及絕緣介質層中形成貫穿該第一類排列焊點的通孔，並移除阻擋層；之後在排列焊點上安置焊料凸塊的同時，部分焊料還一併填充在所述通孔中。上述方法，於晶圓的背面進行研磨過程中，在減薄後的晶圓的背面外露出填充在通孔中的焊料，並且之後於減薄後的晶圓的背面覆蓋的一層金屬層通過填充在通孔中的焊料而電性連接在與通孔所接觸的第一類排列焊點上。
本發明提供的一種晶圓級的封裝結構，在該結構中，在晶片的頂面形成有凸出於晶片頂面的並電性連接至晶片焊墊的焊料凸塊，包括：包覆晶片的頂部塑封體，頂部塑封體的橫向延伸部分覆蓋在晶片的正面，與頂部塑封體的橫向延伸部分垂直的頂部塑封體的側向延伸部分同時還將晶片的部分側壁予以覆蓋，且焊料凸塊於頂部塑封體中予以外露；包覆晶片的底部塑封體，底部塑封體的橫向延伸部分覆蓋在晶片的底面，與底部塑封體的橫向延伸部分垂直的底部塑封體的側向延伸部分同時還將晶片的另外一部分側壁予以覆蓋，頂部塑封體的側向延伸部分與底部塑封體的側向延伸部分相互接觸以將晶片無縫隙的密封。
上述的晶圓級的封裝結構，還包括覆蓋晶片底面的一層底部電極金屬層，所述底部塑封體的橫向延伸部分覆蓋晶片的底面的同時還覆蓋底部電極金屬層。上述的晶圓級的封裝結構，所述晶片為平面結構的IC，其所有的信號輸入輸出端子均設置在晶片頂面的一側。上述的晶圓級的封裝結構，所述晶片為垂直式的共漏極的雙MOSFET；並且雙MOSFET中一個MOSFET的漏極與另一個MOSFET的漏極通過所述底部電極金屬層進行電性連接，以及至少一部分排列焊點分別構成雙MOSFET中任意一個MOSFET的源極電極和柵極電極。上述的晶圓級的封裝結構，所述晶片中至少包含多個二極體，並且所述二極體的一個電極端子共同電性連接在所述底部電極金屬層上；以及至少一部分排列焊點構成所述二極體的另一個電極端子。
本發明提供一種晶圓級的封裝結構，在該封裝結構中，利用重分佈技術將分佈在晶片頂面的焊墊重新佈局設計成位於覆蓋晶片的頂部絕緣介質層中的排列焊點，排列焊點包含第一類排列焊點，其特徵在於，包括：包覆晶片的頂部塑封體，頂部塑封體的橫向延伸部分覆蓋在頂部絕緣介質層上，與頂部塑封體的橫向延伸部分垂直的頂部塑封體的側向延伸部分同時還將頂部絕緣介質層的側壁、晶片的部分側壁予以覆蓋，且焊料凸塊於頂部塑封體中予以外露；包覆晶片的底部塑封體，底部塑封體的橫向延伸部分覆蓋在晶片的底面，與底部塑封體的橫向延伸部分垂直的底部塑封體的側向延伸部分同時還將晶片的另外一部分側壁予以覆蓋，頂部塑封體的側向延伸部分與底部塑封體的側向延伸部分相互接觸以將晶片無縫隙的密封。
上述的晶圓級的封裝結構，還包括於晶片底面覆蓋的一層底部電極金屬層，所述底部塑封體的橫向延伸部分覆蓋晶片的底面的同時還覆蓋底部電極金屬層。上述的晶圓級的封裝結構，還包括：形成在晶片所包含的襯底單元及頂部絕緣介質層中接觸第一類排列焊點的通孔，並且通孔中所填充的金屬材料將與通孔所接觸的第一類排列焊點電性連接至所述底部電極金屬層上。上述的晶圓級的封裝結構，所述通孔進一步貫穿與通孔所接觸的該第一類排列焊點；以及通孔的平面截面尺寸小於排列焊點的平面尺寸，且通孔中所填充的金屬材料是安置在第一類排列焊點上的焊料凸塊的延伸部分。上述的晶圓級的封裝結構，其中，所述晶片為垂直式的MOSFET。
本領域的技術人員閱讀以下較佳實施例的詳細說明，並參照附圖之後，本發明的這些和其他方面的優勢無疑將顯而易見。
參見第1A圖所示，在晶片100頂面的俯視示意圖中，原本沿著晶片100頂面四周的邊緣設計有連接晶片100內部電路的多個焊墊（Bond Pad）101，焊墊101通常為鋁墊（Peripheral pads）用於與外界形成電性接觸，例如在其上直接進行引線鍵合或在其上先沉積Ti/Cu/Ni等的底部金屬層UBM，再進行植球，其可為晶片100內部電路的信號輸入/輸出接觸端子（I/O Pad），或是Power 或Ground的介面等。第1B圖描述了在部分厚度的晶片100的頂面上所設置的焊墊101的截面示意圖。
參見第1C圖所示，利用重分佈技術RDL（Redistribution Layer），將晶片100頂面現有的排列在四周的焊墊101重新設計成任何合理位置的排列焊點104，排列焊點104可被重新分配到晶片100頂面的周邊、兩側或任何一側，甚至是構成矩陣式排列。為了便於理解，第1C圖展示了焊墊101完成重分佈而形成排列焊點104後的俯視示意圖，第1D圖則是焊墊101經RDL處理從新佈局之後位於絕緣介質層102中的截面示意圖，絕緣介質層102覆蓋在晶片100的頂面之上，絕緣介質層102通常為聚醯亞胺材料（Polyimide），排列焊點104可以通過同時生成在絕緣介質層102中的互聯機（Trace）103而相對應的與焊墊101電性連接，同時排列焊點104也可以選擇在RDL之後不與任何焊墊101連接而單獨存在以備後用。互聯機103通常帶有彎曲的路徑，所以第1D圖並未將互聯機103與排列焊點104、焊墊101的具體連接關係描繪出來，但此時一部分與排列焊點104連接的焊墊101與外界進行信號傳輸則依賴於與之相連的排列焊點104。
參見第1B圖及第1E圖所示，焊料凸塊（Solder bump）105直接焊接在晶片100頂面原有的焊墊101上；而第1D圖及第1F圖中，焊料凸塊105卻是焊接在排列焊點104上。
參見第2A圖-第2M圖的一種晶圓級封裝的方法，在第2A圖所示的包含有多個晶片200'的晶圓200上，多顆晶片200'相互彼此鑄造連接在一起並共同形成在晶圓200所包含的矽襯底（或矽基板）200A中，相鄰的晶片通過晶圓正面的劃片槽（Scribe Line，未示出）相互界定彼此間的邊界，晶片200'的焊墊201位於晶圓200正面的一側。利用重分佈技術將分佈在晶片200'頂面的焊墊201重新佈局設計成位於覆蓋晶圓200（同時覆蓋晶片200'）的絕緣介質層202中的排列焊點204，如第2B圖所示。並在排列焊點204上進行植球安置焊料凸塊205，如第2C圖所示。之後於晶圓200的正面進行塑封工藝，以第一塑封層206包覆焊料凸塊205及覆蓋晶圓200正面的絕緣介質層202，如第2D圖所示。之後在晶圓200的背面進行研磨以減薄晶圓200的厚度，例如進行化學機械研磨CMP，如第2E圖所示，晶圓200背面的部分厚度（如D1 ）被研磨掉，即襯底200A的厚度獲得減薄。再塗覆一層阻擋層207至減薄後的晶圓200的背面，如第2F圖所示，並形成位於阻擋層207中圖案化的開口207'，阻擋層207有多種選擇，如光阻或SiN或SiO2，主要是為了在阻擋層207中形成在垂直方向上對準一部分排列焊點204（如第2G圖中的第一類排列焊點204a）的開口207'，以便利用矽通孔技術（TSV，Through Silicon Via），以阻擋層207作為硬掩膜並通過開口207'於減薄後的晶圓200的背面對襯底200A及絕緣介質層202進行刻蝕，使得在開口207'中暴露的矽襯底200A區域被刻蝕掉，並且刻蝕持續到在開口207'中暴露的絕緣介質層202也被刻蝕掉，直至刻蝕停止在第一類排列焊點204a上，最終在襯底200A及絕緣介質層202中形成接觸第一類排列焊點204a的通孔208。第一類排列焊點204a其實是所有排列焊點204中的一部分，只是第一類排列焊點204a起始並未與晶片200'的任何焊墊201連接而單獨存在，第一類排列焊點204a用於在後續步驟中與形成在晶片200'底面的一些電極或信號端子進行連接，從而將這些電極引導至晶片200'正面的一側。完成通孔208的刻蝕之後移除阻擋層207，其中，通孔208的形成有多種方式，例如幹法刻蝕或濕法刻蝕或鐳射刻蝕；通常在形成通孔208之後，還需要在通孔208的內壁上沉積一層氧化膜的隔離襯墊層，以便後續填充在通孔208中的金屬材料可以通過隔離襯墊層而與環繞在通孔208周圍的的矽襯底區域，即包圍通孔208的襯底200A區域進行絕緣。為了防止通孔208尺寸過大導致第一類排列焊點204a在通孔208中懸空而無法獲得絕緣介質層202的物理支撐，可以控制開口207'的開口尺寸大小，並進一步控制通孔208的平面截面（橫截面）尺寸大小使其小於排列焊點204的平面尺寸大小，從而避免第一類排列焊點204a的脫落。
參見第2H圖-第2I圖所示，填充金屬材料208'至通孔208中，並於減薄後的晶圓200的背面覆蓋一層金屬層209，此時金屬層209接觸通孔208中的金屬材料208'。之後於覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行切割，形成隔離相鄰晶片200'的切割槽210，此時切割刀觸及一定厚度的第一塑封層206，導致切割槽210停止在第一塑封層206中，也即多顆晶片200'此時依靠第一塑封層206而相互連接在一起，同時金屬層209被切割成位於每顆晶片200'底面的底部電極金屬層209'，絕緣介質層202也被切割成位於每顆晶片200'頂面的頂部絕緣介質層202'，如第2J圖所示。再在覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行塑封，儘管此時金屬層209被切割成多個位於每顆晶片200'底面的底部電極金屬層209'，但所有的底部電極金屬層209'仍然共同構成一個整體的金屬層209，從而完成塑封後形成包覆金屬層209的第二塑封層211，具體而言，第二塑封層211包覆位於每顆晶片200'底面的底部電極金屬層209'，與此同時，第二塑封層211所包含的部分塑封料還填充在切割槽210中，如第2K圖所示。
參見第2L圖-第2M圖所示，對第一塑封層206進行研磨以減薄一定厚度（如D2 ）的第一塑封層206，以將焊料凸塊205在第一塑封層206中予以外露，如焊料凸塊205外露於減薄後的第一塑封層206'。之後於切割槽210中進行切割，第2M圖所示的切割口212即是切割痕跡，而且形成切割口212所利用的切割刀的寬度，是小於形成切割槽210所利用的切割刀的寬度的，從而最終將晶片200'從晶圓200上進行分離下來以獲得多個晶圓級的封裝結構200"A，減薄後的第一塑封層206'在該切割過程中形成覆蓋頂部絕緣介質層202'的頂部塑封體206"，第二塑封層211在該切割過程中形成覆蓋底部電極金屬層209'的底部塑封體211'，而且底部塑封體211'的橫向延伸部分211'a覆蓋底部電極金屬層209'，與橫向延伸部分211'a垂直的側向延伸部分211'b還覆蓋晶片200'的側壁、頂部絕緣介質層202'的側壁、頂部塑封體206"的側壁，其中，底部塑封體211'所包含的側向延伸部分211'b其實是第二塑封層211填充在切割槽210中的一部分塑封料經第2M圖所示的切割過程而形成。
由於在第2J圖-第2M圖所示的製備過程中，晶圓200所包含的襯底200A被切割成晶片200'所包含的襯底單元200'A，所以對於第2M圖所示的晶圓級的封裝結構200"A而言，晶片200'所包含的矽襯底單元200'A中，接觸第一類排列焊點204a的通孔208中所填充的金屬材料208'將與通孔208所接觸的第一類排列焊點204a電性連接至底部電極金屬層209'上。在一個可選實施方式中，晶片200'為垂直式（Vertical structure）的MOSFET，也即其主電流從器件頂部流至底部，或反之亦然。晶片200'的漏區通常形成在襯底單元200'A中靠近晶片200'底面的一側，為了增強底部電極金屬層209'與晶片200'漏區的歐姆接觸，可以在沉積金屬層209至減薄後的晶圓200的背面之前，在減薄後的晶圓200的背面重摻雜植入與漏區摻雜類型相同的離子。由於底部電極金屬層209'接觸靠近晶片200'底面一側的襯底單元200'A中的漏區構成漏極，所以與通孔208所接觸的第一類排列焊點204a由於與MOSFET的漏極電性連接從而構成垂直式MOSFET的漏極電極，並且在所有的排列焊點204中，除了第一類排列焊點204a之外，未構成與通孔208所接觸的排列焊點204中，至少有一部分排列焊點204連接在位於晶片200'頂面一側的MOSFET的柵極與源極上，並分別構成垂直式MOSFET的柵極電極與源極電極。由此可見，為垂直式MOSFET的晶片200'的漏極原本製作在晶片200'底面一側的底部電極金屬層209'上，但是通過通孔208中填充的金屬材料208'將第一類排列焊點204a與底部電極金屬層209'形成電接觸，從而將底漏頂源的垂直結構器件的源、漏極均設置在晶片200'頂面的一側。同樣，如果需要將底源頂漏的垂直結構器件的源、漏極均設置在晶片200'頂面的一側，只要在形成通孔208的時候選定通孔208接觸的第一類排列焊點204a是接觸MOSFET底部的源極即可。值得一提的是，在RDL製備流程中，與通孔208所接觸的第一類排列焊點204a所形成的位置，是位於覆蓋在的矽襯底200A內非有源器件單元區域之上的絕緣介質層202中，這樣刻蝕襯底200A形成通孔208的時候就不至於破壞晶片200'的積體電路單元。具體而言，任意一個通孔208的形成，務必保證通孔208形成在不參與構成晶片200'的電路結構的矽襯底區域中。
為了便於理解，以第1F圖進行解釋，與通孔108所接觸的第一類排列焊點104所形成的位置，是位於覆蓋在的襯底單元100'A內非有源器件單元區域（如R區域）之上的絕緣介質層102中，襯底單元100'A源於對晶片100所在的晶圓所包含的襯底的切割分離。圖中絕緣介質層102所包含的一部分區域102'覆蓋在的襯底單元100'A內非有源器件單元區域之上，第一類排列焊點104則形成在這部分區域102'中。襯底單元100'A所包含的用於容納通孔108的R區域範圍內，其橫向區域（X軸）和縱向區域（Y軸）以及垂直區域（Z軸）內沒有製備或者說不包含晶片100的任何有效電路單元，同時，第一類排列焊點104的平面尺寸選取不大於R區域範圍的平面尺寸（橫向區域和縱向區域）。
參見第3A圖-第3J圖，本發明還提供在第2A圖-第2M圖步驟上進行局部變化的另一種晶圓級封裝的方法，第3A圖所示的晶圓200是在第2B圖示出的晶圓200上塗覆了一層覆蓋位於晶圓200正面一側的絕緣介質層202及排列焊點204的阻擋層213，之後形成位於阻擋層213中的開口213'，並且開口213'接觸排列焊點204中的第一類排列焊點204a，開口213'的形成可以通過對光阻之類的阻擋層213進行光刻，從而選定開口213'在垂直方向上對準第一類排列焊點204a。之後通過開口213'對該第一類排列焊點204a及絕緣介質層202、晶圓200所包含的矽襯底200A進行刻蝕。其中，必須保障開口213'的平面尺寸小於第一類排列焊點204a的平面尺寸，以保證第一類排列焊點204a僅僅是暴露在開口213'中的區域被刻蝕掉而並非第一類排列焊點204a所有的區域完全被刻蝕掉，其結果是，第一類排列焊點204a暴露在開口213'中的區域先被刻蝕掉從而在開口213'暴露出絕緣介質層202，繼續對開口213'中暴露的絕緣介質層202進行刻蝕，直至在開口213'暴露出矽襯底200A，並繼續對開口213'中暴露的矽襯底200A進行刻蝕，並且刻蝕停止在矽襯底200A中，最終在絕緣介質層202、部分厚度的矽襯底200A中形成貫穿該第一類排列焊點204a的通孔214，如第3B圖所示，之後移除阻擋層213。通常在形成通孔214之後，還要在通孔214的內壁上沉積一層氧化膜的隔離襯墊層，以便為後續填充在通孔214中的金屬材料通過隔離襯墊層而與環繞在通孔214周圍的的矽襯底區域進行絕緣。
參見第3C圖所示，在包括第一類排列焊點204a的排列焊點204上安置焊料凸塊205，此過程中，部分焊料214'同時流入並填充在通孔214中，該部分焊料214'與第一類排列焊點204a上的焊料凸塊205鑄造連接在一起，可見焊料214'是安置在與通孔214所接觸的第一類排列焊點204a上的焊料凸塊205的延伸部分。完成上述步驟後，在晶圓200的正面進行塑封，以第一塑封層206包覆焊料凸塊205及覆蓋在晶圓200正面的絕緣介質層202，如第3D圖所示。並於晶圓200的背面進行CMP研磨直至在減薄後的晶圓200的背面外露出填充在通孔214中的焊料214'，如第3E圖所示，晶圓200的部分厚度（如D3 ）被研磨掉。再於減薄後的晶圓200的背面覆蓋一層金屬層209，如化學氣相沉積，參見第3F圖所示，此時焊料214'與金屬層209保持電性接觸。之後於覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行切割，形成隔離相鄰晶片200'的切割槽210，切割刀在厚度上部分切割第一塑封層206，此時切割槽210停止在第一塑封層206中，如第3G圖所示。多顆晶片200'此時依靠第一塑封層206而相互連接在一起，金屬層209被切割成位於每顆晶片200'底面的底部電極金屬層209'，絕緣介質層202也被切割成位於每顆晶片200'頂面的頂部絕緣介質層202'。再在覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行塑封，此時金屬層209被切割成多個位於每顆晶片200'底面的底部電極金屬層209'，但底部電極金屬層209'仍然共同組成一層整體性的金屬層209，從而完成塑封後形成包覆金屬層209的第二塑封層211，第二塑封層211所包含的部分塑封料同時還填充在切割槽210中。之後如第3I圖所示，研磨第一塑封層206以將焊料凸塊205在減薄後的第一塑封層206'中予以外露，第一塑封層206的部分厚度（如D4 ）被研磨掉。參見第3J圖，最後於切割槽210中進行切割，以將晶片200'進行分離，獲得第3J圖所示的晶圓級的封裝結構200"B。在一個實施方式中，晶片200'與第2M圖所示的器件並無區別，均為垂直式的MOSFET。晶圓級的封裝結構200"B中，在通孔214形成的刻蝕過程中，所產生的結果是通孔214貫穿與通孔214所接觸的第一類排列焊點204a，以及焊料214'與在第一類排列焊點204a上安置的焊料凸塊205同時生成，並且通孔214中所填充的金屬材料是在第一類排列焊點204a上所安置的焊料凸塊205的延伸部分。
參見第4A圖-第4E圖，本發明還提供在第2E圖所示的減薄後的晶圓200上進行其他工藝步驟的另一種晶圓級封裝的方法，值得注意的是，在此實施例中，是以RDL設計的排列焊點104作為示例，但須注意的是，將第1A圖的晶片100頂面的焊墊101重新設計成排列焊點104並不是必要條件。
參見第4A圖所示，在晶圓200正面的一側進行塑封，以第一塑封層206包覆晶圓200的正面及焊料凸塊205，第一塑封層206同時還覆蓋絕緣介質層202；於晶圓200的背面進行CMP研磨，並在完成晶圓200的背面研磨之後，還包括於減薄後的晶圓200的背面覆蓋一層金屬層209的步驟；之後於覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行切割，形成隔離相鄰晶片200'的切割槽210，部分厚度的第一塑封層206被切割以構成切割槽210位於第一塑封層206中的深度，此時切割槽210停止在第一塑封層206中，也即多顆晶片200'此時依靠第一塑封層206而相互鑄造連接在一起，同時金屬層209被切割成覆蓋每顆晶片200'底面的底部電極金屬層209'，絕緣介質層202也被切割成覆蓋每顆晶片200'頂面的頂部絕緣介質層202'，如第4B圖所示。再在覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行塑封，完成塑封後形成包覆金屬層209的第二塑封層211，同時第二塑封層211所包含的部分塑封料還填充在切割槽210中，如第4C圖所示。再研磨第一塑封層206獲得減薄後的第一塑封層206'，並將焊料凸塊205在減薄後的第一塑封層206'中予以外露，如第4D圖所示。於切割槽210中進行切割，將晶片200'進行分離，獲得第4E圖所示的晶圓級的封裝結構200"C，減薄後的第一塑封層206'在該切割過程中形成覆蓋頂部絕緣介質層202'的頂部塑封體206"。在此實施方式中，不必要選定一些晶片200'頂面的排列焊點204使其通過任何填充有金屬材料的通孔而連接到底部電極金屬層209'，所以，在此類晶片200'的類型中，與外界進行信號傳輸的排列焊點204都在其頂面的一側，而其底面的一側則沒有需要引導至200'頂面一側的信號端子。一個實施例中，晶片200'為垂直式的共漏極的雙MOSFET（Common Drain MOSFET），雙MOSFET中一個MOSFET的漏極與另一個MOSFET的漏極通過底部電極金屬層209'進行電性連接，並且至少一部分排列焊點204分別連接在雙MOSFET中任意一個MOSFET的源極電極和柵極電極上，並構成雙MOSFET中任意一個MOSFET的源極電極和柵極電極。在另一個實施例中，晶片200'中至少包含多個集成在襯底200A中的二極體，並且二極體的一個電極端子共同電性連接在底部電極金屬層209'上形成並聯，這樣至少一部分排列焊點204就分別構成了二極體的另一個電極端子，並且都位於晶片200'正面的一側。封裝結構200"C中，頂部絕緣介質層202'源於絕緣介質層202的切割，利用重分佈技術將分佈在晶片200'頂面的焊墊201重新佈局設計成位於覆蓋晶片的頂部絕緣介質層202'中的排列焊點204，包括減薄後的第一塑封層206'在切割過程中形成覆蓋頂部絕緣介質層202'的頂部塑封體206"，第二塑封層211在切割過程中形成覆蓋底部電極金屬層209'的底部塑封體211'，而且底部塑封體211'的橫向延伸部分211'a覆蓋底部電極金屬層209'，與橫向延伸部分211'a垂直的側向延伸部分211'b還覆蓋晶片200'的側壁、頂部絕緣介質層202'的側壁、頂部塑封體206"的側壁，其中，底部塑封體211'所包含的側向延伸部分211'b其實是第二塑封層211填充在切割槽210中的一部分塑封料經第4E圖所示的切割過程而形成，焊料凸塊205則於頂部塑封體206"中予以外露。
其實，還可以直接在第1A圖的晶片100頂面的焊墊101上安置焊球並進行第4A圖-第4E圖的流程，而且晶片的類型相同，只不過焊墊101是沒有經過RDL進行重新分佈，其間也少了沉積一層絕緣絕緣介質層202的過程，正如第5A圖-第5F圖所示。第5A圖是先在第2A圖所示的晶圓200的焊墊201上直接安置焊球205，從而在晶圓200的正面形成有凸出於晶圓200正面（也即晶片200'的頂面）的並電性連接至晶片200'焊墊201的焊料凸塊205，之後在晶圓200的正面進行塑封，以第一塑封層206包覆晶圓200的正面及焊料凸塊205；並在晶圓200的背面進行CMP研磨，完成研磨之後，還包括於減薄後的晶圓200的背面覆蓋一層金屬層209的步驟，如第5A圖-5B所示。之後於覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行切割，形成隔離相鄰晶片200'的切割槽210，此時部分厚度的第一塑封層206被切割並構成切割槽210位於第一塑封層206中的深度，切割槽210停止在第一塑封層206中，也即多顆晶片200'此時依靠第一塑封層206而相互連接在一起，同時金屬層209被切割成位於每顆晶片200'底面的底部電極金屬層209'。再在覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行塑封，完成塑封後形成包覆金屬層209的第二塑封層211，同時第二塑封層211所包含的部分塑封料還填充在切割槽210中，如第5D圖所示。研磨第一塑封層206以將焊料凸塊205在減薄後的第一塑封層206'中予以外露，如第5E圖所示。在切割槽210中進行切割，將晶片200'進行分離，獲得第5F圖所示的晶圓級的封裝結構200"D。值得注意的是，由於此實施例的步驟中並沒有形成矽通孔TSV，所以無需考慮矽通孔TSV要形成的位置。因此是否將第1A圖的晶片100頂面的焊墊101重新設計成排列焊點104也不是必要條件。封裝結構200"D中，在晶片200'的頂面形成有凸出於晶片200'頂面的並電性連接至晶片200'焊墊201的焊料凸塊205，包括減薄後的第一塑封層206'在切割過程中形成覆蓋晶片200'頂面的頂部塑封體206"，第二塑封層211在切割過程中形成覆蓋底部電極金屬層209'的底部塑封體211'，而且底部塑封體211'的橫向延伸部分211'a覆蓋底部電極金屬層209'，與橫向延伸部分211'a垂直的側向延伸部分211'b覆蓋晶片200'的側壁、頂部塑封體206"的側壁，焊料凸塊205於頂部塑封體206"中予以外露。
參見第6A圖-第6E圖，本發明還提供在第2E圖所示的減薄後的晶圓200上進行其他工藝步驟的另一種晶圓級封裝的方法，值得注意的是，在此實施例中，與4A-4E的區別在於，沒有在減薄後的晶圓200的背面沉積金屬層。
參見第6A圖所示，在晶圓200的正面進行塑封，以第一塑封層206包覆晶圓200的正面及焊料凸塊205，第一塑封層206同時還覆蓋絕緣介質層202；於晶圓200的背面進行CMP研磨，完成背面研磨之後對晶圓200進行切割，形成隔離相鄰晶片200'的切割槽210，此時切割槽210停止在第一塑封層206中，同時絕緣介質層202也被切割成位於每顆晶片200'頂面的頂部絕緣介質層202'，第6B圖所示。再在減薄後的晶圓200的背面，對晶圓200進行塑封，完成塑封後形成第二塑封層211，同時第二塑封層211所包含的部分塑封料還填充在切割槽210中，如第6C圖所示。研磨第一塑封層206以將焊料凸塊205在第一塑封層206中予以外露，如第6D圖所示，焊料凸塊205暴露在減薄後的第一塑封層206'之外。再於切割槽210中進行切割，將晶片200'進行分離，獲得第6E圖所示的晶圓級的封裝結構200"E，減薄後的第一塑封層206'在該切割過程中形成覆蓋頂部絕緣介質層202'的頂部塑封體206"。在此實施方式中，晶圓200減薄後其背面沒有沉積任何金屬層，晶片200'的底面也沒有任何底部電極金屬層，晶片200'的類型為平面結構（Lateral structure）的IC，排列焊點204構成該平面結構的IC的信號端子，其所有的信號輸入輸出端子均設置在晶片200'頂面的一側。封裝結構200"E中，利用重分佈技術將分佈在晶片200'頂面的焊墊201重新佈局設計成位於覆蓋晶片200'的頂部絕緣介質層202'中的排列焊點204，還包括減薄後的第一塑封層206'在切割過程中形成的覆蓋頂部絕緣介質層202'的頂部塑封體206"，第二塑封層211在切割過程中形成覆蓋晶片200'底面的橫向延伸部分211'a，而與橫向延伸部分211'a垂直的側向延伸部分211'b還覆蓋晶片200'的側壁、頂部絕緣介質層202'的側壁、頂部塑封體206"的側壁，焊料凸塊205於頂部塑封體206"中予以外露。
較於第6A圖-6E的流程，在另外一種實施方式中，還可以直接在第1A圖的晶片100頂面的焊墊101上安置焊球並進行第6A圖-第6E圖的流程，只不過焊墊101是沒有經過RDL進行重新分佈，並且少了沉積一層絕緣絕緣介質層202的過程，正如第7A圖-第7E圖所示。如第7A圖所示，在第2A圖所示的晶圓200的焊墊201上直接植焊球205，並於晶圓200的正面進行塑封，以第一塑封層206包覆晶圓200的正面及焊料凸塊205；於晶圓200的背面進行CMP研磨，減薄襯底200A的厚度；之後於減薄後的晶圓200的背面，對晶圓200進行切割，形成隔離相鄰晶片200'的切割槽210，此時切割槽210停止在第一塑封層206中，此時襯底200A被分割成每顆晶片200'所包含的襯底單元200'A。再在減薄後的晶圓200的背面，對晶圓200進行塑封，形成第二塑封層211，同時第二塑封層211所包含的部分塑封料還填充在切割槽210中，如第7C圖所示。研磨第一塑封層206以將焊料凸塊205在減薄後的第一塑封層206'中予以外露，如第7D圖所示。在切割槽210中進行切割，將晶片200'進行分離，獲得第7E圖所示的晶圓級的封裝結構200"F。由於此實施例的步驟中同樣並沒有形成矽通孔TSV，無需考慮矽通孔TSV要形成的位置。因此將第1A圖的晶片100頂面的焊墊101重新設計成排列焊點104並不是必要條件。封裝結構200"F中，晶片200'的類型為平面結構的IC，在晶片200'的頂面形成有凸出於晶片200'頂面的並電性連接至晶片200'焊墊201的焊料凸塊205，包括減薄後的第一塑封層206'在切割過程中形成覆蓋晶片200'頂面的頂部塑封體206"，第二塑封層211在切割過程中形成覆蓋晶片200'底面的底部塑封體211'，底部塑封體211'的橫向延伸部分211'a覆蓋晶片200'底面，與橫向延伸部分211'a垂直的側向延伸部分211'b還覆蓋晶片200'的側壁、頂部塑封體206"的側壁，焊料凸塊205於頂部塑封體206"中予以外露。
以上實施例均是先實施在晶圓的背面的一側進行切割形成切割槽，再對切割槽中的塑封料進行切割從而將晶片進行分離。下述內容將提供先實施在晶圓的正面的一側進行切割，再在晶圓的背面一側進行切割以分離晶片的實施方式。
參見第8A圖-第8I圖的一種晶圓級封裝的方法，在晶圓200的正面形成有凸出於晶圓200正面的並電性連接至晶片200'焊墊201的焊料凸塊205，如第8A圖-第8B圖所示。並於焊墊201上進行植球安置焊料凸塊205，如第8B圖所示，之後於晶圓200的正面進行切割，形成位於晶圓200正面一側的用於隔離晶片200'的切割槽215，並且該切割槽215停止在晶圓200的襯底200A中，相鄰的晶片200'之間切割槽215可以在晶圓正面的劃片槽（Scribe Line）處進行切割形成。之後於晶圓200的正面進行塑封，以第一塑封層206包覆晶圓200的正面及焊料凸塊205，如第8C圖所示，同時第一塑封層206所包含的塑封料還填充在切割槽215中。再在晶圓200的背面進行CMP研磨以減薄晶圓200的厚度，即減薄晶圓200所包含的襯底200A的厚度，如第8D圖所示，晶圓200的部分厚度（如D5 ）被研磨掉，即襯底200A的厚度獲得減薄，之後可以選擇於減薄後的晶圓200的背面進行蝕刻，以修復其研磨造成的晶格損傷或消除減薄後的晶圓200的背面所殘存的應力層。參見第8E圖所示，於減薄後的晶圓200的背面覆蓋一層金屬層209。之後於覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行切割，形成位於減薄後的晶圓200背面一側的用於隔離晶片200'的切割槽216，且位於減薄後的晶圓200背面一側的切割槽216停止在晶圓200的襯底200A中並進一步與填充在位於晶圓200正面一側的切割槽215中的塑封料接觸，即保持切割槽216與切割槽215在垂直方向上對準並相互接觸，如第8F圖所示。同時金屬層209被切割成覆蓋每顆晶片200'底面的底部電極金屬層209'。於減薄後的晶圓200的背面對晶圓200進行塑封，形成包覆減薄後的晶圓200的背面的第二塑封層211，第二塑封層211還同時包覆金屬層209，同時第二塑封層211所包含的塑封料還填充在位於減薄後的晶圓200背面一側的切割槽216中，如第8G圖所示。之後研磨第一塑封層206以將焊料凸塊205在減薄後的第一塑封層206'中予以外露，獲得第8H圖中減薄的第一塑封層206'。同時於位於晶圓200正面一側的切割槽216中、位於減薄後的晶圓200背面一側的切割槽215中進行切割，將多個晶片200'進行分離以獲得晶圓級的封裝結構200"G，如第8I圖所示，減薄後的第一塑封層206'在該切割過程中形成覆蓋晶片200'正面的頂部塑封體206"。
晶圓級的封裝結構200"G中，包括包覆晶片200'的頂部塑封體206''，頂部塑封體206''的橫向延伸部分206''a覆蓋在晶片200'的正面，與頂部塑封體206''的橫向延伸部分206''a垂直的頂部塑封體206''的側向延伸部分206''b同時還將晶片200'的一部分側壁予以覆蓋，且焊料凸塊205於頂部塑封體206''中予以外露。還包括包覆晶片200'的底部塑封體211'，底部塑封體211'的橫向延伸部分211'a覆蓋在晶片200'的底面，並同時還覆蓋在底部電極金屬層209'上；與底部塑封體211'的橫向延伸部分211'a垂直的底部塑封體211'的側向延伸部分211'b，同時還將晶片200'的另外一部分未被側向延伸部分206''b包覆的側壁予以覆蓋，此時頂部塑封體206''的側向延伸部分206''b與底部塑封體211'的側向延伸部分211'b相互接觸並將晶片200'無縫隙的密封。一種實施方式中，在上述製備流程中取消金屬層209的沉積過程，則後續獲得的器件中就不存在底部電極金屬層209'，此時晶片200'為平面結構的IC，其所有的信號輸入輸出端子均設置在晶片200'頂面的一側。一種實施方式中，包含底部電極金屬層209'的晶片200'則可以為垂直式的共漏極的雙MOSFET；並且雙MOSFET中一個MOSFET的漏極與另一個MOSFET的漏極通過所述底部電極金屬層209'進行電性連接，以及至少一部分排列焊點204分別構成雙MOSFET中任意一個MOSFET的源極電極和柵極電極。一種實施方式中，包含底部電極金屬層209'的晶片200'中至少包含多個二極體，並且所述二極體的一個電極端子共同電性連接在底部電極金屬層上209'，以及至少一部分排列焊點204分別構成所述二極體的另一個電極端子，每一個排列焊點204構成一個二極體的另一個電極端子。
基於第8A圖-第8I圖，封裝體200"G還可以按照第9A圖-第9E圖所示的流程進行製備，完成第8C圖中塑封晶圓200的正面，以第一塑封層206包覆晶圓200的正面及焊料凸塊205之後，如第9A圖所示，先研磨第一塑封層206以將焊料凸塊205在減薄後的第一塑封層206'中予以外露，再在晶圓200的背面進行CMP研磨以減薄晶圓200的厚度，如第9B圖所示。晶圓200的部分厚度（如D6 ）被研磨掉之後，可以選擇於減薄後的晶圓200的背面進行蝕刻並在減薄後的晶圓200的背面覆蓋一層金屬層209，如第9C圖。之後於覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行切割，形成位於減薄後的晶圓200背面一側的用於隔離晶片200'的切割槽216，且位於減薄後的晶圓200背面一側的切割槽216停止在晶圓200的襯底200A中並進一步與填充在位於晶圓200正面一側的切割槽215中的塑封料接觸，即保持切割槽216與切割槽215在垂直方向上對準並相互接觸，如第9D圖所示。再於減薄後的晶圓200的背面對晶圓200進行塑封，形成包覆減薄後的晶圓200的背面的第二塑封層211，第二塑封層211還同時包覆金屬層209，同時第二塑封層211所包含的塑封料還填充在位於減薄後的晶圓200背面一側的切割槽216中，如第9E圖所示。此時，第9E圖即第8H圖，兩者並無區別。如第8I圖所示的晶圓級的封裝結構200"G中，包括包覆晶片200'的頂部塑封體206"，頂部塑封體206"的橫向延伸部分206"a覆蓋在晶片200'的正面，與頂部塑封體206"的橫向延伸部分206"a垂直的頂部塑封體206"的側向延伸部分206"b同時還將晶片200'的部分側壁予以覆蓋，且焊料凸塊205於頂部塑封體206"中予以外露；第二塑封層211在切割過程中形成覆蓋底部電極金屬層209'的底部塑封體211'，底部塑封體211'的橫向延伸部分211"a覆蓋在晶片200'的底面的底部電極金屬層209'上，與底部塑封體211'的橫向延伸部分211"a垂直的底部塑封體211'的側向延伸部分211"b同時還將晶片200'的另外一部分側壁予以覆蓋，則剛好頂部塑封體206"的側向延伸部分206"b與底部塑封體211'的側向延伸部分211"b相互接觸並將晶片200'無縫隙的密封。
上述第8A圖-第8I圖或第9A圖-第9E圖所示的流程適用於平面結構的IC及垂直結構的MOSFET的製備，並且同樣也適用於經由RDL技術處理或未經過RDL技術處理的晶片的製備。
參見第10A圖-第10G圖的一種晶圓級封裝的方法，結合第1B圖-第1D圖，利用重分佈技術RDL將分佈在晶片200'頂面的焊墊201重新佈局設計成位於覆蓋晶片200'的絕緣介質層202中的排列焊點204，如第10A圖所示。並於排列焊點204上進行植球安置焊料凸塊205，之後於晶圓200的正面進行切割，形成位於晶圓200正面一側的用於隔離晶片200'的切割槽215，並且該切割槽215停止在晶圓200的襯底200A中。之後於晶圓200的正面進行塑封，以第一塑封層206包覆絕緣介質層202及焊料凸塊205，如第10B圖所示，同時第一塑封層206所包含的塑封料還填充在切割槽215中。再在晶圓200的背面進行CMP研磨以減薄晶圓200的厚度，如第10C圖所示，之後可以選擇於減薄後的晶圓200的背面進行蝕刻，並於減薄後的晶圓200的背面覆蓋一層金屬層209。之後於覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行切割，形成位於減薄後的晶圓200背面一側的用於隔離晶片200'的切割槽216，且位於減薄後的晶圓200背面一側的切割槽216停止在晶圓200的襯底200A中並進一步與填充在位於晶圓200正面一側的切割槽215中的塑封料接觸，即保持切割槽216與切割槽215在垂直方向上對準並相互接觸，如第10D圖所示。金屬層209被切割成位於每顆晶片200'底面的底部電極金屬層209'。於減薄後的晶圓200的背面對晶圓200進行塑封，形成包覆減薄後的晶圓200的背面的第二塑封層211，第二塑封層211還同時包覆金屬層209，同時第二塑封層211所包含的塑封料還填充在位於減薄後的晶圓200背面一側的切割槽216中，如第10E圖所示。研磨第一塑封層206以將焊料凸塊205在減薄後的第一塑封層206'中予以外露，獲得第10F圖中減薄的第一塑封層206'。同時於位於晶圓200正面一側的切割槽216中、位於減薄後的晶圓200背面一側的切割槽215中進行切割，將多個晶片200'進行分離以獲得晶圓級的封裝結構200"H，如第10G圖所示，絕緣介質層202也被切割成位於每顆晶片200'頂面的頂部絕緣介質層202'，減薄後的第一塑封層206'在該切割過程中形成覆蓋頂部絕緣介質層202'的頂部塑封體206"，並且晶圓200所包含的襯底200A被切割成每個晶片200'所包含的襯底單元200'A。
第10A圖-第10G圖所示的方法流程中，在覆蓋一層金屬層209至減薄後的晶圓200的背面之前，還可以選擇實施類似2F-2I的步驟：在減薄後的晶圓200的背面塗覆一層阻擋層207，並形成位於阻擋層207中的開口207'；通過開口207'於減薄後的晶圓200的背面進行刻蝕，於晶圓所包含的襯底200A及絕緣介質層202中形成接觸第一類排列焊點204a的通孔208，之後移除阻擋層207；填充金屬材料208'至所述通孔208中，並且於減薄後的晶圓200的背面覆蓋的一層金屬層209通過填充在所述通孔208中的金屬材料208'而電性連接至與通孔208所接觸的第一類排列焊點204a上，此時選擇與通孔208所接觸的所述第一類排列焊點204a的位置，位於覆蓋在的襯底200A內非有源器件單元區域之上的絕緣介質層202中。
第10A圖-第10G圖所示的方法流程中，於排列焊點204上安置焊料凸塊205之前，還可以選擇實施類似第3A圖-第3F圖的步驟：塗覆一層包覆位於晶圓200正面的絕緣介質層202及排列焊點204的阻擋層213，並形成位於阻擋層213中接觸第一類排列焊點204 a的開口213'；通過所述開口213'對所述第一類排列焊點204 a及絕緣介質層202、襯底200A進行刻蝕，於襯底200A及絕緣介質層202中形成貫穿該第一類排列焊點204 a的通孔214，並移除阻擋層213；之後在排列焊點204上安置焊料凸塊205的同時，部分焊料214'還一併填充在所述通孔214中。此流程中，於晶圓200的背面進行研磨過程中，在減薄後的晶圓200的背面外露出填充在通孔214中的焊料214'，並且之後於減薄後的晶圓200的背面覆蓋的一層金屬層209通過填充在通孔214中的焊料214'而電性連接在與通孔214所接觸的第一類排列焊點204 a上。
晶圓級的封裝結構200"H中，包覆晶片200'的頂部塑封體206''，頂部塑封體206''的橫向延伸部分206''a覆蓋在頂部絕緣介質層202'上，與頂部塑封體206''的橫向延伸部分206''a垂直的頂部塑封體206''的側向延伸部分206''b同時還將頂部絕緣介質層202'的側壁、晶片200'的部分側壁予以覆蓋，且焊料凸塊205於頂部塑封體206''中予以外露；及包覆晶片200'的底部塑封體211'，底部塑封體211'的橫向延伸部分211'a覆蓋在晶片200'的底面，與底部塑封體211'的橫向延伸部分211'a垂直的底部塑封體211'的側向延伸部分211'b同時還將晶片200'的另外一部分側壁予以覆蓋，頂部塑封體206''的側向延伸部分206''b與底部塑封體211'的側向延伸部分211'b相互接觸以將晶片200'無縫隙的密封。還包括於晶片200'底面覆蓋的一層底部電極金屬層209'，底部塑封體211'的橫向延伸部分211'a覆蓋晶片200'的底面的同時還覆蓋底部電極金屬層209'。第10G圖中還可以包含有類似第2M圖所示的通孔208，此時晶片200'為垂直式的MOSFET，形成在晶片200'所包含的襯底單元200'A及頂部絕緣介質層202'中接觸第一類排列焊點204a的通孔208，並且通孔208中所填充的金屬材料208'將與通孔208所接觸的第一類排列焊點204a電性連接至所述底部電極金屬層209'上，底部電極金屬層209'構成MOSFET的漏極。如第10H圖所示的晶圓級封裝結構200"H-1。在另一個實施例中，第10G圖中的晶片200'也為垂直式的MOSFET，並且還可以包含有類似第3J圖所示的通孔214，此時通孔214貫穿與通孔214所接觸的第一類排列焊點204a，並將與通孔214所接觸的第一類排列焊點204a電性連接至底部電極金屬層209'上；以及通孔214的平面截面尺寸小於排列焊點204的平面尺寸，且通孔214中所填充的金屬材料是安置在第一類排列焊點204a上的焊料凸塊205的延伸部分，如第10I圖所示的晶圓級封裝結構200"H-2。
上述實施例中，完成對第一塑封層206進行研磨後獲得一個減薄後的第一塑封層206'的頂面，並且該研磨過程中可以選擇將焊料凸塊205進行部分研磨直至焊料凸塊205外露於減薄後的第一塑封層206'，同時焊料凸塊205由於被研磨而形成的表面（未標注）外露於減薄後的第一塑封層206'（也即外露於頂部塑封體206"），且焊料凸塊205的表面與減薄後的第一塑封層206'的頂面（也即頂部塑封體206"的頂面）保持共面。所以所形成的各封裝體中，頂部塑封體206"並未將焊料凸塊205完全包覆住，而是頂部塑封體206"圍繞在焊料凸塊205的側面的周圍，並且頂部塑封體206"的頂面與任意一個焊料凸塊205的外露於頂部塑封體206"的表面共面。在上述實施例中，可以利用不同的塑封材料進行塑封工藝以分別獲得不同塑封材質的第一塑封層206、第二塑封層211。
通過說明和附圖，給出了具體實施方式的特定結構的典型實施例，例如，本案是以MOSFET、共漏極雙MOSFET進行闡述，基於本發明精神，晶片還可作其他類型的轉換。儘管上述發明提出了現有的較佳實施例，然而，這些內容並不作為局限。
對於本領域的技術人員而言，閱讀上述說明後，各種變化和修正無疑將顯而易見。因此，所附的申請專利範圍應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在申請專利範圍範圍內任何和所有等價的範圍與內容，都應認為仍屬本發明的意圖和範圍內。
參見第1C圖所示，利用重分佈技術RDL（Redistribution Layer），將晶片100頂面現有的排列在四周的焊墊101重新設計成任何合理位置的排列焊點104，排列焊點104可被重新分配到晶片100頂面的周邊、兩側或任何一側，甚至是構成矩陣式排列。為了便於理解，第1C圖展示了焊墊101完成重分佈而形成排列焊點104後的俯視示意圖，第1D圖則是焊墊101經RDL處理從新佈局之後位於絕緣介質層102中的截面示意圖，絕緣介質層102覆蓋在晶片100的頂面之上，絕緣介質層102通常為聚醯亞胺材料（Polyimide），排列焊點104可以通過同時生成在絕緣介質層102中的互聯機（Trace）103而相對應的與焊墊101電性連接，同時排列焊點104也可以選擇在RDL之後不與任何焊墊101連接而單獨存在以備後用。互聯機103通常帶有彎曲的路徑，所以第1D圖並未將互聯機103與排列焊點104、焊墊101的具體連接關係描繪出來，但此時一部分與排列焊點104連接的焊墊101與外界進行信號傳輸則依賴於與之相連的排列焊點104。
參見第1B圖及第1E圖所示，焊料凸塊（Solder bump）105直接焊接在晶片100頂面原有的焊墊101上；而第1D圖及第1F圖中，焊料凸塊105卻是焊接在排列焊點104上。
參見第2A圖-第2M圖的一種晶圓級封裝的方法，在第2A圖所示的包含有多個晶片200'的晶圓200上，多顆晶片200'相互彼此鑄造連接在一起並共同形成在晶圓200所包含的矽襯底（或矽基板）200A中，相鄰的晶片通過晶圓正面的劃片槽（Scribe Line，未示出）相互界定彼此間的邊界，晶片200'的焊墊201位於晶圓200正面的一側。利用重分佈技術將分佈在晶片200'頂面的焊墊201重新佈局設計成位於覆蓋晶圓200（同時覆蓋晶片200'）的絕緣介質層202中的排列焊點204，如第2B圖所示。並在排列焊點204上進行植球安置焊料凸塊205，如第2C圖所示。之後於晶圓200的正面進行塑封工藝，以第一塑封層206包覆焊料凸塊205及覆蓋晶圓200正面的絕緣介質層202，如第2D圖所示。之後在晶圓200的背面進行研磨以減薄晶圓200的厚度，例如進行化學機械研磨CMP，如第2E圖所示，晶圓200背面的部分厚度（如D1 ）被研磨掉，即襯底200A的厚度獲得減薄。再塗覆一層阻擋層207至減薄後的晶圓200的背面，如第2F圖所示，並形成位於阻擋層207中圖案化的開口207'，阻擋層207有多種選擇，如光阻或SiN或SiO2，主要是為了在阻擋層207中形成在垂直方向上對準一部分排列焊點204（如第2G圖中的第一類排列焊點204a）的開口207'，以便利用矽通孔技術（TSV，Through Silicon Via），以阻擋層207作為硬掩膜並通過開口207'於減薄後的晶圓200的背面對襯底200A及絕緣介質層202進行刻蝕，使得在開口207'中暴露的矽襯底200A區域被刻蝕掉，並且刻蝕持續到在開口207'中暴露的絕緣介質層202也被刻蝕掉，直至刻蝕停止在第一類排列焊點204a上，最終在襯底200A及絕緣介質層202中形成接觸第一類排列焊點204a的通孔208。第一類排列焊點204a其實是所有排列焊點204中的一部分，只是第一類排列焊點204a起始並未與晶片200'的任何焊墊201連接而單獨存在，第一類排列焊點204a用於在後續步驟中與形成在晶片200'底面的一些電極或信號端子進行連接，從而將這些電極引導至晶片200'正面的一側。完成通孔208的刻蝕之後移除阻擋層207，其中，通孔208的形成有多種方式，例如幹法刻蝕或濕法刻蝕或鐳射刻蝕；通常在形成通孔208之後，還需要在通孔208的內壁上沉積一層氧化膜的隔離襯墊層，以便後續填充在通孔208中的金屬材料可以通過隔離襯墊層而與環繞在通孔208周圍的的矽襯底區域，即包圍通孔208的襯底200A區域進行絕緣。為了防止通孔208尺寸過大導致第一類排列焊點204a在通孔208中懸空而無法獲得絕緣介質層202的物理支撐，可以控制開口207'的開口尺寸大小，並進一步控制通孔208的平面截面（橫截面）尺寸大小使其小於排列焊點204的平面尺寸大小，從而避免第一類排列焊點204a的脫落。
參見第2H圖-第2I圖所示，填充金屬材料208'至通孔208中，並於減薄後的晶圓200的背面覆蓋一層金屬層209，此時金屬層209接觸通孔208中的金屬材料208'。之後於覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行切割，形成隔離相鄰晶片200'的切割槽210，此時切割刀觸及一定厚度的第一塑封層206，導致切割槽210停止在第一塑封層206中，也即多顆晶片200'此時依靠第一塑封層206而相互連接在一起，同時金屬層209被切割成位於每顆晶片200'底面的底部電極金屬層209'，絕緣介質層202也被切割成位於每顆晶片200'頂面的頂部絕緣介質層202'，如第2J圖所示。再在覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行塑封，儘管此時金屬層209被切割成多個位於每顆晶片200'底面的底部電極金屬層209'，但所有的底部電極金屬層209'仍然共同構成一個整體的金屬層209，從而完成塑封後形成包覆金屬層209的第二塑封層211，具體而言，第二塑封層211包覆位於每顆晶片200'底面的底部電極金屬層209'，與此同時，第二塑封層211所包含的部分塑封料還填充在切割槽210中，如第2K圖所示。
參見第2L圖-第2M圖所示，對第一塑封層206進行研磨以減薄一定厚度（如D2 ）的第一塑封層206，以將焊料凸塊205在第一塑封層206中予以外露，如焊料凸塊205外露於減薄後的第一塑封層206'。之後於切割槽210中進行切割，第2M圖所示的切割口212即是切割痕跡，而且形成切割口212所利用的切割刀的寬度，是小於形成切割槽210所利用的切割刀的寬度的，從而最終將晶片200'從晶圓200上進行分離下來以獲得多個晶圓級的封裝結構200"A，減薄後的第一塑封層206'在該切割過程中形成覆蓋頂部絕緣介質層202'的頂部塑封體206"，第二塑封層211在該切割過程中形成覆蓋底部電極金屬層209'的底部塑封體211'，而且底部塑封體211'的橫向延伸部分211'a覆蓋底部電極金屬層209'，與橫向延伸部分211'a垂直的側向延伸部分211'b還覆蓋晶片200'的側壁、頂部絕緣介質層202'的側壁、頂部塑封體206"的側壁，其中，底部塑封體211'所包含的側向延伸部分211'b其實是第二塑封層211填充在切割槽210中的一部分塑封料經第2M圖所示的切割過程而形成。
由於在第2J圖-第2M圖所示的製備過程中，晶圓200所包含的襯底200A被切割成晶片200'所包含的襯底單元200'A，所以對於第2M圖所示的晶圓級的封裝結構200"A而言，晶片200'所包含的矽襯底單元200'A中，接觸第一類排列焊點204a的通孔208中所填充的金屬材料208'將與通孔208所接觸的第一類排列焊點204a電性連接至底部電極金屬層209'上。在一個可選實施方式中，晶片200'為垂直式（Vertical structure）的MOSFET，也即其主電流從器件頂部流至底部，或反之亦然。晶片200'的漏區通常形成在襯底單元200'A中靠近晶片200'底面的一側，為了增強底部電極金屬層209'與晶片200'漏區的歐姆接觸，可以在沉積金屬層209至減薄後的晶圓200的背面之前，在減薄後的晶圓200的背面重摻雜植入與漏區摻雜類型相同的離子。由於底部電極金屬層209'接觸靠近晶片200'底面一側的襯底單元200'A中的漏區構成漏極，所以與通孔208所接觸的第一類排列焊點204a由於與MOSFET的漏極電性連接從而構成垂直式MOSFET的漏極電極，並且在所有的排列焊點204中，除了第一類排列焊點204a之外，未構成與通孔208所接觸的排列焊點204中，至少有一部分排列焊點204連接在位於晶片200'頂面一側的MOSFET的柵極與源極上，並分別構成垂直式MOSFET的柵極電極與源極電極。由此可見，為垂直式MOSFET的晶片200'的漏極原本製作在晶片200'底面一側的底部電極金屬層209'上，但是通過通孔208中填充的金屬材料208'將第一類排列焊點204a與底部電極金屬層209'形成電接觸，從而將底漏頂源的垂直結構器件的源、漏極均設置在晶片200'頂面的一側。同樣，如果需要將底源頂漏的垂直結構器件的源、漏極均設置在晶片200'頂面的一側，只要在形成通孔208的時候選定通孔208接觸的第一類排列焊點204a是接觸MOSFET底部的源極即可。值得一提的是，在RDL製備流程中，與通孔208所接觸的第一類排列焊點204a所形成的位置，是位於覆蓋在的矽襯底200A內非有源器件單元區域之上的絕緣介質層202中，這樣刻蝕襯底200A形成通孔208的時候就不至於破壞晶片200'的積體電路單元。具體而言，任意一個通孔208的形成，務必保證通孔208形成在不參與構成晶片200'的電路結構的矽襯底區域中。
為了便於理解，以第1F圖進行解釋，與通孔108所接觸的第一類排列焊點104所形成的位置，是位於覆蓋在的襯底單元100'A內非有源器件單元區域（如R區域）之上的絕緣介質層102中，襯底單元100'A源於對晶片100所在的晶圓所包含的襯底的切割分離。圖中絕緣介質層102所包含的一部分區域102'覆蓋在的襯底單元100'A內非有源器件單元區域之上，第一類排列焊點104則形成在這部分區域102'中。襯底單元100'A所包含的用於容納通孔108的R區域範圍內，其橫向區域（X軸）和縱向區域（Y軸）以及垂直區域（Z軸）內沒有製備或者說不包含晶片100的任何有效電路單元，同時，第一類排列焊點104的平面尺寸選取不大於R區域範圍的平面尺寸（橫向區域和縱向區域）。
參見第3A圖-第3J圖，本發明還提供在第2A圖-第2M圖步驟上進行局部變化的另一種晶圓級封裝的方法，第3A圖所示的晶圓200是在第2B圖示出的晶圓200上塗覆了一層覆蓋位於晶圓200正面一側的絕緣介質層202及排列焊點204的阻擋層213，之後形成位於阻擋層213中的開口213'，並且開口213'接觸排列焊點204中的第一類排列焊點204a，開口213'的形成可以通過對光阻之類的阻擋層213進行光刻，從而選定開口213'在垂直方向上對準第一類排列焊點204a。之後通過開口213'對該第一類排列焊點204a及絕緣介質層202、晶圓200所包含的矽襯底200A進行刻蝕。其中，必須保障開口213'的平面尺寸小於第一類排列焊點204a的平面尺寸，以保證第一類排列焊點204a僅僅是暴露在開口213'中的區域被刻蝕掉而並非第一類排列焊點204a所有的區域完全被刻蝕掉，其結果是，第一類排列焊點204a暴露在開口213'中的區域先被刻蝕掉從而在開口213'暴露出絕緣介質層202，繼續對開口213'中暴露的絕緣介質層202進行刻蝕，直至在開口213'暴露出矽襯底200A，並繼續對開口213'中暴露的矽襯底200A進行刻蝕，並且刻蝕停止在矽襯底200A中，最終在絕緣介質層202、部分厚度的矽襯底200A中形成貫穿該第一類排列焊點204a的通孔214，如第3B圖所示，之後移除阻擋層213。通常在形成通孔214之後，還要在通孔214的內壁上沉積一層氧化膜的隔離襯墊層，以便為後續填充在通孔214中的金屬材料通過隔離襯墊層而與環繞在通孔214周圍的的矽襯底區域進行絕緣。
參見第3C圖所示，在包括第一類排列焊點204a的排列焊點204上安置焊料凸塊205，此過程中，部分焊料214'同時流入並填充在通孔214中，該部分焊料214'與第一類排列焊點204a上的焊料凸塊205鑄造連接在一起，可見焊料214'是安置在與通孔214所接觸的第一類排列焊點204a上的焊料凸塊205的延伸部分。完成上述步驟後，在晶圓200的正面進行塑封，以第一塑封層206包覆焊料凸塊205及覆蓋在晶圓200正面的絕緣介質層202，如第3D圖所示。並於晶圓200的背面進行CMP研磨直至在減薄後的晶圓200的背面外露出填充在通孔214中的焊料214'，如第3E圖所示，晶圓200的部分厚度（如D3 ）被研磨掉。再於減薄後的晶圓200的背面覆蓋一層金屬層209，如化學氣相沉積，參見第3F圖所示，此時焊料214'與金屬層209保持電性接觸。之後於覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行切割，形成隔離相鄰晶片200'的切割槽210，切割刀在厚度上部分切割第一塑封層206，此時切割槽210停止在第一塑封層206中，如第3G圖所示。多顆晶片200'此時依靠第一塑封層206而相互連接在一起，金屬層209被切割成位於每顆晶片200'底面的底部電極金屬層209'，絕緣介質層202也被切割成位於每顆晶片200'頂面的頂部絕緣介質層202'。再在覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行塑封，此時金屬層209被切割成多個位於每顆晶片200'底面的底部電極金屬層209'，但底部電極金屬層209'仍然共同組成一層整體性的金屬層209，從而完成塑封後形成包覆金屬層209的第二塑封層211，第二塑封層211所包含的部分塑封料同時還填充在切割槽210中。之後如第3I圖所示，研磨第一塑封層206以將焊料凸塊205在減薄後的第一塑封層206'中予以外露，第一塑封層206的部分厚度（如D4 ）被研磨掉。參見第3J圖，最後於切割槽210中進行切割，以將晶片200'進行分離，獲得第3J圖所示的晶圓級的封裝結構200"B。在一個實施方式中，晶片200'與第2M圖所示的器件並無區別，均為垂直式的MOSFET。晶圓級的封裝結構200"B中，在通孔214形成的刻蝕過程中，所產生的結果是通孔214貫穿與通孔214所接觸的第一類排列焊點204a，以及焊料214'與在第一類排列焊點204a上安置的焊料凸塊205同時生成，並且通孔214中所填充的金屬材料是在第一類排列焊點204a上所安置的焊料凸塊205的延伸部分。
參見第4A圖-第4E圖，本發明還提供在第2E圖所示的減薄後的晶圓200上進行其他工藝步驟的另一種晶圓級封裝的方法，值得注意的是，在此實施例中，是以RDL設計的排列焊點104作為示例，但須注意的是，將第1A圖的晶片100頂面的焊墊101重新設計成排列焊點104並不是必要條件。
參見第4A圖所示，在晶圓200正面的一側進行塑封，以第一塑封層206包覆晶圓200的正面及焊料凸塊205，第一塑封層206同時還覆蓋絕緣介質層202；於晶圓200的背面進行CMP研磨，並在完成晶圓200的背面研磨之後，還包括於減薄後的晶圓200的背面覆蓋一層金屬層209的步驟；之後於覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行切割，形成隔離相鄰晶片200'的切割槽210，部分厚度的第一塑封層206被切割以構成切割槽210位於第一塑封層206中的深度，此時切割槽210停止在第一塑封層206中，也即多顆晶片200'此時依靠第一塑封層206而相互鑄造連接在一起，同時金屬層209被切割成覆蓋每顆晶片200'底面的底部電極金屬層209'，絕緣介質層202也被切割成覆蓋每顆晶片200'頂面的頂部絕緣介質層202'，如第4B圖所示。再在覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行塑封，完成塑封後形成包覆金屬層209的第二塑封層211，同時第二塑封層211所包含的部分塑封料還填充在切割槽210中，如第4C圖所示。再研磨第一塑封層206獲得減薄後的第一塑封層206'，並將焊料凸塊205在減薄後的第一塑封層206'中予以外露，如第4D圖所示。於切割槽210中進行切割，將晶片200'進行分離，獲得第4E圖所示的晶圓級的封裝結構200"C，減薄後的第一塑封層206'在該切割過程中形成覆蓋頂部絕緣介質層202'的頂部塑封體206"。在此實施方式中，不必要選定一些晶片200'頂面的排列焊點204使其通過任何填充有金屬材料的通孔而連接到底部電極金屬層209'，所以，在此類晶片200'的類型中，與外界進行信號傳輸的排列焊點204都在其頂面的一側，而其底面的一側則沒有需要引導至200'頂面一側的信號端子。一個實施例中，晶片200'為垂直式的共漏極的雙MOSFET（Common Drain MOSFET），雙MOSFET中一個MOSFET的漏極與另一個MOSFET的漏極通過底部電極金屬層209'進行電性連接，並且至少一部分排列焊點204分別連接在雙MOSFET中任意一個MOSFET的源極電極和柵極電極上，並構成雙MOSFET中任意一個MOSFET的源極電極和柵極電極。在另一個實施例中，晶片200'中至少包含多個集成在襯底200A中的二極體，並且二極體的一個電極端子共同電性連接在底部電極金屬層209'上形成並聯，這樣至少一部分排列焊點204就分別構成了二極體的另一個電極端子，並且都位於晶片200'正面的一側。封裝結構200"C中，頂部絕緣介質層202'源於絕緣介質層202的切割，利用重分佈技術將分佈在晶片200'頂面的焊墊201重新佈局設計成位於覆蓋晶片的頂部絕緣介質層202'中的排列焊點204，包括減薄後的第一塑封層206'在切割過程中形成覆蓋頂部絕緣介質層202'的頂部塑封體206"，第二塑封層211在切割過程中形成覆蓋底部電極金屬層209'的底部塑封體211'，而且底部塑封體211'的橫向延伸部分211'a覆蓋底部電極金屬層209'，與橫向延伸部分211'a垂直的側向延伸部分211'b還覆蓋晶片200'的側壁、頂部絕緣介質層202'的側壁、頂部塑封體206"的側壁，其中，底部塑封體211'所包含的側向延伸部分211'b其實是第二塑封層211填充在切割槽210中的一部分塑封料經第4E圖所示的切割過程而形成，焊料凸塊205則於頂部塑封體206"中予以外露。
其實，還可以直接在第1A圖的晶片100頂面的焊墊101上安置焊球並進行第4A圖-第4E圖的流程，而且晶片的類型相同，只不過焊墊101是沒有經過RDL進行重新分佈，其間也少了沉積一層絕緣絕緣介質層202的過程，正如第5A圖-第5F圖所示。第5A圖是先在第2A圖所示的晶圓200的焊墊201上直接安置焊球205，從而在晶圓200的正面形成有凸出於晶圓200正面（也即晶片200'的頂面）的並電性連接至晶片200'焊墊201的焊料凸塊205，之後在晶圓200的正面進行塑封，以第一塑封層206包覆晶圓200的正面及焊料凸塊205；並在晶圓200的背面進行CMP研磨，完成研磨之後，還包括於減薄後的晶圓200的背面覆蓋一層金屬層209的步驟，如第5A圖-5B所示。之後於覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行切割，形成隔離相鄰晶片200'的切割槽210，此時部分厚度的第一塑封層206被切割並構成切割槽210位於第一塑封層206中的深度，切割槽210停止在第一塑封層206中，也即多顆晶片200'此時依靠第一塑封層206而相互連接在一起，同時金屬層209被切割成位於每顆晶片200'底面的底部電極金屬層209'。再在覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行塑封，完成塑封後形成包覆金屬層209的第二塑封層211，同時第二塑封層211所包含的部分塑封料還填充在切割槽210中，如第5D圖所示。研磨第一塑封層206以將焊料凸塊205在減薄後的第一塑封層206'中予以外露，如第5E圖所示。在切割槽210中進行切割，將晶片200'進行分離，獲得第5F圖所示的晶圓級的封裝結構200"D。值得注意的是，由於此實施例的步驟中並沒有形成矽通孔TSV，所以無需考慮矽通孔TSV要形成的位置。因此是否將第1A圖的晶片100頂面的焊墊101重新設計成排列焊點104也不是必要條件。封裝結構200"D中，在晶片200'的頂面形成有凸出於晶片200'頂面的並電性連接至晶片200'焊墊201的焊料凸塊205，包括減薄後的第一塑封層206'在切割過程中形成覆蓋晶片200'頂面的頂部塑封體206"，第二塑封層211在切割過程中形成覆蓋底部電極金屬層209'的底部塑封體211'，而且底部塑封體211'的橫向延伸部分211'a覆蓋底部電極金屬層209'，與橫向延伸部分211'a垂直的側向延伸部分211'b覆蓋晶片200'的側壁、頂部塑封體206"的側壁，焊料凸塊205於頂部塑封體206"中予以外露。
參見第6A圖-第6E圖，本發明還提供在第2E圖所示的減薄後的晶圓200上進行其他工藝步驟的另一種晶圓級封裝的方法，值得注意的是，在此實施例中，與4A-4E的區別在於，沒有在減薄後的晶圓200的背面沉積金屬層。
參見第6A圖所示，在晶圓200的正面進行塑封，以第一塑封層206包覆晶圓200的正面及焊料凸塊205，第一塑封層206同時還覆蓋絕緣介質層202；於晶圓200的背面進行CMP研磨，完成背面研磨之後對晶圓200進行切割，形成隔離相鄰晶片200'的切割槽210，此時切割槽210停止在第一塑封層206中，同時絕緣介質層202也被切割成位於每顆晶片200'頂面的頂部絕緣介質層202'，第6B圖所示。再在減薄後的晶圓200的背面，對晶圓200進行塑封，完成塑封後形成第二塑封層211，同時第二塑封層211所包含的部分塑封料還填充在切割槽210中，如第6C圖所示。研磨第一塑封層206以將焊料凸塊205在第一塑封層206中予以外露，如第6D圖所示，焊料凸塊205暴露在減薄後的第一塑封層206'之外。再於切割槽210中進行切割，將晶片200'進行分離，獲得第6E圖所示的晶圓級的封裝結構200"E，減薄後的第一塑封層206'在該切割過程中形成覆蓋頂部絕緣介質層202'的頂部塑封體206"。在此實施方式中，晶圓200減薄後其背面沒有沉積任何金屬層，晶片200'的底面也沒有任何底部電極金屬層，晶片200'的類型為平面結構（Lateral structure）的IC，排列焊點204構成該平面結構的IC的信號端子，其所有的信號輸入輸出端子均設置在晶片200'頂面的一側。封裝結構200"E中，利用重分佈技術將分佈在晶片200'頂面的焊墊201重新佈局設計成位於覆蓋晶片200'的頂部絕緣介質層202'中的排列焊點204，還包括減薄後的第一塑封層206'在切割過程中形成的覆蓋頂部絕緣介質層202'的頂部塑封體206"，第二塑封層211在切割過程中形成覆蓋晶片200'底面的橫向延伸部分211'a，而與橫向延伸部分211'a垂直的側向延伸部分211'b還覆蓋晶片200'的側壁、頂部絕緣介質層202'的側壁、頂部塑封體206"的側壁，焊料凸塊205於頂部塑封體206"中予以外露。
較於第6A圖-6E的流程，在另外一種實施方式中，還可以直接在第1A圖的晶片100頂面的焊墊101上安置焊球並進行第6A圖-第6E圖的流程，只不過焊墊101是沒有經過RDL進行重新分佈，並且少了沉積一層絕緣絕緣介質層202的過程，正如第7A圖-第7E圖所示。如第7A圖所示，在第2A圖所示的晶圓200的焊墊201上直接植焊球205，並於晶圓200的正面進行塑封，以第一塑封層206包覆晶圓200的正面及焊料凸塊205；於晶圓200的背面進行CMP研磨，減薄襯底200A的厚度；之後於減薄後的晶圓200的背面，對晶圓200進行切割，形成隔離相鄰晶片200'的切割槽210，此時切割槽210停止在第一塑封層206中，此時襯底200A被分割成每顆晶片200'所包含的襯底單元200'A。再在減薄後的晶圓200的背面，對晶圓200進行塑封，形成第二塑封層211，同時第二塑封層211所包含的部分塑封料還填充在切割槽210中，如第7C圖所示。研磨第一塑封層206以將焊料凸塊205在減薄後的第一塑封層206'中予以外露，如第7D圖所示。在切割槽210中進行切割，將晶片200'進行分離，獲得第7E圖所示的晶圓級的封裝結構200"F。由於此實施例的步驟中同樣並沒有形成矽通孔TSV，無需考慮矽通孔TSV要形成的位置。因此將第1A圖的晶片100頂面的焊墊101重新設計成排列焊點104並不是必要條件。封裝結構200"F中，晶片200'的類型為平面結構的IC，在晶片200'的頂面形成有凸出於晶片200'頂面的並電性連接至晶片200'焊墊201的焊料凸塊205，包括減薄後的第一塑封層206'在切割過程中形成覆蓋晶片200'頂面的頂部塑封體206"，第二塑封層211在切割過程中形成覆蓋晶片200'底面的底部塑封體211'，底部塑封體211'的橫向延伸部分211'a覆蓋晶片200'底面，與橫向延伸部分211'a垂直的側向延伸部分211'b還覆蓋晶片200'的側壁、頂部塑封體206"的側壁，焊料凸塊205於頂部塑封體206"中予以外露。
以上實施例均是先實施在晶圓的背面的一側進行切割形成切割槽，再對切割槽中的塑封料進行切割從而將晶片進行分離。下述內容將提供先實施在晶圓的正面的一側進行切割，再在晶圓的背面一側進行切割以分離晶片的實施方式。
參見第8A圖-第8I圖的一種晶圓級封裝的方法，在晶圓200的正面形成有凸出於晶圓200正面的並電性連接至晶片200'焊墊201的焊料凸塊205，如第8A圖-第8B圖所示。並於焊墊201上進行植球安置焊料凸塊205，如第8B圖所示，之後於晶圓200的正面進行切割，形成位於晶圓200正面一側的用於隔離晶片200'的切割槽215，並且該切割槽215停止在晶圓200的襯底200A中，相鄰的晶片200'之間切割槽215可以在晶圓正面的劃片槽（Scribe Line）處進行切割形成。之後於晶圓200的正面進行塑封，以第一塑封層206包覆晶圓200的正面及焊料凸塊205，如第8C圖所示，同時第一塑封層206所包含的塑封料還填充在切割槽215中。再在晶圓200的背面進行CMP研磨以減薄晶圓200的厚度，即減薄晶圓200所包含的襯底200A的厚度，如第8D圖所示，晶圓200的部分厚度（如D5 ）被研磨掉，即襯底200A的厚度獲得減薄，之後可以選擇於減薄後的晶圓200的背面進行蝕刻，以修復其研磨造成的晶格損傷或消除減薄後的晶圓200的背面所殘存的應力層。參見第8E圖所示，於減薄後的晶圓200的背面覆蓋一層金屬層209。之後於覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行切割，形成位於減薄後的晶圓200背面一側的用於隔離晶片200'的切割槽216，且位於減薄後的晶圓200背面一側的切割槽216停止在晶圓200的襯底200A中並進一步與填充在位於晶圓200正面一側的切割槽215中的塑封料接觸，即保持切割槽216與切割槽215在垂直方向上對準並相互接觸，如第8F圖所示。同時金屬層209被切割成覆蓋每顆晶片200'底面的底部電極金屬層209'。於減薄後的晶圓200的背面對晶圓200進行塑封，形成包覆減薄後的晶圓200的背面的第二塑封層211，第二塑封層211還同時包覆金屬層209，同時第二塑封層211所包含的塑封料還填充在位於減薄後的晶圓200背面一側的切割槽216中，如第8G圖所示。之後研磨第一塑封層206以將焊料凸塊205在減薄後的第一塑封層206'中予以外露，獲得第8H圖中減薄的第一塑封層206'。同時於位於晶圓200正面一側的切割槽216中、位於減薄後的晶圓200背面一側的切割槽215中進行切割，將多個晶片200'進行分離以獲得晶圓級的封裝結構200"G，如第8I圖所示，減薄後的第一塑封層206'在該切割過程中形成覆蓋晶片200'正面的頂部塑封體206"。
晶圓級的封裝結構200"G中，包括包覆晶片200'的頂部塑封體206''，頂部塑封體206''的橫向延伸部分206''a覆蓋在晶片200'的正面，與頂部塑封體206''的橫向延伸部分206''a垂直的頂部塑封體206''的側向延伸部分206''b同時還將晶片200'的一部分側壁予以覆蓋，且焊料凸塊205於頂部塑封體206''中予以外露。還包括包覆晶片200'的底部塑封體211'，底部塑封體211'的橫向延伸部分211'a覆蓋在晶片200'的底面，並同時還覆蓋在底部電極金屬層209'上；與底部塑封體211'的橫向延伸部分211'a垂直的底部塑封體211'的側向延伸部分211'b，同時還將晶片200'的另外一部分未被側向延伸部分206''b包覆的側壁予以覆蓋，此時頂部塑封體206''的側向延伸部分206''b與底部塑封體211'的側向延伸部分211'b相互接觸並將晶片200'無縫隙的密封。一種實施方式中，在上述製備流程中取消金屬層209的沉積過程，則後續獲得的器件中就不存在底部電極金屬層209'，此時晶片200'為平面結構的IC，其所有的信號輸入輸出端子均設置在晶片200'頂面的一側。一種實施方式中，包含底部電極金屬層209'的晶片200'則可以為垂直式的共漏極的雙MOSFET；並且雙MOSFET中一個MOSFET的漏極與另一個MOSFET的漏極通過所述底部電極金屬層209'進行電性連接，以及至少一部分排列焊點204分別構成雙MOSFET中任意一個MOSFET的源極電極和柵極電極。一種實施方式中，包含底部電極金屬層209'的晶片200'中至少包含多個二極體，並且所述二極體的一個電極端子共同電性連接在底部電極金屬層上209'，以及至少一部分排列焊點204分別構成所述二極體的另一個電極端子，每一個排列焊點204構成一個二極體的另一個電極端子。
基於第8A圖-第8I圖，封裝體200"G還可以按照第9A圖-第9E圖所示的流程進行製備，完成第8C圖中塑封晶圓200的正面，以第一塑封層206包覆晶圓200的正面及焊料凸塊205之後，如第9A圖所示，先研磨第一塑封層206以將焊料凸塊205在減薄後的第一塑封層206'中予以外露，再在晶圓200的背面進行CMP研磨以減薄晶圓200的厚度，如第9B圖所示。晶圓200的部分厚度（如D6 ）被研磨掉之後，可以選擇於減薄後的晶圓200的背面進行蝕刻並在減薄後的晶圓200的背面覆蓋一層金屬層209，如第9C圖。之後於覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行切割，形成位於減薄後的晶圓200背面一側的用於隔離晶片200'的切割槽216，且位於減薄後的晶圓200背面一側的切割槽216停止在晶圓200的襯底200A中並進一步與填充在位於晶圓200正面一側的切割槽215中的塑封料接觸，即保持切割槽216與切割槽215在垂直方向上對準並相互接觸，如第9D圖所示。再於減薄後的晶圓200的背面對晶圓200進行塑封，形成包覆減薄後的晶圓200的背面的第二塑封層211，第二塑封層211還同時包覆金屬層209，同時第二塑封層211所包含的塑封料還填充在位於減薄後的晶圓200背面一側的切割槽216中，如第9E圖所示。此時，第9E圖即第8H圖，兩者並無區別。如第8I圖所示的晶圓級的封裝結構200"G中，包括包覆晶片200'的頂部塑封體206"，頂部塑封體206"的橫向延伸部分206"a覆蓋在晶片200'的正面，與頂部塑封體206"的橫向延伸部分206"a垂直的頂部塑封體206"的側向延伸部分206"b同時還將晶片200'的部分側壁予以覆蓋，且焊料凸塊205於頂部塑封體206"中予以外露；第二塑封層211在切割過程中形成覆蓋底部電極金屬層209'的底部塑封體211'，底部塑封體211'的橫向延伸部分211"a覆蓋在晶片200'的底面的底部電極金屬層209'上，與底部塑封體211'的橫向延伸部分211"a垂直的底部塑封體211'的側向延伸部分211"b同時還將晶片200'的另外一部分側壁予以覆蓋，則剛好頂部塑封體206"的側向延伸部分206"b與底部塑封體211'的側向延伸部分211"b相互接觸並將晶片200'無縫隙的密封。
上述第8A圖-第8I圖或第9A圖-第9E圖所示的流程適用於平面結構的IC及垂直結構的MOSFET的製備，並且同樣也適用於經由RDL技術處理或未經過RDL技術處理的晶片的製備。
參見第10A圖-第10G圖的一種晶圓級封裝的方法，結合第1B圖-第1D圖，利用重分佈技術RDL將分佈在晶片200'頂面的焊墊201重新佈局設計成位於覆蓋晶片200'的絕緣介質層202中的排列焊點204，如第10A圖所示。並於排列焊點204上進行植球安置焊料凸塊205，之後於晶圓200的正面進行切割，形成位於晶圓200正面一側的用於隔離晶片200'的切割槽215，並且該切割槽215停止在晶圓200的襯底200A中。之後於晶圓200的正面進行塑封，以第一塑封層206包覆絕緣介質層202及焊料凸塊205，如第10B圖所示，同時第一塑封層206所包含的塑封料還填充在切割槽215中。再在晶圓200的背面進行CMP研磨以減薄晶圓200的厚度，如第10C圖所示，之後可以選擇於減薄後的晶圓200的背面進行蝕刻，並於減薄後的晶圓200的背面覆蓋一層金屬層209。之後於覆蓋有金屬層209並且是減薄後的晶圓200的背面，對晶圓200進行切割，形成位於減薄後的晶圓200背面一側的用於隔離晶片200'的切割槽216，且位於減薄後的晶圓200背面一側的切割槽216停止在晶圓200的襯底200A中並進一步與填充在位於晶圓200正面一側的切割槽215中的塑封料接觸，即保持切割槽216與切割槽215在垂直方向上對準並相互接觸，如第10D圖所示。金屬層209被切割成位於每顆晶片200'底面的底部電極金屬層209'。於減薄後的晶圓200的背面對晶圓200進行塑封，形成包覆減薄後的晶圓200的背面的第二塑封層211，第二塑封層211還同時包覆金屬層209，同時第二塑封層211所包含的塑封料還填充在位於減薄後的晶圓200背面一側的切割槽216中，如第10E圖所示。研磨第一塑封層206以將焊料凸塊205在減薄後的第一塑封層206'中予以外露，獲得第10F圖中減薄的第一塑封層206'。同時於位於晶圓200正面一側的切割槽216中、位於減薄後的晶圓200背面一側的切割槽215中進行切割，將多個晶片200'進行分離以獲得晶圓級的封裝結構200"H，如第10G圖所示，絕緣介質層202也被切割成位於每顆晶片200'頂面的頂部絕緣介質層202'，減薄後的第一塑封層206'在該切割過程中形成覆蓋頂部絕緣介質層202'的頂部塑封體206"，並且晶圓200所包含的襯底200A被切割成每個晶片200'所包含的襯底單元200'A。
第10A圖-第10G圖所示的方法流程中，在覆蓋一層金屬層209至減薄後的晶圓200的背面之前，還可以選擇實施類似2F-2I的步驟：在減薄後的晶圓200的背面塗覆一層阻擋層207，並形成位於阻擋層207中的開口207'；通過開口207'於減薄後的晶圓200的背面進行刻蝕，於晶圓所包含的襯底200A及絕緣介質層202中形成接觸第一類排列焊點204a的通孔208，之後移除阻擋層207；填充金屬材料208'至所述通孔208中，並且於減薄後的晶圓200的背面覆蓋的一層金屬層209通過填充在所述通孔208中的金屬材料208'而電性連接至與通孔208所接觸的第一類排列焊點204a上，此時選擇與通孔208所接觸的所述第一類排列焊點204a的位置，位於覆蓋在的襯底200A內非有源器件單元區域之上的絕緣介質層202中。
第10A圖-第10G圖所示的方法流程中，於排列焊點204上安置焊料凸塊205之前，還可以選擇實施類似第3A圖-第3F圖的步驟：塗覆一層包覆位於晶圓200正面的絕緣介質層202及排列焊點204的阻擋層213，並形成位於阻擋層213中接觸第一類排列焊點204 a的開口213'；通過所述開口213'對所述第一類排列焊點204 a及絕緣介質層202、襯底200A進行刻蝕，於襯底200A及絕緣介質層202中形成貫穿該第一類排列焊點204 a的通孔214，並移除阻擋層213；之後在排列焊點204上安置焊料凸塊205的同時，部分焊料214'還一併填充在所述通孔214中。此流程中，於晶圓200的背面進行研磨過程中，在減薄後的晶圓200的背面外露出填充在通孔214中的焊料214'，並且之後於減薄後的晶圓200的背面覆蓋的一層金屬層209通過填充在通孔214中的焊料214'而電性連接在與通孔214所接觸的第一類排列焊點204 a上。
晶圓級的封裝結構200"H中，包覆晶片200'的頂部塑封體206''，頂部塑封體206''的橫向延伸部分206''a覆蓋在頂部絕緣介質層202'上，與頂部塑封體206''的橫向延伸部分206''a垂直的頂部塑封體206''的側向延伸部分206''b同時還將頂部絕緣介質層202'的側壁、晶片200'的部分側壁予以覆蓋，且焊料凸塊205於頂部塑封體206''中予以外露；及包覆晶片200'的底部塑封體211'，底部塑封體211'的橫向延伸部分211'a覆蓋在晶片200'的底面，與底部塑封體211'的橫向延伸部分211'a垂直的底部塑封體211'的側向延伸部分211'b同時還將晶片200'的另外一部分側壁予以覆蓋，頂部塑封體206''的側向延伸部分206''b與底部塑封體211'的側向延伸部分211'b相互接觸以將晶片200'無縫隙的密封。還包括於晶片200'底面覆蓋的一層底部電極金屬層209'，底部塑封體211'的橫向延伸部分211'a覆蓋晶片200'的底面的同時還覆蓋底部電極金屬層209'。第10G圖中還可以包含有類似第2M圖所示的通孔208，此時晶片200'為垂直式的MOSFET，形成在晶片200'所包含的襯底單元200'A及頂部絕緣介質層202'中接觸第一類排列焊點204a的通孔208，並且通孔208中所填充的金屬材料208'將與通孔208所接觸的第一類排列焊點204a電性連接至所述底部電極金屬層209'上，底部電極金屬層209'構成MOSFET的漏極。如第10H圖所示的晶圓級封裝結構200"H-1。在另一個實施例中，第10G圖中的晶片200'也為垂直式的MOSFET，並且還可以包含有類似第3J圖所示的通孔214，此時通孔214貫穿與通孔214所接觸的第一類排列焊點204a，並將與通孔214所接觸的第一類排列焊點204a電性連接至底部電極金屬層209'上；以及通孔214的平面截面尺寸小於排列焊點204的平面尺寸，且通孔214中所填充的金屬材料是安置在第一類排列焊點204a上的焊料凸塊205的延伸部分，如第10I圖所示的晶圓級封裝結構200"H-2。
上述實施例中，完成對第一塑封層206進行研磨後獲得一個減薄後的第一塑封層206'的頂面，並且該研磨過程中可以選擇將焊料凸塊205進行部分研磨直至焊料凸塊205外露於減薄後的第一塑封層206'，同時焊料凸塊205由於被研磨而形成的表面（未標注）外露於減薄後的第一塑封層206'（也即外露於頂部塑封體206"），且焊料凸塊205的表面與減薄後的第一塑封層206'的頂面（也即頂部塑封體206"的頂面）保持共面。所以所形成的各封裝體中，頂部塑封體206"並未將焊料凸塊205完全包覆住，而是頂部塑封體206"圍繞在焊料凸塊205的側面的周圍，並且頂部塑封體206"的頂面與任意一個焊料凸塊205的外露於頂部塑封體206"的表面共面。在上述實施例中，可以利用不同的塑封材料進行塑封工藝以分別獲得不同塑封材質的第一塑封層206、第二塑封層211。
通過說明和附圖，給出了具體實施方式的特定結構的典型實施例，例如，本案是以MOSFET、共漏極雙MOSFET進行闡述，基於本發明精神，晶片還可作其他類型的轉換。儘管上述發明提出了現有的較佳實施例，然而，這些內容並不作為局限。
對於本領域的技術人員而言，閱讀上述說明後，各種變化和修正無疑將顯而易見。因此，所附的申請專利範圍應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在申請專利範圍範圍內任何和所有等價的範圍與內容，都應認為仍屬本發明的意圖和範圍內。
100．．．晶片
100’A．．．襯底單元
101、201．．．焊墊
102、202．．．絕緣介質層
102’．．．部分區域
103．．．互聯機
104、204．．．排列焊點
105．．．焊料凸塊
108、214．．．通孔
200．．．晶圓
200’．．．晶片
200A．．．襯底
200’A．．．襯底單元
200"A、200"B、200"C、200"D、200"E．．．封裝結構
200"F、200"G、200"H’ 200"H-1’ 200"H-2．．．封裝結構
202’．．．頂部絕緣介質層
204a．．．第一類排列焊點
205．．．焊料凸塊
206、206’．．．第一塑封層
206"．．．頂部塑封體
207、213．．．阻擋層
207’、213’．．．開口
208、214．．．通孔
208’．．．金屬材料
209．．．金屬層
209’．．．底部電極金屬層
210、215、216．．．切割槽
211．．．第二塑封層
211’．．．底部塑封體
206"a、211’a．．．橫向延伸部分
206"b、211’b．．．側向延伸部分
212．．．切割口
214’．．．焊料
參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。
第1A圖-第1B圖是晶片頂面的焊墊的原有設計示意圖。
第1C圖-第1D圖是將晶片頂面原有的焊墊進行從新佈局設計成排列焊點的示意圖。
第1E圖、第1F圖分別是在原有的焊墊和在從新佈局的排列焊點上進行植球的示意圖。
第2A圖-第2M圖是一種實施方式中，將晶片的一部分排列焊點通過通孔中的填充金屬材料連接至晶片背面的電極的製備流程。
第3A圖-第3J圖是另一種實施方式中，將晶片的一部分排列焊點通過通孔中的填充金屬材料連接至晶片背面的電極的製備流程。
第4A圖-第4E圖是一種實施方式中，經RDL技術處理後在晶片的背面形成電極並將晶片封裝的製備流程。
第5A圖-第5E圖是一種實施方式中，在無RDL技術處理的晶片的背面形成電極並將晶片封裝的製備流程。
第6A圖-第6E圖是一種實施方式中，經RDL技術處理後在晶片的背面不形成電極並將晶片封裝的製備流程。
第7A圖-第7E圖是一種實施方式中，在無RDL技術處理的晶片的背面不形成電極並將晶片封裝的製備流程。
第8A圖-第8I圖是一種實施方式中，在無RDL技術處理的晶圓的正面進行切割並塑封，再在減薄後的晶圓的背面進行塑封並切割，將晶片從晶圓上分離的製備流程。
第9A圖-第9E圖是一種實施方式中，在無RDL技術處理的晶圓的正面進行切割並塑封，減薄晶圓正面的塑封料，在減薄後的晶圓的背面塑封並切割，將晶片從分離的製備流程。
第10A圖-第10I圖是一種實施方式中，經RDL技術處理後在晶圓的正面進行切割並塑封再在減薄後的晶圓的背面進行塑封並切割，將晶片從晶圓上分離的製備流程。
第1A圖-第1B圖是晶片頂面的焊墊的原有設計示意圖。
第1C圖-第1D圖是將晶片頂面原有的焊墊進行從新佈局設計成排列焊點的示意圖。
第1E圖、第1F圖分別是在原有的焊墊和在從新佈局的排列焊點上進行植球的示意圖。
第2A圖-第2M圖是一種實施方式中，將晶片的一部分排列焊點通過通孔中的填充金屬材料連接至晶片背面的電極的製備流程。
第3A圖-第3J圖是另一種實施方式中，將晶片的一部分排列焊點通過通孔中的填充金屬材料連接至晶片背面的電極的製備流程。
第4A圖-第4E圖是一種實施方式中，經RDL技術處理後在晶片的背面形成電極並將晶片封裝的製備流程。
第5A圖-第5E圖是一種實施方式中，在無RDL技術處理的晶片的背面形成電極並將晶片封裝的製備流程。
第6A圖-第6E圖是一種實施方式中，經RDL技術處理後在晶片的背面不形成電極並將晶片封裝的製備流程。
第7A圖-第7E圖是一種實施方式中，在無RDL技術處理的晶片的背面不形成電極並將晶片封裝的製備流程。
第8A圖-第8I圖是一種實施方式中，在無RDL技術處理的晶圓的正面進行切割並塑封，再在減薄後的晶圓的背面進行塑封並切割，將晶片從晶圓上分離的製備流程。
第9A圖-第9E圖是一種實施方式中，在無RDL技術處理的晶圓的正面進行切割並塑封，減薄晶圓正面的塑封料，在減薄後的晶圓的背面塑封並切割，將晶片從分離的製備流程。
第10A圖-第10I圖是一種實施方式中，經RDL技術處理後在晶圓的正面進行切割並塑封再在減薄後的晶圓的背面進行塑封並切割，將晶片從晶圓上分離的製備流程。
200’．．．晶片
200’A．．．襯底單元
200"A．．．封裝結構
202’．．．頂部絕緣介質層
204．．．排列焊點
204a．．．第一類排列焊點
205．．．焊料凸塊
206"．．．頂部塑封體
208、214．．．通孔
208’．．．金屬材料
209’．．．底部電極金屬層
211’．．．底部塑封體
211’a．．．橫向延伸部分
211’b．．．側向延伸部分
212．．．切割口
Claims (29)
- 一種晶圓級封裝的方法，包括以下步驟：
提供一包含有多個晶片的晶圓，在晶圓的正面形成凸出於晶圓正面並電性連接至晶片焊墊的焊料凸塊，
塑封所述晶圓的正面，以第一塑封層包覆晶圓的正面及焊料凸塊；
於晶圓的背面進行研磨；
於減薄後的晶圓的背面對晶圓進行切割，形成隔離晶片的切割槽，並且切割槽停止在第一塑封層中；
於減薄後的晶圓的背面對晶圓進行塑封，形成包覆減薄後的晶圓的背面的第二塑封層，同時塑封料還填充在切割槽中；
研磨第一塑封層以將焊料凸塊在減薄後的第一塑封層中予以外露；
於所述切割槽中進行切割，將晶片進行分離，所述第一塑封層及第二塑封層包覆所述分離的晶片，所述焊料凸塊在減薄後的第一塑封層中予以外露。 - 如申請專利範圍第1項所述的方法，其中，還包括在晶圓的背面研磨之後，於減薄後的晶圓的背面，穿透晶圓所包含的襯底及絕緣介質層形成接觸第一類焊墊的通孔，並填充金屬材料至所述通孔中；與通孔所接觸的所述第一焊墊的位置，位於覆蓋在晶圓的襯底內非有源器件單元區域之上的絕緣介質層上。
- 如申請專利範圍第2項所述的方法，其中，在形成所述通孔後，還在所述通孔的內壁上沉積有隔離襯墊層，並且填充的金屬材料通過隔離襯墊層與環繞在通孔周圍的的襯底區域絕緣。
- 如申請專利範圍第3項所述的方法，其中，還覆蓋一層金屬層至減薄後的晶圓的背面。
- 如申請專利範圍第4項所述的方法，其中，所述晶片為垂直式的MOSFET，所述的背面金屬層通過所述填充通孔的金屬材料電連接到所述第一類焊墊構成所述MOSFET的漏極電極。
- 如申請專利範圍第2項所述的方法，其中，所形成的通孔的平面截面尺寸小於焊墊的平面尺寸。
- 如申請專利範圍第1項所述的方法，其中，還包括在晶圓的正面形成焊料凸塊之前，於晶圓的正面，穿透第一類焊墊、絕緣介質層及部分晶圓所包含的襯底，形成接觸第一類焊墊的通孔；所述第一焊墊的位置，位於覆蓋在晶圓的襯底內非有源器件單元區域之上的絕緣介質層上；以及
於所述焊墊上安置焊料凸塊的過程中，部分焊料同時填充在所述通孔中。 - 如申請專利範圍第7項所述的方法，其中，在形成所述通孔後，還在所述通孔的內壁上沉積有隔離襯墊層，並且填充在所述通孔中的焊料通過隔離襯墊層與環繞在通孔周圍的襯底區域絕緣。
- 如申請專利範圍第8項所述的方法，其中，還覆蓋一層金屬層至減薄後的晶圓的背面。
- 如申請專利範圍第9項所述的方法，其中，所述晶片為垂直式的MOSFET，所述的背面金屬層通過所述填充通孔的焊料電連接到所述第一類焊墊構成所述MOSFET的漏極電極。
- 如申請專利範圍第7項所述的方法，其中，形成通孔的方式為幹法刻蝕或濕法刻蝕或鐳射刻蝕。
- 如申請專利範圍第1項所述的方法，其中，還包括以下步驟：
於晶圓的正面進行塑封之前，在晶圓的正面進行切割，形成位於晶圓正面一側的用於隔離晶片的切割槽，並且該切割槽停止在晶圓所包含的襯底中；
在形成包覆晶圓的正面的第一塑封層的過程中，塑封料還填充在位於晶圓正面一側的切割槽中；
且形成位於減薄後的晶圓背面一側的切割槽停止在襯底中並進一步與填充在位於晶圓正面一側的切割槽中的塑封料接觸。 - 如申請專利範圍第12項所述的方法，其中，晶圓的背面完成研磨後，還包括於減薄後的晶圓的背面進行蝕刻，並覆蓋一層金屬層至減薄後的晶圓的背面的步驟；以及
形成位於減薄後的晶圓背面一側的用於隔離晶片的切割槽的過程中，於減薄後的晶圓的覆蓋有金屬層的背面對晶圓進行切割；並且
在形成包覆減薄後的晶圓的背面的第二塑封層的過程中，所述第二塑封層還同時包覆所述金屬層。 - 如申請專利範圍第12項所述的方法，其中，在覆蓋一層金屬層至減薄後的晶圓的背面之前，還包括以下步驟：
在減薄後的晶圓的背面塗覆一層阻擋層，並形成位於阻擋層中的開口；
通過開口於減薄後的晶圓的背面進行刻蝕，於晶圓所包含的襯底及絕緣介質層中形成接觸第一類焊墊的通孔，並移除阻擋層；
填充金屬材料至所述通孔中，並且於減薄後的晶圓的背面覆蓋的一層金屬層通過填充在所述通孔中的金屬材料而電性連接至與通孔所接觸的第一類焊墊上。 - 如申請專利範圍第14項所述的方法，其中，與通孔所接觸的所述第一類焊墊的位置，位於覆蓋在的襯底內非有源器件單元區域之上的絕緣介質層中。
- 如申請專利範圍第12項所述的方法，其中，於焊墊上安置焊料凸塊之前，還包括以下步驟：
塗覆一層包覆位於晶圓正面的絕緣介質層及焊墊的阻擋層，並形成位於阻擋層中接觸第一類焊墊的開口；
通過所述開口對所述第一類焊墊及絕緣介質層、襯底進行刻蝕，形成貫穿該第一類焊墊及絕緣介質層並終止於襯底一預定深處的通孔，並移除阻擋層；
之後在焊墊上安置焊料凸塊的同時，部分焊料還一併填充在所述通孔中。 - 如申請專利範圍第16項所述的方法，其中，於晶圓的背面進行研磨過程中，在減薄後的晶圓的背面外露出填充在通孔中的焊料，並且之後於減薄後的晶圓的背面覆蓋的一層金屬層通過填充在通孔中的焊料而電性連接在與通孔所接觸的第一類焊墊上。
- 如申請專利範圍第1項所述的方法，其中，完成晶圓的背面研磨之後，還包括於減薄後的晶圓的背面覆蓋一層金屬層的步驟；以及
在形成隔離晶片的切割槽的過程中，於減薄後的晶圓的覆蓋有金屬層的背面對晶圓進行切割；並且
在形成包覆減薄後的晶圓的背面的第二塑封層的過程中，所述第二塑封層還同時包覆金屬層。 - 如申請專利範圍第18項所述的方法，其中，所述晶片為垂直式的共漏極的雙MOSFET；並且
雙MOSFET中一個MOSFET的漏極與另一個MOSFET的漏極通過所述金屬層進行電性連接，以及至少一部分焊墊分別構成雙MOSFET中任意一個MOSFET的源極電極和柵極電極。 - 如申請專利範圍第1項所述的方法，其中，利用重分佈技術將分佈在晶片頂面的焊墊重新佈局設計成位於覆蓋晶片的絕緣介質層中的排列焊墊，於所述排列焊墊上安置焊料凸塊。
- 一種晶圓級的封裝結構，在該封裝結構中，在晶片的頂面形成有凸出於晶片頂面的並電性連接至晶片焊墊的焊料凸塊，其中，還包括：
包覆在晶片頂面的頂部塑封體，所述頂部塑封體圍繞在所述焊料凸塊的側面的周圍，所述頂部塑封體的頂面與任意一個所述焊料凸塊的外露於頂部塑封體的表面共面；
包覆所述晶片底部的底部塑封體，所述底部塑封體的橫向延伸部分覆蓋晶片的底面，與橫向延伸部分垂直的底部塑封體的側向延伸部分同時還將晶片的側壁予以覆蓋，所述底部塑封體的側向延伸部分延伸接觸所述頂部塑封體以將晶片無縫隙的密封。 - 如申請專利範圍第21項所述的晶圓級的封裝結構，其中，還包括覆蓋晶片底面的一層底部電極金屬層，所述底部塑封體的橫向延伸部分覆蓋晶片的背面的同時還覆蓋底部電極金屬層。
- 如申請專利範圍第22項所述的晶圓級的封裝結構，其中，還包括
形成在晶片所包含的襯底單元及頂部絕緣介質層中接觸第一類焊墊的通孔，並且通孔中所填充的金屬材料將與通孔所接觸的第一類焊墊電性連接至所述底部電極金屬層上。 - 如申請專利範圍第23項所述的晶圓級的封裝結構，其中，在所述通孔的內壁上還設置有隔離襯墊層，並且填充的金屬材料通過隔離襯墊層與環繞在通孔周圍的襯底區域絕緣。
- 如申請專利範圍第24項所述的晶圓級的封裝結構，其中，所述通孔進一步貫穿與通孔所接觸的該第一類焊墊；以及
通孔的平面截面尺寸小於焊墊的平面尺寸，且通孔中所填充的金屬材料是安置在第一類焊墊上的焊料凸塊的延伸部分。 - 如申請專利範圍第23項所述的晶圓級的封裝結構，其中，所述晶片為垂直式的MOSFET，與通孔所接觸的所述第一類焊點構成所述MOSFET的漏極電極。
- 如申請專利範圍第21項所述的晶圓級的封裝結構，其中：
所述頂部塑封體包括橫向延伸部分覆蓋在晶片的正面，以及與頂部塑封體的橫向延伸部分垂直的頂部塑封體的側向延伸部分同時還將晶片的部分側壁予以覆蓋；
包覆晶片的底部塑封體，底部塑封體的橫向延伸部分覆蓋在晶片的底面，與底部塑封體的橫向延伸部分垂直的底部塑封體的側向延伸部分同時還將晶片的另外一部分側壁予以覆蓋，頂部塑封體的側向延伸部分與底部塑封體的側向延伸部分相互接觸以將晶片無縫隙的密封。 - 如申請專利範圍第21項所述的晶圓級的封裝結構，其中：所述的第一塑封體和所述的第二塑封體由不同的塑封材料組成。
- 如申請專利範圍第22項所述的晶圓級的封裝結構，其中，所述晶片為垂直式的共漏極的雙MOSFET；並且
雙MOSFET中一個MOSFET的漏極與另一個MOSFET的漏極通過所述金屬層進行電性連接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100133173A TWI473178B (zh) | 2011-09-15 | 2011-09-15 | 一種晶圓級的封裝結構及其製備方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100133173A TWI473178B (zh) | 2011-09-15 | 2011-09-15 | 一種晶圓級的封裝結構及其製備方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201312665A TW201312665A (zh) | 2013-03-16 |
| TWI473178B true TWI473178B (zh) | 2015-02-11 |
Family
ID=48482617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100133173A TWI473178B (zh) | 2011-09-15 | 2011-09-15 | 一種晶圓級的封裝結構及其製備方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI473178B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI721047B (zh) * | 2015-12-26 | 2021-03-11 | 美商英特爾公司 | 路由穿過封裝裝置之水平資料信號傳輸線路的接地平面垂直隔離、接地線路同軸隔離、及阻抗調諧之技術 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI784847B (zh) * | 2021-12-17 | 2022-11-21 | 力成科技股份有限公司 | 封裝結構及其製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6476503B1 (en) * | 1999-08-12 | 2002-11-05 | Fujitsu Limited | Semiconductor device having columnar electrode and method of manufacturing same |
| US6952048B2 (en) * | 2003-07-08 | 2005-10-04 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
| US6969916B2 (en) * | 2003-09-26 | 2005-11-29 | Oki Electric Industrial Co., Ltd. | Substrate having built-in semiconductor apparatus and manufacturing method thereof |
| US20080138935A1 (en) * | 2006-12-12 | 2008-06-12 | Siliconware Precision Industries Co., Ltd. | Chip scale package structure and method for fabricating the same |
| US7514787B2 (en) * | 2004-02-20 | 2009-04-07 | Oki Semiconductor Co., Ltd. | Semiconductor device |
-
2011
- 2011-09-15 TW TW100133173A patent/TWI473178B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6476503B1 (en) * | 1999-08-12 | 2002-11-05 | Fujitsu Limited | Semiconductor device having columnar electrode and method of manufacturing same |
| US6952048B2 (en) * | 2003-07-08 | 2005-10-04 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved design freedom of external terminal |
| US6969916B2 (en) * | 2003-09-26 | 2005-11-29 | Oki Electric Industrial Co., Ltd. | Substrate having built-in semiconductor apparatus and manufacturing method thereof |
| US7514787B2 (en) * | 2004-02-20 | 2009-04-07 | Oki Semiconductor Co., Ltd. | Semiconductor device |
| US20080138935A1 (en) * | 2006-12-12 | 2008-06-12 | Siliconware Precision Industries Co., Ltd. | Chip scale package structure and method for fabricating the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI721047B (zh) * | 2015-12-26 | 2021-03-11 | 美商英特爾公司 | 路由穿過封裝裝置之水平資料信號傳輸線路的接地平面垂直隔離、接地線路同軸隔離、及阻抗調諧之技術 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201312665A (zh) | 2013-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8642385B2 (en) | Wafer level package structure and the fabrication method thereof | |
| US7906363B2 (en) | Method of fabricating semiconductor device having three-dimensional stacked structure | |
| CN103000537B (zh) | 一种晶圆级的封装结构及其制备方法 | |
| TWI512851B (zh) | 帶有厚底部基座的晶圓級封裝器件及其製備方法 | |
| TWI402941B (zh) | 半導體結構及其製造方法 | |
| KR101918608B1 (ko) | 반도체 패키지 | |
| TWI564992B (zh) | Manufacturing method of semiconductor device | |
| KR20180121737A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20210003923A (ko) | 멀티-티어 3d 집적용 다이 적층 | |
| US20060019467A1 (en) | Methods of fabricating integrated circuit chips for multi-chip packaging and wafers and chips formed thereby | |
| US20090189256A1 (en) | Manufacturing process of semiconductor device and semiconductor device | |
| US9224669B2 (en) | Method and structure for wafer level packaging with large contact area | |
| KR20120035719A (ko) | 반도체 패키지 및 그 제조 방법 | |
| TWI551199B (zh) | 具電性連接結構之基板及其製法 | |
| TW200834769A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2011071441A (ja) | 半導体装置の製造方法、半導体装置およびウエハ積層構造物 | |
| TW202137475A (zh) | 半導體裝置及其製作方法 | |
| TW201919133A (zh) | 製造半導體封裝結構的方法 | |
| TW201714291A (zh) | 影像傳感晶片的封裝方法以及封裝結構 | |
| TW202117828A (zh) | 半導體結構的製作方法 | |
| JP2009176978A (ja) | 半導体装置 | |
| JP2015099827A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2013247139A (ja) | 半導体装置及びその製造方法 | |
| TWI473178B (zh) | 一種晶圓級的封裝結構及其製備方法 | |
| WO2017038108A1 (ja) | 半導体装置、及び半導体装置の製造方法 |