TWI402941B - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TWI402941B
TWI402941B TW098141397A TW98141397A TWI402941B TW I402941 B TWI402941 B TW I402941B TW 098141397 A TW098141397 A TW 098141397A TW 98141397 A TW98141397 A TW 98141397A TW I402941 B TWI402941 B TW I402941B
Authority
TW
Taiwan
Prior art keywords
wafer
electrical connection
connection pad
active surface
trench
Prior art date
Application number
TW098141397A
Other languages
English (en)
Other versions
TW201120992A (en
Inventor
Meng Jen Wang
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW098141397A priority Critical patent/TWI402941B/zh
Priority to US12/794,294 priority patent/US8415807B2/en
Publication of TW201120992A publication Critical patent/TW201120992A/zh
Priority to US13/759,899 priority patent/US8778791B2/en
Application granted granted Critical
Publication of TWI402941B publication Critical patent/TWI402941B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

半導體結構及其製造方法
本發明係關於一種半導體結構及其製造方法，詳言之，係關於一種半導體結構及其製造方法。
參考圖1，顯示習知半導體結構之剖面示意圖。該習知半導體結構1具有複數個晶圓11及一底膠(Underfill)12。該等晶圓11具有一第一表面111、一第二表面112、一第一重佈層113、一第二重佈層114、複數個晶片117、複數個穿導孔115及複數個凸塊116。該第一重佈層113係位於該第一表面111。該第二重佈層114係位於該第二表面112，該等晶片117係位於該晶圓內11，且顯露於該第一表面111及該第二表面112，該等穿導孔115係位於該等晶片117內，顯露於該第一表面111及該第二表面112，且電性連接該第一重佈層113及該第二重佈層114。該等凸塊116係位於該第二重佈層114上，且電性連接至該等穿導孔115。該底膠12係位於相鄰二晶圓11之間，且包覆該等凸塊116，以連接該等晶圓11。
該習知半導體結構1之缺點如下。該半導體結構1係由該等晶圓11堆疊而成，為了使該等晶片117彼此電性連接，則必須先分別於每一晶片117內形成該等穿導孔115，且於每一晶圓11形成該第一重佈層113、該第二重佈層114及該等凸塊116，導致製造成本提高。此外，該等晶圓11之凸塊116之間距，為了因應產品尺寸而縮小，導致連接該等晶圓11時，該底膠12不易進入該等凸塊116之間隙，而無法完整包覆該等凸塊116，進而降低產品良率。
因此，有必要提供一種半導體結構及其製造方法，以解決上述問題。
本發明提供一種半導體結構。該半導體結構包括一第二晶片、一第一晶片、一溝槽、一穿導孔及至少一電性連接元件。該第二晶片具有一第二主動面及至少一第二電性連接墊，該第二電性連接墊(Conductive Pad)係顯露於該第二主動面。該第一晶片係位於該第二晶片上，具有一第一主動面及至少一第一電性連接墊，該第一電性連接墊係顯露於該第一主動面，且具有至少一穿孔。該溝槽係位於該第一晶片內，該溝槽係與該第一電性連接墊之穿孔相連通，且顯露該第一電性連接墊及該第二電性連接墊。該穿導孔係位於該溝槽內，且電性連接該第一電性連接墊及該第二電性連接墊。該電性連接元件係位於該第一晶片上，且電性連接至該穿導孔。
本發明另提供一種半導體結構。該半導體結構包括一第二晶片、一第三晶片、一第一晶片、至少一第一電性連接墊、一溝槽、一穿導孔及至少一電性連接元件。該第二晶片具有一第二主動面及至少一第二電性連接墊，該第二電性連接墊(Conductive Pad)係顯露於該第二主動面。該第三晶片係位於該第二晶片上，且具有一第三主動面。該第一晶片係位於該第三晶片上，且具有一第一主動面。該第一電性連接墊具有至少一穿孔，該第一電性連接墊係位於該第一晶片或該第三晶片內。該溝槽係位於該第一晶片及該第三晶片內，該溝槽係與該第一電性連接墊之穿孔相連通，且顯露該第一電性連接墊及該第二電性連接墊。該穿導孔係位於該溝槽內，且電性連接該第一電性連接墊及該第二電性連接墊。該電性連接元件係位於該第一晶片上，且電性連接至該穿導孔。
本發明更提供一種半導體結構之製造方法。該製造方法包括以下步驟：(a)提供一第一晶圓及一第二晶圓，該第一晶圓具有一第一主動面及至少一第一電性連接墊(Conductive Pad)，該第一電性連接墊係顯露於該第一主動面，且具有至少一穿孔，該第二晶圓具有一第二主動面及至少一第二電性連接墊，該第二電性連接墊係顯露於該第二主動面；(b)配置該第一晶圓於該第二晶圓上；(c)移除部分該第一晶圓，以形成一溝槽，該溝槽係與該第一電性連接墊之穿孔相連通，且顯露該第一電性連接墊及該第二電性連接墊；(d)形成一穿導孔於該溝槽內，該穿導孔係電性連接該第一電性連接墊及該第二電性連接墊；及(e)形成至少一電性連接元件於該第一晶圓上，該電性連接元件係電性連接至該穿導孔。
本發明再提供一種半導體結構之製造方法。該製造方法包括以下步驟：(a)提供一第一晶圓、一第三晶圓、一第二晶圓及至少一第一電性連接墊(Conductive Pad)，該第一晶圓具有一第一主動面，該第三晶圓具有一第三主動面，該第二晶圓具有一第二主動面及至少一第二電性連接墊，該第二電性連接墊係顯露於該第二主動面，該第一電性連接墊具有至少一穿孔，該第一電性連接墊係位於該第一晶圓或該第三晶圓內；(b)配置該第三晶圓於該第二晶圓上，配置該第一晶圓於該第三晶圓上；(c)移除部分該第一晶圓及部分該第三晶圓，以形成一溝槽，該溝槽係與該第一電性連接墊之穿孔相連通，且顯露該第一電性連接墊及該第二電性連接墊；(d)形成一穿導孔於該溝槽內，該穿導孔係電性連接該第一電性連接墊及該第二電性連接墊；及(e)形成至少一電性連接元件於該第一晶圓上，該電性連接元件係電性連接至該穿導孔。
藉此，在本發明中，只需形成一個穿導孔即可貫穿且電性連接該等晶圓或該等晶片，故可簡化製程且降低成本。此外，在本發明中，該等晶圓及該等晶片係直接連接或利用一連接材相互連接，而不形成複數個凸塊，因此可以避免產生習知技術中，該底膠無法完整包覆該等凸塊之缺點，進而提升良率。
參考圖2至圖12，顯示本發明半導體結構之第一實施例之製造方法之示意圖。參考圖2，提供一第一晶圓21及一第二晶圓22。該第一晶圓21具有一第一主動面211及至少一第一電性連接墊(Conductive Pad)212，該第一電性連接墊212係顯露於該第一主動面211，且具有至少一穿孔213。該第二晶圓22具有一第二主動面221及至少一第二電性連接墊222，該第二電性連接墊222係顯露於該第二主動面221。在本實施例中，該第一電性連接墊212及其穿孔213之形狀係為圓形，該穿孔213係位於該第一電性連接墊212之中央，如圖3所示。然而，在其他應用中，該第一電性連接墊212及其穿孔213之形狀係可為方形，該穿孔213係位於該第一電性連接墊212之中央，如圖4所示，或者，該第一電性連接墊212具有複數個穿孔213，如圖5所示。
參考圖6，配置該第一晶圓21於該第二晶圓22上。在本實施例中，係利用一連接材(Bonding Material)23連接該第一晶圓21及該第二晶圓22，該第二晶圓22之第二主動面221係面對該第一晶圓21之第一主動面211。該連接材23之材質係為氧化矽(Silicon Oxide,SiO2)或苯環丁烯(Benzocyclobutene,BCB)。然而，在其他應用中，係可利用陽極鍵合(Anodic Bonding)方法連接該第一晶圓21及該第二晶圓22。在另一應用中，該第二晶圓22更包括一第二背面223，該第二晶圓22之第二背面223係面對該第一晶圓21之第一主動面211，亦即，該第二晶圓22與圖6相比係翻轉180度。
參考圖7，較佳地，移除部分該第一晶圓21，以減少該第一晶圓21之厚度。參考圖8，移除部分該第一晶圓21，以形成一溝槽24。該溝槽24係與該第一電性連接墊212之穿孔213相連通，且顯露該第一電性連接墊212及該第二電性連接墊222。在本實施例中，係利用乾蝕刻方法移除部分該第一晶圓21，且利用SF6 或CF4 作為乾蝕刻之蝕刻氣體(Etching Gas)。
該溝槽24之截面積係小於或等於該第一電性連接墊212及該第二電性連接墊222之截面積，該溝槽24之截面積係大於或等於該第一電性連接墊212之穿孔213之截面積。然而，在其他應用中，如上述「該第二晶圓22之第二背面223係面對該第一晶圓21之第一主動面211」之情況下，則需同時移除部分該第二晶圓22，以形成該溝槽24，才能顯露該第二電性連接墊222。
參考圖9至圖11，形成一穿導孔25(圖11)於該溝槽24內，該穿導孔25係電性連接該第一電性連接墊212及該第二電性連接墊222。在本實施例中，形成該穿導孔25之方法如下所述。參考圖9，形成一第一阻絕層251於該第一晶圓21上。參考圖10，移除部分該第一阻絕層251，以顯露該第一電性連接墊212及該第二電性連接墊222，而僅保留位於該溝槽24之側壁之第一阻絕層251，且定義出一第一中心槽252。參考圖11，形成一導體253於該第一中心槽252內，且填滿該第一中心槽252。然而，在其他應用中，該導體253係可僅形成於該第一中心槽252之側壁，且定義出一第二中心槽(圖中未示)，最後，再形成一第二阻絕層(圖中未示)於該第二中心槽內，且填滿該第二中心槽。
參考圖12，形成一保護層28及至少一電性連接元件26於該第一晶圓21上，該保護層28係位於該第一晶圓21之一第一背面214，且具有一開口以顯露該穿導孔25，該電性連接元件26係位於該開口內，且電性連接至該穿導孔25，同時，形成一堆疊式晶圓結構。在本實施例中，該電性連接元件26係為一銲墊。然而，在其他應用中，該電性連接元件26係可為一重佈層(Redistribution Layer,RDL)。較佳地，更切割該堆疊式晶圓結構，以形成複數個本發明半導體結構2之第一實施例，再將該等半導體結構2設置於一基板(圖中未示)或一電路板(圖中未示)上。
再參考圖12，顯示本發明半導體結構之第一實施例之剖面示意圖。該半導體結構2包括一第一晶片21(該第一晶片21係由該第一晶圓21所切割而成，故賦予相同的編號)、一第二晶片22(該第二晶片22係由該第二晶圓22所切割而成，故賦予相同的編號)、一溝槽24、一穿導孔25、一保護層28及至少一電性連接元件26。在本實施例中，該半導體結構2更包括一連接材(Bonding Material)23。
該第二晶片22具有一第二主動面221及至少一第二電性連接墊(Conductive Pad)222，該第二電性連接墊222係顯露於該第二主動面221。在本實施例中，該連接材23係位於該第一晶片21及該第二晶片22之間，較佳地，該連接材23之材質係為氧化矽(Silicon Oxide,SiO2)或苯環丁烯(Benzocyclobutene,BCB)。
該第一晶片21係位於該第二晶片22上，具有一第一主動面211及至少一第一電性連接墊212。該第一電性連接墊212係顯露於該第一主動面211，且具有至少一穿孔213。在本實施例中，該第一晶片21之厚度係小於或等於該第二晶片22之厚度，且該第二晶片22之第二主動面221係面對該第一晶片21之第一主動面211。然而，在其他應用中，該第二晶片22更包括一第二背面223，該第二晶片22之第二背面223係面對該第一晶片21之第一主動面211，亦即，該第二晶片22與圖12相比係翻轉180度。
該溝槽24係位於該第一晶片21內，該溝槽24係與該第一電性連接墊212之穿孔213相連通，且顯露該第一電性連接墊212及該第二電性連接墊222。在本實施例中，該溝槽24之截面積係小於或等於該第一電性連接墊212及該第二電性連接墊222之截面積，該溝槽24之截面積係大於或等於該第一電性連接墊212之穿孔213之截面積。然而，在其他應用中，如上述「該第二晶片22之第二背面223係面對該第一晶片21之第一主動面211」之情況，則該溝槽24更位於該第二晶片22內。
該穿導孔25係位於該溝槽24內，且電性連接該第一電性連接墊212及該第二電性連接墊222。在本實施例中，該穿導孔25包括一第一阻絕層251及一導體253。該第一阻絕層251係位於該溝槽24之側壁，且定義出一第一中心槽252。該導體253係位於該第一中心槽252內，且填滿該第一中心槽252。然而，在其他應用中，該導體253係可僅位於該第一中心槽252之側壁，且定義出一第二中心槽(圖中未示)，且該穿導孔25更包括一第二阻絕層(圖中未示)，該第二阻絕層係位於該第二中心槽內，且填滿該第二中心槽。
該保護層28係位於該第一晶片21之一第一背面214，且具有一開口以顯露該穿導孔25。該電性連接元件26係位於該開口內，且電性連接至該穿導孔25。在本實施例中，該電性連接元件26係為一銲墊。然而，在其他應用中，該電性連接元件26係可為一重佈層(Redistribution Layer,RDL)。
參考圖13至圖20，顯示本發明半導體結構之第二實施例之製造方法之示意圖。參考圖13，提供一第一晶圓21、一第三晶圓27、一第二晶圓22及至少一第一電性連接墊(Conductive Pad)212。該第一晶圓21具有一第一主動面211。該第三晶圓27具有一第三主動面271，該第二晶圓22具有一第二主動面221及至少一第二電性連接墊222，該第二電性連接墊222係顯露於該第二主動面221。該第一電性連接墊212具有至少一穿孔213，該第一電性連接墊212係位於該第一晶圓22或該第三晶圓27內。在本實施例中，該第一電性連接墊212係位於該第一晶圓22內，且顯露於該第一主動面211。然而，在其他實施例中，如圖21所示，更提供至少一第三電性連接墊272，其具有一穿孔273，該第三電性連接墊272係位於該第三晶圓27內，且顯露於該第三主動面271，或者，如圖22所示，該第一電性連接墊212係位於該第三晶圓27內，且顯露於該第三主動面271。
參考圖14，配置該第三晶圓27於該第二晶圓22上，配置該第一晶圓21於該第三晶圓27上。在本實施例中，係利用一連接材23係連接該第一晶圓21、該第二晶圓22及該第三晶圓27，且該第二晶圓22之第二主動面221及該第三晶圓27之第三主動面271係面對該第一晶圓21之第一主動面211。然而，在其他應用中，該第三晶圓27更包括一第三背面274，該第三晶圓27之第三背面274係面對該第一晶圓21之第一主動面211，亦即，該第三晶圓27與圖14相比係翻轉180度。
參考圖15，較佳地，移除部分該第一晶圓21，以減少該第一晶圓21之厚度。參考圖16，移除部分該第一晶圓21及部分該第三晶圓27，以形成一溝槽24。該溝槽24係與該第一電性連接墊212之穿孔213相連通，且顯露該第一電性連接墊212及該第二電性連接墊222。參考圖17至圖19，形成一穿導孔25(圖19)於該溝槽24內，該穿導孔25係電性連接該第一電性連接墊212及該第二電性連接墊222。在本實施例中，形成該穿導孔25之方法如下所述。參考圖17，形成一第一阻絕層251於該第一晶圓21上。參考圖18，移除部分該第一阻絕層251，使該第一阻絕層251具有複數個區段254，並顯露該第一電性連接墊212及該第二電性連接墊222，而僅保留位於該溝槽24之側壁之第一阻絕層251，且定義出一第一中心槽252。參考圖19，形成一導體253於該第一中心槽252內，且填滿該第一中心槽252。然而，在其他應用中，該導體253係可僅形成於該第一中心槽252之側壁，且定義出一第二中心槽(圖中未示)，最後，再形成一第二阻絕層(圖中未示)於該第二中心槽內，且填滿該第二中心槽。
參考圖20，形成一保護層28及至少一電性連接元件26於該第一晶圓21上，該保護層28係位於該第一晶圓21之一第一背面214，且具有一開口以顯露該穿導孔25，該電性連接元件26係位於該開口內，且電性連接至該穿導孔25，同時，形成一堆疊式晶圓結構。較佳地，更切割該堆疊式晶圓結構，以形成複數個本發明半導體結構3之第二實施例，再將該等半導體結構3設置於一基板(圖中未示)或一電路板(圖中未示)上。
再參考圖20，顯示本發明半導體結構之第二實施例之剖面示意圖。該半導體結構3包括一第一晶片21(該第一晶片21係由該第一晶圓21所切割而成，故賦予相同的編號)、一第二晶片22(該第二晶片22係由該第二晶圓22所切割而成，故賦予相同的編號)、一第三晶片27(該第三晶片27係由該第三晶圓27所切割而成，故賦予相同的編號)、至少一第一電性連接墊212、一溝槽24、一穿導孔25、一保護層28及至少一電性連接元件26。在本實施例中，該半導體結構3更包括一連接材(Bonding Material)23。該第二晶片22具有一第二主動面221及至少一第二電性連接墊(Conductive Pad)222，該第二電性連接墊222係顯露於該第二主動面221。該第三晶片27係位於該第二晶片22上，且具有一第三主動面271。該第一晶片21係位於該第三晶片27上，且具有一第一主動面211。
在本實施例中，該第一晶片21之厚度係小於或等於該第二晶片22及該第三晶片27之厚度。該第二晶片22之第二主動面221及該第三晶片27之第三主動面271係面對該第一晶片21之第一主動面211。然而，在其他應用中，該第二晶片22更包括一第二背面223，該第三晶片27更包括一第三背面271。該第二晶片22之第二背面223及該第三晶片27之第三背面271係面對該第一晶片21之第一主動面211，亦即，該第二晶片22及該第三晶片27與圖20相比係翻轉180度。
在本實施例中，該連接材23係位於該第一晶片21、該第二晶片22之間及第二晶片22及該第三晶片27之間，該連接材23之材質係為氧化矽(Silicon Oxide,SiO2)或苯環丁烯(Benzocyclobutene,BCB)。該第一電性連接墊212具有至少一穿孔213，該第一電性連接墊212係位於該第一晶片21或該第三晶片27內。在本實施例中，該第一電性連接墊212係位於該第一晶片21內，且顯露於該第一主動面211。
該溝槽24係位於該第一晶片21及該第三晶片27內，該溝槽24係與該第一電性連接墊212之穿孔213相連通，且顯露該第一電性連接墊212及該第二電性連接墊222。在本實施例中，該溝槽24之截面積係小於或等於該第一電性連接墊212及該第二電性連接墊222之截面積，該溝槽24之截面積係大於或等於該第一電性連接墊212之穿孔213之截面積。然而，在其他應用中，如上述「該第二晶片22之第二背面223係面對該第一晶片21之第一主動面211」之情況，則該溝槽24更位於該第二晶片22內。
該穿導孔25係位於該溝槽24內，且電性連接該第一電性連接墊212及該第二電性連接墊222。在本實施例中，該穿導孔25包括一第一阻絕層251及一導體253。該第一阻絕層251係位於該溝槽24之側壁，具有複數個區段254，並顯露該第一電性連接墊212，且定義出一第一中心槽252。該導體253係位於該第一中心槽252內，且填滿該第一中心槽252。然而，在其他應用中，該導體253係可僅位於該第一中心槽252之側壁，且定義出一第二中心槽(圖中未示)，且該穿導孔25更包括一第二阻絕層(圖中未示)，該第二阻絕層係位於該第二中心槽內，且填滿該第二中心槽。
該保護層28係位於該第一晶片21之一第一背面214，且具有一開口以顯露該穿導孔25。該電性連接元件26係位於該開口內，且電性連接至該穿導孔25。在本實施例中，該電性連接元件26係為一銲墊。然而，在其他應用中，該電性連接元件26係可為一重佈層(Redistribution Layer,RDL)。
參考圖21，顯示本發明半導體結構之第三實施例之剖面示意圖。本實施例之半導體結構4與第二實施例之半導體結構3(圖20)大致相同，其中相同之元件賦予相同之編號。本實施例與第二實施例不同處在於該半導體結構4更包括一第三電性連接墊272，其具有至少一穿孔273，該第三電性連接墊272係位於該第三晶片27內，且顯露於該第三主動面271。該溝槽24更與該第三電性連接墊272之穿孔273相連通，且更顯露該第三電性連接墊272。該溝槽24之截面積係小於或等於該第三電性連接墊272之截面積，該溝槽24之截面積係大於或等於該第三電性連接墊272之穿孔273之截面積。
參考圖22，顯示本發明半導體結構之第四實施例之剖面示意圖。本實施例之半導體結構5與第二實施例之半導體結構3(圖20)大致相同，其中相同之元件賦予相同之編號。本實施例與第二實施例不同處在於該半導體結構5之第一電性連接墊212係位於該第三晶片27內，且顯露於該第三主動面271。
藉此，在本發明中，只需形成一個穿導孔25即可貫穿且電性連接該等晶圓(該第一晶圓21及該第二晶圓22，或者，該第二晶圓22及該第三晶圓27，或者，該第一晶圓21、該第二晶圓22及該第三晶圓27)或該等晶片(該第一晶片21及該第二晶片22，或者，該第二晶片22及該第三晶片27，或者，該第一晶片21、該第二晶片22及該第三晶片27)，相較於習知技術中(圖1)，分別於每一晶圓11形成該穿導孔115，再連接該等晶圓11之製造方法，本發明之製造方法係可簡化製程且降低成本。此外，在本發明中，該等晶圓及該等晶片係直接連接或利用該連接材23相互連接，而不形成複數個凸塊，因此可以避免產生習知技術中(圖1)，該底膠12無法完整包覆該等凸塊116之缺點，進而提升良率。
惟上述實施例僅為說明本發明之原理及其功效，而非用以限制本發明。因此，習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
1．．．習知半導體結構
2．．．本發明半導體結構之第一實施例
3．．．本發明半導體結構之第二實施例
4．．．本發明半導體結構之第三實施例
5．．．本發明半導體結構之第四實施例
11．．．晶圓
12．．．底膠
21．．．第一晶圓
21．．．第一晶片
22．．．第二晶圓
22．．．第二晶片
23．．．連接材
24．．．溝槽
25．．．穿導孔
26．．．電性連接元件
27．．．第三晶圓
27．．．第三晶片
28．．．保護層
111．．．第一表面
112．．．第二表面
113．．．第一重佈層
114．．．第二重佈層
115．．．穿導孔
116．．．凸塊
117．．．晶片
211．．．第一主動面
212．．．第一電性連接墊
213．．．穿孔
214．．．第一背面
221．．．第二主動面
222．．．第二電性連接墊
223．．．第二背面
251．．．第一阻絕層
252．．．第一中心槽
253．．．導體
254．．．區段
271．．．第三主動面
272．．．第三電性連接墊
273．．．穿孔
274．．．第三背面
圖1顯示習知半導體結構之剖面示意圖；
圖2至圖12顯示本發明半導體結構之第一實施例之製造方法之示意圖；
圖13至圖20顯示本發明半導體結構之第二實施例之製造方法之示意圖；
圖21顯示本發明半導體結構之第三實施例之剖面示意圖；及
圖22顯示本發明半導體結構之第四實施例之剖面示意圖。
2．．．本發明半導體結構之第一實施例
21．．．第一晶片
22．．．第二晶片
23．．．連接材
24．．．溝槽
25．．．穿導孔
26．．．電性連接元件
28．．．保護層
211．．．第一主動面
212．．．第一電性連接墊
213．．．穿孔
214．．．第一背面
221．．．第二主動面
222．．．第二電性連接墊
223．．．第二背面
251．．．第一阻絕層
252．．．第一中心槽
253．．．導體

Claims (28)

  1. 一種半導體結構之製造方法，包括：(a)提供一第一晶圓及一第二晶圓，該第一晶圓具有一第一主動面及至少一第一電性連接墊(Conductive Pad)，該第一電性連接墊係顯露於該第一主動面，且具有至少一穿孔，該第二晶圓具有一第二主動面及至少一第二電性連接墊，該第二電性連接墊係顯露於該第二主動面；(b)配置該第一晶圓於該第二晶圓上，其中該第二晶圓之第二主動面係面對該第一晶圓之第一主動面；(c)移除部分該第一晶圓，以形成一溝槽，該溝槽係與該第一電性連接墊之穿孔相連通，且顯露該第一電性連接墊及該第二電性連接墊；(d)形成一穿導孔於該溝槽內，該穿導孔係電性連接該第一電性連接墊及該第二電性連接墊；及(e)形成至少一電性連接元件於該第一晶圓上，該電性連接元件係電性連接至該穿導孔。
  2. 如請求項1之方法，其中該步驟(b)中，係利用一連接材(Bonding Material)連接該第一晶圓及該第二晶圓。
  3. 如請求項2之方法，其中該步驟(b)中，該連接材之材質係為氧化矽(Silicon Oxide,SiO2 )或苯環丁烯(Benzocyclobutene,BCB)。
  4. 如請求項1之方法，其中該步驟(b)中，係利用陽極鍵合(Anodic Bonding)方法連接該第一晶圓及該第二晶圓。
  5. 如請求項1之方法，其中該步驟(c)中，該溝槽之截面積係小於或等於該第一電性連接墊及該第二電性連接墊之截面積，該溝槽之截面積係大於或等於該第一電性連接墊之穿孔之截面積。
  6. 如請求項1之方法，其中該步驟(e)中，同時形成一堆疊式晶圓結構，該步驟(e)之後，更包括一切割該堆疊式晶圓結構之步驟，以形成複數個半導體結構。
  7. 一種半導體結構之製造方法，包括：(a)提供一第一晶圓、一第三晶圓、一第二晶圓及至少一第一電性連接墊(Conductive Pad)，該第一晶圓具有一第一主動面，該第三晶圓具有一第三主動面，該第二晶圓具有一第二主動面及至少一第二電性連接墊，該第二電性連接墊係顯露於該第二主動面，該第一電性連接墊具有至少一穿孔，該第一電性連接墊係位於該第一晶圓或該第三晶圓內；(b)配置該第三晶圓於該第二晶圓上，配置該第一晶圓於該第三晶圓上，其中該第二晶圓之第二主動面係面對該第一晶圓之第一主動面；(c)移除部分該第一晶圓及部分該第三晶圓，以形成一溝槽，該溝槽係與該第一電性連接墊之穿孔相連通，且顯露該第一電性連接墊及該第二電性連接墊；(d)形成一穿導孔於該溝槽內，該穿導孔係電性連接該第一電性連接墊及該第二電性連接墊；及 (e)形成至少一電性連接元件於該第一晶圓上，該電性連接元件係電性連接至該穿導孔。
  8. 如請求項7之方法，其中該步驟(a)中，該第一電性連接墊係位於該第三晶圓內，且顯露於該第三主動面。
  9. 如請求項7之方法，其中該步驟(a)中，該第一電性連接墊係位於該第一晶圓內，且顯露於該第一主動面。
  10. 如請求項9之方法，其中該步驟(a)中，更提供至少一第三電性連接墊，具有一穿孔，該第三電性連接墊係位於該第三晶圓內，且顯露於該第三主動面。
  11. 如請求項7之方法，其中該步驟(b)中，係利用一連接材連接該第一晶圓、該第二晶圓及該第三晶圓，該第三晶圓係位於該第二晶圓上，該第一晶圓係位於該第三晶圓上。
  12. 如請求項11之方法，其中該步驟(b)中，該連接材之材質係為氧化矽(Silicon Oxide,SiO2 )或苯環丁烯(Benzocyclobutene,BCB)。
  13. 如請求項7之方法，其中該步驟(b)中，係利用陽極鍵合(Anodic Bonding)方法連接該第一晶圓、該第二晶圓及該第三晶圓，該第三晶圓係位於該第二晶圓上，該第一晶圓係位於該第三晶圓上。
  14. 如請求項7之方法，其中該步驟(c)中，該溝槽之截面積係小於或等於該第一電性連接墊及該第二電性連接墊之截面積，該溝槽之截面積係大於或等於該第一電性連接墊之穿孔之截面積。
  15. 如請求項7之方法，其中該步驟(d)中，該穿導孔係包括 一第一阻絕層，該第一阻絕層係位於該溝槽之側壁，且具有複數個區段，並顯露該第一電性連接墊。
  16. 如請求項7之方法，其中該步驟(e)中，同時形成一堆疊式晶圓結構，該步驟(e)之後，更包括一切割該堆疊式晶圓結構之步驟，以形成複數個半導體結構。
  17. 一種半導體結構，包括：一第二晶片，具有一第二主動面及至少一第二電性連接墊，該第二電性連接墊(Conductive Pad)係顯露於該第二主動面；一第一晶片，位於該第二晶片上，具有一第一主動面及至少一第一電性連接墊，該第一電性連接墊係顯露於該第一主動面，且具有至少一穿孔，其中該第二晶片之第二主動面係面對該第一晶片之第一主動面；一溝槽，位於該第一晶片內，該溝槽係與該第一電性連接墊之穿孔相連通，且顯露該第一電性連接墊及該第二電性連接墊；一穿導孔，位於該溝槽內，且電性連接該第一電性連接墊及該第二電性連接墊；及至少一電性連接元件，位於該第一晶片上，且電性連接至該穿導孔。
  18. 如請求項17之結構，更包括一連接材(Bonding Material)，該連接材係位於該第一晶片及該第二晶片之間。
  19. 如請求項18之結構，其中該連接材之材質係為氧化矽 (Silicon Oxide,SiO2 )或苯環丁烯(Benzocyclobutene,BCB)。
  20. 如請求項17之結構，其中該溝槽之截面積係小於或等於該第一電性連接墊及該第二電性連接墊之截面積，該溝槽之截面積係大於或等於該第一電性連接墊之穿孔之截面積。
  21. 一種半導體結構，包括：一第二晶片，具有一第二主動面及至少一第二電性連接墊，該第二電性連接墊(Conductive Pad)係顯露於該第二主動面；一第三晶片，位於該第二晶片上，且具有一第三主動面；一第一晶片，位於該第三晶片上，且具有一第一主動面，其中該第二晶片之第二主動面係面對該第一晶片之第一主動面；至少一第一電性連接墊，具有至少一穿孔，該第一電性連接墊係位於該第一晶片或該第三晶片內；一溝槽，位於該第一晶片及該第三晶片內，該溝槽係與該第一電性連接墊之穿孔相連通，且顯露該第一電性連接墊及該第二電性連接墊；一穿導孔，位於該溝槽內，且電性連接該第一電性連接墊及該第二電性連接墊；及至少一電性連接元件，位於該第一晶片上，且電性連接至該穿導孔。
  22. 如請求項21之結構，更包括一連接材(Bonding Material)，該連接材係位於該第一晶片、該第二晶片之間及第二晶片及該第三晶片之間。
  23. 如請求項22之結構，其中該連接材之材質係為氧化矽(Silicon Oxide,SiO2 )或苯環丁烯(Benzocyclobutene,BCB)。
  24. 如請求項21之結構，其中該第一電性連接墊係位於該第三晶片內，且顯露於該第三主動面。
  25. 如請求項21之結構，其中該第一電性連接墊係位於該第一晶片內，且顯露於該第一主動面。
  26. 如請求項25之結構，更包括一第三電性連接墊，具有至少一穿孔，該第三電性連接墊係位於該第三晶片內，且顯露於該第三主動面。
  27. 如請求項21之結構，其中該溝槽之截面積係小於或等於該第一電性連接墊及該第二電性連接墊之截面積，該溝槽之截面積係大於或等於該第一電性連接墊之穿孔之截面積。
  28. 如請求項21之結構，其中該穿導孔係包括一第一阻絕層，該第一阻絕層係位於該溝槽之側壁，且具有複數個區段，並顯露該第一電性連接墊。
TW098141397A 2009-12-03 2009-12-03 半導體結構及其製造方法 TWI402941B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098141397A TWI402941B (zh) 2009-12-03 2009-12-03 半導體結構及其製造方法
US12/794,294 US8415807B2 (en) 2009-12-03 2010-06-04 Semiconductor structure and method for making the same
US13/759,899 US8778791B2 (en) 2009-12-03 2013-02-05 Semiconductor structure and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098141397A TWI402941B (zh) 2009-12-03 2009-12-03 半導體結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201120992A TW201120992A (en) 2011-06-16
TWI402941B true TWI402941B (zh) 2013-07-21

Family

ID=44081222

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098141397A TWI402941B (zh) 2009-12-03 2009-12-03 半導體結構及其製造方法

Country Status (2)

Country Link
US (2) US8415807B2 (zh)
TW (1) TWI402941B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5957840B2 (ja) * 2011-10-04 2016-07-27 ソニー株式会社 半導体装置の製造方法
JP5970826B2 (ja) * 2012-01-18 2016-08-17 ソニー株式会社 半導体装置、半導体装置の製造方法、固体撮像装置および電子機器
US8853801B2 (en) * 2012-04-19 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming the same
FR2990298A1 (fr) * 2012-05-04 2013-11-08 St Microelectronics Sa Empilement de structures semi-conductrices et procede de fabrication correspondant
US8895360B2 (en) 2012-07-31 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated semiconductor device and wafer level method of fabricating the same
US9190346B2 (en) * 2012-08-31 2015-11-17 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US9817928B2 (en) 2012-08-31 2017-11-14 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US9076715B2 (en) 2013-03-12 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for connecting dies and methods of forming the same
US20150187701A1 (en) * 2013-03-12 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices and Methods of Manufacture Thereof
US9536777B2 (en) * 2013-03-13 2017-01-03 Taiwan Semiconductor Manufacutring Company, Ltd. Interconnect apparatus and method
US9293392B2 (en) * 2013-09-06 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US9412719B2 (en) 2013-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US10056353B2 (en) 2013-12-19 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
KR102177702B1 (ko) * 2014-02-03 2020-11-11 삼성전자주식회사 비아 플러그를 갖는 비아 구조체 및 반도체 소자
US9425150B2 (en) 2014-02-13 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-via interconnect structure and method of manufacture
US9754918B2 (en) 2014-05-09 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D chip-on-wafer-on-substrate structure with via last process
US9331021B2 (en) 2014-04-30 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer package and method of forming same
US9711379B2 (en) 2014-04-30 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3D stacked-chip package
DE102014112407B4 (de) * 2014-04-30 2016-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D-Gehäuse mit gestapelten Chips und Verfahren zu dessen Herstellung
US9666520B2 (en) 2014-04-30 2017-05-30 Taiwan Semiconductor Manufactuing Company, Ltd. 3D stacked-chip package
US9449837B2 (en) 2014-05-09 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. 3D chip-on-wafer-on-substrate structure with via last process
US20150348874A1 (en) * 2014-05-29 2015-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC Interconnect Devices and Methods of Forming Same
US9543257B2 (en) 2014-05-29 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9455158B2 (en) * 2014-05-30 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9449914B2 (en) 2014-07-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines
US20160343685A1 (en) * 2015-05-21 2016-11-24 Mediatek Inc. Semiconductor package assembly and method for forming the same
US10032756B2 (en) * 2015-05-21 2018-07-24 Mediatek Inc. Semiconductor package assembly with facing active surfaces of first and second semiconductor die and method for forming the same
EP3113216B1 (en) * 2015-07-01 2021-05-19 IMEC vzw A method for bonding and interconnecting integrated circuit devices
US9691695B2 (en) 2015-08-31 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Monolithic 3D integration inter-tier vias insertion scheme and associated layout structure
EP3293757B1 (en) * 2016-09-07 2019-04-17 IMEC vzw A method for bonding and interconnecting integrated circuit devices
US10283550B2 (en) * 2017-03-28 2019-05-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure, back-side illuminated image sensor and method for manufacturing the same
WO2020035898A1 (ja) * 2018-08-13 2020-02-20 ウルトラメモリ株式会社 半導体モジュール及びその製造方法
US11081392B2 (en) * 2018-09-28 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for stacked semiconductor devices
JP7201386B2 (ja) 2018-10-23 2023-01-10 株式会社ダイセル 半導体装置製造方法
JP7224138B2 (ja) * 2018-10-23 2023-02-17 株式会社ダイセル 半導体装置製造方法
WO2020085257A1 (ja) 2018-10-23 2020-04-30 株式会社ダイセル 半導体装置製造方法
US11081467B2 (en) * 2018-12-28 2021-08-03 Micron Technology, Inc. Apparatuses and methods for arranging through-silicon vias and pads in a semiconductor device
CN110379799B (zh) * 2019-07-18 2020-04-03 武汉新芯集成电路制造有限公司 一种芯片结构、晶圆结构及其制造方法
US11502038B2 (en) * 2020-08-03 2022-11-15 Nanya Technology Corporation Semiconductor structure having via through bonded wafers and manufacturing method thereof
US20220084884A1 (en) 2020-09-15 2022-03-17 Nanya Technology Corporation Semiconductor structure and method of forming the same
US11335657B2 (en) * 2020-09-16 2022-05-17 International Business Machines Corporation Wafer scale supercomputer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200503236A (en) * 2003-04-15 2005-01-16 Shinko Electric Ind Co Semiconductor package and production method
TW200520108A (en) * 2002-12-20 2005-06-16 Ibm Three-dimensional device fabrication method
TWI248178B (en) * 2004-10-21 2006-01-21 Advanced Semiconductor Eng Chip scale package
TW200903773A (en) * 2007-07-11 2009-01-16 Ind Tech Res Inst Three-dimensional dice-stacking package structure and method for manufactruing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270261A (en) * 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
WO2007029384A1 (ja) 2005-09-06 2007-03-15 Nec Corporation 半導体装置
TW200924148A (en) * 2007-11-26 2009-06-01 Ind Tech Res Inst Structure of three-dimensional stacked dies with vertical electrical self-interconnections and method for manufacturing the same
US7955954B2 (en) 2008-04-14 2011-06-07 Infineon Technologies Ag Method of making semiconductor devices employing first and second carriers
US7718471B1 (en) * 2008-11-12 2010-05-18 White Electronic Designs Corporation Method and apparatus for stacked die package with insulated wire bonds
US7939369B2 (en) * 2009-05-14 2011-05-10 International Business Machines Corporation 3D integration structure and method using bonded metal planes
KR101078737B1 (ko) * 2009-08-10 2011-11-02 주식회사 하이닉스반도체 적층 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200520108A (en) * 2002-12-20 2005-06-16 Ibm Three-dimensional device fabrication method
TW200503236A (en) * 2003-04-15 2005-01-16 Shinko Electric Ind Co Semiconductor package and production method
TWI248178B (en) * 2004-10-21 2006-01-21 Advanced Semiconductor Eng Chip scale package
TW200903773A (en) * 2007-07-11 2009-01-16 Ind Tech Res Inst Three-dimensional dice-stacking package structure and method for manufactruing the same

Also Published As

Publication number Publication date
US20130143360A1 (en) 2013-06-06
US20110133339A1 (en) 2011-06-09
US8415807B2 (en) 2013-04-09
US8778791B2 (en) 2014-07-15
TW201120992A (en) 2011-06-16

Similar Documents

Publication Publication Date Title
TWI402941B (zh) 半導體結構及其製造方法
TWI505428B (zh) 晶片封裝體及其形成方法
KR101692955B1 (ko) 반도체 패키지 및 그 제조 방법
TWI747127B (zh) 晶片封裝結構及其製造方法
JP4937842B2 (ja) 半導体装置およびその製造方法
TWI458071B (zh) 晶片封裝體及其製造方法
TWI579995B (zh) 晶片封裝體及其製造方法
US20090189256A1 (en) Manufacturing process of semiconductor device and semiconductor device
TWI551199B (zh) 具電性連接結構之基板及其製法
WO2009140798A1 (zh) 电子元件封装体及其制作方法
JP2012069585A (ja) 半導体装置およびその製造方法
TWI624039B (zh) 晶片封裝體及其製造方法
TWI721848B (zh) 封裝結構及其製造方法
US8791578B2 (en) Through-silicon via structure with patterned surface, patterned sidewall and local isolation
JP2013247139A (ja) 半導体装置及びその製造方法
JP2009176978A (ja) 半導体装置
JP2015099827A (ja) 半導体装置および半導体装置の製造方法
US20180012830A1 (en) Semiconductor Devices, Methods of Manufacture Thereof, and Semiconductor Device Packages
JP2008159948A (ja) 半導体装置
EP2852971B1 (en) Semiconductor constructions and methods of forming semiconductor constructions
TWI473178B (zh) 一種晶圓級的封裝結構及其製備方法
JP5006026B2 (ja) 半導体装置
JP5065669B2 (ja) 半導体装置
JP2008159950A (ja) 半導体装置
TWI514531B (zh) 半導體結構及其製法