WO2020085257A1 - 半導体装置製造方法 - Google Patents

半導体装置製造方法 Download PDF

Info

Publication number
WO2020085257A1
WO2020085257A1 PCT/JP2019/041197 JP2019041197W WO2020085257A1 WO 2020085257 A1 WO2020085257 A1 WO 2020085257A1 JP 2019041197 W JP2019041197 W JP 2019041197W WO 2020085257 A1 WO2020085257 A1 WO 2020085257A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
adhesive
semiconductor device
bonding
group
Prior art date
Application number
PCT/JP2019/041197
Other languages
English (en)
French (fr)
Inventor
辻直子
Original Assignee
株式会社ダイセル
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ダイセル filed Critical 株式会社ダイセル
Priority to CN201980070240.XA priority Critical patent/CN112913015B/zh
Priority to JP2020553360A priority patent/JP7350006B2/ja
Priority to US17/287,922 priority patent/US11887975B2/en
Priority to KR1020217014989A priority patent/KR102609475B1/ko
Publication of WO2020085257A1 publication Critical patent/WO2020085257A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • C08L83/06—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J135/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a carboxyl radical, and containing at least another carboxyl radical in the molecule, or of salts, anhydrides, esters, amides, imides or nitriles thereof; Adhesives based on derivatives of such polymers
    • C09J135/08—Copolymers with vinyl ethers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device having a laminated structure including a plurality of semiconductor elements.
  • the present application claims priority based on Japanese Patent Application Nos. 2018-199011 and 2018-199012 filed on October 23, 2018, and incorporates all the contents described in the application. is there.
  • the conventional WOW process proceeds as follows, for example. First, each of a plurality of semiconductor wafers having an element formation surface on which a plurality of semiconductor elements are formed through a transistor formation process, a wiring formation process, and the like and a back face opposite thereto are thinned by grinding to the back face side. Is done. Next, the back surface side of the thinned one wafer is bonded to the element formation surface side of the thick base wafer, and the thin wafer is stacked on the base wafer. Next, the thinned wafer is further laminated by joining the thinned wafer on the element formation surface side of the base wafer to the back surface side of another thinned wafer. Such further wafer stacking is performed a predetermined number of times. The wafer stack thus obtained is singulated into semiconductor devices having a structure in which a plurality of semiconductor chips are stacked, by collectively cutting a plurality of wafers in the thickness direction of the wafer stack.
  • a wafer laminated body having a laminated constitution which is asymmetric in the thickness direction is formed.
  • the bonding mode between the thin wafers sequentially stacked by the above-described method is the bonding between the element forming surface of the wafer that is stacked first on the base wafer and the back surface side of the wafer that is further stacked, that is, Face- It is a to-back joint.
  • such joining modes are continuous in the laminating direction. That is, the formed wafer laminated body has an asymmetrical laminated structure in the thickness direction.
  • a wafer laminated body having an asymmetrical laminated structure is easily warped.
  • the degree of this warp tends to cumulatively increase as the total number of wafers in the wafer stack (that is, the total number of wafer-to-wafer bonds) increases.
  • the warp of the wafer stacked body is not preferable in performing various processing steps on the wafer stacked body with high accuracy.
  • the present invention has been devised under the circumstances as described above, and an object thereof is to provide a semiconductor device manufacturing method in which semiconductor elements are multi-layered by stacking wafers in which semiconductor elements are formed. It is an object of the present invention to provide a method suitable for efficiently forming a multilayer of thin wafers while suppressing the warp of the wafer stack.
  • the semiconductor device manufacturing method provided by the present invention includes at least the following preparation step, thinning step, joining step, removing step, and multi-layering step.
  • a reinforcing wafer having a laminated structure including is prepared.
  • the wafer in the reinforcing wafer is ground from the back surface side to form a thinned wafer.
  • the bonding step the surface of the reinforcing wafer is bonded to the surface of the other wafer having the element formation surface and the back surface opposite to the element formation surface to form a wafer stack.
  • the support substrate is removed from the wafer stack.
  • the surface of the wafer laminated body that has undergone the removing step is joined to the surface of another wafer laminated body to form a wafer laminated body.
  • the wafer laminated body obtained through the multi-layering process is a wafer laminated body having a symmetrical laminated structure in the thickness direction.
  • the wafer laminated body having a symmetrical laminated structure in the thickness direction means that a part or the whole laminated structure of the wafer laminated body is symmetrical in the thickness direction.
  • Each reinforcing wafer has a laminated structure including a wafer having an element formation surface and a back surface opposite to the element formation surface, a support substrate, and a temporary adhesive layer between the element formation surface side of the wafer and the support substrate.
  • the element forming surface of the wafer is a surface on which a plurality of semiconductor elements are formed through a transistor forming step, a wiring forming step, and the like.
  • the temporary adhesive layer is for realizing a temporary adhesive state between the wafer and the supporting substrate, which can be released afterwards.
  • the wafer in each reinforced wafer is ground and thinned from the back surface side. As a result, the thinned wafer is formed while being supported by the supporting substrate.
  • each reinforcing wafer is bonded to one base wafer with an adhesive to obtain two first wafer laminated bodies.
  • an adhesive is applied to one or both of the surfaces to be bonded (element forming surface of the base wafer, back surface of the thinned wafer), and the surfaces to be bonded are bonded via the adhesive, and the bonding is performed. After the bonding, the adhesive is cured. Further, in each joining step, one or both of the surfaces to be joined may be treated with a silane coupling agent before the application of the adhesive.
  • the support substrate is removed from each of the first wafer stacks. Specifically, the temporary adhesion state by the temporary adhesive layer between the support substrate and the thinned wafer in each first wafer laminated body obtained through the above-described bonding process is released, and the support substrate is removed.
  • the device forming surface sides of the thinned wafers in the two first wafer laminated bodies that have undergone the removing process are bonded with an adhesive (bonding by face-to-face) or the removing process.
  • the back surface sides of the base wafers of the two first wafer laminated bodies that have been subjected to the above are joined together via an adhesive (back-to-back joining) to form a second wafer laminated body.
  • the base wafer is adhesively bonded (bonding step), and then the support substrate is removed from the thinned wafer (removing step).
  • Such a configuration is suitable for adhesively bonding a thin wafer to a thicker base wafer having higher mechanical strength while avoiding wafer breakage, thus forming a structure in which thin wafers are arranged in multiple stages.
  • the element forming surface sides of the thinned wafers in the two first wafer laminated bodies that have undergone the removing step are adhesively bonded (face-to-face). Bonding), or the backsides of the base wafers are bonded to each other with an adhesive (back-to-back bonding), whereby a thin wafer can be multilayered.
  • the wafer laminated body (the second wafer laminated body) thus obtained has a symmetrical laminated structure in the thickness direction.
  • the element forming surfaces of all the wafers included in the second wafer laminated body have the face-to-face bonding portion side (inside).
  • the back surfaces of all the wafers included in the second wafer stacked body face the back-to-back bonding location side (inner side).
  • a wafer stack (second wafer stack) having such a symmetrical stacking structure in the thickness direction is less likely to warp.
  • the present semiconductor device manufacturing method is suitable for multilayering a thin wafer while suppressing the warp of the wafer stack.
  • This semiconductor device manufacturing method preferably further includes a step of thinning the base wafer by grinding the back surface side of the base wafer. By this step, the base wafer can be thinned to a predetermined thickness.
  • a base wafer thinning step may be performed after the above-described joining step and before the removing step, may be performed between the removing step and the multi-layering step, and may be performed before the multi-layering step. You may go later.
  • the configuration in which the present semiconductor device manufacturing method includes the base wafer thinning step is suitable for thinning the manufactured semiconductor device.
  • This semiconductor device manufacturing method preferably comprises a step of preparing at least one additional reinforcing wafer, a thinning step for each additional reinforcing wafer, at least one additional bonding step for each additional reinforcing wafer, and an additional step. And a removing step after the joining step.
  • the additional reinforcing wafer includes a wafer having an element formation surface and a back surface opposite thereto, a support substrate, and a temporary adhesive layer for forming a temporary adhesion state between the element formation surface side of the wafer and the support substrate. It has a laminated structure. In the thinning process for each additional reinforcing wafer, the wafer in such an additional reinforcing wafer is ground from the back surface side to form a thinning wafer.
  • the back surface side of the thinned wafer in the additional reinforcing wafer is bonded to the element formation surface side of the thinned wafer in the first wafer stacked body with an adhesive (face-to- back joint).
  • the thinned wafer in the first wafer stack is the thinned wafer bonded to the base wafer in the bonding step described above, or the thinned wafer additionally stacked on the thinned wafer in the preceding additional bonding step. It is a wafer.
  • an adhesive is applied to one or both of the surfaces to be bonded (element forming surface of one thinned wafer, rear surface of the other thinned wafer), and the adhesive is applied via the adhesive.
  • the surfaces to be joined are pasted together, and the adhesive is cured after the pasting.
  • a silane coupling agent treatment may be applied to one or both of the joining target surfaces before the application of the adhesive.
  • This semiconductor device manufacturing method preferably further includes a step of forming a through electrode extending through the plurality of thinned wafers and at least one base wafer in the second wafer stacked body after the above-mentioned multilayering step. Including.
  • the element of the base wafer located at the other end from the element forming surface of the thinned wafer located at one end in the stacking direction of each first wafer stack is prior to the above-described multilayering step.
  • the method may include a step of forming a through electrode that extends through the first wafer stacked body up to the formation surface. According to these configurations, in the manufactured semiconductor device, the semiconductor elements can be appropriately electrically connected within a short distance. Therefore, the structure is suitable for realizing efficient digital signal processing in a manufactured semiconductor device, is suitable for suppressing attenuation of a high-frequency signal, and is also suitable for suppressing power consumption. It is suitable.
  • Each of the adhesive used in the bonding step and the adhesive used in the additional bonding step is preferably a polyorganosilsesquioxane containing a polymerizable group (that is, a polyorganosilsesquioxy group having a polymerizable functional group). Sun) is included.
  • the polymerizable group-containing polyorganosilsesquioxane is suitable for achieving a relatively low polymerization temperature or curing temperature of, for example, about 30 to 200 ° C. and also for achieving high heat resistance after curing.
  • the adhesive bonding between wafers by the adhesive containing the polymerizable group-containing polyorganosilsesquioxane realizes high heat resistance in the adhesive layer formed between the wafers, and the curing temperature for forming the adhesive layer. Is suitable for suppressing damage to the elements in the wafer as the adherend by reducing
  • the temporary adhesive for forming the temporary adhesive layer in the reinforced wafer preferably has a polyvalent vinyl ether compound and two or more hydroxy groups or carboxy groups capable of reacting with the vinyl ether group to form an acetal bond. And a compound capable of forming a polymer with the polyvalent vinyl ether compound, and a thermoplastic resin. That is, it is preferable that the temporary adhesive layer in the reinforcing wafer is formed by solidifying the above-mentioned polymer in the temporary adhesive interposed between the wafer and the supporting substrate.
  • the temporary adhesive having such a structure in the form of a temporary adhesive layer that is cured and formed between the support substrate and the wafer, while securing a high adhesive force that can withstand grinding or the like in the thinning process for the wafer, for example, it is suitable for realizing a relatively high softening temperature of about 130 to 250 ° C.
  • the temporary adhesive layer in the reinforced wafer used for the bonding process or the additional bonding process has the above composition suitable for achieving a relatively high softening temperature, and the adhesive used in the process is relatively
  • a polymerizable group-containing polyorganosilsesquioxane-containing adhesive that is suitable for achieving a low curing temperature and high heat resistance after curing
  • such a composite structure has a bonding step and each additional step. It is suitable for achieving both the joining process and the subsequent removing process.
  • the composite structure is configured such that the bonding process and the additional bonding process are performed at a relatively low temperature condition to maintain the temporary bonding state between the supporting substrate and the thinned wafer on the reinforcing wafer while maintaining the other wafers on the thinned wafer. It is suitable for realizing good adhesive bonding to (the base wafer in the bonding process and the other thinned wafer which is one component of the first wafer stack in the additional bonding process), and the subsequent removal process is relatively easy. It is suitable to perform under high temperature conditions to soften the temporary adhesive layer while maintaining the adhesive bond between the thinned wafer and another wafer to remove the supporting substrate from the thinned wafer.
  • the structure in which the temporary adhesive layer is released from the temporary adhesive state through the softening of the temporary adhesive layer prevents the strong stress from acting locally on the thinned wafer. It is suitable for avoiding or suppressing the damage of the wafer.
  • the above-mentioned joining step includes a hardening treatment for hardening the adhesive at a temperature lower than the softening point of the polymer in the temporary adhesive layer, and the removing step after the joining step. Includes a softening treatment for softening the temporary adhesive layer at a temperature higher than the softening point of the polymer in the temporary adhesive layer.
  • the additional bonding step described above includes a curing treatment for curing the adhesive at a temperature lower than the softening point of the polymer in the temporary adhesive layer, and the additional bonding step.
  • the removal step after the joining step includes a softening treatment for softening the temporary adhesive layer at a temperature higher than the softening point of the polymer in the temporary adhesive layer.
  • each of the reinforcing wafers has a wafer having an element formation surface and a back surface opposite thereto, a support substrate, and a temporary adhesive layer for forming a temporary adhesion state between the element formation surface side of the wafer and the support substrate, It has a laminated structure including.
  • the element forming surface of the wafer is a surface on which a plurality of semiconductor elements are formed through a transistor forming step and, if necessary, a wiring forming step. In the thinning step, the back surface side of each reinforcing wafer is ground to thin the wafer.
  • the back surface sides of the two reinforcing wafers that have undergone the thinning step are bonded to each other by, for example, an adhesive layer or by direct bonding, so that at least two wafer bilayers with a supporting substrate are formed. That is, a required number of 2 or more) is formed.
  • the removing step at least one support substrate is removed from each wafer bilayer.
  • the multi-layering process at least two (that is, a desired number of two or more) wafer bilayers are exposed to each other on the element formation surface sides of the wafers after the removal process, for example, by an adhesive layer or by direct bonding. Bonding to form a multi-wafer stack.
  • the bonding step of the present semiconductor device manufacturing method as described above, the back surface sides of the wafers in the two reinforcing wafers that have undergone the thinning step are bonded (back-to-back bonding), and the wafer bilayer body is formed. It is formed. That is, the two-layered wafer formed in the bonding step has a laminated structure in which the back surfaces of the wafers are bonded to each other and are symmetrical in the thickness direction.
  • the two-layered wafer body (wafer stacked body) having a symmetrical laminated structure in the thickness direction is less likely to warp.
  • the element formation surface sides of the wafers exposed through the removing step in the desired number of two or more wafer bilayers are joined (face-to-face). Bonding), a wafer multi-layered body having four or more stacked wafers is formed.
  • the formed multi-layered wafer has a symmetrical laminated structure in which the element forming surface sides exposed in the two-layered wafer are joined to each other and are symmetrical in the thickness direction.
  • the wafer multi-layered body formed in the multi-layering step includes two supporting substrates and four thinned wafers interposed between the substrates, and one face-to-face joint between two Back-to-Back joints in the stack thickness direction. Are located, which are symmetrical in the thickness direction.
  • a wafer multi-layer body (wafer layered body) having a layered structure symmetrical in the thickness direction is less likely to warp.
  • the present semiconductor device manufacturing method is suitable for manufacturing a semiconductor device while suppressing the warp of the wafer stack (two-wafer stack, multi-wafer stack).
  • the thinning step of thinning the wafer to be laminated by grinding the back surface side of the wafer is performed.
  • the wafer is thinned while being bonded to the supporting substrate via the temporary adhesive layer. Attached to the process.
  • the back surface sides of the thin wafers of the two reinforcing wafers that have undergone such a thinning step are bonded together to form a two-layered wafer.
  • the present semiconductor device manufacturing method including such a configuration is suitable for forming a thin wafer into multiple layers.
  • the present semiconductor device manufacturing method is suitable for multilayering thin wafers while suppressing the warp of the wafer stack.
  • the present semiconductor device manufacturing method further includes a step of removing the support substrate located at one end in the stacking direction of the multi-layered wafer (removing step after the multi-layering step) after the multi-layering step.
  • a step of removing the support substrate located at one end in the stacking direction of the multi-layered wafer removing step after the multi-layering step
  • Such a configuration in which the temporary adhesion state with a predetermined wafer is released after the multi-layering process and the supporting substrate is removed is preferable from the viewpoint of handling the thin wafer after the thinning process.
  • This semiconductor device manufacturing method is preferably a method of forming a wafer bilayer on the exposed element formation surface side of a wafer located at one end in the stacking direction of a wafer multi-layered body that has undergone a multilayering process or a subsequent removing process.
  • the method further includes an additional multilayering step of joining the element formation surface side of the wafer exposed through the removing step.
  • Such a configuration is suitable in order to further increase the number of wafers in the wafer multi-layered structure.
  • the semiconductor device manufacturing method preferably further includes a step of forming a through electrode in the wafer multi-stack structure.
  • the through electrode formed in this step penetrates through the wafer multi-layer stack from the element formation surface of the wafer located at one end in the stacking direction of the wafer multi-stack to the element formation surface of the wafer located at the other end. It extends.
  • the semiconductor elements can be appropriately electrically connected in a short distance. Therefore, the structure is suitable for realizing efficient digital signal processing in a manufactured semiconductor device, is suitable for suppressing attenuation of a high-frequency signal, and is also suitable for suppressing power consumption. It is suitable.
  • the bonding between the back surfaces in the bonding step is performed by using a polymerizable group-containing polyorganosilsesquioxane (that is, a polyorganosilsesquiox having a polymerizable functional group) as a thermosetting resin.
  • a polymerizable group-containing polyorganosilsesquioxane that is, a polyorganosilsesquiox having a polymerizable functional group
  • the bonding between the element forming surfaces in the multilayering step is performed by using a polymerizable group-containing polyorganosilsesquioxane (that is, a polyorgano having a polymerizable functional group) as a thermosetting resin. Silsesquioxane).
  • a polymerizable group-containing polyorganosilsesquioxane that is, a polyorgano having a polymerizable functional group
  • Silsesquioxane silane coupling agent treatment may be performed on one or both of the two element formation surfaces, which are the bonding target surfaces, before the application of the adhesive.
  • Adhesive bonding as described above between the wafers in the bonding process and the multi-layering process is preferable from the viewpoint that the flatness required for the bonding surface of the wafer is low as compared with the direct bonding.
  • direct bonding for example, a high level of flatness on the order of nanometers is required for the wafer bonding surface.
  • the formed adhesive layer can exert a function of substantially absorbing and reducing / eliminating deviation from the ideal plane of the wafer bonding surface and inclination, so that the direct bonding is performed.
  • the requirement for the flatness of the wafer bonding surface is relaxed in comparison with.
  • Such a configuration is preferable from the viewpoint of easiness of manufacturing a semiconductor device manufactured through multi-layering of thin wafers, and further from the viewpoint of improving the yield of manufacturing a semiconductor device.
  • the above-described inter-wafer adhesive bonding by the polymerizable group-containing polyorganosilsesquioxane-containing adhesive realizes high heat resistance in the adhesive layer to be formed, It is suitable for lowering the curing temperature for forming the agent layer and suppressing damage to the elements in the wafer as the adherend.
  • the bonding is performed at a temperature of room temperature or higher and 80 ° C. or lower, and the adhesive is cured at a temperature of 30 to 200 ° C. after the bonding.
  • Such a configuration is suitable for suppressing the dimensional change of the adhesive agent interposed between the wafers at the time of bonding, and is intended to reduce the curing temperature for forming the adhesive agent layer, and thus the element in the wafer to be adhered. Also suitable for suppressing damage to the.
  • FIG. 3 shows some steps in the method for manufacturing a semiconductor device according to one embodiment of the first aspect of the present invention.
  • 3 shows some steps in the method for manufacturing a semiconductor device according to one embodiment of the first aspect of the present invention.
  • 3 shows some steps in the method for manufacturing a semiconductor device according to one embodiment of the first aspect of the present invention.
  • 3 shows some steps in the method for manufacturing a semiconductor device according to one embodiment of the first aspect of the present invention.
  • 3 shows some steps in the method for manufacturing a semiconductor device according to one embodiment of the first aspect of the present invention.
  • 3 shows some steps in the method for manufacturing a semiconductor device according to one embodiment of the first aspect of the present invention.
  • FIG. 10 shows some steps in the method for manufacturing a semiconductor device according to another embodiment of the first aspect of the present invention.
  • FIG. 10 shows some steps in the method for manufacturing a semiconductor device according to another embodiment of the first aspect of the present invention.
  • FIG. 10 shows some steps in the method for manufacturing a semiconductor device according to another embodiment of the first aspect of the present invention.
  • FIG. 10 shows some steps in the method for manufacturing a semiconductor device according to another embodiment of the first aspect of the present invention.
  • FIG. 10 shows some steps in the method for manufacturing a semiconductor device according to another embodiment of the first aspect of the present invention.
  • FIG. 10 shows some steps in the method for manufacturing a semiconductor device according to another embodiment of the first aspect of the present invention.
  • FIG. 10 shows some steps in the method for manufacturing a semiconductor device according to still another embodiment of the first aspect of the present invention.
  • FIG. 10 shows some steps in the method for manufacturing a semiconductor device according to another embodiment of the first aspect of the present invention.
  • FIG. 10 shows some steps in the method for manufacturing a semiconductor device according to still another embodiment of the first aspect of the present invention.
  • FIG. 6 shows a part of the steps in the method for manufacturing a semiconductor device according to the embodiment of the second aspect of the present invention.
  • FIG. 6 shows a part of the steps in the method for manufacturing a semiconductor device according to the embodiment of the second aspect of the present invention.
  • FIG. 6 shows a part of the steps in the method for manufacturing a semiconductor device according to the embodiment of the second aspect of the present invention.
  • FIG. 6 shows a part of the steps in the method for manufacturing a semiconductor device according to the embodiment of the second aspect of the present invention.
  • FIG. 6 shows a part of the steps in the method for manufacturing a semiconductor device according to the embodiment of the second aspect of the present invention.
  • FIG. 6 shows a part of the steps in the method for manufacturing a semiconductor device according to the embodiment of the second aspect of the present invention.
  • FIG. 6 shows a part of the steps in the method for manufacturing a semiconductor device according to the embodiment of the second aspect of the present invention.
  • FIG. 6 shows a part of the steps in the method for manufacturing a semiconductor device according to the embodiment of the second aspect of the present invention.
  • FIG. 6 shows a part of the steps in the method for manufacturing a semiconductor device according to the embodiment of the second aspect of the present invention.
  • FIG. 6 shows a part of the steps in the method for manufacturing a semiconductor device according to the embodiment of the second aspect of the present invention.
  • FIGS. 1 to 6 show a semiconductor device manufacturing method according to an embodiment of the first aspect of the present invention.
  • This manufacturing method is a method for manufacturing a semiconductor device having a three-dimensional structure in which semiconductor elements are integrated in the thickness direction, and FIGS. 1 to 6 are partial cross-sectional views showing the manufacturing process.
  • each reinforcing wafer 1R has a laminated structure including a wafer 1, a support substrate S, and a temporary adhesive layer 2 between them.
  • the wafer 1 is a wafer having a semiconductor wafer body into which semiconductor elements can be formed, and has an element forming surface 1a and a back surface 1b opposite thereto.
  • the element formation surface of the wafer is a surface on the side where a plurality of semiconductor elements (not shown) are formed in the wafer through the transistor formation process.
  • Each semiconductor element of the wafer 1 has, for example, a multilayer wiring structure portion including exposed electrode pads on its surface.
  • the wafer 1 has various semiconductor elements already formed on the element forming surface 1a side, and the wiring structure required for the semiconductor element is formed later on the element forming surface 1a. May be.
  • constituent materials for forming the semiconductor wafer body of the wafer 1 include silicon (Si), germanium (Ge), silicon carbide (SiC), gallium arsenide (GaAs), gallium nitride (GaN), and indium phosphide (InP). ) Is mentioned.
  • the thickness of such a wafer 1 is preferably 1000 ⁇ m or less, more preferably 900 ⁇ m or less, and still more preferably 800 ⁇ m or less from the viewpoint of shortening the grinding time in the grinding process described later.
  • the thickness of the wafer 1 is, for example, 500 ⁇ m or more.
  • the supporting substrate S in the reinforcing wafer 1R is for reinforcing the wafer 1 which becomes thin through the thinning process described below.
  • the support substrate S include a silicon wafer and a glass wafer.
  • the thickness of the support substrate S is preferably 300 ⁇ m or more, more preferably 500 ⁇ m or more, and more preferably 700 ⁇ m or more from the viewpoint of ensuring the function as a reinforcing element.
  • the thickness of the support substrate S is, for example, 800 ⁇ m or less.
  • Such a supporting substrate S is bonded to the element forming surface 1a side of the wafer 1 via a temporary adhesive layer 2.
  • the temporary adhesive layer 2 is for realizing a temporary adhesive state between the wafer 1 and the supporting substrate S that can be released afterwards.
  • the temporary adhesive for forming such a temporary adhesive layer 2 is a polyvalent vinyl ether compound (A) and a hydroxy group or a carboxy group capable of reacting with the vinyl ether group to form an acetal bond.
  • a temporary adhesive for forming the temporary adhesive layer 2 instead of such a temporary adhesive, a silicone adhesive, an acrylic adhesive, or a wax type adhesive may be adopted.
  • the reinforced wafer 1R having such a configuration can be manufactured, for example, through the following steps.
  • the temporary adhesive layer 2 is formed on the support substrate S.
  • a temporary adhesive for forming the temporary adhesive layer 2 is applied onto the supporting substrate S by, for example, spin coating to form a temporary adhesive coating film, and the coating film is dried by heating to perform temporary adhesion.
  • the agent layer 2 can be formed.
  • the heating temperature is, for example, 100 to 300 ° C. and may be constant or may be changed stepwise.
  • the heating time is, for example, 30 seconds to 30 minutes.
  • FIGS. 2B and 2C the support substrate S and the wafer 1 are bonded to each other via the temporary adhesive layer 2.
  • the wafer 1 has the element forming surface 1a and the back surface 1b opposite thereto, as described above.
  • the support substrate S and the wafer 1 are bonded together while being pressed via the temporary adhesive layer 2, and then heated to form a polymer having a softening point in a high temperature range to form a temporary adhesive.
  • the layer 2 is solidified, and the supporting substrate S and the wafer 1 are adhered to each other by the temporary adhesive layer 2.
  • the applied pressure is, for example, 300 to 5000 g / cm 2
  • the temperature is, for example, 30 to 200 ° C.
  • the heating temperature is, for example, 100 to 300 ° C., preferably 100 to 250 ° C.
  • the heating time is, for example, 30 seconds to 30 minutes, preferably 3 to 12 minutes. It's a minute.
  • the heating temperature may be constant or may be changed stepwise.
  • the reinforcing wafer 1R having a laminated structure including the wafer 1, the supporting substrate S, and the temporary adhesive layer 2 between them can be manufactured.
  • the above-mentioned polyvalent vinyl ether compound (A) in the temporary adhesive is a compound having two or more vinyl ether groups in the molecule and is represented by, for example, the following formula (a).
  • Z 1 is a saturated or unsaturated aliphatic hydrocarbon, a saturated or unsaturated alicyclic hydrocarbon, an aromatic hydrocarbon, a heterocyclic compound, or these are bonded via a single bond or a linking group. It represents a group obtained by removing n 1 hydrogen atoms from the structural formula of a bonded conjugate. Further, in the formula (a), n 1 represents an integer of 2 or more, for example, an integer of 2 to 5, preferably an integer of 2 to 3.
  • the groups obtained by removing 2 hydrogen atoms from the structural formula of saturated or unsaturated aliphatic hydrocarbon include For example, a linear or branched alkylene group such as methylene group, ethylene group, propylene group, trimethylene group, tetramethylene group, pentamethylene group, hexamethylene group, octamethylene group, decamethylene group, and dodecamethylene group, and Examples thereof include linear or branched alkenylene groups such as a vinylene group, a 1-propenylene group, and a 3-methyl-2-butenylene group.
  • a linear or branched alkylene group such as methylene group, ethylene group, propylene group, trimethylene group, tetramethylene group, pentamethylene group, hexamethylene group, octamethylene group, decamethylene group, and dodecamethylene group
  • Examples thereof include linear or branched alkenylene groups such as a vinylene group, a 1-propenylene group,
  • the alkylene group has, for example, 1 to 20 carbon atoms, and preferably 1 to 10 carbon atoms.
  • the alkenylene group has, for example, 2 to 20 carbon atoms, and preferably 2 to 10 carbon atoms.
  • Examples of the group obtained by removing three or more hydrogen atoms from the structural formula of a saturated or unsaturated aliphatic hydrocarbon include a group obtained by further removing one or more hydrogen atoms from the structural formulas of these exemplified groups. it can.
  • the groups obtained by removing n 1 hydrogen atoms from the structural formula of the saturated or unsaturated alicyclic hydrocarbon as the groups obtained by removing 2 hydrogen atoms from the structural formula of the saturated or unsaturated alicyclic hydrocarbon.
  • Examples of the group obtained by removing three or more hydrogen atoms from the structural formula of a saturated or unsaturated alicyclic hydrocarbon include a group obtained by removing one or more hydrogen atoms from the structural formulas of these exemplified groups. You can
  • aromatic hydrocarbon examples include benzene, naphthalene, and anthracene.
  • the heterocyclic compound includes an aromatic heterocyclic compound and a non-aromatic heterocyclic compound.
  • a heterocyclic compound include heterocyclic compounds containing an oxygen atom as a hetero atom (for example, 5-membered ring such as furan, tetrahydrofuran, oxazole, isoxazole, and ⁇ -butyrolactone, 4-oxo-4H- 6-membered rings such as pyran, tetrahydropyran, and morpholine, condensed rings such as benzofuran, isobenzofuran, 4-oxo-4H-chromene, chroman, and isochroman, and 3-oxatricyclo [4.3.1.1 4, 8 ] undecan-2-one and 3-oxatricyclo [4.2.1.0 4,8 ] nonan-2-one and other bridged rings), heterocyclic compounds containing sulfur atoms as heteroatoms (eg, 5-membered ring such as thiophene, thiazole, is
  • linking group examples include a divalent to tetravalent hydrocarbon group, a carbonyl group (—CO—), an ether bond (—O—), a sulfide bond (—S—), an ester bond (—COO—), and an amide.
  • a bond (-CONH-), a carbonate bond (-OCOO-), a urethane bond (-NHCOO-), a -NR- bond (R represents a hydrogen atom, an alkyl group, or an acyl group), and a plurality of these linked.
  • the groups mentioned above can be mentioned.
  • examples of the divalent hydrocarbon group include linear or branched chains such as methylene group, methylmethylene group, dimethylmethylene group, ethylene group, propylene group, and trimethylene group.
  • Examples of the trivalent hydrocarbon group include groups obtained by further removing one hydrogen atom from the structural formula of the divalent hydrocarbon group.
  • Examples of the tetravalent hydrocarbon group include groups obtained by further removing two hydrogen atoms from the structural formula of the above divalent hydrocarbon group.
  • Z 1 may have one type or two or more types of substituents.
  • substituents include an alkyl group, cycloalkyl group, alkenyl group, cycloalkenyl group, aryl group, hydroxy group, carboxy group, nitro group, amino group, mercapto group, halogen atom, and C substituted with a halogen atom.
  • substituents include an alkyl group, cycloalkyl group, alkenyl group, cycloalkenyl group, aryl group, hydroxy group, carboxy group, nitro group, amino group, mercapto group, halogen atom, and C substituted with a halogen atom.
  • examples thereof include a 2-10 hydrocarbon group, a hydrocarbon group containing a functional group containing a hetero atom (such as oxygen and sulfur), and a group in which two or more of these groups are bonded.
  • alkyl group include C 1-4 alkyl groups such as methyl group and ethy
  • Examples of the cycloalkyl group include a C 3-10 cycloalkyl group.
  • Examples of the alkenyl group include C 2-10 alkenyl groups such as vinyl group.
  • Examples of the cycloalkenyl group include a C 3-10 cycloalkenyl group.
  • Examples of the aryl group include C 6-15 aryl groups such as a phenyl group and a naphthyl group.
  • Examples of the hydrocarbon group containing a hetero atom-containing functional group include a C 1-4 alkoxy group and a C 2-6 acyloxy group.
  • polyvalent vinyl ether compound (A) examples include, for example, 1,4-butanediol divinyl ether, diethylene glycol divinyl ether, triethylene glycol divinyl ether, and the following formulas (a-1) to (a-21). The compound represented by these can be mentioned.
  • Z 1 in the polyvalent vinyl ether compound (A) forms a polymer having a high softening point in the above-mentioned temporary adhesive, it is preferably a saturated or unsaturated aliphatic hydrocarbon, or a plurality of such carbonizations.
  • Hydrogen is a group in which n 1 hydrogen atoms have been removed from the structural formula of a bond in which a hydrogen atom is bonded via a linking group, more preferably a saturated aliphatic hydrocarbon or a plurality of such hydrocarbons via a linking group.
  • the polyvalent vinyl ether compound (A) is most preferably at least one compound selected from the group consisting of 1,4-butanediol divinyl ether, diethylene glycol divinyl ether, and triethylene glycol divinyl ether.
  • the compound (B) in the temporary adhesive has a polyvalent group having two or more hydroxy groups or carboxy groups capable of reacting with the vinyl ether group of the polyvalent vinyl ether compound (A) to form an acetal bond.
  • X represents a hydroxy group or a carboxy group.
  • the n 2 Xs may be the same or different from each other.
  • n 2 represents an integer of 1 or more.
  • N 2 is preferably from the standpoint of availability in preparation of the above-mentioned temporary adhesive and ease of dissolution in a solvent, and from the viewpoint of forming a polymer having a high softening point in the temporary adhesive. It is an integer of 1 to 3, and more preferably an integer of 1 to 2.
  • the number of constitutional units (repeating units) represented by the above formula (b) in the compound (B) is 2 or more, and from the viewpoint of forming a polymer having a high softening point in the above-mentioned temporary adhesive, it is preferable. It is an integer of 2 to 40, more preferably an integer of 10 to 30.
  • Z 2 is a saturated or unsaturated aliphatic hydrocarbon, a saturated or unsaturated alicyclic hydrocarbon, an aromatic hydrocarbon, a heterocyclic compound, or these are bonded via a single bond or a linking group.
  • the compound (B) is preferably a styrene polymer, a (meth) acrylic polymer, polyvinyl alcohol, a novolac resin, and a resole resin, and more preferably from the following formulas (b-1) to (b-6) It is a compound having two or more at least one structural unit (repeating unit) selected from the group consisting of:
  • the proportion of the structural unit represented by the formula (b) in the total amount of the compound (B) is preferably 30% by mass or more, It is more preferably 50% by mass or more, and even more preferably 60% by mass or more.
  • the ratio of the structural unit represented by the formula (b) in the total amount of the compound (B) is preferably 30 mol% or more, more preferably 50 mol% or more.
  • the proportion of the structural unit represented by the formula (b) in the total amount of the compound (B) is preferably 1% by mass or more, It is more preferably 5% by mass or more, and even more preferably 10% by mass or more.
  • the proportion of the constitutional unit represented by the formula (b) being within the above range is suitable for securing a sufficient distance between crosslinking points and a sufficient number of crosslinking points in the compound (B), and therefore,
  • the above-mentioned temporary adhesive is suitable for ensuring a weight average molecular weight and a high softening point of a polymer obtained by polymerizing the compound (B) with the above-mentioned polyvalent vinyl ether compound (A).
  • the temporary adhesive layer 2 formed of an adhesive is suitable for ensuring high adhesiveness holding property in a high temperature environment.
  • the compound (B) may be a homopolymer having only the constitutional unit represented by the formula (b), or a copolymer having the constitutional unit represented by the formula (b) and another constitutional unit. May be When the compound (B) is a copolymer, it may be any of a block copolymer, a graft copolymer and a random copolymer.
  • the above-mentioned other structural unit in the compound (B) is a structural unit derived from a polymerizable monomer having neither a hydroxy group nor a carboxy group, and examples of the polymerizable monomer include olefins and aromatic vinyl compounds. , Unsaturated carboxylic acid esters, carboxylic acid vinyl esters, and unsaturated dicarboxylic acid diesters.
  • olefin examples include chain olefins such as ethylene, propylene, and 1-butene (particularly C 2-12 alkenes), cyclopentene, cyclohexene, cycloheptene, norbornene, 5-methyl-2-norbornene, and tetracyclododecene. And other cyclic olefins (especially C 3-10 cycloalkenes).
  • aromatic vinyl compound examples include styrene, vinyltoluene, ⁇ -methylstyrene, 1-propenylbenzene, 1-vinylnaphthalene, 2-vinylnaphthalene, 3-vinylpyridine, 3-vinylfuran, 3-vinylthiophene, Mention may be made of C 6-14 aromatic vinyl compounds such as 3-vinylquinoline, indene, methylindene, ethylindene, and dimethylindene.
  • Examples of the unsaturated carboxylic acid ester include ethyl (meth) acrylate, butyl (meth) acrylate, isobutyl (meth) acrylate, 2-ethylhexyl (meth) acrylate, and dicyclopentanyl (meth) acrylate.
  • R ′′ is a saturated or unsaturated aliphatic hydrocarbon, a saturated or unsaturated aliphatic hydrocarbon, It represents a group in which one hydrogen atom is removed from the structural formula of an unsaturated alicyclic hydrocarbon, aromatic hydrocarbon, heterocyclic compound, or a bonded product of these bonded through a single bond or a linking group.
  • R for example, a monovalent group corresponding to the divalent group mentioned for Z 1 in the above formula (a)).
  • carboxylic acid vinyl ester for example , Vinyl acetate, vinyl propionate, vinyl caprylate, and caproic acid C 1-16 fatty acid vinyl esters such as vinyl and the like.
  • unsaturated dicarboxylic acid diester for example, diethyl maleate, dibutyl maleate, dioctyl maleate, Mention may be made of maleic acid di-C 1-10 alkyl esters such as 2-ethylhexyl maleic acid and corresponding fumaric acid diesters, which may be used alone or in combination of two or more. can do.
  • the compound (B) is a copolymer
  • the structural unit represented by the above formula (b) a chain olefin, a cyclic olefin, an aromatic vinyl compound, an unsaturated carboxylic acid ester, a carboxylic acid vinyl ester, And a structural unit derived from at least one polymerizable monomer selected from the group consisting of unsaturated dicarboxylic acid diesters are preferred.
  • the softening point (T 1 ) of the compound (B) is, for example, 50 ° C. or higher, preferably 80 ° C. or higher, more preferably 100 ° C. or higher.
  • Such a configuration is suitable for realizing a high softening point of a polymer obtained by polymerizing the compound (B) and the polyvalent vinyl ether compound (A).
  • T 1 is, for example, 250 ° C. or lower, preferably 200 ° C. or lower, more preferably 150 ° C. or lower is there.
  • T 1 can be adjusted, for example, by controlling the weight average molecular weight of the compound (B) (polystyrene conversion value by GPC method).
  • the weight average molecular weight of the compound (B) is, for example, 1500 or more, preferably 1800 to 10000, more preferably 2000 to 5000.
  • thermoplastic resin (C) in the temporary adhesive is a compound having thermoplasticity and capable of imparting flexibility to the adhesive composition when blended into the adhesive composition.
  • a thermoplastic resin (C) include polyvinyl acetal resin, polyester resin, polyurethane resin, polyamide resin, poly (thio) ether resin, polycarbonate resin, polysulfone resin, and polyimide resin.
  • polycondensation resins such as resins, polyolefin resins, (meth) acrylic resins, styrene resins, vinyl polymerization resins such as vinyl resins, and resins derived from natural products such as cellulose derivatives. These can be used individually by 1 type or in combination of 2 or more types.
  • thermoplastic resin (C) is suitable for imparting flexibility and flexibility to the temporary adhesive layer 2 to be formed, and the temperature is rapidly increased. It is suitable for preventing spontaneous peeling and the occurrence of cracks even under an environment where the temperature changes, and is suitable for ensuring excellent adhesiveness.
  • the thermoplastic resin (C) in the temporary adhesive is preferably at least one selected from the group consisting of polyvinyl acetal resin, polyester resin, polyurethane resin, and polyamide resin.
  • the temporary adhesive or the temporary adhesive layer 2 there is a case in which flexibility is easily imparted, or a chemical interaction with an adherend such as a wafer is weakened and adhesive residue is left on the adherend after peeling.
  • the temporary adhesive preferably contains a polyester resin as the thermoplastic resin (C).
  • the temporary adhesive in addition to the viewpoint that flexibility is easily imparted and the adhesive residue on the adherend is easily removed, high adhesion to the adherend is secured. From the viewpoint of that, the temporary adhesive preferably contains both the polyester resin and the polyvinyl acetal resin as the thermoplastic resin (C).
  • polyvinyl acetal resin examples include resins having at least a constitutional unit represented by the following formula, which is obtained by reacting polyvinyl alcohol with aldehyde (RCHO).
  • RCHO aldehyde
  • R in the structural formula is a hydrogen atom, a linear C 1-5 alkyl group, a branched C 2-5 alkyl group, or C
  • the compound which is a 6-10 aryl group may be mentioned, and specific examples thereof include formaldehyde, butyraldehyde, and benzaldehyde.
  • Such a polyvinyl acetal-based resin may have another structural unit other than the structural unit represented by the following formula.
  • the polyvinyl acetal-based resin includes homopolymers and copolymers.
  • Specific examples of such a polyvinyl acetal-based resin include polyvinyl formal and polyvinyl butyral. Commercially available products) can be used.
  • polyester resin examples include polyesters obtained by polycondensation of a diol component and a dicarboxylic acid component.
  • diol component examples include aliphatic C 2-12 diol such as ethylene glycol, polyoxy C 2-4 alkylene glycol such as diethylene glycol, alicyclic C 5-15 diol such as cyclohexanedimethanol, and aromatic C 6 such as bisphenol A. -20 diols.
  • dicarboxylic acid component examples include aromatic C 8-20 dicarboxylic acids such as terephthalic acid, aliphatic C 2-40 dicarboxylic acids such as adipic acid, and alicyclic C 8-15 dicarboxylic acids such as cyclohexanedicarboxylic acid.
  • polyester-based resin also include polyesters obtained by polycondensation of oxycarboxylic acid.
  • oxycarboxylic acid include aliphatic C 2-6 oxycarboxylic acid such as lactic acid and aromatic C 7-19 oxycarboxylic acid such as hydroxybenzoic acid.
  • polyester-based resin also include polyesters obtained by ring-opening polymerization of lactone.
  • polyester-based resin examples include polyesters containing a urethane bond obtained by the reaction of polyester diol and diisocyanate. Polyester resins include homopolyesters and copolyesters. Further, as the polyester-based resin, for example, a commercially available product having a trade name “Placcel H1P” (manufactured by Daicel Corporation) can be used.
  • polyurethane-based resin examples include resins obtained by reacting diisocyanates, polyols and a chain extender used as necessary.
  • diisocyanates include aliphatic diisocyanates such as hexamethylene diisocyanate, alicyclic diisocyanates such as isophorone diisocyanate, and aromatic diisocyanates such as tolylene diisocyanate.
  • Polyols include polyester diols, polyether diols, and polycarbonate diols.
  • chain extender examples include C 2-10 alkylenediol such as ethylene glycol, aliphatic diamine such as ethylenediamine, alicyclic diamine such as isophoronediamine, and aromatic diamine such as phenylenediamine.
  • polyamide-based resin examples include, for example, a polyamide obtained by polycondensation of a diamine component and a dicarboxylic acid component, a polyamide obtained by polycondensation of an aminocarboxylic acid, a polyamide obtained by ring-opening polymerization of lactam, and a diamine component.
  • a polyester amide obtained by polycondensation of a dicarboxylic acid component and a diol component can be mentioned.
  • the diamine component examples include C 4-10 alkylenediamine such as hexamethylenediamine.
  • dicarboxylic acid component examples include C 4-20 alkylenedicarboxylic acid such as adipic acid.
  • the aminocarboxylic acid examples include C 4-20 aminocarboxylic acid such as ⁇ -aminoundecanoic acid.
  • lactam examples include C 4-20 lactam such as ⁇ -laurolactam.
  • diol component examples include C 2-12 alkylene diol such as ethylene glycol.
  • the polyamide resin includes homopolyamide and copolyamide.
  • the softening point (T 2 ) of the thermoplastic resin (C) is the thermosetting temperature of the permanent adhesive described below, which is used in combination with the temporary adhesive containing the thermoplastic resin (C) in the semiconductor device manufacturing method according to the present invention. It is preferably higher by 10 ° C. or more.
  • the difference between the thermosetting temperature and T 2 of the permanent adhesive is, for example, 10 to 40 ° C, preferably 20 to 30 ° C.
  • T 2 can be adjusted, for example, by controlling the weight average molecular weight (Mw: polystyrene conversion value by GPC method) of the thermoplastic resin (C).
  • Mw polystyrene conversion value by GPC method
  • the weight average molecular weight of the thermoplastic resin (C) is, for example, 1500 to 100,000, preferably 2,000 to 80,000, more preferably 3,000 to 50,000, more preferably 10,000 to 45,000, and more preferably 15,000 to 35,000.
  • the polymer of the polyvalent vinyl ether compound (A) and the compound (B) is softened.
  • the point (T 3 ) is preferably higher by 10 ° C. or more than the thermosetting temperature of a permanent adhesive described later used in combination with the temporary adhesive in the semiconductor device manufacturing method according to the present invention.
  • the difference between the thermosetting temperature and T 3 of the permanent adhesive is, for example, 10 to 40 ° C, preferably 20 to 30 ° C.
  • the content of the polyvalent vinyl ether compound (A) in the temporary adhesive is the total amount of hydroxy groups and carboxy groups in the compound (B) in the temporary adhesive.
  • the amount of the vinyl ether group in the polyvalent vinyl ether compound (A) is, for example, 0.01 to 10 mol, preferably 0.05 to 5 mol, more preferably 0.07 to 1 mol, based on 1 mol.
  • the amount is preferably 0.08 to 0.5.
  • the content of the thermoplastic resin (C) in the temporary adhesive is, for example, 0.1 to 3 parts by mass, preferably 0.2 to 2 parts by mass, relative to 1 part by mass of the compound (B) in the temporary adhesive. , And more preferably 0.3 to 1 part by mass.
  • the total content of the polyvalent vinyl ether compound (A), the compound (B) and the thermoplastic resin (C) in the temporary adhesive is, for example, 70 to 99.9 mass% of the total nonvolatile content of the temporary adhesive, and is preferable. Is 80 to 99% by mass, more preferably 85 to 95% by mass, and even more preferably 85 to 90% by mass.
  • the temporary adhesive may further contain a polymerization accelerator.
  • the polymerization accelerator include a monovalent carboxylic acid represented by the following formula (d) and a monovalent alcohol represented by the following formula (e). These can be used individually by 1 type or in combination of 2 or more types.
  • the configuration in which the temporary adhesive contains a polymerization accelerator is suitable for promoting the polymerization reaction of the polyvalent vinyl ether compound (A) and the compound (B), and when using an adhesive containing no polymerization accelerator.
  • Z 3 -COOH (d) (In the formula, Z 3 is selected from the group consisting of a saturated or unsaturated aliphatic hydrocarbon, a saturated or unsaturated alicyclic hydrocarbon, and an aromatic hydrocarbon which may have a substituent other than a carboxy group.
  • the saturated or unsaturated aliphatic hydrocarbon, saturated or unsaturated alicyclic hydrocarbon, and aromatic hydrocarbon represented by Z 3 in the above formula (d) are the saturated ones mentioned for Z 1 in the above formula (a).
  • the substituent which Z 3 may have include an example in which a carboxy group is removed from the examples of the substituent which Z 1 may have.
  • the aromatic hydrocarbon for Z 4 in the above formula (e) the aromatic hydrocarbons mentioned for Z 1 in the above formula (a) can be mentioned.
  • the substituent which Z 4 may have include an example in which a hydroxy group is removed from the examples of the substituent which Z 1 may have.
  • the pKa (acid dissociation constant) of the polymerization accelerator is preferably 3 to 8, more preferably 4 to 6.
  • Such a structure prevents storage of the temporary adhesive agent from unintentionally increasing the viscosity due to unintentional polymerization and ensures storage stability, and at the time of forming the temporary adhesive agent layer 2 from the temporary adhesive agent. It is suitable for ensuring the polymerization promoting effect of the polymerization accelerator.
  • the compounds shown below are preferable.
  • the content thereof is, for example, about 0.01 to 5 parts by mass, preferably 1 part by mass of the polyvalent vinyl ether compound (A) contained in the temporary adhesive.
  • the amount is 0.1 to 3 parts by mass, more preferably 0.3 to 1 part by mass.
  • the temporary adhesive may further contain an antioxidant.
  • the configuration in which the temporary adhesive contains an antioxidant is suitable for preventing the above-mentioned compound (B) and thermoplastic resin (C) from being oxidized during the heat treatment of the temporary adhesive.
  • the antioxidant of the compound (B) and the thermoplastic resin (C) in the temporary adhesive is determined by the solubility of the softening composition obtained by heating the temporary adhesive layer 2 formed from the temporary adhesive in a solvent. Therefore, even if adhesive residue remains on the adherend after the temporary adhesive layer 2 is peeled from the adherend such as a wafer through a heat treatment, the adhesive residue is removed. It is suitable for this.
  • antioxidants examples include phenolic antioxidants, phosphorus antioxidants, thioester antioxidants, and amine antioxidants. These can be used alone or in combination of two or more. Phenolic antioxidants are particularly preferable as antioxidants in temporary adhesives because they have a particularly excellent antioxidant effect during heat treatment.
  • phenolic antioxidants examples include pentaerythritol tetrakis [3 (3,5-di-t-butyl-4-hydroxyphenyl) propionate] and thiodiethylenebis [3- (3,5-di-t-butyl).
  • the content thereof is, for example, 0.01 to 15 with respect to 100 parts by mass of the compound (B) and the thermoplastic resin (C) contained in the temporary adhesive. It is a mass part, preferably 0.1 to 12 mass parts, and more preferably 0.5 to 10 mass parts.
  • the temporary adhesive may further contain other components as needed.
  • other components include an acid generator, a surfactant, a solvent, a leveling agent, a silane coupling agent, and a foaming agent. These can be used alone or in combination of two or more.
  • the content of the surfactant in the temporary adhesive is preferably about 0.01 to 1% by mass.
  • a surfactant include, for example, trade names “F-444”, “F-447”, “F-554”, “F-556”, and “F-557” (both are fluorine-based oligomers manufactured by DIC), Product names "BYK-350” (acrylic polymer manufactured by BYK Chemie) and product names "A-1420" "A-1620” "A-1630” (all are fluorine-containing alcohol manufactured by Daikin Industries, Ltd.) Can be mentioned. These can be used alone or in combination of two or more.
  • the temporary adhesive preferably contains a solvent from the viewpoint of adjusting its viscosity.
  • the solvent include toluene, hexane, isopropanol, methyl isobutyl ketone, cyclopentanone, cyclohexanone, propylene glycol monomethyl ether acetate, propylene glycol monomethyl ether, and ⁇ -butyrolactone. These can be used alone or in combination of two or more.
  • the solvent content of the temporary adhesive is, for example, 55 to 80% by mass.
  • the temporary adhesive can be prepared by stirring and mixing the constituent components while removing air bubbles under vacuum if necessary.
  • the temperature of the mixture at the time of stirring and mixing is preferably about 10 to 80 ° C.
  • a rotation-revolution type mixer for example, a single-screw or multi-screw extruder, a planetary mixer, a kneader, or a dissolver can be used.
  • the viscosity of the temporary adhesive (viscosity measured under conditions of 25 ° C. and shear rate of 50 / s) is, for example, about 30 to 2000 mPa ⁇ s, preferably 300 to 1500 mPa ⁇ s, and more preferably 500 to 1500 mPa ⁇ s. Is.
  • Such a configuration is suitable for securing the coatability of the temporary adhesive and uniformly coating it on the surface of an adherend such as a wafer.
  • a polymer can be produced from the polyvalent vinyl ether compound (A) and the compound (B) by acetal-bonding the hydroxy group and / or the carboxy group.
  • a tentative compound containing a compound represented by the following formula (a ′) as the polyvalent vinyl ether compound (A) and a compound having a structural unit represented by the following formula (b ′) as the compound (B) A polymer represented by the following formula (P) is obtained by subjecting the adhesive to heat treatment to polymerize both these compounds.
  • the softening point (T 3 ) of the polymer obtained by subjecting the temporary adhesive to heat treatment can be controlled by adjusting the relative amounts of the polyvalent vinyl ether compound (A) and the compound (B).
  • the softening point (T 3 ) of the polymer is, for example, 130 ° C. or higher, and preferably 130 to 170 ° C., more preferably 140 to 160 ° C.
  • the softening points of the above-mentioned polymer of the polyvalent vinyl ether compound (A) and the compound (B), the polyvalent vinyl ether compound (A), the compound (B), and the thermoplastic resin (C) are high under the following flow conditions. It can be measured using a chemical flow tester. ⁇ Flow conditions> Pressure: 100kg / cm 2 Speed: 6 °C / min Nozzle: 1mm ⁇ ⁇ 10mm
  • the softening point of the temporary adhesive layer formed from the temporary adhesive shall be the temperature determined as follows. First, 0.1 g of the temporary adhesive is applied to the first glass plate to a thickness of 10 ⁇ m to form a coating film of the temporary adhesive. Next, the 2nd glass plate is piled up on the coating film. Next, through a heat treatment, the polyvalent vinyl ether compound (A) and the compound (B) are polymerized in the temporary adhesive between the first and second glass plates to cure the temporary adhesive, The two glass plates are joined together with an adhesive.
  • the heat treatment includes, for example, heating at 140 ° C. for 2 minutes, followed by heating at 200 ° C. for 2 minutes, and then heating at 230 ° C. for 4 minutes.
  • a laminated body having a laminated structure of the first glass plate, the second glass plate, and the temporary adhesive layer therebetween can be obtained.
  • the first glass plate was pulled by applying a stress of 2 kg in the horizontal direction (in-plane direction of the glass plate) while heating, and the first glass plate was Measure the temperature at the beginning of movement.
  • the temperature obtained as described above is the softening point.
  • the wafer 1 is thinned in each reinforcing wafer 1R (thinning process). Specifically, in each of the reinforced wafers 1R, the wafer 1 supported by the support substrate S is ground from the back surface 1b side thereof by using a grind device so that the wafer 1 has a predetermined thickness. The thinned wafer 1T is formed by further thinning. The thickness of the thinned wafer 1 (thinned wafer 1T) is, for example, 1 to 20 ⁇ m.
  • the thinned wafer 1T side of the reinforcing wafer 1R is bonded to the wafer 3 which is the base wafer via the adhesive 4 (bonding). Process).
  • the bonding process is performed for each of the two reinforcing wafers 1R.
  • the wafer 3 is a base wafer having a semiconductor wafer body in which semiconductor elements can be formed, and has an element forming surface 3a and a back surface 3b opposite to this.
  • the constituent materials for forming the semiconductor wafer main body of the wafer 3 for example, those listed above as the constituent materials for forming the semiconductor wafer main body of the wafer 1 can be adopted.
  • the thickness of the wafer 3, which is the base wafer is preferably 300 ⁇ m or more, more preferably 500 ⁇ m or more, and more preferably 700 ⁇ m or more from the viewpoint of ensuring the strength of the wafer stack including the wafer 3 in the manufacturing process. is there.
  • the thickness of the wafer 3 is preferably 1000 ⁇ m or less, more preferably 900 ⁇ m or less, and still more preferably 800 ⁇ m or less from the viewpoint of shortening the grinding time for the wafer 3 in the later-described grinding step.
  • the adhesive 4 is a thermosetting adhesive for realizing a bonded state between wafers, and in the present embodiment, a polymerizable group-containing polyorganosilsesquioxane (that is, a polymerizable functional group) as a thermosetting resin is used.
  • a polymerizable group-containing polyorganosilsesquioxane that is, a polymerizable functional group
  • Group containing a polyorganosilsesquioxane The polymerizable functional group contained in the polymerizable group-containing polyorganosilsesquioxane is preferably an epoxy group or a (meth) acryloyloxy group.
  • the polymerizable group-containing polyorganosilsesquioxane is suitable for achieving a relatively low polymerization temperature or curing temperature of, for example, about 30 to 200 ° C.
  • the adhesive bonding between wafers by the adhesive containing the polymerizable group-containing polyorganosilsesquioxane realizes high heat resistance in the adhesive layer formed between the wafers, and the curing temperature for forming the adhesive layer.
  • the content of the polymerizable group-containing polyorganosilsesquioxane in the adhesive 4 is, for example, 70% by mass or more, preferably 80 to 99.8% by mass, and more preferably 90 to 99.5% by mass.
  • a benzocyclobutene (BCB) resin or a novolac epoxy resin may be adopted instead of the polymerizable group-containing polyorganosilsesquioxane.
  • the polymerizable group-containing polyorganosilsesquioxane contained in the adhesive 4 is a first structural unit [RSiO] containing at least a structural unit represented by the following formula (1) as a siloxane structural unit. 3/2 ] and a second constitutional unit [RSiO 2/2 (OR ′)] containing at least a constitutional unit represented by the following formula (2) (R and R ′ in the second constitutional unit are the same. May be different or different).
  • These structural units belong to so-called T units in the siloxane structural unit, and in the present embodiment, the structural unit [RSiO 3/2 ] is a T3 body and the structural unit [RSiO 2/2 (OR ′)] is a T2 body.
  • the silicon atom is bonded to three oxygen atoms, each of which is also bonded to a silicon atom in another siloxane constitutional unit.
  • the silicon atom is bonded to two oxygen atoms each of which is also bonded to a silicon atom in another siloxane constitutional unit, and is also bonded to the oxygen of the alkoxy group.
  • Both the T3 body and the T2 body belong to the T unit as the siloxane constitutional unit as described above, and are formed by hydrolysis of the silane compound having three hydrolyzable functional groups and the subsequent condensation reaction. Is a partial structure of a polymerizable group-containing polyorganosilsesquioxane.
  • R 1 R 1 and in Formula (2) in the formula (1) each represent a group containing an epoxy group or (meth) acryloyloxy group.
  • R 2 in the formula (2) represents a hydrogen atom or an alkyl group having 1 to 4 carbon atoms.
  • each R 1 in the formulas (1) and (2) is an epoxy group-containing group
  • examples of the R 1 include groups represented by the following formulas (3) to (6).
  • Each of R 3 , R 4 , R 5 , and R 6 in the formulas (3) to (6) represents a linear or branched alkylene group having, for example, 1 to 10 carbon atoms.
  • Examples of such an alkylene group include a methylene group, a methylmethylene group, a dimethylmethylene group, an ethylene group, a propylene group, a trimethylene group, a tetramethylene group, a pentamethylene group, a hexamethylene group, and a decamethylene group.
  • R 1 as the epoxy group-containing group in formula (1) and formula (2) is preferably Is an epoxy group-containing group represented by the formula (3) or an epoxy group-containing group represented by the formula (4), and more preferably a group represented by the formula (3) in which R 3 is ethylene.
  • the group is a 2- (3,4-epoxycyclohexyl) ethyl group.
  • R 2 in the formula (2) represents a hydrogen atom or an alkyl group having 1 to 4 carbon atoms, and therefore OR 2 in the formula (2) is a hydroxy group or 1 to 4 carbon atoms.
  • the polymerizable group-containing polyorganosilsesquioxane contained in the adhesive 4 may include one type or two or more types as the structural unit represented by the above formula (1).
  • the polymerizable group-containing polyorganosilsesquioxane may contain one type or two or more types as the structural unit represented by the above formula (2).
  • R 7 in formula (7) is a hydrogen atom, a substituted or unsubstituted alkyl group, a substituted or unsubstituted alkenyl group, a substituted or unsubstituted cycloalkyl group, a substituted or unsubstituted aryl group, or a substituted or unsubstituted Represents a substituted aralkyl group.
  • R 7 in formula (7) is preferably a substituted or unsubstituted alkyl group, a substituted or unsubstituted alkenyl group, or a substituted or unsubstituted aryl group, and more preferably a phenyl group.
  • Examples of the alkyl group described above for R 7 include a methyl group, an ethyl group, a propyl group, an n-butyl group, an isopropyl group, an isobutyl group, a s-butyl group, a t-butyl group, and an isopentyl group.
  • Examples of the alkenyl group described above for R 7 include a vinyl group, an allyl group, and an isopropenyl group.
  • Examples of the cycloalkyl group described above for R 7 include a cyclobutyl group, a cyclopentyl group, and a cyclohexyl group.
  • Examples of the aryl group described above for R 7 include a phenyl group, a tolyl group, and a naphthyl group.
  • Examples of the aralkyl group described above for R 7 include a benzyl group and a phenethyl group.
  • Examples of the substituent of the alkyl group, alkenyl group, cycloalkyl group, aryl group, and aralkyl group described above for R 7 include an ether group, an ester group, a carbonyl group, a siloxane group, a halogen atom such as a fluorine atom, an acrylic group, Examples thereof include a methacryl group, a mercapto group, an amino group, and a hydroxyl group.
  • the above-mentioned polymerizable group-containing polyorganosilsesquioxane contained in the adhesive 4 is represented by the following formula (8) as the T2 body in addition to the constitutional unit represented by the formula (2).
  • R 7 in formula (8) is a hydrogen atom, a substituted or unsubstituted alkyl group, a substituted or unsubstituted alkenyl group, a substituted or unsubstituted cycloalkyl group, a substituted or unsubstituted aryl group, or a substituted or unsubstituted It represents a substituted aralkyl group, and is specifically the same as R 7 in the above formula (7).
  • R 2 in the formula (8) represents a hydrogen atom or an alkyl group having 1 to 4 carbon atoms, and is specifically the same as R 2 in the formula (2).
  • the above-mentioned polymerizable group-containing polyorganosilsesquioxane contained in the adhesive 4 is a so-called M unit in the siloxane constitutional unit in addition to the above-mentioned first and second constitutional units which are T units. At least one selected from the group consisting of a unit [RSiO 1/2 ], a structural unit [R 2 SiO 2/2 ] which is a so-called D unit, and a structural unit [SiO 4/2 ] which is a so-called Q unit. Good.
  • the polymerizable group-containing polyorganosilsesquioxane may have any of cage type, incomplete cage type, ladder type and random type silsesquioxane structures, and two or more of these silsesquioxane structures may be contained. It may have a structure in which
  • the value of the molar ratio of T3 body to T2 body (that is, T3 body / T2 body) is, for example, 5 to 500,
  • the lower limit value is preferably 10.
  • the upper limit value is preferably 100, more preferably 50.
  • the polymerizable group-containing polyorganosilsesquioxane by adjusting the value of [T3 body / T2 body] within the range, components other than the polymerizable group-containing polyorganosilsesquioxane contained in the adhesive 4 can be used. The compatibility is improved and the handleability is improved.
  • the value of [T3 body / T2 body] is 5 to 500 means that the amount of T2 body is relatively small compared to T3 body, and the hydrolysis of silanol It means that the condensation reaction is more advanced.
  • the value of the above molar ratio (T3 form / T2 form) in the polymerizable group-containing polyorganosilsesquioxane can be determined by, for example, 29 Si-NMR spectrum measurement.
  • the silicon atom in the above-mentioned first structural unit (T3 body) and the silicon atom in the above-mentioned second structural unit (T2 body) show different peaks or signals of chemical shift. From the area ratio of these peaks, the value of the above molar ratio can be obtained.
  • the 29 Si-NMR spectrum of the polymerizable group-containing polyorganosilsesquioxane can be measured, for example, by the following apparatus and conditions.
  • Measuring device trade name "JNM-ECA500NMR” (manufactured by JEOL Ltd.) Solvent: Deuterated chloroform Accumulation frequency: 1800 Measurement temperature: 25 ° C
  • the number average molecular weight (Mn) of the polymerizable group-containing polyorganosilsesquioxane contained in the adhesive 4 is preferably 1000 to 50000, more preferably 1500 to 10000, more preferably 2000 to 8000, and more preferably It is 2000 to 7000.
  • the number average molecular weight is preferably 1000 or more, the insulating property, heat resistance, crack resistance, and adhesiveness of the formed cured product or adhesive layer are improved.
  • the number average molecular weight is 50,000 or less, the compatibility of the polymerizable group-containing polyorganosilsesquioxane in the adhesive 4 with other components is improved, and the cured product or the adhesive layer formed is insulated. Property, heat resistance, and crack resistance are improved.
  • the molecular weight dispersity (Mw / Mn) of the polymerizable group-containing polyorganosilsesquioxane contained in the adhesive 4 is preferably 1.0 to 4.0, more preferably 1.1 to 3.0. , And more preferably 1.2 to 2.7.
  • Mw / Mn The molecular weight dispersity
  • the molecular weight dispersity is preferably 1.0 to 4.0, more preferably 1.1 to 3.0. , And more preferably 1.2 to 2.7.
  • the molecular weight dispersity is 1.0 or more, the adhesive composition tends to be in a liquid state, and the handling property thereof tends to be improved.
  • the number average molecular weight (Mn) and weight average molecular weight (Mw) of the polymerizable group-containing polyorganosilsesquioxane shall be the values calculated by polystyrene conversion measured by gel permeation chromatography (GPC).
  • the number average molecular weight (Mn) and weight average molecular weight (Mw) of the polymerizable group-containing polyorganosilsesquioxane are as follows using, for example, an HPLC device (trade name “LC-20AD”, manufactured by Shimadzu Corporation). It can be measured under the conditions of.
  • the above-mentioned polymerizable group-containing polyorganosilsesquioxane can be produced by hydrolysis of a silane compound having three hydrolyzable functional groups and subsequent condensation reaction.
  • the raw material used for the production includes at least a compound represented by the following formula (9) and optionally a compound represented by the following formula (10).
  • the compound represented by the formula (9) is for forming the constitutional unit represented by the above formula (1) and the constitutional unit represented by the above formula (2).
  • the compound represented by the formula (10) is for forming the constitutional unit represented by the formula (7) and the constitutional unit represented by the formula (8).
  • R 1 in formula (9) represents a group containing a polymerizable group, and is specifically the same as R 1 in formulas (1) and (2).
  • X 1 in formula (9) represents an alkoxy group or a halogen atom.
  • the alkoxy group include alkoxy groups having 1 to 4 carbon atoms such as a methoxy group, an ethoxy group, a propoxy group, an isopropyloxy group, a butoxy group and an isobutyloxy group.
  • the halogen atom as X 1 include a fluorine atom, a chlorine atom, a bromine atom, and an iodine atom.
  • X 1 is preferably an alkoxy group, more preferably a methoxy group or an ethoxy group. In formula (9), three X 1's may be the same or different.
  • R 7 in formula (10) is a substituted or unsubstituted aryl group, a substituted or unsubstituted aralkyl group, a substituted or unsubstituted cycloalkyl group, a substituted or unsubstituted alkyl group, or a substituted or unsubstituted alkenyl.
  • X 2 in formula (10) represents an alkoxy group or a halogen atom, and is specifically the same as X 1 in formula (9).
  • the raw material used for producing the above-mentioned polymerizable group-containing polyorganosilsesquioxane may further contain another hydrolyzable silane compound.
  • examples of such a compound include a hydrolyzable trifunctional silane compound other than both compounds represented by the above formulas (9) and (10), a hydrolyzable monofunctional silane compound which forms an M unit, D
  • the hydrolyzable bifunctional silane compound which forms a unit and the hydrolyzable tetrafunctional silane compound which forms a Q unit are mentioned.
  • the amount and composition of the hydrolyzable silane compound used as the above raw material are appropriately adjusted depending on the structure of the polymerizable group-containing polyorganosilsesquioxane, which is the intended product.
  • the amount of the compound represented by the above formula (9) used is, for example, 55 to 100 mol%, preferably 65 to 100 mol% based on the total amount of the hydrolyzable silane compound used.
  • the amount of the compound represented by the above formula (10) used is, for example, 0 to 70 mol% based on the total amount of the hydrolyzable silane compound used.
  • the total amount of the compound represented by the formula (9) and the compound represented by the formula (10) based on the total amount of the hydrolyzable silane compound used is, for example, 60 to 100 mol%, preferably 70 to 100 mol%. , And more preferably 80 to 100 mol%.
  • hydrolysis and condensation reaction for each kind of hydrolyzable silane compounds can be carried out simultaneously. , Can also be performed sequentially.
  • the above-mentioned hydrolysis and condensation reaction is preferably carried out in the presence of one kind or two or more kinds of solvents.
  • Preferred solvents include, for example, ethers such as diethyl ether, dimethoxyethane, tetrahydrofuran and dioxane, and ketones such as acetone and methyl ethyl ketone and methyl isobutyl ketone.
  • the amount of the solvent used is appropriately adjusted within a range of, for example, 2000 parts by mass or less per 100 parts by mass of the hydrolyzable silane compound according to the reaction time and the like.
  • the above-mentioned hydrolysis and condensation reactions are preferably carried out in the presence of one or more catalysts and water.
  • the catalyst may be an acid catalyst or an alkali catalyst.
  • the amount of the catalyst used is appropriately adjusted within the range of, for example, 0.002 to 0.2 mol per mol of the hydrolyzable silane compound.
  • the amount of water used is appropriately adjusted within the range of, for example, 0.5 to 20 mol per mol of the hydrolyzable silane compound.
  • the hydrolysis and condensation reaction of the above hydrolyzable silane compound may be carried out in one step or in two or more steps.
  • the reaction temperature of the first-stage hydrolysis and condensation reaction is For example, it is 40 to 100 ° C, preferably 45 to 80 ° C.
  • the reaction time of the first-stage hydrolysis and condensation reaction is, for example, 0.1 to 10 hours, preferably 1.5 to 8 hours.
  • the reaction temperature for the second-stage hydrolysis and condensation reaction is preferably 5 to 200 ° C, more preferably 30 to 100 ° C.
  • the reaction time of the second-stage hydrolysis and condensation reaction is not particularly limited, but is preferably 0.5 to 1000 hours, more preferably 1 to 500 hours. Further, the above-mentioned hydrolysis and condensation reaction can be carried out under normal pressure, under pressure, or under reduced pressure. The above-mentioned hydrolysis and condensation reaction is preferably carried out under an atmosphere of an inert gas such as nitrogen or argon.
  • the above-mentioned polymerizable group-containing polyorganosilsesquioxane can be obtained.
  • the catalyst for suppressing ring opening of the polymerizable group is preferably neutralized.
  • the polymerizable group-containing polyorganosilsesquioxane thus obtained is optionally purified.
  • the adhesive 4 preferably contains at least one curing catalyst in addition to the polymerizable group-containing polyorganosilsesquioxane produced as described above.
  • examples of the curing catalyst include a thermal cationic polymerization initiator.
  • a thermal radical polymerization initiator can be mentioned.
  • the content of the curing catalyst in the adhesive 4 is preferably 0.1 to 3.0 parts by mass per 100 parts by mass of the polymerizable group-containing polyorganosilsesquioxane.
  • thermal cationic polymerization initiators examples include thermal cationic polymerization initiators of the type such as arylsulfonium salts, aluminum chelates, and boron trifluoride amine complex.
  • arylsulfonium salt examples include hexafluoroantimonate salt.
  • aluminum chelate examples include ethyl acetoacetate aluminum diisopropylate, and aluminum tris (ethyl acetoacetate).
  • boron trifluoride amine complex examples include boron trifluoride monoethylamine complex, boron trifluoride imidazole complex, and boron trifluoride piperidine complex.
  • thermal radical polymerization initiators mentioned above include, for example, thermal radical polymerization initiators of the type such as azo compounds and peroxides.
  • thermal radical polymerization initiators of the type such as azo compounds and peroxides.
  • the azo compound include 2,2′-azobisisobutyronitrile, 2,2′-azobis (2,4-dimethylvaleronitrile) and 2,2′-azobis (4-methoxy-2,4- Dimethylvaleronitrile), dimethyl-2,2'-azobis (2-methylpropionate), 2,2'-azobis (isobutyric acid) dimethyl, diethyl-2,2'-azobis (2-methylpropionate) , And dibutyl-2,2′-azobis (2-methylpropionate).
  • peroxides examples include benzoyl peroxide, t-butylperoxy-2-ethylhexanoate, 2,5-dimethyl-2,5-di (2-ethylhexanoyl) peroxyhexane, and t-butyl.
  • Peroxybenzoate t-butyl peroxide, cumene hydroperoxide, dicumyl peroxide, di-t-butyl peroxide, 2,5-dimethyl-2,5-dibutylperoxyhexane, 2,4-dichlorobenzoylper Oxide, 1,4-di (2-t-butylperoxyisopropyl) benzene, 1,1-bis (t-butylperoxy) -3,3,5-trimethylcyclohexane, methyl ethyl ketone peroxide, and 1,1, Mention may be made of 3,3-tetramethylbutylperoxy-2-ethylhexanoate.
  • the adhesive 4 may contain one kind or two or more kinds of other curable compounds in addition to the above-mentioned polymerizable group-containing polyorganosilsesquioxane.
  • the curable compound include epoxy compounds other than the above-mentioned polymerizable group-containing polyorganosilsesquioxane, (meth) acryloyloxy group-containing compound, vinyl group-containing compound, oxetane compound, and vinyl ether compound.
  • Examples of the epoxy compound other than the above-described polymerizable group-containing polyorganosilsesquioxane include alicyclic epoxy compounds (alicyclic epoxy resins), aromatic epoxy compounds (aromatic epoxy resins), and aliphatic epoxy compounds. (Aliphatic epoxy resin).
  • Examples of the alicyclic epoxy compound include 3,4,3 ', 4'-diepoxybicyclohexane, 2,2-bis (3,4-epoxycyclohexyl) propane, 1,2-bis (3,4- Epoxycyclohexyl) ethane, 2,3-bis (3,4-epoxycyclohexyl) oxirane, bis (3,4-epoxycyclohexylmethyl) ether, and 1,2-bis (hydroxymethyl) -1-butanol 2-epoxy-4- (2-oxiranyl) cyclohexane adduct (for example, "EHPE3150" manufactured by Daicel Corporation) can be mentioned.
  • 2,2-bis (3,4-epoxycyclohexyl) propane 1,2-bis (3,4- Epoxycyclohexyl) ethane
  • 2,3-bis (3,4-epoxycyclohexyl) oxirane bis (3,4-epoxycyclohexylmethyl)
  • aromatic epoxy compound examples include epibis type glycidyl ether type epoxy resin and novolak alkyl type glycidyl ether type epoxy resin.
  • Examples of the aliphatic epoxy compound include a glycidyl ether of a q-valent alcohol (q is a natural number) having no cyclic structure, a glycidyl ester of a monovalent carboxylic acid or a polyvalent carboxylic acid, and a double bond.
  • An epoxidized product of fats and oils can be mentioned.
  • Examples of epoxidized fats and oils having a double bond include epoxidized linseed oil, epoxidized soybean oil, and epoxidized castor oil.
  • the above-mentioned (meth) acryloyloxy group-containing compound for example, trimethylolpropane tri (meth) acrylate, ditrimethylolpropane tetra (meth) acrylate, pentaerythritol tri (meth) acrylate, pentaerythritol tetra (meth) acrylate, dimethacrylate.
  • Examples of the above-mentioned vinyl group-containing compound include styrene and divinylbenzene.
  • oxetane compound examples include 3,3-bis (vinyloxymethyl) oxetane, 3-ethyl-3- (hydroxymethyl) oxetane, 3-ethyl-3- (2-ethylhexyloxymethyl) oxetane, 3- Ethyl-3- (hydroxymethyl) oxetane, 3-ethyl-3-[(phenoxy) methyl] oxetane, 3-ethyl-3- (hexyloxymethyl) oxetane, 3-ethyl-3- (chloromethyl) oxetane, and Mention may be made of 3,3-bis (chloromethyl) oxetane.
  • Examples of the above-mentioned vinyl ether compound include 2-hydroxyethyl vinyl ether, 3-hydroxypropyl vinyl ether, 2-hydroxypropyl vinyl ether, 2-hydroxyisopropyl vinyl ether, 4-hydroxybutyl vinyl ether, 3-hydroxybutyl vinyl ether and 2-hydroxybutyl vinyl ether.
  • Adhesive 4 preferably contains a solvent in order to adjust the coatability and the like.
  • the solvent include propylene glycol monomethyl ether acetate, methyl ethyl ketone, methyl isobutyl ketone, cyclohexanone, toluene, xylene, ethyl acetate, butyl acetate, 3-methoxybutyl acetate, methoxypropyl acetate, ethylene glycol monomethyl ether acetate, methanol, ethanol, Examples include isopropyl alcohol, 1-butanol, 1-methoxy-2-propanol, 3-methoxybutanol, ethoxyethanol, diisopropyl ether, ethylene glycol dimethyl ether, and tetrahydrofuran.
  • the adhesive 4 further includes various additives such as a silane coupling agent, a defoaming agent, an antioxidant, an antiblocking agent, a leveling agent, a surfactant, a bulking agent, an anticorrosive agent, an antistatic agent, a plasticizer, etc. May be included.
  • a silane coupling agent such as a silane coupling agent, a defoaming agent, an antioxidant, an antiblocking agent, a leveling agent, a surfactant, a bulking agent, an anticorrosive agent, an antistatic agent, a plasticizer, etc. May be included.
  • the thermal decomposition temperature of the adhesive 4 is preferably 200 ° C. or higher, more preferably 260 ° C. or higher, more preferably 300 ° C. or higher.
  • the thermal decomposition temperature is a curve obtained by thermogravimetric analysis using a differential thermogravimetric simultaneous measurement apparatus, that is, a curve showing the temperature dependence of thermogravimetricity in a predetermined temperature rising range of a sample to be analyzed.
  • the tangent line of the part where there is no weight loss at the beginning of the heating process or it decreases slightly at a constant rate, and the inflection in the part where significant weight loss occurs in the middle of the heating process following the beginning of the heating process The temperature is indicated by the intersection with the tangent line at the point.
  • a trade name “TG-DTA6300” manufactured by Seiko Instruments Inc. can be used.
  • the thinned wafer in the reinforcing wafer 1R is bonded to the element forming surface 3a side of the wafer 3 via the adhesive 4 as described above.
  • the back surface 1b side of 1T is bonded (face-to-back bonding) to form a wafer stacked body X (first wafer stacked body).
  • the adhesive 4 is applied by spin coating to one or both of the bonding target surfaces (the element forming surface 3a of the wafer 3 and the back surface 1b of the thinned wafer 1T) to form an adhesive layer.
  • FIG. 3A exemplifies a case where the adhesive 4 is applied to the element forming surface 3 a of the wafer 3.
  • one or both surfaces to be joined may be treated with a silane coupling agent.
  • the adhesive 4 (adhesive layer) is dried and solidified by heating.
  • the heating temperature at this time is, for example, 50 to 150 ° C., and the heating time is, for example, 5 to 120 minutes.
  • the heating temperature may be constant or may be changed stepwise.
  • the surfaces to be joined are bonded together via the adhesive 4 (adhesive layer).
  • the applied pressure is, for example, 300 to 5000 g / cm 2
  • the temperature is, for example, 30 to 200 ° C., preferably in the range of room temperature to 80 ° C.
  • the adhesive 4 is cured by heating between the surfaces to be joined.
  • the heating temperature for curing is, for example, 30 to 200 ° C., preferably 50 to 190 ° C.
  • the heating time for curing is, for example, 5 to 120 minutes.
  • the heating temperature may be constant or may be changed stepwise.
  • the thickness of the adhesive layer after curing the adhesive 4 is, for example, 0.5 to 20 ⁇ m.
  • the above-described configuration in which the adhesive 4 is hardened at a relatively low temperature in this step to realize the adhesive bonding is suitable for suppressing the dimensional change of the adhesive 4 interposed between the wafers at the time of bonding and at the same time for the adhered material. It is also suitable for suppressing damage to elements in the body of the wafer.
  • the support substrate S is removed as shown in FIG. 3C (removing step). Specifically, the temporary adhesion state by the temporary adhesive layer 2 between the support substrate S and the thinned wafer 1T in each wafer laminated body X obtained through the above-mentioned bonding process is released, and the support substrate S is removed. To do.
  • the removal step is preferably performed temporarily at a temperature higher than the softening point (T 3 ) of the above-mentioned polymer in the temporary adhesive layer 2, that is, the polymer of the polyvalent vinyl ether compound (A) and the compound (B). A softening treatment for softening the adhesive layer 2 is included.
  • the heating temperature of the temporary adhesive layer in the softening treatment is preferably 170 ° C. or higher and, for example, 250 ° C. or lower, preferably 240 ° C. or lower, and more preferably 230 ° C. or lower.
  • the support substrate S is slid on the wafer 1 to separate or remove the support substrate S. If the temporary adhesive remains on the wafer 1 after the reinforcement wafer 1R is removed, the temporary adhesive is removed. For this removing operation, one or more kinds of solvents in which the temporary adhesive easily dissolves can be used.
  • Such solvents include, for example, cyclohexanone, propylene glycol monomethyl ether, propylene glycol monomethyl ether acetate, acetone, ethyl acetate, butyl acetate, and methyl isobutyl ketone.
  • FIGS. 4 (a) and 4 (b) a multi-layering process as shown in FIGS. 4 (a) and 4 (b) is performed. Specifically, the thinned wafers 1T in the two wafer laminated bodies X that have undergone the above-described removal process are bonded to each other on the element forming surface 1a side via an adhesive 4 (bonding by face-to-face), A laminated body Y (second wafer laminated body) is formed.
  • the adhesive 4 is applied by spin coating to one or both of the bonding target surfaces (element forming surface 1a of the two thinned wafers 1T).
  • FIG. 4A exemplifies a case where the adhesive 4 is applied to one element forming surface 1a.
  • one or both surfaces to be joined may be treated with a silane coupling agent.
  • the heating temperature, the heating time, and the pressure condition regarding the adhesive bonding in this step are the heating temperature, the heating time regarding the adhesive bonding in the bonding step described above with reference to FIGS. 3A and 3B, And pressure conditions.
  • the wafer 3 located at one end of the wafer stack Y in the stacking direction is thinned.
  • the wafer 3 is thinned to a predetermined thickness by grinding the one wafer 3 from the back surface 3b side using a grind device.
  • the thickness of the thinned wafer 3 is, for example, 1 to 20 ⁇ m.
  • the through electrode 5 is formed as shown in FIG. 5 (through electrode forming step).
  • the through electrode 5 is for electrically connecting semiconductor elements formed on different wafers in the formed wafer stack, and is located at one end of the wafer stack in the stacking direction in the present embodiment. It extends through the wafer stack from the back surface 3b of the wafer 3 to the element forming surface 3a of the wafer 3 located at the other end.
  • the through electrode 5 can be formed through, for example, filling. Further, the method described in JP-A-2016-4835, for example, may be adopted to form the through electrode 5.
  • the through electrodes 5 are formed on the wiring structure (not shown) formed on the element forming surface 1a side of each thinned wafer 1T and on the element forming surface 3a side of the wafer 3.
  • Existing wiring structures (not shown) are electrically connected to each other.
  • the configuration of forming the through electrode 5 as described above is suitable for realizing efficient digital signal processing in a manufactured semiconductor device, and is suitable for suppressing attenuation of a high frequency signal. It is also suitable for suppressing power consumption.
  • the other wafer 3 (the lower wafer 3 in the drawing) may be thinned as shown in FIG.
  • the wafer 3 is thinned to a predetermined thickness by grinding the back surface 3b side of the wafer 3.
  • the thickness of the thinned wafer 3 is, for example, 5 to 400 ⁇ m.
  • Such a configuration is suitable for reducing the thickness of the manufactured semiconductor device.
  • external connection bumps may be formed on the back surface 3b of the wafer 3 located on the upper side in FIG.
  • a through electrode (not shown) which penetrates the wafer 3 located on the lower side in FIG. 6 and is electrically connected to a wiring structure (not shown) on the element forming surface 3a side of the wafer 3 is formed
  • An external connection bump (not shown) electrically connected to the through electrode may be formed on the back surface 3b side of the wafer 3.
  • a semiconductor device having a three-dimensional structure in which semiconductor elements are integrated in the thickness direction can be manufactured.
  • This semiconductor device may be diced into individual pieces.
  • this semiconductor device manufacturing method it is also possible to further stack the thinned wafers 1T on each wafer stacked body X before the multi-layering process by joining the wafer stacked bodies X to each other. Specifically, it is as follows.
  • the reinforcing wafer 1R has a laminated structure including the wafer 1 having the element forming surface 1a and the back surface 1b, the supporting substrate S, and the temporary adhesive layer 2 between them.
  • the temporary adhesive layer 2 is formed from the above-mentioned temporary adhesive.
  • the wafer 1 supported by the support substrate S is ground from the back surface 1b side thereof by using a grind device so that the wafer 1 has a predetermined thickness.
  • the thinned wafer 1T is formed by further thinning.
  • the thickness of the thinned wafer 1 (thinned wafer 1T) is, for example, 1 to 20 ⁇ m.
  • the back surface 1b side of the thinned wafer 1T in the separately prepared reinforcing wafer 1R is attached to the wafer laminated body X that has undergone the above-described removal step.
  • the thinned wafer 1T is bonded to the element formation surface 1a side via the adhesive 4 (additional bonding step, face-to-back bonding).
  • the adhesive 4 is applied by spin coating to one or both of the bonding target surfaces (the element forming surface 1a of one thinned wafer 1T and the back surface 1b of the other thinned wafer 1T).
  • the heating temperature, the heating time, and the pressure condition regarding the adhesive bonding in this step are the heating temperature, the heating time regarding the adhesive bonding in the bonding step described above with reference to FIGS. 3A and 3B, And pressure conditions.
  • the support substrate S is removed from each of the wafer stacked bodies X that have undergone the additional bonding process (removal process after the additional bonding process).
  • the temporary adhesive state by the temporary adhesive layer 2 between the support substrate S and the thinned wafer 1T in each wafer laminated body X obtained through the above-described additional bonding step is released to remove the support substrate S. Remove it.
  • the removal step is preferably performed temporarily at a temperature higher than the softening point (T 3 ) of the above-mentioned polymer in the temporary adhesive layer 2, that is, the polymer of the polyvalent vinyl ether compound (A) and the compound (B).
  • a softening treatment for softening the adhesive layer 2 is included.
  • the heating temperature of the temporary adhesive layer and the method of removing the supporting substrate in this softening treatment are the same as those in the removing step described above with reference to FIG.
  • a thinning step (FIG. 1) of thinning the wafer 1 of the reinforcing wafer 1R for each additional reinforcing wafer 1R prepared, and the above-mentioned additional bonding step in each wafer laminated body X and
  • a series of steps including the subsequent removing step (FIG. 7)
  • a plurality of thinned wafers 1T can be sequentially stacked in each wafer stacked body X.
  • FIG. 8A shows, as an example, a wafer laminated body X obtained by arranging three thinned wafers 1T on the wafer 3 in multiple stages.
  • the wafer laminated body X the wafer 3 may be thinned as shown in FIG.
  • the wafer 3 can be thinned to a predetermined thickness by grinding the wafer 3 from the back surface 3b side using a grind device.
  • the thickness of the thinned wafer 3 is, for example, 1 to 200 ⁇ m.
  • a multi-layering process of joining the two wafer laminated bodies X shown in FIG. 8A as shown in FIGS. 9A and 9B is performed.
  • the thinned wafers 1T in the two wafer laminated bodies X shown in FIG. 8A are bonded to each other on the element forming surface 1a side with an adhesive 4 (face-to-face bonding),
  • a wafer laminated body Y (second wafer laminated body) is formed.
  • the adhesive 4 is applied by spin coating to one or both of the bonding target surfaces (element forming surface 1a of the two thinned wafers 1T).
  • the heating temperature, the heating time, and the pressure condition regarding the adhesive bonding in this step are the heating temperature, the heating time regarding the adhesive bonding in the bonding step described above with reference to FIGS. 3A and 3B, And pressure conditions.
  • the wafer 3 located at one end of the wafer stack Y in the stacking direction is thinned. Specifically, the wafer 3 is thinned to a predetermined thickness by grinding the one wafer 3 from the back surface 3b side using a grind device.
  • the thickness of the thinned wafer 3 is, for example, 1 to 20 ⁇ m.
  • the through electrode 5 is formed as shown in FIG. 11 (through electrode forming step).
  • the through electrode 5 is for electrically connecting semiconductor elements formed on different wafers in the formed wafer stack, and is located at one end of the wafer stack in the stacking direction in the present embodiment. It extends through the wafer stack from the back surface 3b of the wafer 3 to the element forming surface 3a of the wafer 3 located at the other end.
  • the through electrode forming method is the same as the through electrode forming method described above with reference to FIG.
  • the other wafer 3 (lower wafer 3 in the figure) may be thinned as shown in FIG.
  • the wafer 3 is thinned to a predetermined thickness by grinding the back surface 3b side of the wafer 3.
  • the thickness of the thinned wafer 3 is, for example, 5 to 400 ⁇ m.
  • Such a configuration is suitable for reducing the thickness of the manufactured semiconductor device.
  • external connection bumps may be formed on the back surface 3b of the wafer 3 located on the upper side in FIG.
  • a penetrating electrode (not shown) which penetrates the wafer 3 located on the lower side in FIG. 12 and is electrically connected to the wiring structure (not shown) on the element forming surface 3a side of the wafer 3 is formed
  • An external connection bump (not shown) electrically connected to the through electrode may be formed on the back surface 3b side of the wafer 3.
  • a semiconductor device having a three-dimensional structure in which semiconductor elements are integrated in the thickness direction can be manufactured.
  • This semiconductor device may be diced into individual pieces.
  • the multi-layering process by the back-to-back bonding of the wafer laminated bodies X may be performed instead of the multi-layering process by the face-to-face bonding of the wafer laminated bodies X.
  • the back surface 3b sides of the wafers 3 in the two wafer stacks X shown in FIG. 8B are joined together with the adhesive 4 (back-to-back). Bonding), and a wafer laminated body Y (second wafer laminated body) is formed.
  • the adhesive 4 is applied by spin coating to one or both surfaces to be bonded (back surfaces 3b of the two wafers 3).
  • FIG. 13A exemplifies a case where the adhesive 4 is applied to the one back surface 3b.
  • one or both surfaces to be joined may be treated with a silane coupling agent.
  • the heating temperature, the heating time, and the pressure condition regarding the adhesive bonding in this step are the heating temperature, the heating time regarding the adhesive bonding in the bonding step described above with reference to FIGS. 3A and 3B, And pressure conditions.
  • the through electrode 5 is formed as shown in FIG. 14 (through electrode forming step).
  • the through electrode 5 is for electrically connecting semiconductor elements formed on different wafers in the formed wafer stack, and is located at one end of the wafer stack in the stacking direction in the present embodiment. It extends through the wafer stack from the element forming surface 1a of the thinned wafer 1T to the element forming surface 1a of the thinned wafer 1T located at the other end.
  • the through electrode forming method is the same as the through electrode forming method described above with reference to FIG.
  • an insulating film (not shown) is formed on the element forming surface 1a of the thinned wafer 1T located at the upper end in FIG. 14, and external connection bumps (not shown) are formed on the insulating film. May be.
  • an insulating film (not shown) is formed on the element formation surface 1a of the thinned wafer 1T located at the lower end in FIG. 14, and external connection bumps (not shown) are formed on the insulating film. Good.
  • a semiconductor device having a three-dimensional structure in which semiconductor elements are integrated in the thickness direction can be manufactured.
  • This semiconductor device may be diced into individual pieces.
  • the wafer (wafer 1 of the reinforcing wafer 1R) bonded to the supporting substrate S via the temporary adhesive layer 2 for realizing the temporary adhesion state is thin. After being thinned, it is adhesively bonded to the base wafer 3 (bonding step), or after being thinned, it is adhesively bonded to the thinned wafer 1T of the wafer stack X (additional bonding step). ) After that, the support substrate S is removed from the thinned wafer 1T (removal step).
  • Such a configuration is suitable for adhesively bonding a thin wafer to a thicker base wafer having higher mechanical strength while avoiding wafer breakage, thus forming a structure in which thin wafers are arranged in multiple stages. Suitable for
  • the thinned wafers 1T in the two wafer laminated bodies X are bonded to each other by the adhesive (face-to-face bonding).
  • the back surface 3b side of the base wafer 3 is adhesively bonded (back-to-back bonding), and a thin wafer can be multilayered (multilayering step).
  • the wafer laminated body Y thus obtained has a laminated constitution symmetrical in the thickness direction.
  • the element forming surfaces of all the wafers included therein (the element forming surface 1a of the thinned wafer 1T, the element forming of the wafer 3 are formed.
  • the face 3a) faces the face-to-face joint portion side (inside).
  • the back surfaces of all the wafers included therein (the back surface 1b of the thinned wafer 1T, the back surface 3b of the wafer 3) are the back surfaces.
  • the wafer laminated body Y having such a symmetrical laminated structure in the thickness direction is unlikely to warp.
  • the present semiconductor device manufacturing method is suitable for multilayering a thin wafer while suppressing the warp of the wafer stack.
  • Each of the adhesive 4 used in the joining step and the adhesive 4 used in the additional joining step contains the polymerizable group-containing polyorganosilsesquioxane in the above-described embodiment.
  • the polymerizable group-containing polyorganosilsesquioxane is suitable for achieving a relatively low polymerization temperature or curing temperature of, for example, about 30 to 200 ° C. as described above, and realizes high heat resistance after curing. Suitable for Therefore, the adhesive bonding between wafers by the adhesive containing the polymerizable group-containing polyorganosilsesquioxane realizes high heat resistance in the adhesive layer formed between the wafers, and the curing temperature for forming the adhesive layer. Is suitable for suppressing damage to the elements in the wafer as the adherend by reducing
  • the temporary adhesive for forming the temporary adhesive layer 2 in the reinforcing wafer 1R is a polyvalent vinyl ether compound and a hydroxy group or a carboxy group capable of reacting with the vinyl ether group to form an acetal bond.
  • the temporary adhesive having such a structure has a high adhesive force capable of withstanding the grinding or the like in the thinning process with respect to the wafer 1 in the form of the temporary adhesive layer 2 formed by curing between the support substrate S and the wafer 1. It is suitable for realizing a relatively high softening temperature of, for example, about 130 to 250 ° C. while ensuring the temperature.
  • the present semiconductor device manufacturing method has the above-mentioned composition suitable for realizing the relatively high softening temperature of the temporary adhesive layer 2 in the reinforcing wafer 1R that is subjected to the bonding process or the additional bonding process.
  • the adhesive 4 used in the same step is a polymerizable group-containing polyorganosilsesquioxane-containing adhesive suitable for realizing a relatively low curing temperature and high heat resistance after curing. , With a complex configuration. Such a composite structure is suitable for achieving both the joining step and the additional joining steps and the subsequent removal step.
  • the composite structure is configured such that the bonding process and the additional bonding process are performed under a relatively low temperature condition, and the supporting wafer S and the thinned wafer 1T in the reinforcing wafer 1R are temporarily bonded to each other while maintaining the temporary bonding state. It is suitable for realizing good adhesive bonding to another wafer of 1T (wafer 3 in the bonding step, another thinned wafer 1T which is one component of the wafer laminated body X in the additional bonding step), and the subsequent removal step. Is carried out under a relatively high temperature condition to soften the temporary adhesive layer 2 while maintaining the adhesive bond between the thinned wafer 1T and another wafer, and remove the support substrate S from the thinned wafer 1T.
  • the temporary adhesive layer 2 is softened and then the temporary adhesive state by the temporary adhesive layer 2 is released. It is suitable for avoiding or suppressing the action of (1) to prevent damage to the wafer.
  • FIGS. 15 to 20 show a semiconductor device manufacturing method according to an embodiment of the present invention.
  • This manufacturing method is a method for manufacturing a semiconductor device having a three-dimensional structure in which semiconductor elements are integrated in the thickness direction thereof, and FIGS. 15 to 20 are partial cross-sectional views showing the manufacturing process.
  • a reinforcing wafer 11R as shown in FIG. 15A is prepared (preparing step).
  • the number of the reinforcing wafers 11R prepared is 4 or more, and is determined according to the number of stacked semiconductor elements in the semiconductor device which is a manufacturing target.
  • the reinforcing wafer 11R has a laminated structure including the wafer 11, the support substrate 12, and the temporary adhesive layer 13 between them.
  • the wafer 11 is a wafer having a semiconductor wafer body in which semiconductor elements can be formed, and has an element forming surface 11a and a back surface 11b opposite to the element forming surface 11a.
  • the element formation surface is the surface on the side of which a plurality of semiconductor elements (not shown) are formed on the wafer through the transistor formation process.
  • Each semiconductor element of the wafer 11 has, for example, a multilayer wiring structure portion including exposed electrode pads on its surface.
  • the wafer 11 has various semiconductor elements already formed on the element forming surface 11a side, and the wiring structure required for the semiconductor element is formed later on the element forming surface 11a. May be.
  • the semiconductor wafer body of the wafer 11 As a constituent material for forming the semiconductor wafer body of the wafer 11, for example, silicon (Si), germanium (Ge), silicon carbide (SiC), gallium arsenide (GaAs), gallium nitride (GaN), and indium phosphide (InP) are used. ) Is mentioned.
  • the thickness of such a wafer 11 is preferably 1000 ⁇ m or less, more preferably 900 ⁇ m or less, and more preferably 800 ⁇ m or less from the viewpoint of shortening the grinding time in the grinding process described later.
  • the thickness of the wafer 11 is, for example, 500 ⁇ m or more.
  • the support substrate 12 in the reinforcing wafer 11R is for reinforcing the wafer 11 that becomes thin through the thinning process described below.
  • Examples of the support substrate 12 include a silicon wafer and a glass wafer.
  • the thickness of the support substrate 12 is preferably 300 ⁇ m or more, more preferably 500 ⁇ m or more, and more preferably 700 ⁇ m or more from the viewpoint of ensuring the function as a reinforcing element.
  • the thickness of the support substrate 12 is, for example, 800 ⁇ m or less.
  • Such a support substrate 12 is bonded to the element forming surface 11a side of the wafer 11 via a temporary adhesive layer 13.
  • the temporary adhesive layer 13 is for realizing a temporary adhesive state between the wafer 11 and the support substrate 12 that can be released afterwards.
  • the adhesive for forming such a temporary adhesive layer 13 is, for example, a polymer material that exhibits tackiness or adhesiveness in the temporary adhesive layer 13 in a predetermined temperature range and exceeds the temperature range.
  • a polymer material having a softening temperature in a high temperature range an adhesive force that can endure a grinding process described below for forming the wafer 11, a heat resistance that can endure a wafer joining process described below that involves heating, and the like.
  • An adhesive having a light peeling function for properly performing the removing process is used.
  • the adhesive for forming the temporary adhesive layer 13 for example, a silicone adhesive, an acrylic adhesive, or a wax type adhesive can be adopted.
  • the adhesive for forming the temporary adhesive layer 13 those described in JP 2008-13589 A, JP 2008-13590 A, or JP 2008-49443 A may be adopted.
  • the adhesive disclosed in Japanese Patent Application No. 2015-200836 can be used as the adhesive.
  • the adhesive disclosed in the specification has a polyvalent vinyl ether compound and two or more hydroxy groups or carboxy groups capable of reacting with the vinyl group to form an acetal bond, and can be polymerized with the polyvalent vinyl ether compound.
  • the compound contains a compound, and the softening temperature of the polymer is relatively high at about 130 to 250 ° C. Therefore, it is possible to exhibit a high softening temperature after curing.
  • the temporary adhesive for forming the temporary adhesive layer 13 includes the above-mentioned polyvalent vinyl ether compound (A) and two or more hydroxy groups or carboxy groups capable of reacting with the vinyl ether group to form an acetal bond. It is preferable to contain at least the compound (B) which has a polyvalent vinyl ether compound and can form a polymer, and the thermoplastic resin (C).
  • the thickness of the temporary adhesive layer 13 as described above is, for example, 1 to 20 ⁇ m.
  • the reinforced wafer 11R having such a configuration can be manufactured, for example, through the following steps.
  • the temporary adhesive layer 13 is formed on the support substrate 12.
  • the adhesive composition for forming the temporary adhesive layer 13 is applied onto the support substrate 12 by, for example, spin coating to form a temporary adhesive composition layer, and the composition layer is dried by heating.
  • the temporary adhesive layer 13 can be formed by solidifying.
  • the heating temperature is, for example, 100 to 300 ° C.
  • the heating time is, for example, 30 seconds to 30 minutes.
  • FIG. 16B and FIG. 16C the support substrate 12 and the wafer 11 are bonded via the temporary adhesive layer 13.
  • the wafer 11 has the element forming surface 11a and the opposite back surface 11b, as described above.
  • the support substrate 12 and the wafer 11 are bonded together while being pressed through the temporary adhesive layer 13, and then the support substrate 12 and the wafer 11 are bonded by the temporary adhesive layer 13 through heating.
  • the applied pressure is, for example, 300 to 5000 g / cm 2
  • the temperature is, for example, 30 to 200 ° C.
  • the heating temperature is, for example, 100 to 300 ° C.
  • the heating time is, for example, 30 seconds to 30 minutes.
  • the reinforcing wafer 11R having a laminated structure including the wafer 11, the support substrate 12, and the temporary adhesive layer 13 between them can be manufactured.
  • each of the reinforcing wafers 11R is thinned (thinning step). Specifically, the wafer 11 supported by the support substrate 12 is ground from the back surface 11b side thereof by using a grind device to thin the wafer 11 to a predetermined thickness. To do.
  • the thickness of the thinned wafer 11 is, for example, 1 to 20 ⁇ m.
  • the back surface 11b sides of the wafer 11 of the two reinforcing wafers 11R that have undergone the thinning process are bonded (bonding process).
  • the adhesive layer 14 is formed on the back surface 11b of the wafer 11 in one of the two reinforcing wafers 11R that have undergone the thinning process, and the two back surface 11b sides are bonded together.
  • the adhesive layers 14 are attached to each other, and the adhesive layer 14 is cured to bond the two reinforcing wafers 11R as shown in FIG. 17B.
  • the wafer two-layer body 1X including the two support substrates 12 is formed.
  • the number of wafer bilayer bodies 1X to be formed is two or more, and is determined according to the number of semiconductor element stages in the semiconductor device that is the manufacturing target.
  • the thickness of the adhesive layer 14 in the two-layered wafer 1X is, for example, 0.5 to 20 ⁇ m.
  • an adhesive is applied to both of the two back surfaces 11b, which are the joining target surfaces, to form the adhesive layer 14, and the back surface 11b sides are bonded to each other via the adhesive layer 14.
  • the adhesive layer 14 may be cured after the bonding.
  • one or both of the two back surfaces 11b, which are the surfaces to be joined are previously combined with the silane coupling agent from the viewpoint of improving the adhesiveness with the adhesive layer 14. May be applied (silane coupling agent treatment).
  • the adhesive layer 14 is for realizing a bonded state between the wafers 11, and is made of a thermosetting adhesive.
  • the pressure-sensitive adhesive main component for forming the thermosetting adhesive include polyorganosilsesquioxane, benzocyclobutene (BCB) resin, and novolac epoxy resin.
  • the pressure-sensitive adhesive main component in the adhesive layer 14 is preferably polyorganosilsesquioxy. It is a sun-containing thermosetting adhesive.
  • the polyorganosilsesquioxane-containing thermosetting adhesive for example, the adhesive described in International Publication No. 2015/0887686 or International Publication No. 2016/204114 can be adopted.
  • the composition for forming the adhesive layer 14 preferably contains the above-mentioned polyorganosilsesquioxane-containing thermosetting adhesive, and more preferably a polymerizable group-containing polyorganosilsesquioxane (as a thermosetting resin). That is, it contains a polyorganosilsesquioxane) having a polymerizable functional group.
  • the polymerizable functional group contained in the polymerizable group-containing polyorganosilsesquioxane is preferably an epoxy group or a (meth) acryloyloxy group.
  • the polymerizable group-containing polyorganosilsesquioxane realizes high heat resistance in the adhesive layer 14 to be formed and, at the same time, lowers the curing temperature for forming the adhesive layer 14 in the adherend wafer 11 to be adhered. It is suitable for suppressing damage to the device.
  • the content ratio of the polymerizable group-containing polyorganosilsesquioxane in the composition is, for example, 70% by mass or more, It is preferably 80 to 99.8% by mass, more preferably 90 to 99.5% by mass.
  • the composition for forming the adhesive layer 14 contains a polymerizable group-containing polyorganosilsesquioxane
  • the polymerizable group-containing polyorganosilsesquioxane is used as the adhesive 4 in the first embodiment of the present invention.
  • Those described as the polymerizable group-containing polyorganosilsesquioxane contained in 1) can be used.
  • composition for forming the adhesive layer 14 preferably contains at least one curing catalyst in addition to the above-mentioned polymerizable group-containing polyorganosilsesquioxane.
  • the curing catalyst includes, for example, a thermal cationic polymerization initiator.
  • a thermal cationic polymerization initiator As the curing catalyst when the composition for forming the adhesive layer 14 contains the (meth) acryloyloxy group-containing polyorganosilsesquioxane, for example, a thermal radical polymerization initiator can be mentioned.
  • the content of the curing catalyst in the composition for forming the adhesive layer 14 is preferably 0.1 to 3.0 parts by mass per 100 parts by mass of the polymerizable group-containing polyorganosilsesquioxane.
  • thermal cationic polymerization initiator and thermal radical polymerization initiator As the above-mentioned thermal cationic polymerization initiator and thermal radical polymerization initiator, the thermal cationic polymerization initiator and thermal radical polymerization initiator described as being contained in the adhesive 4 in the first aspect of the present invention are used. be able to.
  • the composition for forming the adhesive layer 14 may contain one kind or two or more kinds of other curable compounds in addition to the above-mentioned polymerizable group-containing polyorganosilsesquioxane.
  • the curable compound include epoxy compounds other than the above-mentioned polymerizable group-containing polyorganosilsesquioxane, (meth) acryloyloxy group-containing compound, vinyl group-containing compound, oxetane compound, and vinyl ether compound.
  • the compounds described as being contained in the adhesive 4 in the first aspect of the present invention can be used.
  • the composition for forming the adhesive layer 14 preferably contains a solvent in order to adjust the coatability and the like.
  • the solvent include propylene glycol monomethyl ether acetate, methyl ethyl ketone, methyl isobutyl ketone, cyclohexanone, toluene, xylene, ethyl acetate, butyl acetate, 3-methoxybutyl acetate, methoxypropyl acetate, ethylene glycol monomethyl ether acetate, methanol, ethanol,
  • Examples include isopropyl alcohol, 1-butanol, 1-methoxy-2-propanol, 3-methoxybutanol, ethoxyethanol, diisopropyl ether, ethylene glycol dimethyl ether, and tetrahydrofuran.
  • the composition for forming the adhesive layer 14 further includes a silane coupling agent, a defoaming agent, an antioxidant, an antiblocking agent, a leveling agent, a surfactant, a bulking agent, a rust preventive, an antistatic agent, a plasticizer, and the like. , Various additives may be included.
  • the thermal decomposition temperature of the adhesive is preferably 200 ° C or higher, more preferably 260 ° C or higher, and more preferably 300 ° C or higher.
  • the thermal decomposition temperature is a curve obtained by thermogravimetric analysis using a differential thermogravimetric simultaneous measurement apparatus, that is, a curve showing the temperature dependence of thermogravimetricity in a predetermined temperature rising range of a sample to be analyzed.
  • the tangent line of the part where there is no weight loss at the beginning of the heating process or it decreases slightly at a constant rate, and the inflection in the part where significant weight loss occurs in the middle of the heating process following the beginning of the heating process The temperature is indicated by the intersection with the tangent line at the point.
  • a trade name “TG-DTA6300” manufactured by Seiko Instruments Inc. can be used.
  • the composition for forming the adhesive layer 14 is applied by spin coating to the back surface 11b of the wafer 11 that is the surface to be bonded to form the adhesive composition layer, and the composition is heated.
  • the material layer is dried and solidified.
  • the heating temperature at this time is, for example, 50 to 150 ° C., and the heating time is, for example, 5 to 120 minutes.
  • the two reinforcing wafers 11R are bonded together while being pressed via the adhesive layer 14, and then the adhesive layer 14 is cured by heating.
  • the applied pressure is, for example, 300 to 5000 g / cm 2
  • the temperature is, for example, 30 to 200 ° C.
  • the heating temperature is, for example, 30 to 200 ° C.
  • the heating time is, for example, 5 to 120 minutes.
  • the composition for forming the adhesive layer 14 contains an epoxy group-containing polyorganosilsesquioxane as a thermosetting resin and a thermosetting agent, it is preferable that the composition or adhesion between the back surfaces 11b of the reinforcing wafers 11R.
  • the bonding via the agent is performed at a temperature of room temperature or higher and 80 ° C. or lower, and the adhesive is cured at a temperature of 50 to 190 ° C. after the bonding.
  • Such a configuration is suitable for suppressing the dimensional change of the adhesive agent that is interposed between the wafers 11 at the time of bonding, and further, the curing temperature for forming the adhesive agent layer 14 is lowered, and the wafer as an adherend is intended. It is also suitable for suppressing damage to the elements inside 11.
  • FIG. 18A or FIG. 18B at least one support substrate 12 is removed from each wafer two-layer body 1X (removing step). Specifically, the temporary adhesion state of the temporary adhesive layer 13 between the support substrate 12 to be removed and the wafer 11 is released for each wafer two-layer body 1X, and the support substrate 12 is removed.
  • FIG. 18A shows a wafer two-layer body 1Xa produced by removing one supporting substrate 12 from the wafer multi-layer body 1X.
  • FIG. 18B shows a wafer two-layer body 1Xb produced by removing both supporting substrates 12 from the wafer multi-layered body 1X.
  • each support substrate 12 can be performed by mechanical peeling work or removal work.
  • mechanical peeling for example, a work in which the support substrate 12 and the wafer 11 are temporarily bonded via the temporary adhesive layer 13 is held between chucks, and There is a method of inserting a blade while introducing air.
  • the temporary adhesive layer 13 is a polymer material that exhibits tackiness or adhesiveness in a predetermined temperature range as its adhesive component, and has the softening temperature in a high temperature range exceeding the temperature range.
  • the support substrate 12 is slid on the wafer 11.
  • the support substrate 12 may be separated or removed.
  • the fact that these methods can be adopted for removing the support substrate 12 is the same in the later-described removing step.
  • the wafer 11 in the above-mentioned reinforcing wafer 11R does not have a wiring structure including an insulating film and a wiring pattern on the element forming surface 11a side, after the removing step, wiring is performed on the element forming surface 11a of the wafer 11. The structure is formed. The same is true after the removal step described later.
  • FIG. 18A for example, a wafer multi-layered body 1Y is formed from a predetermined number of wafer two-layer bodies 1X that have undergone the removal process (multilayering process).
  • FIG. 18A exemplifies a case where a wafer multi-layered body 1Y is formed from two wafer two-layered bodies 1Xa obtained through the removing step shown in FIG. 18A.
  • the element forming surfaces 11a of the wafer 11 exposed through the removing process in the wafer two-layer body 1X are joined together.
  • the adhesive layer 14 is formed on the element forming surface 11a of the wafer 11 in one of the two wafer two-layer bodies 1X that has undergone the removal process, and the adhesive layer 14 is formed between the two element forming surfaces 11a.
  • the two wafer two-layer bodies 1X are bonded to each other and the adhesive layer 14 is cured.
  • one or both of the two element formation surfaces 11a, which are the surfaces to be joined are previously combined with the silane coupling agent from the viewpoint of improving the adhesion with the adhesive layer 14.
  • the number of stacked wafers of the multi-wafer stack 1Y formed in this step is four or more, and is determined according to the number of stacked semiconductor elements in the semiconductor device which is the manufacturing target.
  • the element forming surfaces 11a of the wafer 11 exposed through the removing step are bonded to each other. It is also possible to form the multi-wafer laminated body 1Y (the number of laminated wafers is 6) shown in FIG.
  • the adhesive layer 14 used for forming the wafer multi-layered body 1Y is for realizing a bonded state between the wafers 11 and is made of a thermosetting adhesive.
  • the configuration of the adhesive layer 14 and the bonding method and bonding conditions between the wafers 11 via the adhesive layer 14 are the same as those described above regarding the adhesive layer 14 used for forming the wafer two-layer body 1X. Is.
  • the support substrate 12 located at one end in the stacking direction of the wafer multi-stack 1Y that has undergone the above-described multilayering process is removed (after the multilayering process). Removal process).
  • the temporary adhesion state with the predetermined wafer 11 is released after the multi-layering process and the support substrate 12 is removed is preferable from the viewpoint of handling the thin wafer 11 after the thinning process.
  • the through electrode 15 is formed as shown in FIG. 20B (through electrode forming step).
  • the through electrode 15 is for electrically connecting the semiconductor elements formed on different wafers 11 in the multi-wafer stack 1Y.
  • the penetrating electrode 15 includes, for example, formation of an opening that penetrates all the wafers 11 and the adhesive layer 14, formation of an insulating film (not shown) on the inner wall surface of the opening, and a barrier layer ( (Not shown), a seed layer (not shown) for electroplating on the surface of the barrier layer, and a conductive material such as copper filled in the opening by electroplating. .
  • the method described in JP-A-2016-4835 may be used to form the through electrode 15.
  • the formed through electrode 15 electrically connects the wiring structure (not shown) formed on the element forming surface 11a side of each wafer 11 to each other.
  • the other supporting substrate 12 is removed from the multi-layered wafer 1Y (removing step after the through electrode forming step).
  • a semiconductor device having a three-dimensional structure in which semiconductor elements are integrated in the thickness direction can be manufactured.
  • This semiconductor device may be diced into individual pieces.
  • the support substrate 12 located at one end in the stacking direction of the multi-layered wafer 1Y that has undergone the above-described multilayering process is removed (removal process after the multilayering process).
  • FIG. 21B exemplifies a case where the wafer two-layer body 1Xa obtained through the removing step shown in FIG. 18A is subjected to an additional multi-layering step.
  • the adhesive layer 14 is formed on the two element forming surfaces 11a which are the joining target surfaces, and the two element forming surfaces 11a side are formed. The two are bonded together via the adhesive layer 14, and the adhesive layer 14 is cured to bond the two element forming surfaces 11a.
  • one or both of the two element formation surfaces 11a, which are the surfaces to be joined are previously combined with the silane coupling agent from the viewpoint of improving the adhesion with the adhesive layer 14. May be applied (silane coupling agent treatment).
  • FIG. 22 shows, as an example, a wafer multi-layered product 1Y obtained by performing the series of processes twice.
  • a step of removing the support substrate 12 located at one end in the stacking direction of the wafer multi-stack 1Y that has undergone the final additional multilayering step (removal step after the final additional multilayering step. )
  • the step of forming the through electrode 15 in the multi-wafer multilayer body 1Y, and the step of removing the other supporting substrate 12 from the multi-wafer multilayer body 1Y (removal step after the through electrode forming step).
  • the method of forming the through electrode 15 is specifically the same as that described above with reference to FIG.
  • This semiconductor device may be diced into individual pieces.
  • Each of the above-mentioned joinings between the wafers 11 in the present semiconductor device manufacturing method that is, joining between the element forming surfaces 11a side and joining between the back surface 11b sides of the wafer 11 is direct joining instead of adhesive joining.
  • Direct joining means a joining method in which a resin-based adhesive material is not used. Examples of such direct bonding include so-called room temperature bonding, direct bonding of an oxide film through an oxide film provided on the wafer surface such as an element forming surface, and direct electrode-to-electrode bonding when the wafer surface has an exposed electrode. Bonding (for example, Cu-Cu bonding between Cu electrode pads) can be mentioned.
  • the wafer two-layer body 1X is formed. That is, the wafer two-layer body 1X formed in the bonding process has a laminated structure in which the back surfaces 11b of the wafers 11 are bonded to each other and are symmetrical in the thickness direction.
  • the wafer two-layer body 1X (wafer laminate) having a symmetrical laminated structure in the thickness direction is less likely to warp.
  • the sides are bonded (face-to-face bonding) to form a multi-wafer stack 1Y having four or more stacked wafers.
  • the formed multi-layered wafer 1Y has a symmetrical laminated structure in the thickness direction in which the element formation surfaces 11a exposed in the two-layered wafer 1X are joined together.
  • the multi-wafer stack 1Y shown in FIG. 19A includes two support substrates 12 and four thin wafers 11 interposed therebetween, and two back-to-back joints in the stack thickness direction.
  • the multi-wafer laminate 1Y shown in FIG. 19B includes two support substrates 12 and six thin wafers 11 interposed therebetween, and three back-to-back layers in the laminate thickness direction.
  • the back joint and the two face-to-face joints are symmetrically located, which is a laminated structure symmetrical in the thickness direction.
  • the multi-wafer laminated body 1Y (wafer laminated body) having a symmetrical laminated structure in the thickness direction is less likely to warp.
  • the present semiconductor device manufacturing method is suitable for manufacturing a semiconductor device while suppressing the warpage of the wafer stack.
  • a thinning step of thinning the wafer 11 by grinding the back surface 11b side of the wafer 11 to be stacked is performed.
  • the wafer 11 was bonded to the supporting substrate 12 via the temporary adhesive layer 13 as described above. In this state, it is subjected to a thinning process. Then, in the bonding process described above with reference to FIGS.
  • the back surface 11b sides of the thin wafers 11 of the two reinforcing wafers 11R that have undergone such a thinning process are bonded to each other and the wafers are bonded to each other.
  • the two-layer body 1X is formed.
  • the present semiconductor device manufacturing method including such a configuration is suitable for forming a thin wafer 11 into multiple layers.
  • the present semiconductor device manufacturing method is suitable for multilayering thin wafers while suppressing the warp of the wafer stack.
  • the semiconductor elements can be appropriately electrically connected to each other in a short distance. Therefore, the formation of the through electrode 15 is suitable for realizing efficient digital signal processing in a manufactured semiconductor device, suitable for suppressing attenuation of a high frequency signal, and suppressing power consumption. It is also suitable for this.
  • the adhesive bonding performed in the above-described bonding process as shown in FIG. 17 and the adhesive bonding performed in the above-described multi-layering process as shown in FIG. 19 are bonded on the wafer 11 as compared with direct bonding. It is preferable from the viewpoint that the flatness required for the surface is low. In direct bonding, for example, a high level of flatness on the order of nanometers is required for the wafer bonding surface.
  • the formed adhesive layer can exert a function of substantially absorbing and reducing / eliminating deviation from the ideal plane of the wafer bonding surface and inclination, so that the direct bonding is performed. The requirement for the flatness of the wafer bonding surface is relaxed in comparison with. Such a configuration is preferable from the viewpoint of easiness of manufacturing a semiconductor device manufactured through the multi-layering of the thin wafer 11, and further from the viewpoint of improving the yield of manufacturing the semiconductor device.
  • the curing temperature for forming the adhesive layer 14 is lowered to prevent damage to the elements in the wafer to be adhered. Suitable to suppress.
  • ⁇ Preparation of adhesive 100 parts by mass of an epoxy group-containing polyorganosilsesquioxane obtained as described below, 115 parts by mass of propylene glycol monomethyl ether acetate, and an antimony sulfonium salt (trade name "SI-150L", Sanshin Chemical Industry Co., Ltd.) 0.44 parts by mass (as a solid content) and 0.05 parts by mass of (4-hydroxyphenyl) dimethylsulfonium methylsulfite (trade name "San-Aid SI auxiliary”, manufactured by Sanshin Chemical Industry Co., Ltd.).
  • SI-150L an antimony sulfonium salt
  • 4-hydroxyphenyl) dimethylsulfonium methylsulfite trade name "San-Aid SI auxiliary", manufactured by Sanshin Chemical Industry Co., Ltd.
  • each first wafer laminated body first, a first silicon wafer and a reinforcing second silicon wafer were prepared.
  • the first silicon wafer has a diameter of 300 mm, a thickness of 775 ⁇ m, and has one surface treated with a silane coupling agent.
  • a silane coupling agent trade name "KBE403", manufactured by Shin-Etsu Chemical Co., Ltd.
  • Heating at 120 ° C. for 5 minutes was performed.
  • the reinforced second silicon wafer was manufactured as follows.
  • a composition for forming a temporary adhesive layer is applied onto a silicon substrate (diameter 300 mm, thickness 775 ⁇ m), which is a supporting substrate, by spin coating to form a temporary adhesive composition layer, and the temporary adhesive composition layer is formed at 200 ° C. for 2 minutes. Was heated and then heated at 230 ° C. for 4 minutes to dry the composition layer to form a temporary adhesive layer.
  • the composition for forming the temporary adhesive layer was prepared by adding 0.24 parts by mass of diethylene glycol divinyl ether and a p-hydroxystyrene / styrene copolymer (trade name "Marcalinker CST-50", a mole of p-hydroxystyrene and styrene).
  • the ratio is 50:50, the weight average molecular weight is 4400, the softening point is 150 ° C., 5.4 parts by mass of Maruzen Petrochemical Co., Ltd., and polyvinyl butyral resin (trade name “ESREC KS-1”, molecular weight is 2.7).
  • ⁇ 10 4 a softening point of 200 ° C. for the thermoplastic resin, and manufactured by Sekisui Chemical Co., Ltd.) 1.8 parts by weight of polycaprolactone (trade name "PLACCEL H1P", weight average molecular weight 10000, softening point of 100 ° C.
  • Thermoplastic resin manufactured by Daicel Corporation 1.8 parts by mass and trans-cinnamic acid (pKa 4.44, manufactured by Wako Pure Chemical Industries, Ltd.) as a polymerization accelerator 0
  • a fluorine-based oligomer trade name "F-554", manufactured by DIC Corporation
  • 22 parts by mass of cyclohexanone as a solvent. Is.
  • the silicon substrate and the second silicon wafer (diameter 300 mm, thickness 775 ⁇ m) were bonded together via a temporary adhesive layer.
  • the silicon substrate and the second silicon wafer are bonded together via a temporary adhesive layer while applying pressure at a temperature of 150 ° C. and a pressure of 3000 g / cm 2 , and then heated at 230 ° C. for 5 minutes. Then, the temporary adhesive layer was solidified, and the silicon substrate and the second silicon wafer were bonded via the temporary adhesive layer.
  • the second silicon wafer supported by the silicon substrate was ground using a grind device (manufactured by DISCO Co., Ltd.) to reduce the thickness of the second silicon wafer to 10 ⁇ m. .
  • the silane coupling agent-treated surface (first surface) of the first silicon wafer is coated with the above-mentioned adhesive containing an epoxy group-containing polyorganosilsesquioxane by spin coating.
  • the first silicon wafer with the adhesive coating film was heated at 80 ° C. for 4 minutes, and subsequently heated at 100 ° C. for 2 minutes.
  • the adhesive was dried on the first surface of the first silicon wafer to form an adhesive layer having a thickness of 2.5 ⁇ m.
  • the first silicon wafer with the adhesive layer and the thinned second silicon wafer in the reinforcing second silicon wafer described above are bonded while being pressed through the adhesive layer on the first silicon wafer. Then, heating was performed at 150 ° C. for 30 minutes, and then heating was performed at 170 ° C. for 30 minutes, whereby the adhesive layer was cured and both silicon wafers were bonded. The bonding was performed under the conditions of a temperature of 50 ° C. and a pressure of 3000 g / cm 2 .
  • the temporary adhesion state by the temporary adhesive layer between the silicon substrate as the support substrate and the thinned second silicon wafer is released,
  • the silicon substrate was removed from the thinned second silicon wafer. Specifically, after the heat treatment at 230 ° C. for 5 minutes, the silicon substrate is slid at a relative speed of 1 mm / sec with respect to the thinned second silicon wafer to remove the thinned second silicon wafer or the thinned second silicon wafer.
  • the silicon substrate was removed from the containing wafer stack (removal step).
  • the temporary adhesive residue on the thinned second silicon wafer was removed by washing with propylene glycol monomethyl ether.
  • the temporary adhesive and the adhesive containing the polymerizable group-containing polyorganosilsesquioxane were used to prepare the first wafer laminate of this example.
  • the thinned second silicon wafer side surface (the surface exposed through the above-mentioned removing step) of each of the first wafer laminated bodies produced as described above is formed.
  • a silane coupling agent treatment was applied.
  • spin coating of a silane coupling agent (trade name “KBE403”, manufactured by Shin-Etsu Chemical Co., Ltd.) on the surface of the thinned second silicon wafer was performed, and then at 120 ° C. for 5 minutes. Was heated.
  • the above-mentioned adhesive containing epoxy group-containing polyorganosilsesquioxane was spin-coated on the silane coupling agent-treated surface (second surface) of the thinned second silicon wafer in one of the first wafer laminates.
  • the first wafer laminate with this adhesive coating was heated at 80 ° C. for 4 minutes, followed by heating at 100 ° C. for 2 minutes.
  • the adhesive was dried on the second surface of the first wafer laminate to form an adhesive layer having a thickness of 2.5 ⁇ m.
  • a multi-layering process was performed. Specifically, after bonding the first wafer laminated body with the adhesive layer and the silane coupling agent-treated surface of the other first wafer laminated body while applying pressure through the adhesive layer, 150 C. for 30 minutes, followed by 170.degree. C. for 30 minutes, which cures the adhesive layer and bonds the two first wafer stacks (Face-to-Face). Joining). The bonding was performed under the conditions of a temperature of 50 ° C. and a pressure of 3000 g / cm 2 . As described above, the second wafer laminated body of this example was manufactured.
  • the second wafer laminated body produced through the multi-layering process was subjected to SEMI standard (specifically SEMI MF1451) using a shape measuring device (trade name “LTV-3000”, manufactured by Kobelco Kaken Co., Ltd.). It was 11 ⁇ m when the SORI (warp amount) specified in ⁇ 0707) was measured.
  • the least-squares reference plane is calculated from the surface shape data of the measurement object obtained by correcting the deflection of the measurement object by its own weight, and the maximum value of the deviation from the least-squares reference plane in the surface shape data.
  • the amount of warp corresponds to the difference between the minimum value and the minimum value.
  • the amount of warpage was similarly measured using a shape measuring device (trade name "LTV-3000", manufactured by Kobelco Kaken Co., Ltd.). there were.
  • LTV-3000 manufactured by Kobelco Kaken Co., Ltd.
  • the adhesive prepared as described above was applied on a silicon substrate (diameter 300 mm, thickness 775 ⁇ m) by spin coating to form an adhesive coating film.
  • the adhesive used for one spin coating was 20 g, and the rotation speed in the spin coating was 1200 rpm.
  • the adhesive coating film on the substrate was heated at 150 ° C. for 30 minutes and then at 170 ° C. for 30 minutes, whereby a cured coating film was formed on the substrate.
  • the thickness of the formed coating film was measured using a fine shape measuring machine (trade name “Surfcoder ET4000A”, manufactured by Kosaka Laboratory Ltd.), and it was 2.5 ⁇ m.
  • the above-mentioned wafer laminate according to the example includes such a cured coating film as an adhesive layer for bonding the first and second silicon wafers.
  • a laminated structure including a wafer having an element formation surface and a back surface opposite thereto, a support substrate, and a temporary adhesive layer for forming a temporary adhesion state between the element formation surface side of the wafer and the support substrate
  • Preparing a reinforced wafer having A thinning step of forming a thinned wafer by grinding the wafer in the reinforcing wafer from the back surface side thereof;
  • a removing step of removing the supporting substrate from the wafer stack A method of manufacturing a semiconductor device, comprising: a step of forming a wafer laminated body by joining a surface of the wafer laminated body that has undergone the removing step and a surface of another wafer laminated body, A method for manufacturing a semiconductor device, wherein the wafer laminated body obtained through
  • a laminated structure including a wafer having an element formation surface and a back surface opposite thereto, a support substrate, and a temporary adhesive layer for forming a temporary adhesion state between the element formation surface side of the wafer and the support substrate Preparing two reinforcing wafers having A thinning step of forming a thinned wafer by grinding the wafer in the reinforcing wafer from the back surface side thereof; A first wafer laminated body in which the element forming surface side of a base wafer having an element forming surface and a back surface opposite to the element forming surface and the back surface side of the thinned wafer of the reinforcing wafer are bonded with an adhesive.
  • [Appendix 3] The method of manufacturing a semiconductor device according to [Appendix 2], wherein the thickness of the wafer is 1000 ⁇ m or less, 900 ⁇ m or less, or 800 ⁇ m or less, and 500 ⁇ m or more.
  • the supporting substrate is a silicon wafer or a glass wafer, and the thickness thereof is 300 ⁇ m or more, 500 ⁇ m or more, or 700 ⁇ m or more, and 800 ⁇ m or less, [Appendix 2] or [Appendix 3]. Method.
  • [Appendix 5] A laminated structure including a wafer having an element formation surface and a back surface opposite thereto, a support substrate, and a temporary adhesive layer for forming a temporary adhesion state between the element formation surface side of the wafer and the support substrate Providing at least one additional stiffening wafer having Grinding the wafer in each additional reinforcing wafer from its backside to form a thinned wafer; At least one additional bonding step of bonding the back surface side of the thinned wafer in the additional reinforcing wafer to the element formation surface side of the thinned wafer in the first wafer stacked body via an adhesive; A supplementary step of removing the support substrate in the first wafer laminated body that has undergone the additional bonding step, before the multi-layering step, in any one of [Appendix 2] to [Appendix 4].
  • [Appendix 7] A penetration that extends through the first wafer stack from the device forming surface of the thinned wafer located at one end in the stacking direction of each first wafer stack to the device forming surface of the base wafer at the other end. 6.
  • the semiconductor device manufacturing method according to any one of [Supplementary Note 2] to [Supplementary Note 5], which includes a step of forming an electrode before the step of forming the multilayer.
  • [Appendix 8] 8. The semiconductor device manufacturing method according to any one of [Supplementary note 2] to [Supplementary note 7], further including a step of thinning the base wafer by grinding the back surface side of the base wafer.
  • the temporary adhesive for forming the temporary adhesive layer is a polyvalent vinyl ether compound and the polyvalent vinyl ether having two or more hydroxy groups or carboxy groups capable of reacting with the vinyl ether group to form an acetal bond.
  • the semiconductor device manufacturing method according to any one of [Supplementary Note 2] to [Supplementary Note 10], which contains a compound capable of forming a polymer with the compound and a thermoplastic resin.
  • [Appendix 12] The semiconductor device manufacturing according to [Appendix 11], wherein the polyvalent vinyl ether compound is at least one compound selected from the group consisting of 1,4-butanediol divinyl ether, diethylene glycol divinyl ether, and triethylene glycol divinyl ether. Method.
  • an unsaturated aliphatic hydrocarbon a saturated or unsaturated alicyclic hydrocarbon, an aromatic hydrocarbon, a heterocyclic compound, or a combination of these bonded through a single bond or a linking group (n 2 + 2) and a constitutional unit represented by.) representing the number of the removed group a hydrogen atom, a chain olefins, cyclic olefins, aromatic vinyl compounds, unsaturated carboxylic acid esters, carboxylic acid
  • the compound capable of forming a polymer with a polyvalent vinyl ether compound having two or more hydroxy groups or carboxy groups capable of forming an acetal bond by reacting with the vinyl ether group of the polyvalent vinyl ether compound is a styrene-based polymer, )
  • [Appendix 15] The compound having two or more hydroxy groups or carboxy groups capable of reacting with the vinyl ether group of the polyvalent vinyl ether compound to form an acetal bond and forming a polymer with the polyvalent vinyl ether compound is represented by the above formula (b-1).
  • thermoplastic resin is at least one selected from the group consisting of polyvinyl acetal-based resins, polyester-based resins, polyurethane-based resins, and polyamide-based resins.
  • Appendix 11] to [Appendix 15] A method for manufacturing a semiconductor device as described above.
  • the bonding step includes a curing treatment for curing the adhesive at a temperature lower than the softening point of the polymer, 17.
  • [Appendix 18] A laminated structure including a wafer having an element formation surface and a back surface opposite thereto, a support substrate, and a temporary adhesive layer for forming a temporary adhesion state between the element formation surface side of the wafer and the support substrate Preparing at least four reinforcing wafers having In each reinforcing wafer, a thinning step of thinning the wafer by grinding the back surface side of the wafer, A bonding step of bonding the back surface sides of the wafers in the two reinforcing wafers that have undergone the thinning step to form at least two wafer bilayers with the supporting substrate; In each wafer bilayer, at least one supporting substrate is removed and removed,
  • [Appendix 19] 19. The method of manufacturing a semiconductor device according to [Appendix 18], wherein the thickness of the wafer is 1000 ⁇ m or less, 900 ⁇ m or less, or 800 ⁇ m or less, and 500 ⁇ m or more.
  • the support substrate is a silicon wafer or a glass wafer, and the thickness thereof is 300 ⁇ m or more, 500 ⁇ m or more, or 700 ⁇ m or more, and 800 ⁇ m or less, [Supplementary note 18] or [Supplementary note 19]. Method.
  • [Appendix 21] 21 The method of manufacturing a semiconductor device according to any one of [Supplementary Note 18] to [Supplementary Note 20], further including a step of removing a support substrate located at one end in the stacking direction of the multi-wafer stack.
  • [Appendix 22] Bonding the element formation surface side of the wafer, which is exposed at the one end in the stacking direction of the wafer multi-layered body, to the exposed element formation surface side of the wafer two-layered body after the removal step,
  • [Appendix 23] A step of forming a penetrating electrode extending through the wafer multi-layered body from the element formation surface of the wafer located at one end in the stacking direction of the wafer multi-layered body to the element formation surface of the wafer located at the other end.
  • the semiconductor device manufacturing method according to any one of [Supplementary note 18] to [Supplementary note 22].
  • [Appendix 25] 25 The method for manufacturing a semiconductor device according to [Appendix 24], wherein the polymerizable group-containing polyorganosilsesquioxane is an epoxy group-containing polyorganosilsesquioxane.
  • the adhesive is applied to one or both of the two back surfaces which are the surfaces to be bonded, the back surfaces are bonded together via the adhesive, and the adhesive is bonded after the bonding.
  • [Appendix 27] 27.
  • the bonding is performed at a temperature of room temperature or higher and 80 ° C. or lower, and the adhesive is cured at a temperature of 30 to 200 ° C. after the bonding, [Appendix 26] or [Appendix 27].
  • [Appendix 30] 30 The method of manufacturing a semiconductor device according to [Appendix 29], wherein the polymerizable group-containing polyorganosilsesquioxane is an epoxy group-containing polyorganosilsesquioxane.
  • the adhesive is applied to one or both of the two element forming surfaces which are the surfaces to be joined, and the element forming surfaces are bonded together via the adhesive, and the bonding is performed.
  • [Appendix 32] The semiconductor device according to [Appendix 31], wherein in the multi-layering step, a silane coupling agent treatment is performed on one or both of the two element formation surfaces, which are bonding surfaces, before applying the adhesive. Production method.
  • the laminating is performed at a temperature of room temperature or higher and 80 ° C. or lower, and the adhesive is cured at a temperature of 30 to 200 ° C. after the laminating, [Appendix 31] or [Appendix 32].
  • the temporary adhesive for forming the temporary adhesive layer is a polyvalent vinyl ether compound and the polyvalent vinyl ether having two or more hydroxy groups or carboxy groups capable of reacting with the vinyl ether group to form an acetal bond.
  • the compound having two or more hydroxy groups or carboxy groups capable of reacting with the vinyl ether group of the polyvalent vinyl ether compound to form an acetal bond and forming a polymer with the polyvalent vinyl ether compound is represented by the above formula (b) (
  • X represents a hydroxy group or a carboxy group
  • n 2 X's may be the same as or different from each other
  • n 2 represents an integer of 1 or more
  • Z 2 is saturated.
  • an unsaturated aliphatic hydrocarbon a saturated or unsaturated alicyclic hydrocarbon, an aromatic hydrocarbon, a heterocyclic compound, or a combination of these bonded through a single bond or a linking group (n 2 + 2) and a constitutional unit represented by.) representing the number of the removed group a hydrogen atom, a chain olefins, cyclic olefins, aromatic vinyl compounds, unsaturated carboxylic acid esters, carboxylic acid
  • the compound capable of forming a polymer with a polyvalent vinyl ether compound having two or more hydroxy groups or carboxy groups capable of forming an acetal bond by reacting with the vinyl ether group of the polyvalent vinyl ether compound is a styrene-based polymer, )
  • thermoplastic resin is at least one selected from the group consisting of polyvinyl acetal-based resin, polyester-based resin, polyurethane-based resin, and polyamide-based resin.
  • Appendix 34] to [Appendix 38] A method for manufacturing a semiconductor device as described above.
  • X, Y Wafer stack S Support substrate 1 Wafer 1T Thinned wafers 1a, 3a Element forming surfaces 1b, 3b Back surface 1R Reinforcement wafer 3 Wafer (base wafer) 2 Temporary Adhesive Layer 4 Adhesive 5 Through Electrode 11R Reinforcement Wafer 11 Wafer 11a Element Forming Surface 11b Backside 12 Supporting Substrate 13 Temporary Adhesive Layer 14 Adhesive Layer 15 Through Electrode 1X Wafer Bilayer 1Y Wafer Multilayer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

半導体素子の作り込まれたウエハの積層を経て半導体素子が多層化される半導体装置製造方法において、ウエハ積層体の反りを抑制しつつ薄いウエハを多層化するのに適した手法を提供する。本発明の方法は、用意工程、薄化工程、接合工程、取外し工程、及び多層化工程を含む。用意工程では、素子形成面およびこれとは反対の裏面を有するウエハ、支持基板、並びに、前記ウエハの前記素子形成面側および前記支持基板の間の、仮接着状態形成用の仮接着剤層、を含む積層構造を有する補強ウエハを用意する。

Description

半導体装置製造方法
　本発明は、複数の半導体素子を含む積層構造を有する半導体装置の製造方法に関する。本願は、２０１８年１０月２３日付の日本出願である特願２０１８－１９９０１１号及び特願２０１８－１９９０１２号に基づく優先権を主張し、当該出願に記載されている全ての内容を援用するものである。
　近年、半導体デバイスの更なる高密度化を主な目的として、複数の半導体チップないし半導体素子がその厚さ方向に集積された立体的構造を有する半導体デバイスを製造するための技術の開発が進められている。そのような技術の一つとして、いわゆるＷＯＷ（Wafer on Wafer）プロセスが知られている。ＷＯＷプロセスでは、それぞれに複数の半導体素子が作り込まれた所定数の半導体ウエハが順次に積層されて、半導体素子がその厚さ方向に多段に配される構造が形成され、当該ウエハ積層体がダイシング工程を経て半導体デバイスへと個片化される。このようなＷＯＷプロセスに関する技術については、例えば下記の特許文献１,２に記載されている。
国際公開第２０１０／０３２７２９号 特開２０１６－１７８１６２号
　従来式のＷＯＷプロセスは、例えば次のようにして進められる。まず、トランジスタ形成工程や配線形成工程などを経て複数の半導体素子が形成された素子形成面とこれとは反対の裏面とを有する複数の半導体ウエハのそれぞれについて、その裏面側への研削によって薄化が行われる。次に、薄化を経た一のウエハの裏面側が、厚いベースウエハの素子形成面側に対して接合されて、ベースウエハ上に薄いウエハが積層される。次に、ベースウエハ上の当該薄いウエハの素子形成面側に対し、薄化を経た他のウエハの裏面側が接合されて、薄いウエハの更なる積層が行われる。このような更なるウエハ積層が所定回数行われる。こうして得られるウエハ積層体の、複数の半導体チップが積層された構造を有する半導体デバイスへの個片化は、ウエハ積層体の厚さ方向における複数のウエハに対する一括的な切断によって行われる。
　しかしながら、このような方法によると、厚さ方向において非対称的な積層構成を有するウエハ積層体が形成される。上述の方法により順次に積層される薄いウエハ間の接合態様は、ベースウエハ上に先行して積層されているウエハの素子形成面と、更に積層されるウエハの裏面側との接合、即ちFace-to-Backでの接合である。形成されるウエハ積層体では、このような接合態様が積層方向に連続する。すなわち、形成されるウエハ積層体は、その厚さ方向において非対称的な積層構成を有するのである。非対称的な積層構成を有するウエハ積層体は、反りやすい。この反りの程度は、当該ウエハ積層体のウエハ総数（即ち、ウエハ間接合の総数）が増えるほど、累積して大きくなる傾向にある。ウエハ積層体の反りは、当該ウエハ積層体に対して各種の加工工程を高精度で行ううえで好ましくない。
　本発明は、以上のような事情のもとで考え出されたものであって、その目的は、半導体素子の作り込まれたウエハの積層を経て半導体素子が多層化される半導体装置製造方法において、ウエハ積層体の反りを抑制しつつ、効率よく薄いウエハを多層化するのに適した手法を提供することにある。
　本発明により提供される半導体装置製造方法は、以下のような用意工程、薄化工程、接合工程、取外し工程、および多層化工程を少なくとも含む。
　用意工程では、素子形成面およびこれとは反対の裏面を有するウエハ、支持基板、並びに、前記ウエハの前記素子形成面側および前記支持基板の間の、仮接着状態形成用の仮接着剤層、を含む積層構造を有する補強ウエハを用意する。薄化工程では、前記補強ウエハにおける前記ウエハをその裏面側から研削して薄化ウエハを形成する。接合工程では、前記補強ウエハの面と、素子形成面およびこれとは反対の裏面を有する他のウエハの面とを接合してウエハ積層体を形成する。取外し工程では、前記ウエハ積層体において支持基板の取り外しを行う。多層化工程では、前記取外し工程を経た前記ウエハ積層体の面と、他のウエハ積層体の面とを接合してウエハ積層体を形成する。本半導体装置製造方法において、多層化工程を経て得られるウエハ積層体は、その厚さ方向において対称的な積層構成を有するウエハ積層体である。ここで、その厚さ方向において対称的な積層構成を有するウエハ積層体とは、ウエハ積層体の一部又は全部の積層構成がその厚さ方向において対称的であることを意味する。
　本発明の第１の態様である半導体装置製造方法について、以下に説明する。
　用意工程では、二つの補強ウエハを用意する。各補強ウエハは、素子形成面およびこれとは反対の裏面を有するウエハと、支持基板と、ウエハの素子形成面側および支持基板の間の仮接着剤層とを含む積層構造を有する。ウエハの素子形成面とは、トランジスタ形成工程や配線形成工程などを経て複数の半導体素子が形成されている側の面である。仮接着剤層は、ウエハと支持基板との間の、事後的に解除可能な仮の接着状態を、実現するためのものである。
　薄化工程では、各補強ウエハにおけるウエハをその裏面側から研削して薄化する。これにより、支持基板に支持された状態において薄化ウエハが形成される。
　接合工程では、素子形成面およびこれとは反対の裏面を有するベースウエハの素子形成面側と補強ウエハの上述の薄化ウエハの裏面側とを、接着剤を介して接合して（face-to-backでの接合）、第１のウエハ積層体を形成する。本工程では、各補強ウエハについて一のベースウエハとの接着剤接合がなされて、二つの第１のウエハ積層体が得られる。各接合工程では、例えば、接合対象面（ベースウエハの素子形成面，薄化ウエハの裏面）の一方または両方に接着剤が塗布され、当該接着剤を介して接合対象面が貼り合わされ、その貼合わせ後に当該接着剤が硬化される。また、各接合工程では、接着剤の塗布の前に、前記の接合対象面の一方または両方にシランカップリング剤処理が施されてもよい。
　取外し工程では、第１のウエハ積層体のそれぞれにおいて支持基板の取り外しを行う。具体的には、上述の接合工程を経て得られる各第１のウエハ積層体における支持基板と薄化ウエハの間の仮接着剤層による仮接着状態を解除して、支持基板の取り外しを行う。
　多層化工程では、取外し工程を経た二つの第１のウエハ積層体における薄化ウエハの素子形成面側どうしを接着剤を介して接合し（face-to-faceでの接合）、或いは、取外し工程を経た二つの第１のウエハ積層体におけるベースウエハの裏面側どうしを接着剤を介して接合し（back-to-backでの接合）、第２のウエハ積層体を形成する。
　本半導体装置製造方法においては、上述のように、支持基板に対して仮接着状態を実現するための仮接着剤層を介して貼り合わされたウエハ（補強ウエハのウエハ）が、薄化を経た後にベースウエハに対して接着剤接合され（接合工程）、その後に当該薄化ウエハから支持基板が取り外される（取外し工程）。このような構成は、ウエハ破損を回避しつつ薄いウエハをそれよりも厚くて機械的強度の高いベースウエハに接着剤接合するのに適し、ひいては、薄いウエハが多段に配された構造を形成するのに適する。
　これとともに、本半導体装置製造方法においては、上述のように、取外し工程を経た二つの第１のウエハ積層体における薄化ウエハの素子形成面側どうしが接着剤接合されて（face-to-faceでの接合）、或いはベースウエハの裏面側どうしが接着剤接合されて（Back-to-Backでの接合）、薄いウエハの多層化が図られる。こうして得られるウエハ積層体（上記第２のウエハ積層体）は、その厚さ方向において対称的な積層構成を有する。多層化工程において上述のface-to-faceでの接合がなされて得られる第２のウエハ積層体では、それに含まれる全ウエハの素子形成面が当該face-to-face接合箇所側（内側）を向く。多層化工程において上述のBack-to-Backでの接合がなされて得られる第２のウエハ積層体では、それに含まれる全ウエハの裏面が当該Back-to-Back接合箇所側（内側）を向く。厚さ方向においてこのような対称的な積層構成を有するウエハ積層体（第２のウエハ積層体）は、反りにくい。
　以上のように、本半導体装置製造方法は、ウエハ積層体の反りを抑制しつつ薄いウエハを多層化するのに適する。
　本半導体装置製造方法は、好ましくは、ベースウエハにおける裏面側に対する研削によって当該ベースウエハを薄化する工程を更に含む。本工程により、ベースウエハを所定の厚さにまで薄化することが可能である。このようなベースウエハ薄化工程は、上述の接合工程の後、取外し工程よりも前に行ってもよいし、取外し工程から多層化工程までの間に行ってもよいし、多層化工程よりも後に行ってもよい。本半導体装置製造方法がベースウエハ薄化工程を含むという当該構成は、製造される半導体装置の薄型化を図るのに適する。
　本半導体装置製造方法は、好ましくは、少なくとも一つの追加の補強ウエハを用意する工程と、追加の補強ウエハごとの薄化工程と、追加の補強ウエハごとの少なくとも一つの追加の接合工程と、追加の接合工程後の取外し工程とを更に含む。追加の補強ウエハは、素子形成面およびこれとは反対の裏面を有するウエハと、支持基板と、ウエハの素子形成面側および支持基板の間における仮接着状態形成用の仮接着剤層とを含む積層構造を有する。追加の補強ウエハごとの薄化工程では、このような追加の補強ウエハにおけるウエハをその裏面側から研削して薄化ウエハを形成する。追加の接合工程では、追加の補強ウエハにおける当該薄化ウエハの裏面側を、第１のウエハ積層体における薄化ウエハの素子形成面側に対して接着剤を介して接合する（face-to-backでの接合）。第１のウエハ積層体における薄化ウエハとは、上述の接合工程においてベースウエハと接合された薄化ウエハ、または、先行する追加の接合工程において薄化ウエハ上に追加的に積層された薄化ウエハである。このような追加の接合工程では、例えば、接合対象面（一方の薄化ウエハの素子形成面，他方の薄化ウエハの裏面）の一方または両方に接着剤が塗布され、当該接着剤を介して接合対象面が貼り合わされ、その貼合わせ後に当該接着剤が硬化される。また、追加の接合工程では、接着剤の塗布の前に、前記の接合対象面の一方または両方にシランカップリング剤処理が施されてもよい。そして、追加の接合工程後の取外し工程では、追加の接合工程を経て更に薄化ウエハが積層された第１のウエハ積層体において、当該薄化ウエハと支持基板の間の仮接着剤層による仮接着状態を解除して、支持基板の取り外しを行う。以上のような構成は、ウエハ破損を回避しつつ接着剤接合を介して薄いウエハを更に多層化するのに適する。
　本半導体装置製造方法は、好ましくは、上述の多層化工程より後に、第２のウエハ積層体において複数の薄化ウエハと少なくとも一つのベースウエハとを貫通して延びる貫通電極を形成する工程を更に含む。或いは、本半導体装置製造方法は、上記多層化工程よりも前に、各第１のウエハ積層体における積層方向の一端に位置する薄化ウエハの素子形成面から他端に位置するベースウエハの素子形成面に至るまで当該第１のウエハ積層体内を貫通して延びる貫通電極を形成する工程を含んでもよい。これら構成によると、製造される半導体装置において、半導体素子間を短距離で適切に電気的接続できる。したがって、当該構成は、製造される半導体装置において、効率の良いデジタル信号処理を実現するうえで好適であり、高周波信号の減衰を抑制するうえで好適であり、また、消費電力を抑制するうえでも好適である。
　接合工程で使用される接着剤および追加の接合工程で使用される接着剤のそれぞれは、好ましくは、重合性基含有ポリオルガノシルセスキオキサン（即ち、重合性官能基を有するポリオルガノシルセスキオキサン）を含有する。重合性基含有ポリオルガノシルセスキオキサンは、例えば３０～２００℃程度の比較的に低い重合温度ないし硬化温度を実現するのに適するとともに、硬化後において高い耐熱性を実現するのに適する。したがって、重合性基含有ポリオルガノシルセスキオキサン含有接着剤によるウエハ間接着剤接合は、ウエハ間に形成される接着剤層において高い耐熱性を実現するとともに、接着剤層形成のための硬化温度の低下を図って被着体たるウエハ内の素子へのダメージを抑制するのに適する。
　補強ウエハ内の仮接着剤層を形成するための仮接着剤は、好ましくは、多価ビニルエーテル化合物と、そのビニルエーテル基と反応してアセタール結合を形成可能なヒドロキシ基またはカルボキシ基を二つ以上有して多価ビニルエーテル化合物と重合体を形成しうる化合物と、熱可塑性樹脂とを含有する。すなわち、補強ウエハ内の仮接着剤層は、ウエハと支持基板の間に介在するこのような仮接着剤において前記の重合体が生じて固化形成されたものであるのが好ましい。このような構成の仮接着剤は、支持基板とウエハの間に硬化形成される仮接着剤層の形態において、当該ウエハに対する薄化工程での研削等に耐えうる高い接着力を確保しつつ、例えば１３０～２５０℃程度の比較的に高い軟化温度を実現するのに適する。
　接合工程や追加の接合工程に供される補強ウエハ内の仮接着剤層が比較的高い軟化温度を実現するのに適する上記組成を有し、且つ、同工程で使用される接着剤が比較的低い硬化温度と硬化後の高耐熱性とを実現するのに適する重合性基含有ポリオルガノシルセスキオキサン含有の接着剤である場合、そのような複合的な構成は、接合工程や各追加の接合工程の実施とその後の取外し工程の実施とを両立させるのに適する。すなわち、当該複合的構成は、接合工程や追加の接合工程を比較的低温の条件で実施して、補強ウエハにおける支持基板と薄化ウエハの仮接着状態を維持しつつ当該薄化ウエハの他ウエハ（接合工程ではベースウエハ，追加の接合工程では第１のウエハ積層体の一構成要素たる他の薄化ウエハ）に対する良好な接着剤接合を実現するのに適するとともに、その後の取外し工程を比較的高温の条件で実施して、薄化ウエハと他ウエハの間の接着剤接合を維持しつつ仮接着剤層を軟化させて薄化ウエハからの支持基板の取り外しを実施するのに適する。薄化ウエハからの支持基板の取り外しにあたって仮接着剤層の軟化を経て当該仮接着剤層による仮接着状態を解除するという構成は、薄化ウエハに対して局所的に強い応力が作用するのを回避または抑制して当該ウエハの破損を回避するのに適する。
　本半導体装置製造方法において、好ましくは、上述の接合工程は、仮接着剤層中の重合体の軟化点より低い温度で接着剤を硬化させる硬化処理を含み、且つ、当該接合工程後の取外し工程は、仮接着剤層中の重合体の軟化点より高い温度で仮接着剤層を軟化させる軟化処理を含む。また、本半導体装置製造方法において、好ましくは、上述の追加の接合工程は、仮接着剤層中の重合体の軟化点より低い温度で接着剤を硬化させる硬化処理を含み、且つ、当該追加の接合工程後の取外し工程は、仮接着剤層中の重合体の軟化点より高い温度で仮接着剤層を軟化させる軟化処理を含む。
　本発明の第２の態様である半導体装置製造方法について、以下に説明する。
　用意工程では、少なくとも四つの（即ち、４以上の必要数の）補強ウエハが用意される。各補強ウエハは、素子形成面およびこれとは反対の裏面を有するウエハ、支持基板、並びに、当該ウエハの素子形成面側と当該支持基板との間の仮接着状態形成用の仮接着剤層、を含む積層構造を有する。ウエハの素子形成面とは、トランジスタ形成工程や必要な場合には配線形成工程などを経て複数の半導体素子が形成されている側の面である。薄化工程では、各補強ウエハにおいてウエハの裏面側を研削して当該ウエハを薄化する。接合工程では、薄化工程を経た二つの補強ウエハにおけるウエハの裏面側どうしを、例えば接着剤層を介して或いは直接接合によって、接合して、支持基板を伴うウエハ二層体を少なくとも二つ（即ち、２以上の必要数）形成する。取外し工程では、各ウエハ二層体において、少なくとも一つの支持基板を取り外す。多層化工程では、少なくとも二つの（即ち、２以上の所望数の）ウエハ二層体において取外し工程を経て露出したウエハの素子形成面側どうしを、例えば接着剤層を介して或いは直接接合によって、接合して、ウエハ多積層体を形成する。
　本半導体装置製造方法の接合工程では、上述のように、薄化工程を経た二つの補強ウエハにおけるウエハの裏面側どうしが接合されて（Back-to-Backでの接合）、ウエハ二層体が形成される。すなわち、接合工程にて形成されるウエハ二層体は、ウエハの裏面側どうしが接合されてその厚さ方向において対称的な積層構成を有する。厚さ方向において対称的な積層構成を有するウエハ二層体（ウエハ積層体）は、反りにくい。
　これとともに、本方法の多層化工程では、上述のように、２以上の所望数のウエハ二層体において取外し工程を経て露出したウエハの素子形成面側どうしが接合されて（face-to-faceでの接合）、ウエハ積層数が４以上のウエハ多積層体が形成される。形成されるウエハ多積層体は、ウエハ二層体にて露出している素子形成面側どうしが接合されてその厚さ方向において対称的な積層構成を有する。例えば、上述の取外し工程において二つの支持基板のうち一方のみが取り外された二つのウエハ二層体が多層化工程に供される場合には、その多層化工程にて形成されるウエハ多積層体は、二つの支持基板と当該基板間に介在する四つの薄化ウエハとを含み、且つ積層体厚さ方向において二つのBack-to-Back接合箇所の間に一つのface-to-face接合箇所が位置するという、厚さ方向において対称的な積層構成を有する。厚さ方向において対称的な積層構成を有するウエハ多積層体（ウエハ積層体）は、反りにくい。
　したがって、本半導体装置製造方法は、ウエハ積層体（ウエハ二層体,ウエハ多積層体）の反りを抑制しつつ半導体装置を製造するのに適する。
　加えて、本半導体装置製造方法では、上述のように、積層対象であるウエハの裏面側の研削によって当該ウエハを薄化する薄化工程が行われる。この薄化を適切に行うために、具体的には薄化中のウエハの破損を避けるために、上述のように、ウエハは仮接着剤層を介して支持基板に接合された状態で薄化工程に付される。そして、上述の接合工程では、このような薄化工程を経た二つの補強ウエハにおける薄いウエハの裏面側どうしが接合されてウエハ二層体が形成されるのである。このような構成を含む本半導体装置製造方法は、薄いウエハを多層化するのに適する。
　以上のように、本半導体装置製造方法は、ウエハ積層体の反りを抑制しつつ薄いウエハを多層化するのに適するのである。
　本半導体装置製造方法は、好ましくは、ウエハ多積層体における積層方向の一端に位置する支持基板を取り外す工程（多層化工程後の取外し工程）を多層化工程より後に更に含む。多層化工程の後に所定のウエハとの間の仮接着状態を解除して支持基板を取り外すというこのような構成は、薄化工程を経て薄い当該ウエハのハンドリングの観点から好ましい。
　本半導体装置製造方法は、好ましくは、多層化工程またはその後の取外し工程を経たウエハ多積層体における積層方向の一端に位置するウエハの、露出している素子形成面側に、ウエハ二層体において取外し工程を経て露出したウエハの素子形成面側を接合する、追加の多層化工程を更に含む。このような構成は、ウエハ多積層体においてウエハの更なる多層化を図るうえで好適である。
　本半導体装置製造方法は、好ましくは、ウエハ多積層体内に貫通電極を形成する工程を更に含む。この工程で形成される貫通電極は、ウエハ多積層体における積層方向の一端に位置するウエハの素子形成面から他端に位置するウエハの素子形成面に至るまで当該ウエハ多積層体内を貫通して延びるものである。このような構成によると、製造される半導体装置において、半導体素子間を短距離で適切に電気的接続できる。したがって、当該構成は、製造される半導体装置において、効率の良いデジタル信号処理を実現するうえで好適であり、高周波信号の減衰を抑制するうえで好適であり、また、消費電力を抑制するうえでも好適である。
　本半導体装置製造方法において、好ましくは、接合工程における裏面側どうしの接合は、熱硬化性樹脂としての重合性基含有ポリオルガノシルセスキオキサン（即ち、重合性官能基を有するポリオルガノシルセスキオキサン）を含有する接着剤を介して行われる。この接合工程では、例えば、接合対象面である二つの裏面の一方または両方に接着剤が塗布され、当該接着剤を介して当該裏面どうしの貼り合わせが行われ、当該貼合わせ後に当該接着剤が硬化される。また、接合工程では、接着剤の塗布の前に、接合対象面である二つの裏面の一方または両方にシランカップリング剤処理が施されてもよい。
　本半導体装置製造方法において、好ましくは、多層化工程における素子形成面側どうしの接合は、熱硬化性樹脂としての重合性基含有ポリオルガノシルセスキオキサン（即ち、重合性官能基を有するポリオルガノシルセスキオキサン）を含有する接着剤を介して行われる。この多層化工程では、例えば、接合対象面である二つの素子形成面の一方または両方に接着剤が塗布され、当該接着剤を介して当該素子形成面どうしの貼り合わせが行われ、当該貼合わせ後に当該接着剤が硬化される。また、多層化工程では、接着剤の塗布の前に、接合対象面である二つの素子形成面の一方または両方にシランカップリング剤処理が施されてもよい。
　接合工程や多層化工程でのウエハ間における上述のような接着剤接合は、直接接合と比較して、ウエハにおける接合面に要求される平面度が低いという観点から好ましい。直接接合では、例えばナノオーダーでの高いレベルの平面度がウエハ接合面に要求される。これに対し、接着剤接合によると、形成される接着剤層が、ウエハ接合面における理想平面のからの逸脱や傾きを実質的に吸収して低減・解消する機能を発揮しうるので、直接接合と比較して、ウエハ接合面の平面度に対する要求が緩和されるのである。このような構成は、薄いウエハの多層化を経て作製される半導体装置の製造のしやすさの観点、ひいては半導体装置製造の歩留まり向上の観点から、好ましい。
　また、接合工程や多層化工程での、重合性基含有ポリオルガノシルセスキオキサン含有接着剤による上述のウエハ間接着剤接合は、形成される接着剤層において高い耐熱性を実現するとともに、接着剤層形成のための硬化温度の低下を図って被着体たるウエハ内の素子へのダメージを抑制するのに適する。
　上述の接合工程や多層化工程において、好ましくは、貼合わせは室温以上かつ８０℃以下の温度で行われ、当該貼合わせ後に３０～２００℃の温度で接着剤が硬化される。このような構成は、貼合わせ時にウエハ間に介在する接着剤の寸法変化を抑制するのに適し、また、接着剤層形成のための硬化温度の低下を図って被着体たるウエハ内の素子へのダメージを抑制するのにも適する。
本発明の第１の態様における一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第１の態様における一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第１の態様における一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第１の態様における一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第１の態様における一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第１の態様における一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第１の態様における他の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第１の態様における他の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第１の態様における他の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第１の態様における他の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第１の態様における他の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第１の態様における他の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第１の態様における更に他の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第１の態様における更に他の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第２の態様における一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第２の態様における一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第２の態様における一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第２の態様における一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第２の態様における一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第２の態様における一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第２の態様における一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第２の態様における一の実施形態に係る半導体装置製造方法における一部の工程を表す。 本発明の第２の態様における一の実施形態に係る半導体装置製造方法における一部の工程を表す。
　本発明の第１の態様である半導体装置製造方法について、以下に説明する。
　図１から図６は、本発明の第１の態様に係る一の実施形態に係る半導体装置製造方法を表す。この製造方法は、半導体素子がその厚さ方向に集積された立体的構造を有する半導体装置を製造するための方法であり、図１から図６は製造過程を部分断面図で表すものである。
　本半導体装置製造方法においては、まず、図１（ａ）に示すような補強ウエハ１Ｒが二つ用意される（用意工程）。各補強ウエハ１Ｒは、ウエハ１と、支持基板Ｓと、これらの間の仮接着剤層２とを含む積層構造を有する。
　ウエハ１は、半導体素子が作り込まれ得る半導体ウエハ本体を有するウエハであり、素子形成面１ａおよびこれとは反対の裏面１ｂを有する。本実施形態において、ウエハの素子形成面とは、ウエハにおいてトランジスタ形成工程を経て複数の半導体素子（図示略）が形成されている側の面である。ウエハ１の各半導体素子は、露出する電極パッドを含む例えば多層配線構造部を表面に有する。或いは、ウエハ１は、素子形成面１ａの側に各種の半導体素子が既に作り込まれたものであって、当該半導体素子に必要な配線構造が素子形成面１ａ上に後に形成されるものであってもよい。ウエハ１の半導体ウエハ本体をなすための構成材料としては、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、炭化ケイ素（ＳｉＣ）、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、およびインジウムリン（ＩｎＰ）が挙げられる。このようなウエハ１の厚さは、後述の研削工程における研削時間の短縮化の観点からは、好ましくは１０００μｍ以下、より好ましくは９００μｍ以下、より好ましくは８００μｍ以下である。また、ウエハ１の厚さは例えば５００μｍ以上である。
　補強ウエハ１Ｒにおける支持基板Ｓは、後記の薄化工程を経て薄くなるウエハ１を補強するためのものである。支持基板Ｓとしては、例えば、シリコンウエハやガラスウエハが挙げられる。支持基板Ｓの厚さは、補強要素としての機能を確保するという観点からは、好ましくは３００μｍ以上、より好ましくは５００μｍ以上、より好ましくは７００μｍ以上である。また、支持基板Ｓの厚さは例えば８００μｍ以下である。このような支持基板Ｓは、ウエハ１の素子形成面１ａの側に仮接着剤層２を介して接合されている。
　仮接着剤層２は、ウエハ１と支持基板Ｓとの間の、事後的に解除可能な仮接着状態を実現するためのものである。このような仮接着剤層２を形成するための仮接着剤は、本実施形態では、多価ビニルエーテル化合物（Ａ）と、そのビニルエーテル基と反応してアセタール結合を形成可能なヒドロキシ基またはカルボキシ基を二つ以上有して多価ビニルエーテル化合物と重合体を形成しうる化合物（Ｂ）と、熱可塑性樹脂（Ｃ）とを少なくとも含有する。仮接着剤中のこれら成分については、具体的には後述するとおりである。仮接着剤層２形成用の仮接着剤としては、このような仮接着剤に代えて、シリコーン系粘着剤、アクリル系粘着剤、または、ワックスタイプの接着剤を採用してもよい。
　このような構成の補強ウエハ１Ｒは、例えば次のような工程を経て、作製することができる。まず、図２（ａ）に示すように、支持基板Ｓ上に仮接着剤層２を形成する。具体的には、仮接着剤層２形成用の仮接着剤を支持基板Ｓ上に例えばスピンコーティングによって塗布して仮接着剤塗膜を形成し、加熱によって当該塗膜を乾燥させて、仮接着剤層２を形成することができる。当該加熱の温度は、例えば１００～３００℃であり、一定であってもよいし、段階的に変化させてもよい。当該加熱の時間は例えば３０秒～３０分間である。次に、図２（ｂ）および図２（ｃ）に示すように、支持基板Ｓとウエハ１とを仮接着剤層２を介して接合する。ウエハ１は、上述のように、素子形成面１ａおよびこれとは反対の裏面１ｂを有する。本工程では、例えば、支持基板Ｓとウエハ１とを仮接着剤層２を介して加圧しつつ貼り合わせた後、加熱を経て、高温域に軟化点を有する重合体を形成して仮接着剤層２を固化させ、これら支持基板Ｓとウエハ１とを仮接着剤層２によって接着させる。貼り合わせにおいて、加圧力は例えば３００～５０００ｇ／ｃｍ2であり、温度は例えば３０～２００℃である。また、仮接着剤層２による接着において、加熱温度は、例えば１００～３００℃であって好ましくは１００～２５０℃であり、加熱時間は、例えば３０秒～３０分間であって好ましくは３～１２分間である。加熱温度は、一定であってもよいし、段階的に変化させてもよい。以上のようにして、ウエハ１と、支持基板Ｓと、これらの間の仮接着剤層２とを含む積層構造の補強ウエハ１Ｒを作製することができる。
　仮接着剤中の上述の多価ビニルエーテル化合物（Ａ）は、分子内に二つ以上のビニルエーテル基を有する化合物であり、例えば下記の式（ａ）で表される。
Figure JPOXMLDOC01-appb-C000001
　式（ａ）中、Ｚ1は、飽和もしくは不飽和脂肪族炭化水素、飽和もしくは不飽和脂環式炭化水素、芳香族炭化水素、複素環式化合物、またはこれらが単結合もしくは連結基を介して結合した結合体、の構造式からｎ1個の水素原子を除去した基を表す。また、式（ａ）中、ｎ1は、２以上の整数を表し、例えば２～５の整数、好ましくは２～３の整数である。
　前記飽和もしくは不飽和脂肪族炭化水素の構造式からｎ1個の水素原子を除去した基のうち、飽和もしくは不飽和脂肪族炭化水素の構造式から２個の水素原子を除去した基としては、例えば、メチレン基、エチレン基、プロピレン基、トリメチレン基、テトラメチレン基、ペンタメチレン基、ヘキサメチレン基、オクタメチレン基、デカメチレン基、およびドデカメチレン基など直鎖状または分岐鎖状のアルキレン基、並びに、ビニレン基、１-プロペニレン基、および３-メチル-２-ブテニレン基など直鎖状または分岐鎖状のアルケニレン基を挙げることができる。前記のアルキレン基の炭素数は、例えば１～２０であり、好ましくは１～１０である。前記のアルケニレン基の炭素数は、例えば２～２０であり、好ましくは２～１０である。飽和もしくは不飽和脂肪族炭化水素の構造式から３個以上の水素原子を除去した基としては、例えば、これら例示の基の構造式から更に１個以上の水素原子を除去した基を挙げることができる。
　前記飽和もしくは不飽和脂環式炭化水素の構造式からｎ1個の水素原子を除去した基のうち、飽和もしくは不飽和脂環式炭化水素の構造式から２個の水素原子を除去した基としては、例えば、１,２-シクロペンチレン基、１,３-シクロペンチレン基、１,２-シクロへキシレン基、１,３-シクロへキシレン基、および１,４-シクロへキシレン基など３～１５員環のシクロアルキレン基、シクロペンテニレン基およびシクロヘキセニレン基など３～１５員環のシクロアルケニレン基、シクロペンチリデン基およびシクロヘキシリデン基など３～１５員環のシクロアルキリデン基、並びに、アダマンタンジイル基、ノルボルナンジイル基、ノルボルネンジイル基、イソボルナンジイル基、トリシクロデカンジイル基、トリシクロウンデカンジイル基、およびテトラシクロドデカンジイル基など４～１５員環の２価の橋かけ環式炭化水素基を挙げることができる。飽和もしくは不飽和脂環式炭化水素の構造式から３個以上の水素原子を除去した基としては、例えば、これら例示の基の構造式から更に１個以上の水素原子を除去した基を挙げることができる。
　前記芳香族炭化水素としては、例えば、ベンゼン、ナフタレン、およびアントラセンを挙げることができる。
　前記複素環式化合物には、芳香族性複素環式化合物および非芳香族性複素環式化合物が含まれる。このような複素環式化合物としては、例えば、ヘテロ原子として酸素原子を含む複素環式化合物（例えば、フラン、テトラヒドロフラン、オキサゾール、イソオキサゾール、およびγ-ブチロラクトンなど５員環、４-オキソ-４Ｈ-ピラン、テトラヒドロピラン、およびモルホリンなど６員環、ベンゾフラン、イソベンゾフラン、４-オキソ-４Ｈ-クロメン、クロマン、およびイソクロマンなど縮合環、並びに、３-オキサトリシクロ[４.３.１.１4,8]ウンデカン-２-オンおよび３-オキサトリシクロ[４.２.１.０4,8]ノナン-２-オンなど橋かけ環）、ヘテロ原子としてイオウ原子を含む複素環式化合物（例えば、チオフェン、チアゾール、イソチアゾール、およびチアジアゾールなど５員環、４-オキソ-４Ｈ-チオピランなど６員環、並びに、ベンゾチオフェンなど縮合環）、並びに、ヘテロ原子として窒素原子を含む複素環式化合物（例えば、ピロール、ピロリジン、ピラゾール、イミダゾール、およびトリアゾールなど５員環、ピリジン、ピリダジン、ピリミジン、ピラジン、ピペリジン、およびピペラジン環など６員環、並びに、インドール、インドリン、キノリン、アクリジン、ナフチリジン、キナゾリン、およびプリンなど縮合環）を挙げることができる。
　前記連結基としては、例えば、２～４価の炭化水素基、カルボニル基（－ＣＯ－）、エーテル結合（－Ｏ－）、スルフィド結合（－Ｓ－）、エステル結合（－ＣＯＯ－）、アミド結合（－ＣＯＮＨ－）、カーボネート結合（－ＯＣＯＯ－）、ウレタン結合（－ＮＨＣＯＯ－）、－ＮＲ－結合（Ｒは水素原子、アルキル基、またはアシル基を表す）、および、これらが複数個連結した基を挙げることができる。前記２～４価の炭化水素基のうち、２価の炭化水素基としては、例えば、メチレン基、メチルメチレン基、ジメチルメチレン基、エチレン基、プロピレン基、およびトリメチレン基など直鎖状または分岐鎖状の炭素数１～１０のアルキレン基、並びに、１,２-シクロペンチレン基、１,３-シクロペンチレン基、シクロペンチリデン基、１,２-シクロへキシレン基、１,３-シクロへキシレン基、１,４-シクロへキシレン基、およびシクロヘキシリデン基など炭素数４～１５の脂環式炭化水素基（特にシクロアルキレン基）を挙げることができる。３価の炭化水素基としては、例えば、前記２価の炭化水素基の構造式から更に１個の水素原子を除去した基を挙げることができる。４価の炭化水素基としては、例えば、前記２価の炭化水素基の構造式から更に２個の水素原子を除去した基を挙げることができる。
　Ｚ1は、置換基を一種類または二種類以上有していてもよい。当該置換基としては、例えば、アルキル基、シクロアルキル基、アルケニル基、シクロアルケニル基、アリール基、ヒドロキシ基、カルボキシ基、ニトロ基、アミノ基、メルカプト基、ハロゲン原子、ハロゲン原子で置換されたＣ2-10炭化水素基、ヘテロ原子（酸素や硫黄等）を含む官能基を含む炭化水素基、および、これらが２以上結合した基を、挙げることができる。アルキル基としては、例えば、メチル基やエチル基などＣ1-4アルキル基が挙げられる。シクロアルキル基としては、例えばＣ3-10シクロアルキル基が挙げられる。アルケニル基としては、例えば、ビニル基などＣ2-10アルケニル基が挙げられる。シクロアルケニル基としては、例えばＣ3-10シクロアルケニル基が挙げられる。アリール基としては、例えば、フェニル基やナフチル基などＣ6-15アリール基が挙げられる。ヘテロ原子含有官能基を含む炭化水素基としては、例えば、Ｃ1-4アルコキシ基およびＣ2-6アシルオキシ基が挙げられる。
　多価ビニルエーテル化合物（Ａ）の具体例としては、例えば、１,４-ブタンジオールジビニルエーテル、ジエチレングリコールジビニルエーテル、およびトリエチレングリコールジビニルエーテル、並びに、下記の式（ａ－１）～（ａ－２１）で表される化合物を、挙げることができる。
Figure JPOXMLDOC01-appb-C000002
Figure JPOXMLDOC01-appb-C000003
　多価ビニルエーテル化合物（Ａ）における上記Ｚ1は、上述の仮接着剤において高軟化点を有する重合体を形成するという観点から、好ましくは、飽和もしくは不飽和脂肪族炭化水素、または複数の当該炭化水素が連結基を介して結合した結合体、の構造式からｎ1個の水素原子を除去した基であり、より好ましくは、飽和脂肪族炭化水素、または複数の当該炭化水素が連結基を介して結合した結合体、の構造式からｎ1個の水素原子を除去した基であり、より好ましくは、炭素数１～２０の直鎖状アルキレン基、炭素数２～２０の分岐鎖状アルキレン基、または、複数の当該アルキレン基が連結基を介して結合した結合体の構造式からｎ1個の水素原子を除去した基である。
　多価ビニルエーテル化合物（Ａ）としては、１,４-ブタンジオールジビニルエーテル、ジエチレングリコールジビニルエーテル、およびトリエチレングリコールジビニルエーテルからなる群より選択される少なくとも一種の化合物が最も好ましい。
　仮接着剤中の化合物（Ｂ）は、上述のように、多価ビニルエーテル化合物（Ａ）のビニルエーテル基と反応してアセタール結合を形成可能なヒドロキシ基またはカルボキシ基を二つ以上有して多価ビニルエーテル化合物と重合体を形成しうるものであって、例えば、下記の式（ｂ）で表される構成単位（繰り返し単位）を２以上有する化合物である。
Figure JPOXMLDOC01-appb-C000004
　式（ｂ）中、Ｘはヒドロキシ基またはカルボキシ基を表す。ｎ2個のＸは、互いに同一であってもよいし、互いに異なってもよい。
　式（ｂ）中、ｎ2は１以上の整数を表す。上述の仮接着剤の調製にあたっての入手の容易さや溶剤への溶解のしやすさの観点、および、仮接着剤において高軟化点を有する重合体を形成するという観点から、ｎ2は、好ましくは１～３の整数であり、より好ましくは１～２の整数である。
　化合物（Ｂ）における上記式（ｂ）で表される構成単位（繰り返し単位）の数は、２以上であり、上述の仮接着剤において高軟化点の重合体を形成するという観点から、好ましくは２～４０の整数、より好ましくは１０～３０の整数である。
　式（ｂ）中、Ｚ2は、飽和もしくは不飽和脂肪族炭化水素、飽和もしくは不飽和脂環式炭化水素、芳香族炭化水素、複素環式化合物、またはこれらが単結合もしくは連結基を介して結合した結合体、の構造式から（ｎ2＋２）個の水素原子を除去した基を表し、前記飽和もしくは不飽和脂肪族炭化水素、飽和もしくは不飽和脂環式炭化水素、芳香族炭化水素、複素環式化合物、またはこれらが単結合もしくは連結基を介して結合した結合体の構造式としては、上記Ｚ1における例と同様の例を挙げることができる。
　化合物（Ｂ）は、好ましくは、スチレン系ポリマー、(メタ)アクリル系ポリマー、ポリビニルアルコール、ノボラック樹脂、およびレゾール樹脂であり、より好ましくは、下記式（ｂ－１）～（ｂ－６）からなる群より選択される少なくとも一種の構成単位（繰り返し単位）を２以上有する化合物である。
Figure JPOXMLDOC01-appb-C000005
　化合物（Ｂ）として式（ｂ）中のＸがヒドロキシ基である化合物を採用する場合、化合物（Ｂ）全量における式（ｂ）で表される構成単位の割合は、好ましくは３０質量％以上、より好ましくは５０質量％以上、より好ましくは６０質量％以上である。また、化合物（Ｂ）全量における式（ｂ）で表される構成単位の割合は、好ましくは３０モル％以上、より好ましくは５０モル％以上である。
　化合物（Ｂ）として式（ｂ）中のＸがカルボキシ基である化合物を採用する場合、化合物（Ｂ）全量における式（ｂ）で表される構成単位の割合は、好ましくは１質量％以上、より好ましくは５質量％以上、より好ましくは１０質量％以上である。
　式（ｂ）で表される構成単位の割合が上記範囲内にあることは、化合物（Ｂ）において充分な架橋点間距離や充分な数の架橋点を確保するうえで好適であり、従って、上述の仮接着剤において当該化合物（Ｂ）と上述の多価ビニルエーテル化合物（Ａ）との重合によって得られる重合体について重量平均分子量および高軟化点を確保するうえで好適であり、ひいては、当該仮接着剤から形成される仮接着剤層２において高温環境下での高い接着保持性を確保するうえで好適である。
　化合物（Ｂ）は、式（ｂ）で表される構成単位のみを有する単独重合体であってもよいし、式（ｂ）で表される構成単位と他の構成単位とを有する共重合体であってもよい。化合物（Ｂ）が共重合体である場合、ブロック共重合体、グラフト共重合体、およびランダム共重合体のいずれであってもよい。
　化合物（Ｂ）における上記他の構成単位は、ヒドロキシ基もカルボキシ基も有さない重合性単量体由来の構成単位であり、当該重合性単量体としては、例えば、オレフィン、芳香族ビニル化合物、不飽和カルボン酸エステル、カルボン酸ビニルエステル、および不飽和ジカルボン酸ジエステルが挙げられる。オレフィンとしては、例えば、エチレン、プロピレン、および１-ブテンなど鎖状オレフィン（特にＣ2-12アルケン）、並びに、シクロペンテン、シクロヘキセン、シクロヘプテン、ノルボルネン、５-メチル-２-ノルボルネン、およびテトラシクロドデセンなど環状オレフィン（特にＣ3-10シクロアルケン）が挙げられる。芳香族ビニル化合物としえては、例えば、スチレン、ビニルトルエン、α-メチルスチレン、１-プロペニルベンゼン、１-ビニルナフタレン、２-ビニルナフタレン、３-ビニルピリジン、３-ビニルフラン、３-ビニルチオフェン、３-ビニルキノリン、インデン、メチルインデン、エチルインデン、およびジメチルインデンなどＣ6-14芳香族ビニル化合物が挙げられる。不飽和カルボン酸エステルとしては、例えば、(メタ)アクリル酸エチル、(メタ)アクリル酸ブチル、(メタ)アクリル酸イソブチル、(メタ)アクリル酸２-エチルへキシル、およびジシクロペンタニル(メタ)アクリレートなど不飽和カルボン酸（例えば(メタ)アクリル酸）とアルコール（Ｒ”－ＯＨ）とを反応させて得られるエステルが挙げられる（前記Ｒ”は、飽和もしくは不飽和脂肪族炭化水素、飽和もしくは不飽和脂環式炭化水素、芳香族炭化水素、複素環式化合物、またはこれらが単結合もしくは連結基を介して結合した結合体、の構造式から１個の水素原子を除去した基を表す。Ｒ”としては、例えば、上記式（ａ）中のＺ1について挙げた２価の基に対応する１価の基を挙げることができる）。カルボン酸ビニルエステルとしては、例えば、酢酸ビニル、プロピオン酸ビニル、カプリル酸ビニル、およびカプロン酸ビニルなどＣ1-16脂肪酸ビニルエステルが挙げられる。不飽和ジカルボン酸ジエステルとしては、例えば、マレイン酸ジエチル、マレイン酸ジブチル、マレイン酸ジオクチル、およびマレイン酸２-エチルへキシルなどマレイン酸ジＣ1-10アルキルエステル、並びに、これらに対応するフマル酸ジエステルを挙げることができる。これらは一種類を単独で、または二種類以上を組み合わせて使用することができる。
　共重合体である場合の化合物（Ｂ）としては、上記式（ｂ）で表される構成単位と、鎖状オレフィン、環状オレフィン、芳香族ビニル化合物、不飽和カルボン酸エステル、カルボン酸ビニルエステル、および不飽和ジカルボン酸ジエステルからなる群より選択される少なくとも一種の重合性単量体由来の構成単位と、を含む化合物が好ましい。
　化合物（Ｂ）の軟化点（Ｔ1）は、例えば５０℃以上であり、好ましくは８０℃以上、より好ましくは１００℃以上である。このような構成は、当該化合物（Ｂ）と上述の多価ビニルエーテル化合物（Ａ）との重合によって得られる重合体について高い軟化点を実現するうえで好適である。また、上述の仮接着剤において適度な流動性を確保して良好な塗布性を実現するという観点からは、Ｔ1は、例えば２５０℃以下、好ましくは２００℃以下、より好ましくは１５０℃以下である。
　Ｔ1は、例えば、化合物（Ｂ）の重量平均分子量（ＧＰＣ法によるポリスチレン換算値）をコントロールすることによって調整することができる。化合物（Ｂ）の重量平均分子量は、例えば１５００以上、好ましくは１８００～１００００、より好ましくは２０００～５０００である。
　仮接着剤中の上述の熱可塑性樹脂（Ｃ）としては、熱可塑性を有して、接着剤組成物に配合される場合に接着剤組成物に柔軟性を付与することができる化合物であればよい。そのような熱可塑性樹脂（Ｃ）としては、例えば、ポリビニルアセタール系樹脂、ポリエステル系樹脂、ポリウレタン系樹脂、ポリアミド系樹脂、ポリ(チオ)エーテル系樹脂、ポリカーボネート系樹脂、ポリスルホン系樹脂、およびポリイミド系樹脂など重縮合系樹脂、ポリオレフィン系樹脂、(メタ)アクリル系樹脂、スチレン系樹脂、およびビニル系樹脂などビニル重合系樹脂、並びに、セルロース誘導体など天然物由来樹脂を挙げることができる。これらは一種類を単独で、または二種類以上を組み合わせて使用することができる。このような熱可塑性樹脂（Ｃ）を上述の仮接着剤が含有するという構成は、形成される仮接着剤層２において、柔軟性や可とう性を付与するうえで好適であり、急激に温度が変化する環境下でも自然剥離やクラックの発生を防止するうえで好適であり、優れた接着性を確保するうえで好適である。
　仮接着剤中の熱可塑性樹脂（Ｃ）は、好ましくは、ポリビニルアセタール系樹脂、ポリエステル系樹脂、ポリウレタン系樹脂、およびポリアミド系樹脂からなる群より選択される少なくとも一種である。仮接着剤ないし仮接着剤層２において、柔軟性を付与しやすいという観点や、ウエハなど被着体に対する化学的相互作用が減弱して、剥離後の被着体に糊残りが生じる場合であってもその糊残渣を除去しやすいという観点からは、仮接着剤は熱可塑性樹脂（Ｃ）としてポリエステル系樹脂を含有するのが好ましい。また、仮接着剤ないし仮接着剤層２において、柔軟性を付与しやすいという観点や、被着体上の糊残渣を除去しやすいという前記観点に加えて、被着体に対する高い密着性を確保するという観点からは、仮接着剤は熱可塑性樹脂（Ｃ）としてポリエステル系樹脂とポリビニルアセタール系樹脂とを共に含有するのが好ましい。
　前記ポリビニルアセタール系樹脂としては、ポリビニルアルコールにアルデヒド（ＲＣＨＯ）を反応させて得られる、下記式で表される構成単位を少なくとも有する樹脂を挙げることができる。アルデヒド（ＲＣＨＯ）としては、例えば、その構造式中のＲ（下記式中のＲも同じ）が水素原子、直鎖状Ｃ1-5アルキル基、分岐鎖状Ｃ2-5アルキル基、またはＣ6-10アリール基である化合物が挙げられ、具体的には、例えばホルムアルデヒド、ブチルアルデヒド、およびベンズアルデヒドが挙げられる。このようなポリビニルアセタール系樹脂は、下記式で表される構成単位以外にも他の構成単位を有していてもよい。すなわち、当該ポリビニルアセタール系樹脂にはホモポリマーおよびコポリマーが含まれる。このようなポリビニルアセタール系樹脂としては、具体的には、ポリビニルホルマールおよびポリビニルブチラールを挙げることができ、例えば、商品名「エスレック ＫＳ－１」「エスレック ＫＳ－１０」（いずれも積水化学工業株式会社製）の市販品を使用することができる。
Figure JPOXMLDOC01-appb-C000006
　前記ポリエステル系樹脂としては、例えば、ジオール成分とジカルボン酸成分との重縮合により得られるポリエステルが挙げられる。ジオール成分としては、例えば、エチレングリコールなど脂肪族Ｃ2-12ジオール、ジエチレングリコールなどポリオキシＣ2-4アルキレングリコール、シクロヘキサンジメタノールなど脂環式Ｃ5-15ジオール、および、ビスフェノールＡなど芳香族Ｃ6-20ジオールが挙げられる。ジカルボン酸成分としては、例えば、テレフタル酸など芳香族Ｃ8-20ジカルボン酸、アジピン酸など脂肪族Ｃ2-40ジカルボン酸、および、シクロヘキサンジカルボン酸など脂環式Ｃ8-15ジカルボン酸が挙げられる。前記ポリエステル系樹脂としては、オキシカルボン酸の重縮合により得られるポリエステルも挙げられる。そのオキシカルボン酸としては、例えば、乳酸など脂肪族Ｃ2-6オキシカルボン酸、および、ヒドロキシ安息香酸など芳香族Ｃ7-19オキシカルボン酸が挙げられる。前記ポリエステル系樹脂としては、ラクトンの開環重合により得られるポリエステルも挙げられる。そのラクトンとしては、例えば、ε-カプロラクトン、δ-バレロラクトン、およびγ-ブチロラクトンなどＣ4-12ラクトンが挙げられる。前記ポリエステル系樹脂としては、ポリエステルジオールとジイソシアネートとの反応により得られるウレタン結合を含むポリエステルも挙げられる。ポリエステル系樹脂にはホモポリエステルおよびコポリエステルが含まれるものとする。また、ポリエステル系樹脂としては、例えば、商品名「プラクセル Ｈ１Ｐ」（株式会社ダイセル製）の市販品を使用することができる。
　前記ポリウレタン系樹脂としては、例えば、ジイソシアネート類とポリオール類と必要に応じて用いられる鎖伸長剤との反応により得られる樹脂を挙げることができる。ジイソシアネート類としては、ヘキサメチレンジイソシアネートなど脂肪族ジイソシアネート類、イソホロンジイソシアネートなど脂環式ジイソシアネート類、および、トリレンジイソシアネートなど芳香族ジイソシアネート類が挙げられる。ポリオール類としては、ポリエステルジオール、ポリエーテルジオール、およびポリカーボネートジオールが挙げられる。鎖伸長剤としては、エチレングリコールなどＣ2-10アルキレンジオール、エチレンジアミンなど脂肪族ジアミン類、イソホロンジアミンなど脂環式ジアミン類、および、フェニレンジアミンなど芳香族ジアミン類が挙げられる。
　前記ポリアミド系樹脂としては、例えば、ジアミン成分とジカルボン酸成分との重縮合により得られるポリアミド、アミノカルボン酸の重縮合により得られるポリアミド、ラクタムの開環重合により得られるポリアミド、および、ジアミン成分とジカルボン酸成分とジオール成分との重縮合により得られるポリエステルアミドを挙げることができる。前記ジアミン成分としては、例えば、ヘキサメチレンジアミンなどＣ4-10アルキレンジアミンが挙げられる。前記ジカルボン酸成分としては、例えば、アジピン酸などＣ4-20アルキレンジカルボン酸が挙げられる。アミノカルボン酸としては、例えば、ω-アミノウンデカン酸などＣ4-20アミノカルボン酸が挙げられる。前記ラクタムとしては、例えば、ω-ラウロラクタムなどＣ4-20ラクタムが挙げられる。前記ジオール成分としては、例えば、エチレングリコールなどＣ2-12アルキレンジオールが挙げられる。また、ポリアミド系樹脂にはホモポリアミドおよびコポリアミドが含まれるものとする。
　熱可塑性樹脂（Ｃ）の軟化点（Ｔ2）は、本発明に係る半導体装置製造方法において熱可塑性樹脂（Ｃ）含有の仮接着剤と組み合わせて使用される後述の永久接着剤の熱硬化温度より１０℃以上高いことが好ましい。当該永久接着剤の熱硬化温度とＴ2との差は、例えば１０～４０℃であり、好ましくは２０～３０℃である。
　Ｔ2は、例えば、熱可塑性樹脂（Ｃ）の重量平均分子量（Ｍｗ：ＧＰＣ法によるポリスチレン換算値）をコントロールすることによって調整することができる。熱可塑性樹脂（Ｃ）の重量平均分子量は、例えば１５００～１０００００であり、好ましくは２０００～８００００、より好ましくは３０００～５００００、より好ましくは１００００～４５０００、より好ましくは１５０００～３５０００である。
　以上のような多価ビニルエーテル化合物（Ａ）、化合物（Ｂ）、および熱可塑性樹脂（Ｃ）を少なくとも含有する仮接着剤において、多価ビニルエーテル化合物（Ａ）と化合物（Ｂ）の重合体の軟化点（Ｔ3）は、本発明に係る半導体装置製造方法において当該仮接着剤と組み合わせて使用される後述の永久接着剤の熱硬化温度より１０℃以上高いことが好ましい。当該永久接着剤の熱硬化温度とＴ3との差は、例えば１０～４０℃であり、好ましくは２０～３０℃である。
　後述の永久接着剤の熱硬化温度が例えば１２０℃である場合、仮接着剤における多価ビニルエーテル化合物（Ａ）の含有量は、仮接着剤中の化合物（Ｂ）におけるヒドロキシ基およびカルボキシ基の総量１モルに対して、多価ビニルエーテル化合物（Ａ）におけるビニルエーテル基が例えば０.０１～１０モルとなる量であり、好ましくは０.０５～５モル、より好ましくは０.０７～１モル、より好ましくは０.０８～０.５となる量である。
　仮接着剤における熱可塑性樹脂（Ｃ）の含有量は、仮接着剤中の化合物（Ｂ）１質量部に対して例えば０.１～３質量部であり、好ましくは０.２～２質量部、より好ましくは０.３～１質量部である。
　仮接着剤における多価ビニルエーテル化合物（Ａ）と化合物（Ｂ）と熱可塑性樹脂（Ｃ）の合計含有量は、当該仮接着剤の不揮発分全量の例えば７０～９９.９質量％であり、好ましくは８０～９９質量％、より好ましくは８５～９５質量％、より好ましくは８５～９０質量％である。
　仮接着剤は、重合促進剤を更に含有していてもよい。その重合促進剤としては、例えば、下記式（ｄ）で表される１価のカルボン酸、および、下記式（ｅ）で表される１価のアルコールを挙げることができる。これらは一種類を単独で、または二種類以上を組み合わせて使用することができる。仮接着剤が重合促進剤を含有するという構成は、多価ビニルエーテル化合物（Ａ）および化合物（Ｂ）の重合反応を促進するうえで好適であり、重合促進剤を含有しない接着剤を使用する場合と比べて、重合時の加熱温度を低下させても、同等の軟化点またはより高い軟化点を有する重合体を形成するうえで好適であり、従って仮接着剤層２において高温環境下（例えば１６０～１８０℃程度）での接着性を確保するうえで好適である。
　　Ｚ3－ＣＯＯＨ　　　（ｄ）
（式中、Ｚ3はカルボキシ基以外の置換基を有していてもよい、飽和もしくは不飽和脂肪族炭化水素、飽和もしくは不飽和脂環式炭化水素、および芳香族炭化水素からなる群より選択される一種、の構造式から１個の水素原子を除去した基を表す）
　　Ｚ4－ＯＨ　　　（ｅ）
（式中、Ｚ4はヒドロキシ基以外の置換基を有していてもよい芳香族炭化水素の構造式から１個の水素原子を除去した基を表す）
　上記式（ｄ）中のＺ3における飽和もしくは不飽和脂肪族炭化水素、飽和もしくは不飽和脂環式炭化水素、および芳香族炭化水素としては、上記式（ａ）中のＺ1について挙げた飽和もしくは不飽和脂肪族炭化水素、飽和もしくは不飽和脂環式炭化水素、および芳香族炭化水素を挙げることができる。Ｚ3が有していてもよい置換基としては、Ｚ1が有していてもよい置換基の例からカルボキシ基を除いた例を挙げることができる。また、上記式（ｅ）中のＺ4における芳香族炭化水素としては、上記式（ａ）中のＺ1について挙げた芳香族炭化水素を挙げることができる。Ｚ4が有していてもよい置換基としては、Ｚ1が有していてもよい置換基の例からヒドロキシ基を除いた例を挙げることができる。
　仮接着剤中に重合促進剤が含まれる場合のその重合促進剤のｐＫａ（酸解離定数）は、好ましくは３～８、より好ましくは４～６である。このような構成は、仮接着剤において意図せず重合が進行して粘度が増加すること等を抑制して保存安定性を確保するとともに、当該仮接着剤からの仮接着剤層２の形成にあたって重合促進剤による重合促進効果を確保するうえで、好適である。
　式（ｄ）で表される１価のカルボン酸としては、以下に示される化合物（幾何異性体を含む）が好ましい。
Figure JPOXMLDOC01-appb-C000007
Figure JPOXMLDOC01-appb-C000008
　式（ｅ）で表される１価のアルコールとしては、以下に示される化合物が好ましい。
Figure JPOXMLDOC01-appb-C000009
　仮接着剤中に重合促進剤が含まれる場合のその含有量は、仮接着剤に含まれる多価ビニルエーテル化合物（Ａ）１質量部に対して、例えば０.０１～５質量部程度、好ましくは０.１～３質量部、より好ましくは０.３～１質量部である。
　仮接着剤は、酸化防止剤を更に含有していてもよい。仮接着剤が酸化防止剤を含有するという構成は、仮接着剤においてその加熱処理時に上述の化合物（Ｂ）および熱可塑性樹脂（Ｃ）の酸化を防止するうえで好適である。仮接着剤中の化合物（Ｂ）および熱可塑性樹脂（Ｃ）の酸化防止は、当該仮接着剤から形成される仮接着剤層２について加熱処理を施して得られる軟化組成物の溶剤に対する溶解性を確保するうえで好適であり、従って、ウエハなど被着体から仮接着剤層２が加熱処理を経て剥離された後に当該被着体に糊残りが生じる場合であってもその糊残渣を除去するうえで好適である。
　酸化防止剤としては、例えば、フェノール系酸化防止剤、リン系酸化防止剤、チオエステル系酸化防止剤、およびアミン系酸化防止剤を挙げることができる。これらは一種を単独で、または二種以上を組み合わせて使用することができる。フェノール系酸化防止剤は、加熱処理時における酸化防止効果が特に優れるので、仮接着剤中の酸化防止剤として好ましい。
　フェノール系酸化防止剤としては、例えば、ペンタエリスリトールテトラキス[３(３,５-ジ-ｔ-ブチル-４-ヒドロキシフェニル)プロピオネート]、チオジエチレンビス[３-(３,５-ジ-ｔ-ブチル-４-ヒドロキシフェニル)プロピオネート]、３-(３,５-ジ-ｔ-ブチル-４-ヒドロキシフェニル)プロピオン酸オクタデシル、Ｎ,Ｎ'-ヘキサメチレンビス[３-(３,５-ジ-ｔ-ブチル-４-ヒドロキシフェニル)プロピオンアミド]、３-(４-ヒドロキシ-３,５-ジイソプロピルフェニル)プロピオン酸オクチル、１,３,５-トリス(４-ヒドロキシ-３,５-ジ-ｔ-ブチルベンジル)-２,４,６-トリメチルベンゼン、２,４-ビス(ドデシルチオメチル)-６-メチルフェノール、および、カルシウムビス[３,５-ジ(ｔ-ブチル)-４-ヒドロキシベンジル(エトキシ)ホスフィナート]を挙げることができる。フェノール系酸化防止剤としては、例えば、商品名「Ｉｒｇａｎｏｘ １０１０」「Ｉｒｇａｎｏｘ １０３５」「Ｉｒｇａｎｏｘ １０７６」「Ｉｒｇａｎｏｘ １０９８」「Ｉｒｇａｎｏｘ １１３５」「Ｉｒｇａｎｏｘ １３３０」「Ｉｒｇａｎｏｘ １７２６」「Ｉｒｇａｎｏｘ １４２５ＷＬ」（いずれもＢＡＳＦ社製）の市販品を使用することができる。
　仮接着剤中に酸化防止剤が含まれる場合のその含有量は、仮接着剤に含まれる化合物（Ｂ）と熱可塑性樹脂（Ｃ）との１００質量部に対して、例えば０.０１～１５質量部であり、好ましくは０.１～１２質量部、より好ましくは０.５～１０質量部である。
　仮接着剤は、必要に応じて他の成分を更に含有していてもよい。他の成分としては、例えば、酸発生剤、界面活性剤、溶剤、レベリング剤、シランカップリング剤、および発泡剤を挙げることができる。これらは一種を単独で、または二種以上を組み合わせて使用することができる。
　仮接着剤中に界面活性剤が含まれる場合、当該仮接着剤における界面活性剤の含有量は、好ましくは０.０１～１質量％程度である。このような構成は、仮接着剤塗布時のハジキを抑制するうえで好適であり、塗膜の均一性を確保するうえで好適である。そのような界面活性剤としては、例えば、商品名「Ｆ－４４４」「Ｆ－４４７」「Ｆ－５５４」「Ｆ－５５６」「Ｆ－５５７」（いずれもＤＩＣ社製のフッ素系オリゴマー）、商品名「ＢＹＫ－３５０」（ビックケミー社製のアクリル系ポリマー）、および、商品名「Ａ－１４２０」「Ａ－１６２０」「Ａ－１６３０」（いずれもダイキン工業株式会社製のフッ素含有アルコール）が挙げられる。これらは一種を単独で、または二種以上を組み合わせて使用することができる。
　仮接着剤は、その粘度調整の観点から溶剤を含有するのが好ましい。溶剤としては、例えば、トルエン、ヘキサン、イソプロパノール、メチルイソブチルケトン、シクロペンタノン、シクロヘキサノン、プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノメチルエーテル、およびγ-ブチロラクトンが挙げられる。これらは一種を単独で、または二種以上を組み合わせて使用することができる。仮接着剤が溶剤を含有する場合、仮接着剤の溶剤含有量は例えば５５～８０質量％である。
　仮接着剤は、その構成成分を、必要に応じて真空下で気泡を除去しながら、撹拌・混合することによって調製することができる。撹拌・混合時の当該混合物の温度は１０～８０℃程度が好ましい。撹拌・混合には、例えば、自転公転型ミキサー、１軸または多軸エクストルーダー、プラネタリーミキサー、ニーダー、またはディゾルバーを使用することができる。
　仮接着剤の粘度（２５℃およびせん断速度５０／ｓの条件で測定される粘度）は、例えば３０～２０００ｍＰａ・ｓ程度であり、好ましくは３００～１５００ｍＰａ・ｓ、より好ましくは５００～１５００ｍＰａ・ｓである。このような構成は、仮接着剤について、その塗布性を確保してウエハなど被着体の表面に均一に塗布するうえで好適である。
　以上のような仮接着剤を、ウエハなど被着体の表面に塗布した後、加熱処理を施すことにより、当該仮接着剤中の多価ビニルエーテル化合物（Ａ）のビニルエーテル基と化合物（Ｂ）のヒドロキシ基および／またはカルボキシ基とをアセタール結合させて、多価ビニルエーテル化合物（Ａ）および化合物（Ｂ）から重合体を生じさせることができる。例えば、多価ビニルエーテル化合物（Ａ）として下記式（ａ'）で表される化合物を含有し、且つ下記式（ｂ'）で表される構成単位を有する化合物を化合物（Ｂ）として含有する仮接着剤に加熱処理を施して、これら両化合物を重合させると、下記式（Ｐ）で表される重合体が得られる。
Figure JPOXMLDOC01-appb-C000010
　仮接着剤を加熱処理に付すことにより得られる重合体の軟化点（Ｔ3）は、多価ビニルエーテル化合物（Ａ）と化合物（Ｂ）との相対的な量を調整することによってコントロールすることができ、当該仮接着剤と組み合わせて使用される後述の永久接着剤の熱硬化温度が１２０℃である場合、重合体の軟化点（Ｔ3）は、例えば１３０℃以上であり、好ましくは１３０～１７０℃、より好ましくは１４０～１６０℃である。
　多価ビニルエーテル化合物（Ａ）と化合物（Ｂ）との上記重合体、多価ビニルエーテル化合物（Ａ）、化合物（Ｂ）、および熱可塑性樹脂（Ｃ）の各軟化点は、下記フロー条件下で高化式フローテスターを使用して測定することができる。
＜フロー条件＞
　圧力：１００ｋｇ／ｃｍ2
　スピード：６℃／分
　ノズル：１ｍｍφ×１０ｍｍ
　また、仮接着剤から形成される仮接着剤層の軟化点については、次のようにして求められる温度とする。まず、仮接着剤０.１ｇを第１のガラス板に１０μｍの厚さで塗布して仮接着剤の塗膜を形成する。次に、その塗膜上に第２のガラス板を重ね合わせる。次に、加熱処理を経ることにより、第１および第２のガラス板の間の仮接着剤内で多価ビニルエーテル化合物（Ａ）および化合物（Ｂ）を重合させて当該仮接着剤を硬化させ、当該仮接着剤を介して両ガラス板を接合する。加熱処理は、例えば、１４０℃での２分間の加熱、それに続く２００℃での２分間の加熱、それに続く２３０℃での４分間の加熱を含む。このような接着剤接合により、第１のガラス板と、第２のガラス板と、その間の仮接着剤層との積層構造を有する積層体が得られる。この積層体について、第２のガラス板を固定した状態で、加熱しつつ第１のガラス板を水平方向（ガラス板の面内方向）に２ｋｇの応力を掛けて引っ張り、第１のガラス板が動き始める時の温度を測定する。以上のようにして求められる温度を軟化点とする。
　本半導体装置製造方法においては、次に、図１（ｂ）に示すように、各補強ウエハ１Ｒにおいてそのウエハ１を薄化する（薄化工程）。具体的には、各補強ウエハ１Ｒにおいて、支持基板Ｓに支持された状態にあるウエハ１に対してその裏面１ｂ側からグラインド装置を使用して研削加工を行うことによって、ウエハ１を所定の厚さに至るまで薄化して薄化ウエハ１Ｔを形成する。薄化後のウエハ１（薄化ウエハ１Ｔ）の厚さは、例えば１～２０μｍである。
　次に、例えば図３（ａ）および図３（ｂ）に示すように、補強ウエハ１Ｒの薄化ウエハ１Ｔ側を、ベースウエハであるウエハ３に対して接着剤４を介して接合する（接合工程）。接合工程は、二つの補強ウエハ１Ｒのそれぞれについて行う。
　ウエハ３は、半導体素子が作り込まれ得る半導体ウエハ本体を有するベースウエハであり、素子形成面３ａおよびこれとは反対の裏面３ｂを有する。ウエハ３の半導体ウエハ本体をなすための構成材料としては、例えば、ウエハ１の半導体ウエハ本体をなすための構成材料として上掲したものを採用することができる。ベースウエハであるウエハ３の厚さは、製造プロセス中の当該ウエハ３を含むウエハ積層体の強度を確保するという観点からは、好ましくは３００μｍ以上、より好ましくは５００μｍ以上、より好ましくは７００μｍ以上である。ウエハ３に対する後述の研削工程における研削時間の短縮化の観点からは、ウエハ３の厚さは、好ましくは１０００μｍ以下、より好ましくは９００μｍ以下、より好ましくは８００μｍ以下である。
　接着剤４は、ウエハ間の接合状態を実現するための熱硬化型接着剤であり、本実施形態では、熱硬化性樹脂としての重合性基含有ポリオルガノシルセスキオキサン（即ち、重合性官能基を有するポリオルガノシルセスキオキサン）を含有する。重合性基含有ポリオルガノシルセスキオキサンの有する重合性官能基は、好ましくは、エポキシ基または(メタ)アクリロイルオキシ基である。重合性基含有ポリオルガノシルセスキオキサンは、例えば３０～２００℃程度の比較的に低い重合温度ないし硬化温度を実現するのに適するとともに、硬化後において高い耐熱性を実現するのに適する。したがって、重合性基含有ポリオルガノシルセスキオキサン含有接着剤によるウエハ間接着剤接合は、ウエハ間に形成される接着剤層において高い耐熱性を実現するとともに、接着剤層形成のための硬化温度の低下を図って被着体たるウエハ内の素子へのダメージを抑制するのに適する。接着剤４における重合性基含有ポリオルガノシルセスキオキサンの含有割合は、例えば７０質量％以上であり、好ましくは８０～９９.８質量％、より好ましくは９０～９９.５質量％である。接着剤４中の熱硬化性樹脂としては、重合性基含有ポリオルガノシルセスキオキサンに代えてベンゾシクロブテン（ＢＣＢ）樹脂またはノボラック系エポキシ樹脂を採用してもよい。
　接着剤４に含有される重合性基含有ポリオルガノシルセスキオキサンは、本実施形態では、シロキサン構成単位として、下記の式（１）で表される構成単位を少なくとも含む第１構成単位［ＲＳｉＯ3/2］、および、下記の式（２）で表される構成単位を少なくとも含む第２構成単位［ＲＳｉＯ2/2(ＯＲ')］を含む（第２構成単位におけるＲとＲ'は同じであってもよいし異なってもよい）。これら構成単位はシロキサン構成単位におけるいわゆるＴ単位に属し、本実施形態では、構成単位［ＲＳｉＯ3/2］をＴ３体とし、構成単位［ＲＳｉＯ2/2(ＯＲ')］をＴ２体とする。Ｔ３体において、そのケイ素原子は、それぞれが他のシロキサン構成単位中のケイ素原子とも結合する三つの酸素原子と結合している。Ｔ２体において、そのケイ素原子は、それぞれが他のシロキサン構成単位中のケイ素原子とも結合する二つの酸素原子と結合し、且つアルコキシ基の酸素と結合している。このようなＴ３体およびＴ２体は、いずれも、上述のようにシロキサン構成単位としてのＴ単位に属し、加水分解性の三つの官能基を有するシラン化合物の加水分解とその後の縮合反応によって形成されうる、重合性基含有ポリオルガノシルセスキオキサンの部分構造である。
Figure JPOXMLDOC01-appb-C000011
　式（１）におけるＲ1および式（２）におけるＲ1は、それぞれ、エポキシ基または(メタ)アクリロイルオキシ基を含有する基を表す。式（２）におけるＲ2は、水素原子、または、炭素数１～４のアルキル基を表す。
　式（１）および式（２）における各Ｒ1がエポキシ基含有基である場合のそのＲ1としては、例えば、下記の式（３）～（６）で表される基が挙げられる。式（３）～（６）におけるＲ3,Ｒ4,Ｒ5,Ｒ6のそれぞれは、炭素数が例えば１～１０の直鎖状または分岐鎖状のアルキレン基を表す。そのようなアルキレン基としては、例えば、メチレン基、メチルメチレン基、ジメチルメチレン基、エチレン基、プロピレン基、トリメチレン基、テトラメチレン基、ペンタメチレン基、ヘキサメチレン基、およびデカメチレン基が挙げられる。接着剤４から形成される接着剤層における高い耐熱性の実現や硬化時収縮の抑制の観点からは、式（１）および式（２）におけるエポキシ基含有基としてのＲ1は、それぞれ、好ましくは、式（３）で表されるエポキシ基含有基または式（４）で表されるエポキシ基含有基であり、より好ましくは、式（３）で表される基であってＲ3がエチレン基である２-(３,４-エポキシシクロヘキシル)エチル基である。
Figure JPOXMLDOC01-appb-C000012
　上記式（２）におけるＲ2は、上述のように、水素原子または炭素数１～４のアルキル基を表し、従って、式（２）におけるＯＲ2は、ヒドロキシ基、または、炭素数１～４のアルコキシ基を表す。炭素数１～４のアルコキシ基としては、例えば、メトキシ基、エトキシ基、プロポキシ基、イソプロポキシ基、ブトキシ基、およびイソブチルオキシ基が挙げられる。
　接着剤４に含まれる重合性基含有ポリオルガノシルセスキオキサンは、上記式（１）で表される構成単位として、一種類を含むものでもよいし、二種類以上を含むものでもよい。当該重合性基含有ポリオルガノシルセスキオキサンは、上記式（２）で表される構成単位として、一種類を含むものでもよいし、二種類以上を含むものでもよい。
　接着剤４に含まれる上述の重合性基含有ポリオルガノシルセスキオキサンは、上記のＴ３体として、式（１）で表される構成単位に加えて、下記の式（７）で表される構成単位を含んでもよい。式（７）におけるＲ7は、水素原子、置換もしくは無置換のアルキル基、置換もしくは無置換のアルケニル基、置換もしくは無置換のシクロアルキル基、置換もしくは無置換のアリール基、または、置換もしくは無置換のアラルキル基を表す。式（７）におけるＲ7は、好ましくは、置換もしくは無置換のアルキル基、置換もしくは無置換のアルケニル基、または置換もしくは無置換のアリール基であり、より好ましくはフェニル基である。
Figure JPOXMLDOC01-appb-C000013
　Ｒ7に関して上記したアルキル基としては、例えば、メチル基、エチル基、プロピル基、ｎ-ブチル基、イソプロピル基、イソブチル基、ｓ-ブチル基、ｔ-ブチル基、およびイソペンチル基が挙げられる。Ｒ7に関して上記したアルケニル基としては、例えば、ビニル基、アリル基、およびイソプロペニル基が挙げられる。Ｒ7に関して上記したシクロアルキル基としては、例えば、シクロブチル基、シクロペンチル基、およびシクロヘキシル基が挙げられる。Ｒ7に関して上記したアリール基としては、例えば、フェニル基、トリル基、およびナフチル基が挙げられる。Ｒ7に関して上記したアラルキル基としては、例えば、ベンジル基およびフェネチル基が挙げられる。
　Ｒ7に関して上記したアルキル基、アルケニル基、シクロアルキル基、アリール基、およびアラルキル基の置換基としては、例えば、エーテル基、エステル基、カルボニル基、シロキサン基、フッ素原子などハロゲン原子、アクリル基、メタクリル基、メルカプト基、アミノ基、および水酸基が挙げられる。
　接着剤４に含まれる上述の重合性基含有ポリオルガノシルセスキオキサンは、上記のＴ２体として、式（２）で表される構成単位に加えて、下記の式（８）で表される構成単位を含んでもよい。式（８）におけるＲ7は、水素原子、置換もしくは無置換のアルキル基、置換もしくは無置換のアルケニル基、置換もしくは無置換のシクロアルキル基、置換もしくは無置換のアリール基、または、置換もしくは無置換のアラルキル基を表し、具体的には上記式（７）におけるＲ7と同様である。式（８）におけるＲ2は、水素原子または炭素数１～４のアルキル基を表し、具体的には上記式（２）におけるＲ2と同様である。
Figure JPOXMLDOC01-appb-C000014
　接着剤４に含まれる上述の重合性基含有ポリオルガノシルセスキオキサンは、そのシロキサン構成単位中に、Ｔ単位である上述の第１および第２構成単位に加えて、いわゆるＭ単位である構成単位［ＲＳｉＯ1/2］、いわゆるＤ単位である構成単位［Ｒ2ＳｉＯ2/2］、およびいわゆるＱ単位である構成単位［ＳｉＯ4/2］からなる群より選択される少なくとも一種を含んでもよい。
　重合性基含有ポリオルガノシルセスキオキサンは、カゴ型、不完全カゴ型、ラダー型、ランダム型のいずれのシルセスキオキサン構造を有していてもよく、これらシルセスキオキサン構造の２以上が組み合わせられた構造を有していてもよい。
　接着剤４中の重合性基含有ポリオルガノシルセスキオキサンの全シロキサン構成単位において、Ｔ２体に対するＴ３体のモル比の値（即ち、Ｔ３体／Ｔ２体）は、例えば５～５００であり、下限値は、好ましくは１０である。上限値は、好ましくは１００、より好ましくは５０である。重合性基含有ポリオルガノシルセスキオキサンについては、［Ｔ３体／Ｔ２体］の値の当該範囲への調整により、接着剤４に含まれる重合性基含有ポリオルガノシルセスキオキサン以外の成分との相溶性が向上し、取扱い性が向上する。重合性基含有ポリオルガノシルセスキオキサンにおける［Ｔ３体／Ｔ２体］の値が５～５００であることは、Ｔ３体に対してＴ２体の存在量が相対的に少なく、シラノールの加水分解・縮合反応がより進行していることを意味する。
　重合性基含有ポリオルガノシルセスキオキサンにおける上記モル比の値（Ｔ３体／Ｔ２体）は、例えば、29Ｓｉ-ＮＭＲスペクトル測定により求めることができる。29Ｓｉ-ＮＭＲスペクトルにおいて、上述の第１構成単位（Ｔ３体）におけるケイ素原子と、上述の第２構成単位（Ｔ２体）におけるケイ素原子とは、異なるケミカルシフトのピークないしシグナルを示す。これらピークの面積比から、上記モル比の値を求めることができる。重合性基含有ポリオルガノシルセスキオキサンの29Ｓｉ-ＮＭＲスペクトルは、例えば、下記の装置および条件により測定することができる。
測定装置：商品名「ＪＮＭ－ＥＣＡ５００ＮＭＲ」（日本電子株式会社製）
溶媒：重クロロホルム
積算回数：１８００回
測定温度：２５℃
　接着剤４に含まれる重合性基含有ポリオルガノシルセスキオキサンの数平均分子量（Ｍｎ）は、好ましくは１０００～５００００であり、より好ましくは１５００～１００００、より好ましくは２０００～８０００、より好ましくは２０００～７０００である。数平均分子量を１０００以上とすることにより、形成される硬化物ないし接着剤層の絶縁性や、耐熱性、耐クラック性、接着性が向上する。一方、数平均分子量を５００００以下とすることにより、接着剤４中の重合性基含有ポリオルガノシルセスキオキサンと他成分との相溶性が向上し、形成される硬化物ないし接着剤層の絶縁性や、耐熱性、耐クラック性が向上する。
　接着剤４に含まれる重合性基含有ポリオルガノシルセスキオキサンについての分子量分散度（Ｍｗ／Ｍｎ）は、好ましくは１.０～４.０であり、より好ましくは１.１～３.０、より好ましくは１.２～２.７である。分子量分散度を４.０以下とすることにより、形成される硬化物ないし接着剤層の耐熱性や、耐クラック性、接着性がより高くなる。一方、分子量分散度を１.０以上とすることにより、当該接着剤組成物が液状となりやすく、その取り扱い性が向上する傾向がある。
　重合性基含有ポリオルガノシルセスキオキサンの数平均分子量（Ｍｎ）および重量平均分子量（Ｍｗ）は、ゲル・パーミエーション・クロマトグラフィー（ＧＰＣ）により測定してポリスチレン換算により算出される値とする。重合性基含有ポリオルガノシルセスキオキサンの数平均分子量（Ｍｎ）および重量平均分子量（Ｍｗ）は、例えば、ＨＰＬＣ装置（商品名「ＬＣ-２０ＡＤ」，株式会社島津製作所製）を使用して下記の条件により測定することができる。
カラム：２本のＳｈｏｄｅｘ ＫＦ-８０１（上流側，昭和電工株式会社製）と、Ｓｈｏｄｅｘ ＫＦ-８０２（昭和電工株式会社製）と、Ｓｈｏｄｅｘ ＫＦ-８０３（下流側，昭和電工株式会社製）とを直列に接続
測定温度：４０℃
溶離液：テトラヒドロフラン（ＴＨＦ）
試料濃度：０.１～０.２質量％
流量：１ｍＬ／分
標準試料：ポリスチレン
検出器：ＵＶ-ＶＩＳ検出器（商品名「ＳＰＤ-２０Ａ」，株式会社島津製作所製）
　以上のような重合性基含有ポリオルガノシルセスキオキサンは、加水分解性の三つの官能基を有するシラン化合物の加水分解とこれに続く縮合反応によって製造することができる。その製造に用いられる原料は、下記の式（９）で表される化合物を少なくとも含み、下記の式（１０）で表される化合物を必要に応じて含む。式（９）で表される化合物は、上記式（１）で表される構成単位と上記式（２）で表される構成単位を形成するためのものである。式（１０）で表される化合物は、上記式（７）で表される構成単位と上記式（８）で表される構成単位を形成するためのものである。
Figure JPOXMLDOC01-appb-C000015
　式（９）におけるＲ1は、重合性基を含有する基を表し、具体的には上記式（１）（２）におけるＲ1と同様である。式（９）におけるＸ1は、アルコキシ基またはハロゲン原子を表す。そのアルコキシ基としては、例えば、メトキシ基、エトキシ基、プロポキシ基、イソプロピルオキシ基、ブトキシ基、イソブチルオキシ基など炭素数１～４のアルコキシ基が挙げられる。Ｘ1としてのハロゲン原子としては、例えば、フッ素原子、塩素原子、臭素原子、およびヨウ素原子が挙げられる。Ｘ1は、好ましくはアルコキシ基であり、より好ましくはメトキシ基またはエトキシ基である。式（９）において、三つのＸ1は互いに同じであってもよいし異なってもよい。
　式（１０）におけるＲ7は、置換もしくは無置換のアリール基、置換もしくは無置換のアラルキル基、置換もしくは無置換のシクロアルキル基、置換もしくは無置換のアルキル基、または、置換もしくは無置換のアルケニル基を表し、具体的には上記式（７）（８）におけるＲ7と同様である。式（１０）におけるＸ2は、アルコキシ基またはハロゲン原子を表し、具体的には上記式（９）におけるＸ1と同様である。
　上述の重合性基含有ポリオルガノシルセスキオキサンの製造に用いられる原料は、更に他の加水分解性シラン化合物を含んでもよい。そのような化合物としては、例えば、上記式（９）（１０）で表される両化合物以外の加水分解性三官能シラン化合物、Ｍ単位を形成することとなる加水分解性単官能シラン化合物、Ｄ単位を形成することとなる加水分解性二官能シラン化合物、および、Ｑ単位を形成する加水分解性四官能シラン化合物が挙げられる。
　上記原料としての加水分解性シラン化合物の使用量や組成は、製造目的物である重合性基含有ポリオルガノシルセスキオキサンの構造に応じて適宜に調整される。例えば、上記式（９）で表される化合物の使用量は、使用する加水分解性シラン化合物全量に対して、例えば５５～１００モル％、好ましくは６５～１００モル％である。上記式（１０）で表される化合物の使用量は、使用する加水分解性シラン化合物全量に対して、例えば０～７０モル％である。使用する加水分解性シラン化合物全量に対する、式（９）で表される化合物と式（１０）で表される化合物との総使用量は、例えば６０～１００モル％、好ましくは７０～１００モル％、より好ましくは８０～１００モル％である。
　上述の重合性基含有ポリオルガノシルセスキオキサンの製造において二種類以上の加水分解性シラン化合物を用いる場合、加水分解性シラン化合物の種類ごとの加水分解および縮合反応は、同時に行うこともできるし、順次に行うこともできる。
　上述の加水分解および縮合反応は、好ましくは、一種類のまたは二種類以上の溶媒の存在下で行われる。好ましい溶媒としては、例えば、ジエチルエーテル、ジメトキシエタン、テトラヒドロフラン、ジオキサンなどのエーテル、および、アセトンや、メチルエチルケトン、メチルイソブチルケトンなどのケトンが挙げられる。溶媒の使用量は、加水分解性シラン化合物１００質量部あたり、例えば２０００質量部以下の範囲内で反応時間等に応じて適宜に調整される。
　上述の加水分解および縮合反応は、好ましくは、一種類のまたは二種類以上の触媒および水の存在下で進行される。触媒は、酸触媒であってもよいし、アルカリ触媒であってもよい。触媒の使用量は、加水分解性シラン化合物１モルあたり例えば０.００２～０.２モルの範囲内で適宜に調整される。水の使用量は、加水分解性シラン化合物１モルあたり例えば０.５～２０モルの範囲内で適宜に調整される。
　上記加水分解性シラン化合物の加水分解および縮合反応は、１段階で行ってもよいし、２段階以上に分けて行ってもよい。上記モル比の値（Ｔ３体／Ｔ２体）が５以上である重合性基含有ポリオルガノシルセスキオキサンを製造する場合には例えば、第１段目の加水分解および縮合反応の反応温度は、例えば４０～１００℃、好ましくは４５～８０℃である。第１段目の加水分解および縮合反応の反応時間は、例えば０.１～１０時間、好ましくは１.５～８時間である。第２段目の加水分解および縮合反応の反応温度は、好ましくは５～２００℃、より好ましくは３０～１００℃である。反応温度を上記範囲に制御することにより、上記モル比の値（Ｔ３体／Ｔ２体）および上記数平均分子量をより効率的に所望の範囲に制御できる傾向がある。また、第２段目の加水分解および縮合反応の反応時間は、特に限定されないが、０.５～１０００時間が好ましく、より好ましくは１～５００時間である。また、上述の加水分解および縮合反応は、常圧下、加圧下、または減圧下で行うことができる。上述の加水分解および縮合反応は、好ましくは、窒素やアルゴンなど不活性ガスの雰囲気下で行われる。
　以上のような加水分解性シラン化合物の加水分解および縮合反応により、上述の重合性基含有ポリオルガノシルセスキオキサンが得られる。反応終了後には、好ましくは、重合性基の開環を抑制するための触媒の中和を行う。こうして得られた重合性基含有ポリオルガノシルセスキオキサンは、必要に応じて精製される。
　接着剤４は、例えば以上のようにして製造される重合性基含有ポリオルガノシルセスキオキサンに加えて、好ましくは少なくとも一種類の硬化触媒を含む。
　接着剤４がエポキシ基含有ポリオルガノシルセスキオキサンを含む場合の硬化触媒としては、例えば熱カチオン重合開始剤が挙げられる。接着剤４が(メタ)アクリロイルオキシ基含有ポリオルガノシルセスキオキサンを含む場合の硬化触媒としては、例えば熱ラジカル重合開始剤が挙げられる。接着剤４における硬化触媒の含有量は、重合性基含有ポリオルガノシルセスキオキサン１００質量部あたり、好ましくは０.１～３.０質量部である。
　上述の熱カチオン重合開始剤としては、例えば、アリールスルホニウム塩、アルミニウムキレート、三フッ化ホウ素アミン錯体などのタイプの熱カチオン重合開始剤が挙げられる。アリールスルホニウム塩としては、例えばヘキサフルオロアンチモネート塩が挙げられる。アルミニウムキレートとしては、例えば、エチルアセトアセテートアルミニウムジイソプロピレート、およびアルミニウムトリス(エチルアセトアセテート)が挙げられる。三フッ化ホウ素アミン錯体としては、例えば、三フッ化ホウ素モノエチルアミン錯体、三フッ化ホウ素イミダゾール錯体、および三フッ化ホウ素ピペリジン錯体が挙げられる。
　上述の熱ラジカル重合開始剤としては、例えば、アゾ化合物や過酸化物などのタイプの熱ラジカル重合開始剤が挙げられる。アゾ化合物としては、例えば、２,２'-アゾビスイソブチロニトリル、２,２'-アゾビス(２,４-ジメチルバレロニトリル)、２,２'-アゾビス(４-メトキシ-２,４-ジメチルバレロニトリル)、ジメチル-２,２'-アゾビス(２-メチルプロピオネート)、２,２'-アゾビス(イソ酪酸)ジメチル、ジエチル-２,２'-アゾビス(２-メチルプロピオネート)、およびジブチル-２,２'-アゾビス(２-メチルプロピオネート）が挙げられる。過酸化物としては、例えば、ベンゾイルパーオキサイド、ｔ-ブチルパーオキシ-２-エチルヘキサノエート、２,５-ジメチル-２,５-ジ(２-エチルヘキサノイル)パーオキシヘキサン、ｔ-ブチルパーオキシベンゾエート、ｔ-ブチルパーオキサイド、クメンハイドロパーオキサイド、ジクミルパーオキサイド、ジ-ｔ-ブチルパーオキサイド、２,５-ジメチル-２,５-ジブチルパーオキシヘキサン、２,４-ジクロロベンゾイルパーオキサイド、１,４-ジ(２-ｔ-ブチルパーオキシイソプロピル)ベンゼン、１,１-ビス(ｔ-ブチルパーオキシ)-３,３,５-トリメチルシクロヘキサン、メチルエチルケトンパーオキサイド、および１,１,３,３-テトラメチルブチルパーオキシ-２-エチルヘキサノエートが挙げられる。
　接着剤４は、上述の重合性基含有ポリオルガノシルセスキオキサンに加えて、一種類のまたは二種類以上の他の硬化性化合物を含んでもよい。当該硬化性化合物としては、例えば、上述の重合性基含有ポリオルガノシルセスキオキサン以外のエポキシ化合物、(メタ)アクリロイルオキシ基含有化合物、ビニル基含有化合物、オキセタン化合物、およびビニルエーテル化合物が挙げられる。
　上述の重合性基含有ポリオルガノシルセスキオキサン以外のエポキシ化合物としては、例えば、脂環式エポキシ化合物（脂環式エポキシ樹脂）、芳香族エポキシ化合物（芳香族エポキシ樹脂）、および脂肪族エポキシ化合物（脂肪族エポキシ樹脂）が挙げられる。脂環式エポキシ化合物としては、例えば、３,４,３',４'-ジエポキシビシクロヘキサン、２,２-ビス(３,４-エポキシシクロヘキシル)プロパン、１,２-ビス(３,４-エポキシシクロヘキシル)エタン、２,３-ビス(３,４-エポキシシクロヘキシル)オキシラン、ビス(３,４-エポキシシクロヘキシルメチル)エーテル、および、２,２-ビス(ヒドロキシメチル)-１-ブタノールの１,２-エポキシ-４-(２-オキシラニル)シクロヘキサン付加物（例えば、株式会社ダイセル製の「ＥＨＰＥ３１５０」）が挙げられる。
　上記芳香族エポキシ化合物としては、例えば、エピビスタイプグリシジルエーテル型エポキシ樹脂やノボラック・アルキルタイプグリシジルエーテル型エポキシ樹脂が挙げられる。
　上記脂肪族エポキシ化合物としては、例えば、環状構造を有しないｑ価のアルコール（ｑは自然数である）のグリシジルエーテル、一価カルボン酸または多価カルボン酸のグリシジルエステル、および、二重結合を有する油脂のエポキシ化物が挙げられる。二重結合を有する油脂のエポキシ化物としては、例えば、エポキシ化亜麻仁油、エポキシ化大豆油、およびエポキシ化ひまし油が挙げられる。
　上述の(メタ)アクリロイルオキシ基含有化合物としては、例えば、トリメチロールプロパントリ(メタ)アクリレート、ジトリメチロールプロパンテトラ(メタ)アクリレート、ペンタエリスリトールトリ(メタ)アクリレート、ペンタエリスリトールテトラ(メタ)アクリレート、ジペンタエリスリトールペンタ(メタ)アクリレート、ジペンタエリスリトールヘキサ(メタ)アクリレート、グリセリントリ(メタ)アクリレート、トリス（２-ヒドロキシエチル）イソシアヌレートトリ(メタ)アクリレート、エチレングリコールジ(メタ)アクリレート、１,３-ブタンジオールジ(メタ)アクリレート、１,４-ブタンジオールジ(メタ)アクリレート、１,６-ヘキサンジオールジ(メタ)アクリレート、ネオペンチルグリコールジ(メタ)アクリレート、ジエチレングリコールジ(メタ)アクリレート、トリエチレングリコールジ(メタ)アクリレート、ジプロピレングリコールジ(メタ)アクリレート、ビス(２-ヒドロキシエチル)イソシアヌレートジ(メタ)アクリレート、ジシクロペンタニルジアクリレート、エポキシアクリレート、ウレタンアクリレート、不飽和ポリエステル、ポリエステルアクリレート、ポリエーテルアクリレート、ビニルアクリレート、シリコーンアクリレート、およびポリスチリルエチルメタクリレートが挙げられる。また、上述の(メタ)アクリロイルオキシ基含有化合物としては、ナガセケムテックス株式会社製の「ＤＡ-１４１」、東亞合成株式会社製の「アロニックスＭ-２１１Ｂ」および「アロニックスＭ-２０８」、並びに、新中村化学株式会社製の「ＮＫエステル」「ＡＢＥ-３００」「Ａ-ＢＰＥ-４」「Ａ-ＢＰＥ-１０」「Ａ-ＢＰ Ｅ-２０」「Ａ-ＢＰＥ-３０」「ＢＰＥ-１００」「ＢＰＥ-２００」「ＢＰＥ-５００」「ＢＰＥ-９００」「ＢＰＥ-１３００Ｎ」も挙げられる。
　上述のビニル基含有化合物としては、例えば、スチレンおよびジビニルベンゼンが挙げられる。
　上述のオキセタン化合物としては、例えば、３,３-ビス(ビニルオキシメチル)オキセタン、３-エチル-３-(ヒドロキシメチル)オキセタン、３-エチル-３-(２-エチルヘキシルオキシメチル)オキセタン、３-エチル-３-(ヒドロキシメチル)オキセタン、３-エチル-３-[(フェノキシ)メチル]オキセタン、３-エチル-３-(ヘキシルオキシメチル)オキセタン、３-エチル-３-(クロロメチル)オキセタン、および３,３-ビス(クロロメチル)オキセタンが挙げられる。
　上述のビニルエーテル化合物としては、例えば、２-ヒドロキシエチルビニルエーテル、３-ヒドロキシプロピルビニルエーテル、２-ヒドロキシプロピルビニルエーテル、２-ヒドロキシイソプロピルビニルエーテル、４-ヒドロキシブチルビニルエーテル、３-ヒドロキシブチルビニルエーテル、２-ヒドロキシブチルビニルエーテル、３-ヒドロキシイソブチルビニルエーテル、２-ヒドロキシイソブチルビニルエーテル、１-メチル-３-ヒドロキシプロピルビニルエーテル、１-メチル-２-ヒドロキシプロピルビニルエーテル、１-ヒドロキシメチルプロピルビニルエーテル、４-ヒドロキシシクロヘキシルビニルエーテル、１,６-ヘキサンジオールモノビニルエーテル、１,６-ヘキサンジオールジビニルエーテル、１,８-オクタンジオールジビニルエーテル、ｐ-キシレングリコールモノビニルエーテル、ｐ-キシレングリコールジビニルエーテル、ｍ-キシレングリコールモノビニルエーテル、ｍ-キシレングリコールジビニルエーテル、ｏ-キシレングリコールモノビニルエーテル、ｏ-キシレングリコールジビニルエーテル、ジエチレングリコールモノビニルエーテル、ジエチレングリコールジビニルエーテル、トリエチレングリコールモノビニルエーテル、およびトリエチレングリコールジビニルエーテルが挙げられる。
　接着剤４は、その塗工性等を調整するうえでは溶剤を含むのが好ましい。溶剤としては、例えば、プロピレングリコールモノメチルエーテルアセテート、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノン、トルエン、キシレン、酢酸エチル、酢酸ブチル、３-メトキシブチルアセテート、メトキシプロピルアセテート、エチレングリコールモノメチルエーテルアセテート、メタノール、エタノール、イソプロピルアルコール、１-ブタノール、１-メトキシ-２-プロパノール、３-メトキシブタノール、エトキシエタノール、ジイソプロピルエーテル、エチレングリコールジメチルエーテル、およびテトラヒドロフランが挙げられる。
　接着剤４は、更に、シランカップリング剤、消泡剤、酸化防止剤、ブロッキング防止剤、レベリング剤、界面活性剤、増量剤、防錆剤、帯電防止剤、可塑剤など、各種の添加剤を含んでもよい。
　接着剤４の耐熱性に関し、接着剤４の熱分解温度は、好ましくは２００℃以上、より好ましくは２６０℃以上、より好ましくは３００℃以上である。熱分解温度は、示差熱熱重量同時測定装置を使用して行う熱重量分析によって得られる曲線、即ち、分析対象である試料についての所定昇温範囲での熱重量の温度依存性を表す曲線における、昇温過程初期の重量減少のない或いは一定割合でわずかに漸減している部分の接線と、昇温過程初期に続く昇温過程中期の有意な重量減少が生じている部分内にある変曲点での接線との交点が示す温度とする。示差熱熱重量同時測定装置としては、例えば、セイコーインスツル株式会社製の商品名「ＴＧ－ＤＴＡ６３００」を使用することができる。
　本半導体装置製造方法における接合工程では、以上のような接着剤４を介して、図３（ｂ）に示すように、ウエハ３の素子形成面３ａ側に対して、補強ウエハ１Ｒにおける薄化ウエハ１Ｔの裏面１ｂ側を、接合し（face-to-backでの接合）、ウエハ積層体Ｘ（第１のウエハ積層体）を形成する。
　具体的には、まず、接合対象面（ウエハ３の素子形成面３ａ，薄化ウエハ１Ｔの裏面１ｂ）の一方または両方に接着剤４をスピンコーティングによって塗布して接着剤層を形成する。図３（ａ）は、ウエハ３の素子形成面３ａに接着剤４が塗布される場合を例示的に示すものである。また、接着剤４の塗布の前に、接合対象面の一方または両方にシランカップリング剤処理を施してもよい。次に、加熱によって接着剤４（接着剤層）を乾燥させて固化させる。このときの加熱温度は例えば５０～１５０℃であり、加熱時間は例えば５～１２０分間である。加熱温度は、一定であってもよいし、段階的に変化させてもよい。次に、接着剤４（接着剤層）を介して接合対象面を貼り合わせる。この貼り合わせにおいて、加圧力は例えば３００～５０００ｇ／ｃｍ2であり、温度は、例えば３０～２００℃であり、好ましくは室温以上かつ８０℃以下の範囲である。その後、接合対象面間において加熱によって接着剤４を硬化させる。硬化のための加熱温度は、例えば３０～２００℃であって好ましくは５０～１９０℃であり、硬化のための加熱時間は例えば５～１２０分間である。加熱温度は、一定であってもよいし、段階的に変化させてもよい。接着剤４の硬化後における接着剤層の厚さは、例えば０.５～２０μｍである。本工程において比較的低温で接着剤４を硬化させて接着剤接合を実現するという以上の構成は、貼合わせ時にウエハ間に介在する接着剤４の寸法変化を抑制するのに適するとともに、被着体たるウエハ内の素子へのダメージを抑制するのにも適する。
　本半導体装置製造方法では、次に、各ウエハ積層体Ｘにおいて、図３（ｃ）に示すように支持基板Ｓの取り外しを行う（取外し工程）。具体的には、上述の接合工程を経て得られる各ウエハ積層体Ｘにおける支持基板Ｓと薄化ウエハ１Ｔの間の仮接着剤層２による仮接着状態を解除して、支持基板Ｓの取り外しを行う。取外し工程は、好ましくは、仮接着剤層２中の上述の重合体、即ち、多価ビニルエーテル化合物（Ａ）と化合物（Ｂ）との重合体、の軟化点（Ｔ3）より高い温度で仮接着剤層２を軟化させる軟化処理を含む。この軟化処理における仮接着剤層加熱温度は、好ましくは１７０℃以上であり、且つ、例えば２５０℃以下であり、好ましくは２４０℃以下、より好ましくは２３０℃以下である。本工程では、例えばこのような軟化処理の後、ウエハ１に対して支持基板Ｓをスライドさせて、支持基板Ｓの分離ないし取外しを行う。補強ウエハ１Ｒの取外しの後、ウエハ１上に仮接着剤が残っている場合には、当該仮接着剤を除去する。この除去作業には、仮接着剤が易溶解性を示す一種類または二種類以上の溶剤を使用することができる。そのような溶剤としては、例えば、シクロヘキサノン、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、アセトン、酢酸エチル、酢酸ブチル、およびメチルイソブチルケトンが挙げられる。上述の補強ウエハ１Ｒにおけるウエハ１がその素子形成面１ａ側に絶縁膜や配線パターンを含む配線構造を伴わないものである場合、本工程の後、薄化ウエハ１Ｔの素子形成面１ａ上に配線構造が形成される。後記の取外し工程の後においても同様である。
　次に、図４（ａ）および図４（ｂ）に示すような多層化工程を行う。具体的には、上述の取外し工程を経た二つのウエハ積層体Ｘにおける薄化ウエハ１Ｔの素子形成面１ａ側どうしを接着剤４を介して接合し（face-to-faceでの接合）、ウエハ積層体Ｙ（第２のウエハ積層体）を形成する。本工程での接着剤接合において、接着剤４は、接合対象面（二つ薄化ウエハ１Ｔの素子形成面１ａ）の一方または両方にスピンコーティングによって塗布される。図４（ａ）は、一方の素子形成面１ａに接着剤４が塗布される場合を例示的に示すものである。また、接着剤４の塗布の前に、接合対象面の一方または両方にシランカップリング剤処理を施してもよい。本工程での接着剤接合に関する加熱温度、加熱時間、および圧力条件は、図３（ａ）および図３（ｂ）を参照して上述した接合工程での接着剤接合に関する加熱温度、加熱時間、および圧力条件と同様である。
　次に、図４（ｃ）に示すように、ウエハ積層体Ｙにおける積層方向の一端に位置するウエハ３を薄化する。具体的には、一のウエハ３に対してその裏面３ｂ側からグラインド装置を使用して研削加工を行うことによって、当該ウエハ３を所定の厚さに至るまで薄化する。薄化後のウエハ３の厚さは、例えば１～２０μｍである。
　次に、図５に示すように貫通電極５を形成する（貫通電極形成工程）。貫通電極５は、形成されるウエハ積層体において異なるウエハに形成されている半導体素子間を電気的に接続するためのものであり、本実施形態では、ウエハ積層体における積層方向の一端に位置するウエハ３の裏面３ｂから他端に位置するウエハ３の素子形成面３ａに至るまで当該ウエハ積層体内を貫通して延びる。本工程では、例えば、薄化されたウエハ３と全ての薄化ウエハ１Ｔと接着剤４（接着剤層）とを貫通する開口部の形成、当該開口部の内壁面への絶縁膜（図示略）の形成、絶縁膜表面へのバリア層（図示略）の形成、バリア層表面への電気めっき用シード層（図示略）の形成、および、電気めっき法による開口部内への銅など導電材料の充填を経るなどして、貫通電極５を形成することができる。また、貫通電極５の形成には、例えば特開２０１６－４８３５号公報に記載の手法を採用してもよい。形成される貫通電極５により、具体的には、各薄化ウエハ１Ｔの素子形成面１ａの側に形成されている配線構造（図示略）およびウエハ３の素子形成面３ａの側に形成されている配線構造（図示略）が、相互に電気的に接続される。このような貫通電極５によると、製造される半導体装置において、半導体素子間を短距離で適切に電気的接続できる。したがって、このような貫通電極５を形成するという構成は、製造される半導体装置において、効率の良いデジタル信号処理を実現するうえで好適であり、高周波信号の減衰を抑制するうえで好適であり、また、消費電力を抑制するうえでも好適である。
　本半導体装置製造方法においては、次に、図６に示すように他方のウエハ３（図中下側のウエハ３）が薄化されてもよい。本工程では、例えば、ウエハ３の裏面３ｂ側に対する研削加工によってウエハ３を所定の厚さにまで薄化する。薄化後のウエハ３の厚さは、例えば５～４００μｍである。このような構成は、製造される半導体装置の薄型化を図るのに適する。
　この後、図６中の上側に位置するウエハ３の裏面３ｂ上に外部接続用バンプ（図示略）を形成してもよい。或いは、図６中の下側に位置するウエハ３を貫通してウエハ３の素子形成面３ａ側の配線構造（図示略）と電気的に接続している貫通電極（図示略）を形成し、当該貫通電極と電気的に接続している外部接続用バンプ（図示略）をウエハ３の裏面３ｂ側に形成してもよい。
　以上のようにして、半導体素子がその厚さ方向に集積された立体的構造を有する半導体装置を製造することができる。この半導体装置は、ダイシングによって個片化されてもよい。
　本半導体装置製造方法においては、ウエハ積層体Ｘどうしの接合による多層化工程より前に、各ウエハ積層体Ｘにおいて薄化ウエハ１Ｔを更に積層することも可能である。具体的には次のとおりである。
　まず、上述の補強ウエハ１Ｒとは別に、所定数の補強ウエハ１Ｒ（図１（ａ）に示される）が追加的に用意される。補強ウエハ１Ｒは、上述のように、素子形成面１ａおよび裏面１ｂを有するウエハ１と、支持基板Ｓと、これらの間の仮接着剤層２とを含む積層構造を有する。仮接着剤層２は、上述の仮接着剤から形成されるものである。そして、各補強ウエハ１Ｒにおいて、図１（ｂ）に示すようにウエハ１を薄化する。具体的には、各補強ウエハ１Ｒにおいて、支持基板Ｓに支持された状態にあるウエハ１に対してその裏面１ｂ側からグラインド装置を使用して研削加工を行うことによって、ウエハ１を所定の厚さに至るまで薄化して薄化ウエハ１Ｔを形成する。薄化後のウエハ１（薄化ウエハ１Ｔ）の厚さは、例えば１～２０μｍである。
　次に、例えば図７（ａ）および図７（ｂ）に示すように、こうして別途用意された補強ウエハ１Ｒにおける薄化ウエハ１Ｔの裏面１ｂ側を、上述の取外し工程を経たウエハ積層体Ｘにおける薄化ウエハ１Ｔの素子形成面１ａ側に対して接着剤４を介して接合する（追加の接合工程，face-to-backでの接合）。本工程での接着剤接合において、接着剤４は、接合対象面（一方の薄化ウエハ１Ｔの素子形成面１ａ，他方の薄化ウエハ１Ｔの裏面１ｂ）の一方または両方にスピンコーティングによって塗布される。図７（ａ）は、一方の薄化ウエハ１Ｔの素子形成面１ａに接着剤４が塗布される場合を例示的に示すものである。また、接着剤４の塗布の前に、接合対象面の一方または両方にシランカップリング剤処理を施してもよい。本工程での接着剤接合に関する加熱温度、加熱時間、および圧力条件は、図３（ａ）および図３（ｂ）を参照して上述した接合工程での接着剤接合に関する加熱温度、加熱時間、および圧力条件と同様である。
　次に、図７（ｃ）に示すように、追加の接合工程を経たウエハ積層体Ｘのそれぞれにおいて支持基板Ｓの取り外しを行う（追加の接合工程後の取外し工程）。具体的には、上述の追加の接合工程を経て得られる各ウエハ積層体Ｘにおける支持基板Ｓと薄化ウエハ１Ｔの間の仮接着剤層２による仮接着状態を解除して、支持基板Ｓの取り外しを行う。取外し工程は、好ましくは、仮接着剤層２中の上述の重合体、即ち、多価ビニルエーテル化合物（Ａ）と化合物（Ｂ）との重合体、の軟化点（Ｔ3）より高い温度で仮接着剤層２を軟化させる軟化処理を含む。この軟化処理における仮接着剤層加熱温度および支持基板取外し手法については、図３（ｃ）を参照して上述した取外し工程と同様である。
　本半導体装置製造方法では、用意される追加の補強ウエハ１Ｒごとの補強ウエハ１Ｒのウエハ１を薄化する薄化工程（図１）、並びに、各ウエハ積層体Ｘにおける上述の追加の接合工程およびその後の取外し工程（図７）を含む一連の過程を繰り返すことにより、各ウエハ積層体Ｘにおいて複数の薄化ウエハ１Ｔを順次に積層することができる。図８（ａ）には、ウエハ３上に３枚の薄化ウエハ１Ｔが多段に配されて得られるウエハ積層体Ｘを一例として表す。ウエハ積層体Ｘについては、多層化工程よりも前に、例えば図８（ｂ）に示すようにウエハ３を薄化してもよい。ウエハ積層体Ｘにおいて、ウエハ３に対してその裏面３ｂ側からグラインド装置を使用して研削加工を行うことによって、ウエハ３を所定の厚さに至るまで薄化することができる。薄化後のウエハ３の厚さは、例えば１～２００μｍである。
　次に、例えば図８（ａ）に示す二つのウエハ積層体Ｘを図９（ａ）および図９（ｂ）に示すように接合する多層化工程を行う。具体的には、図８（ａ）に示す二つのウエハ積層体Ｘにおける薄化ウエハ１Ｔの素子形成面１ａ側どうしを接着剤４を介して接合し（face-to-faceでの接合）、ウエハ積層体Ｙ（第２のウエハ積層体）を形成する。本工程での接着剤接合において、接着剤４は、接合対象面（二つ薄化ウエハ１Ｔの素子形成面１ａ）の一方または両方にスピンコーティングによって塗布される。図９（ａ）は、一方の素子形成面１ａに接着剤４が塗布される場合を例示的に示すものである。また、接着剤４の塗布の前に、接合対象面の一方または両方にシランカップリング剤処理を施してもよい。本工程での接着剤接合に関する加熱温度、加熱時間、および圧力条件は、図３（ａ）および図３（ｂ）を参照して上述した接合工程での接着剤接合に関する加熱温度、加熱時間、および圧力条件と同様である。
　次に、図１０に示すように、ウエハ積層体Ｙにおける積層方向の一端に位置するウエハ３を薄化する。具体的には、一のウエハ３に対してその裏面３ｂ側からグラインド装置を使用して研削加工を行うことによって、当該ウエハ３を所定の厚さに至るまで薄化する。薄化後のウエハ３の厚さは、例えば１～２０μｍである。
　次に、図１１に示すように貫通電極５を形成する（貫通電極形成工程）。貫通電極５は、形成されるウエハ積層体において異なるウエハに形成されている半導体素子間を電気的に接続するためのものであり、本実施形態では、ウエハ積層体における積層方向の一端に位置するウエハ３の裏面３ｂから他端に位置するウエハ３の素子形成面３ａに至るまで当該ウエハ積層体内を貫通して延びる。貫通電極形成手法については、図５を参照して上述した貫通電極形成手法と同様である。
　本半導体装置製造方法においては、次に、図１２に示すように他方のウエハ３（図中下側のウエハ３）が薄化されてもよい。本工程では、例えば、ウエハ３の裏面３ｂ側に対する研削加工によってウエハ３を所定の厚さにまで薄化する。薄化後のウエハ３の厚さは、例えば５～４００μｍである。このような構成は、製造される半導体装置の薄型化を図るのに適する。
　この後、図１２中の上側に位置するウエハ３の裏面３ｂ上に外部接続用バンプ（図示略）を形成してもよい。或いは、図１２中の下側に位置するウエハ３を貫通してウエハ３の素子形成面３ａ側の配線構造（図示略）と電気的に接続している貫通電極（図示略）を形成し、当該貫通電極と電気的に接続している外部接続用バンプ（図示略）をウエハ３の裏面３ｂ側に形成してもよい。
　以上のようにして、半導体素子がその厚さ方向に集積された立体的構造を有する半導体装置を製造することができる。この半導体装置は、ダイシングによって個片化されてもよい。
　本半導体装置製造方法においては、ウエハ積層体Ｘどうしのface-to-face接合による多層化工程に代えて、ウエハ積層体Ｘどうしのback-to-back接合による多層化工程を経てもよい。例えば、図８（ｂ）に示すような二つのウエハ積層体Ｘを図１３（ａ）および図１３（ｂ）に示すように接合する多層化工程を行ってもよい。このような多層化工程では、具体的には、図８（ｂ）に示す二つのウエハ積層体Ｘにおけるウエハ３の裏面３ｂ側どうしを接着剤４を介して接合し（back-to-backでの接合）、ウエハ積層体Ｙ（第２のウエハ積層体）を形成する。本工程での接着剤接合において、接着剤４は、接合対象面（二つのウエハ３の裏面３ｂ）の一方または両方にスピンコーティングによって塗布される。図１３（ａ）は、一方の裏面３ｂに接着剤４が塗布される場合を例示的に示すものである。また、接着剤４の塗布の前に、接合対象面の一方または両方にシランカップリング剤処理を施してもよい。本工程での接着剤接合に関する加熱温度、加熱時間、および圧力条件は、図３（ａ）および図３（ｂ）を参照して上述した接合工程での接着剤接合に関する加熱温度、加熱時間、および圧力条件と同様である。
　次に、図１４に示すように貫通電極５を形成する（貫通電極形成工程）。貫通電極５は、形成されるウエハ積層体において異なるウエハに形成されている半導体素子間を電気的に接続するためのものであり、本実施形態では、ウエハ積層体における積層方向の一端に位置する薄化ウエハ１Ｔの素子形成面１ａから他端に位置する薄化ウエハ１Ｔの素子形成面１ａに至るまで当該ウエハ積層体内を貫通して延びる。貫通電極形成手法については、図５を参照して上述した貫通電極形成手法と同様である。
　この後、図１４中の上端に位置する薄化ウエハ１Ｔの素子形成面１ａ上に絶縁膜（図示略）を形成し、そして、当該絶縁膜上に外部接続用バンプ（図示略）を形成してもよい。或いは、図１４中の下端に位置する薄化ウエハ１Ｔの素子形成面１ａ上に絶縁膜（図示略）を形成し、そして、当該絶縁膜上に外部接続用バンプ（図示略）を形成してもよい。
　以上のようにして、半導体素子がその厚さ方向に集積された立体的構造を有する半導体装置を製造することができる。この半導体装置は、ダイシングによって個片化されてもよい。
　本半導体装置製造方法においては、上述のように、支持基板Ｓに対して仮接着状態を実現するための仮接着剤層２を介して貼り合わされたウエハ（補強ウエハ１Ｒのウエハ１）が、薄化を経た後にベースウエハであるウエハ３に対して接着剤接合され（接合工程）、或いは、薄化を経た後にウエハ積層体Ｘの薄化ウエハ１Ｔに対して接着剤接合され（追加の接合工程）、その後に当該薄化ウエハ１Ｔから支持基板Ｓが取り外される（取外し工程）。このような構成は、ウエハ破損を回避しつつ薄いウエハをそれよりも厚くて機械的強度の高いベースウエハに接着剤接合するのに適し、ひいては、薄いウエハが多段に配された構造を形成するのに適する。
　これとともに、本半導体装置製造方法においては、上述のように、二つのウエハ積層体Ｘにおける薄化ウエハ１Ｔの素子形成面１ａ側どうしが接着剤接合されて（face-to-faceでの接合）、或いはベースウエハ３の裏面３ｂ側どうしが接着剤接合されて（Back-to-Backでの接合）、薄いウエハの多層化が図られる（多層化工程）。こうして得られるウエハ積層体Ｙは、その厚さ方向において対称的な積層構成を有する。多層化工程において上述のface-to-faceでの接合がなされて得られるウエハ積層体Ｙでは、それに含まれる全ウエハの素子形成面（薄化ウエハ１Ｔの素子形成面１ａ，ウエハ３の素子形成面３ａ）が当該face-to-face接合箇所側（内側）を向く。多層化工程において上述のBack-to-Backでの接合がなされて得られるウエハ積層体Ｙでは、それに含まれる全ウエハの裏面（薄化ウエハ１Ｔの裏面１ｂ，ウエハ３の裏面３ｂ）が当該Back-to-Back接合箇所側（内側）を向く。厚さ方向においてこのような対称的な積層構成を有するウエハ積層体Ｙは、反りにくい。
　以上のように、本半導体装置製造方法は、ウエハ積層体の反りを抑制しつつ薄いウエハを多層化するのに適する。
　接合工程で使用される接着剤４および追加の接合工程で使用される接着剤４のそれぞれは、上述の実施形態では、重合性基含有ポリオルガノシルセスキオキサンを含有する。重合性基含有ポリオルガノシルセスキオキサンは、上述のように、例えば３０～２００℃程度の比較的に低い重合温度ないし硬化温度を実現するのに適するとともに、硬化後において高い耐熱性を実現するのに適する。したがって、重合性基含有ポリオルガノシルセスキオキサン含有接着剤によるウエハ間接着剤接合は、ウエハ間に形成される接着剤層において高い耐熱性を実現するとともに、接着剤層形成のための硬化温度の低下を図って被着体たるウエハ内の素子へのダメージを抑制するのに適する。
　補強ウエハ１Ｒ内の仮接着剤層２を形成するための仮接着剤は、上述の実施形態では、多価ビニルエーテル化合物と、そのビニルエーテル基と反応してアセタール結合を形成可能なヒドロキシ基またはカルボキシ基を二つ以上有して多価ビニルエーテル化合物と重合体を形成しうる化合物と、熱可塑性樹脂とを含有する。このような構成の仮接着剤は、支持基板Ｓとウエハ１の間に硬化形成される仮接着剤層２の形態において、当該ウエハ１に対する薄化工程での研削等に耐えうる高い接着力を確保しつつ、例えば１３０～２５０℃程度の比較的に高い軟化温度を実現するのに適する。
　本半導体装置製造方法は、上述の実施形態では、接合工程や追加の接合工程に供される補強ウエハ１Ｒ内の仮接着剤層２が比較的高い軟化温度を実現するのに適する上記組成を有し、且つ、同工程で使用される接着剤４が比較的低い硬化温度と硬化後の高耐熱性とを実現するのに適する重合性基含有ポリオルガノシルセスキオキサン含有の接着剤であるという、複合的な構成を備える。このような複合的構成は、接合工程や各追加の接合工程の実施とその後の取外し工程の実施とを両立させるのに適する。すなわち、当該複合的構成は、接合工程や追加の接合工程を比較的低温の条件で実施して、補強ウエハ１Ｒにおける支持基板Ｓと薄化ウエハ１Ｔの仮接着状態を維持しつつ当該薄化ウエハ１Ｔの他ウエハ（接合工程ではウエハ３，追加の接合工程ではウエハ積層体Ｘの一構成要素たる他の薄化ウエハ１Ｔ）に対する良好な接着剤接合を実現するのに適するとともに、その後の取外し工程を比較的高温の条件で実施して、薄化ウエハ１Ｔと他ウエハの間の接着剤接合を維持しつつ仮接着剤層２を軟化させて薄化ウエハ１Ｔからの支持基板Ｓの取り外しを実施するのに適する。薄化ウエハ１Ｔからの支持基板Ｓの取り外しにあたって仮接着剤層２の軟化を経て当該仮接着剤層２による仮接着状態を解除するという構成は、薄化ウエハ１Ｔに対して局所的に強い応力が作用するのを回避または抑制して当該ウエハの破損を回避するのに適する。
　本発明の第２の態様である半導体装置製造方法について、以下に説明する。
　図１５から図２０は、本発明の一の実施形態に係る半導体装置製造方法を表す。この製造方法は、半導体素子がその厚さ方向に集積された立体的構造を有する半導体装置を製造するための方法であり、図１５から図２０は製造過程を部分断面図で表すものである。
　本半導体装置製造方法においては、まず、図１５（ａ）に示すような補強ウエハ１１Ｒが用意される（用意工程）。用意される補強ウエハ１１Ｒの枚数は、４以上であり、製造目的物である半導体装置における半導体素子の積層段数に応じて決定される。
　補強ウエハ１１Ｒは、ウエハ１１と、支持基板１２と、これらの間の仮接着剤層１３とを含む積層構造を有する。
　ウエハ１１は、半導体素子が作り込まれ得る半導体ウエハ本体を有するウエハであり、素子形成面１１ａおよびこれとは反対の裏面１１ｂを有する。本実施形態において、素子形成面とは、ウエハにおいてトランジスタ形成工程を経て複数の半導体素子（図示略）が形成されている側の面である。ウエハ１１の各半導体素子は、露出する電極パッドを含む例えば多層配線構造部を表面に有する。或いは、ウエハ１１は、素子形成面１１ａの側に各種の半導体素子が既に作り込まれたものであって、当該半導体素子に必要な配線構造が素子形成面１１ａ上に後に形成されるものであってもよい。ウエハ１１の半導体ウエハ本体をなすための構成材料としては、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、炭化ケイ素（ＳｉＣ）、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、およびインジウムリン（ＩｎＰ）が挙げられる。このようなウエハ１１の厚さは、後述の研削工程における研削時間の短縮化の観点からは、好ましくは１０００μｍ以下、より好ましくは９００μｍ以下、より好ましくは８００μｍ以下である。また、ウエハ１１の厚さは例えば５００μｍ以上である。
　補強ウエハ１１Ｒにおける支持基板１２は、後記の薄化工程を経て薄くなるウエハ１１を補強するためのものである。支持基板１２としては、例えば、シリコンウエハやガラスウエハが挙げられる。支持基板１２の厚さは、補強要素としての機能を確保するという観点からは、好ましくは３００μｍ以上、より好ましくは５００μｍ以上、より好ましくは７００μｍ以上である。また、支持基板１２の厚さは例えば８００μｍ以下である。このような支持基板１２は、ウエハ１１の素子形成面１１ａの側に仮接着剤層１３を介して接合されている。
　仮接着剤層１３は、ウエハ１１と支持基板１２との間の、事後的に解除可能な仮の接着状態を、実現するためのものである。このような仮接着剤層１３を形成するための接着剤としては、例えば、所定の温度領域では仮接着剤層１３において粘着性ないし接着性を発現させる高分子材料であって当該温度領域を超える高温域に軟化温度を有する高分子材料を含有して、ウエハ１１を形成するための後記の研削加工に耐えうる接着力や、加熱を伴う後記のウエハ接合工程等に耐えうる耐熱性、後記の取外し工程を適切に行うための軽剥離機能を兼ね備える接着剤が、用いられる。仮接着剤層１３形成用の接着剤としては、例えば、シリコーン系粘着剤、アクリル系粘着剤、または、ワックスタイプの接着剤を採用することができる。仮接着剤層１３形成用の接着剤としては、特開２００８－１３５８９号公報、特開２００８－１３５９０号公報、または特開２００８－４９４４３号公報に記載のものを採用してもよい。或いは、接着剤としては、特願２０１５－２００８３６号明細書に開示のものを採用することもできる。同明細書に開示の接着剤は、多価ビニルエーテル化合物と、そのビニル基と反応してアセタール結合を形成可能なヒドロキシ基またはカルボキシ基を二つ以上有して前記多価ビニルエーテル化合物と重合しうる化合物とを含有し、当該重合体の軟化温度が１３０～２５０℃程度に比較的高く、従って、硬化後に高い軟化温度を示すことのできるものである。
　このような仮接着剤層１３を形成するための仮接着剤は、本発明の第１の態様において、仮接着剤層２を形成するための仮接着剤として例示したものが好ましく用いられる。即ち、仮接着剤層１３を形成するための仮接着剤は、上述の多価ビニルエーテル化合物（Ａ）と、そのビニルエーテル基と反応してアセタール結合を形成可能なヒドロキシ基またはカルボキシ基を二つ以上有して多価ビニルエーテル化合物と重合体を形成しうる化合物（Ｂ）と、熱可塑性樹脂（Ｃ）とを少なくとも含有することが好ましい。以上のような仮接着剤層１３の厚さは、例えば１～２０μｍである。
　このような構成の補強ウエハ１１Ｒは、例えば次のような工程を経て、作製することができる。まず、図１６（ａ）に示すように、支持基板１２上に仮接着剤層１３を形成する。具体的には、仮接着剤層１３形成用の接着剤組成物を支持基板１２上に例えばスピンコーティングによって塗布して仮接着剤組成物層を形成し、加熱によって当該組成物層を乾燥させて固化させて、仮接着剤層１３を形成することができる。当該加熱の温度は例えば１００～３００℃であり、加熱時間は例えば３０秒～３０分間である。次に、図１６（ｂ）および図１６（ｃ）に示すように、支持基板１２とウエハ１１とを仮接着剤層１３を介して接合する。ウエハ１１は、上述のように、素子形成面１１ａおよびこれとは反対の裏面１１ｂを有する。本工程では、例えば、支持基板１２とウエハ１１とを仮接着剤層１３を介して加圧しつつ貼り合わせた後、加熱を経てこれら支持基板１２とウエハ１１とを仮接着剤層１３によって接着させる。貼り合わせにおいて、加圧力は例えば３００～５０００ｇ／ｃｍ2であり、温度は例えば３０～２００℃である。また、仮接着剤層１３による接着において、加熱温度は例えば１００～３００℃であり、加熱時間は例えば３０秒～３０分間である。以上のようにして、ウエハ１１と、支持基板１２と、これらの間の仮接着剤層１３とを含む積層構造の補強ウエハ１１Ｒを作製することができる。
　本半導体装置製造方法においては、次に、図１６（ｂ）に示すように、各補強ウエハ１１Ｒにおいてそのウエハ１１を薄化する（薄化工程）。具体的には、支持基板１２に支持された状態にあるウエハ１１に対してその裏面１１ｂ側からグラインド装置を使用して研削加工を行うことによって、ウエハ１１を所定の厚さに至るまで薄化する。薄化後のウエハ１１の厚さは例えば１～２０μｍである。
　次に、薄化工程を経た二つの補強ウエハ１１Ｒのウエハ１１の裏面１１ｂ側どうしを接合する（接合工程）。例えば、薄化工程を経た二つの補強ウエハ１１Ｒのうちの一方におけるウエハ１１の裏面１１ｂ上に図１７（ａ）に示すように接着剤層１４を形成し、当該二つの裏面１１ｂ側どうしを接着剤層１４を介して貼り合わせ、接着剤層１４を硬化させて図１７（ｂ）に示すように二つの補強ウエハ１１Ｒを接合する。これにより、二つの支持基板１２を伴うウエハ二層体１Ｘが形成される。形成されるウエハ二層体１Ｘの枚数は、２以上であり、製造目的物である半導体装置における半導体素子の段数に応じて決定される。また、ウエハ二層体１Ｘ内の接着剤層１４の厚さは例えば０.５～２０μｍである。
　このような接合工程では、例えば、接合対象面である二つの裏面１１ｂの両方に接着剤が塗布されて接着剤層１４が形成され、当該接着剤層１４を介して裏面１１ｂ側どうしの貼り合わせが行われ、当該貼合わせ後に当該接着剤層１４が硬化されてもよい。また、本工程では、接着剤層１４の形成より前に、接合対象面である二つの裏面１１ｂの一方または両方に対し、接着剤層１４との密着性の向上の観点から予めシランカップリング剤が塗布されてもよい（シランカップリング剤処理）。
　接着剤層１４は、ウエハ１１間の接合状態を実現するためのものであり、熱硬化型接着剤よりなる。当該熱硬化型接着剤をなすための粘着剤主成分としては、例えば、ポリオルガノシルセスキオキサン、ベンゾシクロブテン（ＢＣＢ）樹脂、およびノボラック系エポキシ樹脂が挙げられる。各種加熱条件や温度変動を含む本方法における温度環境に耐えうる良好な耐熱性や耐クラック性を実現するという観点からは、接着剤層１４中の粘着剤主成分は好ましくはポリオルガノシルセスキオキサン含有熱硬化型接着剤である。ポリオルガノシルセスキオキサン含有熱硬化型接着剤としては、例えば国際公開第２０１５／０８７６８６号や国際公開第２０１６／２０４１１４号に記載の接着剤を採用することができる。
　接着剤層１４形成用組成物は、好ましくは上述のポリオルガノシルセスキオキサン含有熱硬化型接着剤を含み、より好ましくは、熱硬化性樹脂としての重合性基含有ポリオルガノシルセスキオキサン（即ち、重合性官能基を有するポリオルガノシルセスキオキサン）を含有する。重合性基含有ポリオルガノシルセスキオキサンの有する重合性官能基は、好ましくは、エポキシ基または(メタ)アクリロイルオキシ基である。重合性基含有ポリオルガノシルセスキオキサンは、形成される接着剤層１４において高い耐熱性を実現するとともに、接着剤層１４形成のための硬化温度の低下を図って被着体たるウエハ１１内の素子へのダメージを抑制するのに適する。接着剤層１４形成用組成物が重合性基含有ポリシルセスキオキサンを含有する場合、同組成物における重合性基含有ポリオルガノシルセスキオキサンの含有割合は、例えば７０質量％以上であり、好ましくは８０～９９.８質量％、より好ましくは９０～９９.５質量％である。
　接着剤層１４形成用組成物に重合性基含有ポリオルガノシルセスキオキサンが含有される場合、その重合性基含有ポリオルガノシルセスキオキサンは、本発明の第１の態様において、接着剤４に含有される重合性基含有ポリオルガノシルセスキオキサンとして説明したものを使用することができる。
　接着剤層１４形成用組成物は、上述の重合性基含有ポリオルガノシルセスキオキサンに加えて、好ましくは少なくとも一種類の硬化触媒を含む。
　接着剤層１４形成用組成物がエポキシ基含有ポリオルガノシルセスキオキサンを含む場合の硬化触媒としては、例えば熱カチオン重合開始剤が挙げられる。接着剤層１４形成用組成物が(メタ)アクリロイルオキシ基含有ポリオルガノシルセスキオキサンを含む場合の硬化触媒としては、例えば熱ラジカル重合開始剤が挙げられる。接着剤層１４形成用組成物における硬化触媒の含有量は、重合性基含有ポリオルガノシルセスキオキサン１００質量部あたり、好ましくは０.１～３.０質量部である。
　上述の熱カチオン重合開始剤及び熱ラジカル重合開始剤としては、本発明の第１の態様において、接着剤４に含有されるものとして説明した熱カチオン重合開始剤及び熱ラジカル重合開始剤を使用することができる。
　接着剤層１４形成用組成物は、上述の重合性基含有ポリオルガノシルセスキオキサンに加えて、一種類の又は二種類以上の他の硬化性化合物を含んでもよい。当該硬化性化合物としては、例えば、上述の重合性基含有ポリオルガノシルセスキオキサン以外のエポキシ化合物、(メタ)アクリロイルオキシ基含有化合物、ビニル基含有化合物、オキセタン化合物、およびビニルエーテル化合物が挙げられる。これらの化合物としては、本発明の第１の態様において、接着剤４に含有されるものとして説明した化合物を使用することができる。
　接着剤層１４形成用組成物は、その塗工性等を調整するうえでは溶剤を含むのが好ましい。溶剤としては、例えば、プロピレングリコールモノメチルエーテルアセテート、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノン、トルエン、キシレン、酢酸エチル、酢酸ブチル、３-メトキシブチルアセテート、メトキシプロピルアセテート、エチレングリコールモノメチルエーテルアセテート、メタノール、エタノール、イソプロピルアルコール、１-ブタノール、１-メトキシ-２-プロパノール、３-メトキシブタノール、エトキシエタノール、ジイソプロピルエーテル、エチレングリコールジメチルエーテル、およびテトラヒドロフランが挙げられる。
　接着剤層１４形成用組成物は、更に、シランカップリング剤、消泡剤、酸化防止剤、ブロッキング防止剤、レベリング剤、界面活性剤、増量剤、防錆剤、帯電防止剤、可塑剤など、各種の添加剤を含んでもよい。
　接着剤層１４をなすための上述の熱硬化型接着剤の耐熱性に関し、当該接着剤の熱分解温度は、好ましくは２００℃以上、より好ましくは２６０℃以上、より好ましくは３００℃以上である。熱分解温度は、示差熱熱重量同時測定装置を使用して行う熱重量分析によって得られる曲線、即ち、分析対象である試料についての所定昇温範囲での熱重量の温度依存性を表す曲線における、昇温過程初期の重量減少のない或いは一定割合でわずかに漸減している部分の接線と、昇温過程初期に続く昇温過程中期の有意な重量減少が生じている部分内にある変曲点での接線との交点が示す温度とする。示差熱熱重量同時測定装置としては、例えば、セイコーインスツル株式会社製の商品名「ＴＧ－ＤＴＡ６３００」を使用することができる。
　接着剤層１４の形成においては、例えば、接合対象面であるウエハ１１の裏面１１ｂに接着剤層１４形成用組成物をスピンコーティングによって塗布して接着剤組成物層を形成し、加熱によって当該組成物層を乾燥させて固化させる。このときの加熱温度は例えば５０～１５０℃であり、加熱時間は例えば５～１２０分間である。
　本半導体装置製造方法の上記接合工程においては、具体的には、二つの補強ウエハ１１Ｒを、接着剤層１４を介して加圧しつつ貼り合せた後、加熱によって接着剤層１４を硬化させる。貼り合わせにおいて、加圧力は例えば３００～５０００ｇ／ｃｍ2であり、温度は例えば３０～２００℃である。接着剤層１４の硬化において、加熱温度は例えば３０～２００℃であり、加熱時間は例えば５～１２０分間である。接着剤層１４形成用組成物が熱硬化性樹脂としてのエポキシ基含有ポリオルガノシルセスキオキサンと熱硬化剤とを含有する場合、好ましくは、補強ウエハ１１Ｒの裏面１１ｂどうしの当該組成物ないし接着剤を介しての貼合わせは室温以上かつ８０℃以下の温度で行われ、当該貼合わせ後に５０～１９０℃の温度で接着剤が硬化される。このような構成は、貼合わせ時にウエハ１１間に介在する接着剤の寸法変化を抑制するのに適し、また、接着剤層１４の形成のための硬化温度の低下を図って被着体たるウエハ１１内の素子へのダメージを抑制するのにも適する。
　本半導体装置製造方法では、次に、図１８（ａ）または図１８（ｂ）に示すように、各ウエハ二層体１Ｘにおいて少なくとも一つの支持基板１２を取り外す（取外し工程）。具体的には、ウエハ二層体１Ｘごとに、取外し対象とされる支持基板１２とウエハ１１との間における仮接着剤層１３による仮接着状態が解除されて、当該支持基板１２の取り外しが行われる。図１８（ａ）は、ウエハ多積層体１Ｘから一方の支持基板１２が取り外されて生ずるウエハ二層体１Ｘａを表す。図１８（ｂ）は、ウエハ多積層体１Ｘから両方の支持基板１２が取り外されて生ずるウエハ二層体１Ｘｂを表す。
　各支持基板１２の取外しは、機械的な剥離作業や除去作業によって行うことができる。機械的剥離の手法としては、例えば、支持基板１２とウエハ１１との間が仮接着剤層１３を介して仮接着されているワークをチャック間に保持した状態で、仮接着剤層１３に対してエアーを入れながらブレードを挿入する手法が挙げられる。或いは、仮接着剤層１３がその接着剤成分として、所定の温度領域では粘着性ないし接着性を発現させる高分子材料であって当該温度領域を超える高温域に軟化温度を有する上述の高分子材料を含有する場合には、例えば、所定の高温加熱によって接着力の低下する当該仮接着剤層１３に対して軽剥離化用の当該加熱を行った後、ウエハ１１に対して支持基板１２をスライドさせて、支持基板１２の分離ないし取外しを行ってもよい。支持基板１２の取外しにおいてこれら手法を採用することができることは、後記の取外し工程においても同様である。また、上述の補強ウエハ１１Ｒにおけるウエハ１１がその素子形成面１１ａ側に絶縁膜や配線パターンを含む配線構造を伴わないものである場合、取外し工程の後、ウエハ１１の素子形成面１１ａ上に配線構造が形成される。後記の取外し工程の後においても同様である。
　次に、例えば図１８（ａ）に示すように、取外し工程を経た所定数のウエハ二層体１Ｘからウエハ多積層体１Ｙを形成する（多層化工程）。図１８（ａ）は、図１８（ａ）に示す取外し工程を経て得られる二つのウエハ二層体１Ｘａからウエハ多積層体１Ｙを形成する場合を例示的に示すものである。
　本半導体装置製造方法の多層化工程では、ウエハ二層体１Ｘにおいて取外し工程を経て露出したウエハ１１の素子形成面１１ａ側どうしが接合される。例えば、取外し工程を経た二つのウエハ二層体１Ｘのうちの一方におけるウエハ１１の素子形成面１１ａ上に接着剤層１４を形成し、当該二つの素子形成面１１ａ側どうしを接着剤層１４を介して貼り合わせ、接着剤層１４を硬化させて二つのウエハ二層体１Ｘを接合する。本工程では、接着剤層１４の形成より前に、接合対象面である二つの素子形成面１１ａの一方または両方に対し、接着剤層１４との密着性の向上の観点から予めシランカップリング剤が塗布されてもよい（シランカップリング剤処理）。また、本工程で形成されるウエハ多積層体１Ｙのウエハ積層数は、４以上であり、製造目的物である半導体装置における半導体素子の積層段数に応じて決定される。例えば、取外し工程を経て得られる二つのウエハ二層体１Ｘａと、取外し工程を経て得られる一つのウエハ二層体１Ｘｂとにおいて、それら取外し工程を経て露出したウエハ１１の素子形成面１１ａどうしを接着剤層１４を介して接合することによって、図１９（ｂ）に示すウエハ多積層体１Ｙ（ウエハ積層数は６である）を形成することもできる。
　ウエハ多積層体１Ｙの形成に利用される接着剤層１４は、ウエハ１１間の接合状態を実現するためのものであり、熱硬化型接着剤よりなる。接着剤層１４の構成、並びに、接着剤層１４を介してのウエハ１１間の接合手法および接合条件については、ウエハ二層体１Ｘの形成に利用される接着剤層１４に関して上述したのと同様である。
　本半導体装置製造方法では、次に、図２０（ａ）に示すように、上述の多層化工程を経たウエハ多積層体１Ｙにおける積層方向の一端に位置する支持基板１２を取り外す（多層化工程後の取外し工程）。多層化工程の後に所定のウエハ１１との間の仮接着状態を解除して支持基板１２を取り外すというこのような構成は、上述の薄化工程を経て薄い当該ウエハ１１のハンドリングの観点から好ましい。
　次に、図２０（ｂ）に示すように貫通電極１５が形成される（貫通電極形成工程）。貫通電極１５は、ウエハ多積層体１Ｙにおいて異なるウエハ１１に形成されている半導体素子間を電気的に接続するためのものである。貫通電極１５は、例えば、全てのウエハ１１と接着剤層１４とを貫通する開口部の形成、当該開口部の内壁面への絶縁膜（図示略）の形成、絶縁膜表面へのバリア層（図示略）の形成、バリア層表面への電気めっき用シード層（図示略）の形成、および、電気めっき法による開口部内への銅など導電材料の充填を経るなどして、形成することができる。また、貫通電極１５の形成には、例えば特開２０１６－４８３５号公報に記載の手法を採用してもよい。形成される貫通電極１５により、具体的には、各ウエハ１１の素子形成面１１ａの側に形成されている配線構造（図示略）が相互に電気的に接続される。貫通電極１５の形成の後、本実施形態では、図２０（ｃ）に示すように、ウエハ多積層体１Ｙから他方の支持基板１２を取り外す（貫通電極形成工程後の取外し工程）。
　以上のようにして、半導体素子がその厚さ方向に集積された立体的構造を有する半導体装置を製造することができる。この半導体装置は、ダイシングによって個片化されてもよい。
　本半導体装置製造方法においては、多層化工程後の上述の取外し工程の後、更なるウエハ積層を行うことも可能である。具体的には次のとおりである。
　まず、図２１（ａ）に示すように、上述の多層化工程を経たウエハ多積層体１Ｙにおける積層方向の一端に位置する支持基板１２を取り外す（多層化工程後の取外し工程）。
　次に、図２１（ｂ）に示すように、ウエハ多積層体１Ｙにおける積層方向の一端に位置するウエハ１１の露出している素子形成面１１ａ側に、別途用意されるウエハ二層体１Ｘにおいて上述の取外し工程を経て露出したウエハ１１の素子形成面１１ａ側を接合する（追加の多層化工程）。図２１（ｂ）は、図１８（ａ）に示す取外し工程を経て得られるウエハ二層体１Ｘａが追加の多層化工程に供される場合を例示的に示すものである。このような追加の多層化工程における素子形成面１１ａ間の各接合は、例えば、接合対象面である二つの素子形成面１１ａ上に接着剤層１４を形成し、当該二つの素子形成面１１ａ側どうしを接着剤層１４を介して貼り合わせ、接着剤層１４を硬化させて二つの素子形成面１１ａを接合する。本工程では、接着剤層１４の形成より前に、接合対象面である二つの素子形成面１１ａの一方または両方に対し、接着剤層１４との密着性の向上の観点から予めシランカップリング剤が塗布されてもよい（シランカップリング剤処理）。
　本半導体装置製造方法においては、図２１（ａ）を参照して上述した取外し工程と、図２１（ｂ）を参照して上述した追加の多層化工程とを含む一連の過程が、製造目的物である半導体装置における半導体素子の積層段数に応じた所定の回数、行うことができる。図２２には、当該一連の過程が２回行われて得られるウエハ多積層体１Ｙを一例として表す。
　この後、図２３に示すように、最後の追加の多層化工程を経たウエハ多積層体１Ｙにおける積層方向の一端に位置する支持基板１２を取り外す工程（最後の追加の多層化工程後の取外し工程）と、ウエハ多積層体１Ｙ内に貫通電極１５を形成する工程と、ウエハ多積層体１Ｙから他方の支持基板１２を取り外す工程（貫通電極形成工程後の取外し工程）とが行われる。貫通電極１５の形成手法は、具体的には、図２３（ｂ）を参照して上述したのと同様である。
　以上のようにして、半導体素子がその厚さ方向に更に多段化された立体的構造を有する半導体装置を製造することができる。この半導体装置は、ダイシングによって個片化されてもよい。
　本半導体装置製造方法におけるウエハ１１間の上述の各接合、即ち、ウエハ１１における素子形成面１１ａ側どうしの接合や裏面１１ｂ側どうしの接合のそれぞれは、接着剤接合に代えて直接接合であってもよい。直接接合とは、樹脂系接着材料が用いられない接合手法をいうものとする。そのような直接接合としては、例えば、いわゆる常温接合や、素子形成面上などウエハ表面に設けられる酸化膜を介しての酸化膜直接接合、および、ウエハ表面に露出電極を有する場合の電極間ダイレクト接合（例えば、Ｃｕ電極パッド間のＣｕ-Ｃｕ接合）が挙げられる。
　図１７（ａ）および図１７（ｂ）を参照して上述した接合工程では、薄化工程を経た二つの補強ウエハ１１Ｒにおけるウエハ１の裏面１１ｂ側どうしが接合されて（Back-to-Backでの接合）、ウエハ二層体１Ｘが形成される。すなわち、接合工程にて形成されるウエハ二層体１Ｘは、ウエハ１１の裏面１１ｂ側どうしが接合されてその厚さ方向において対称的な積層構成を有する。厚さ方向において対称的な積層構成を有するウエハ二層体１Ｘ（ウエハ積層体）は、反りにくい。
　これとともに、図１９（ａ）や図１９（ｂ）を参照して上述した多層化工程では、２以上の所望数のウエハ二層体１Ｘにおいて取外し工程を経て露出したウエハ１１の素子形成面１１ａ側どうしが接合されて（face-to-faceでの接合）、ウエハ積層数が４以上のウエハ多積層体１Ｙが形成される。形成されるウエハ多積層体１Ｙは、ウエハ二層体１Ｘにて露出している素子形成面１１ａ側どうしが接合されてその厚さ方向において対称的な積層構成を有する。図１９（ａ）に示すウエハ多積層体１Ｙは、二つの支持基板１２とこれらの間に介在する四つの薄いウエハ１１とを含み、且つ積層体厚さ方向において二つのBack-to-Back接合箇所の間に一つのface-to-face接合箇所が位置するという、厚さ方向において対称的な積層構成を有する。また、図１９（ｂ）に示すウエハ多積層体１Ｙは、二つの支持基板１２とこれらの間に介在する六つの薄いウエハ１１とを含み、且つ積層体厚さ方向において三つのBack-to-Back接合箇所と二つのface-to-face接合箇所とが対称的に位置するという、厚さ方向において対称的な積層構成を有する。厚さ方向において対称的な積層構成を有するウエハ多積層体１Ｙ（ウエハ積層体）は、反りにくい。
　したがって、本半導体装置製造方法は、ウエハ積層体の反りを抑制しつつ半導体装置を製造するのに適する。
　加えて、本半導体装置製造方法では、図１５（ｂ）を参照して上述したように、積層対象であるウエハ１１の裏面１１ｂ側の研削によって当該ウエハ１１を薄化する薄化工程が行われる。この薄化を適切に行うために、具体的には薄化中のウエハ１１の破損を避けるために、上述のように、ウエハ１１は仮接着剤層１３を介して支持基板１２に接合された状態で薄化工程に付される。そして、図１７（ａ）および図１７（ｂ）を参照して上述した接合工程では、このような薄化工程を経た二つの補強ウエハ１１Ｒにおける薄いウエハ１１の裏面１１ｂ側どうしが接合されてウエハ二層体１Ｘが形成されるのである。このような構成を含む本半導体装置製造方法は、薄いウエハ１１を多層化するのに適する。
　以上のように、本半導体装置製造方法は、ウエハ積層体の反りを抑制しつつ薄いウエハを多層化するのに適するのである。
　本半導体装置製造方法では、上述のように、ウエハ多積層体１Ｙにおける積層方向の一端に位置するウエハ１１の素子形成面１１ａから他端に位置するウエハ１１の素子形成面１１ａに至るまで当該ウエハ多積層体１Ｙ内を貫通して延びる貫通電極１５が、形成される。このような貫通電極１５によると、製造される半導体装置において、半導体素子間を短距離で適切に電気的接続できる。したがって、貫通電極１５の形成は、製造される半導体装置において、効率の良いデジタル信号処理を実現するうえで好適であり、高周波信号の減衰を抑制するうえで好適であり、また、消費電力を抑制するうえで好適でもある。
　例えば図１７に示すような上述の接合工程において行われる接着剤接合や、例えば図１９に示すような上述の多層化工程において行われる接着剤接合は、直接接合と比較して、ウエハ１１における接合面に要求される平面度が低いという観点から好ましい。直接接合では、例えばナノオーダーでの高いレベルの平面度がウエハ接合面に要求される。これに対し、接着剤接合によると、形成される接着剤層が、ウエハ接合面における理想平面のからの逸脱や傾きを実質的に吸収して低減・解消する機能を発揮しうるので、直接接合と比較して、ウエハ接合面の平面度に対する要求が緩和されるのである。このような構成は、薄いウエハ１１の多層化を経て作製される半導体装置の製造のしやすさの観点、ひいては半導体装置製造の歩留まり向上の観点から、好ましい。
　また、例えば図１７に示すような上述の接合工程や、例えば図１９に示すような上述の多層化工程での、重合性基含有ポリオルガノシルセスキオキサン含有接着剤によるウエハ１１間接着剤接合は、上述のように、形成される接着剤層１４において高い耐熱性を実現するとともに、接着剤層１４形成のための硬化温度の低下を図って被着体たるウエハ内の素子へのダメージを抑制するのに適する。
〈接着剤の作製〉
　後記のようにして得られるエポキシ基含有ポリオルガノシルセスキオキサン１００質量部と、プロピレングリコールモノメチルエーテルアセテート１１５質量部と、アンチモン系スルホニウム塩（商品名「ＳＩ－１５０Ｌ」，三新化学工業株式会社製）０.４５質量部（固形分として）と、(４-ヒドロキシフェニル)ジメチルスルホニウムメチルサルファイト（商品名「サンエイドＳＩ助剤」，三新化学工業株式会社製）０.０５質量部とを混合し、接着剤を得た。
〈エポキシ基含有ポリオルガノシルセスキオキサンの合成〉
　還流冷却器と、窒素ガス導入管と、撹拌装置と、温度計とを備えた３００ｍＬのフラスコ内で、窒素ガスを導入しながら、２-(３,４-エポキシシクロヘキシル)エチルトリメトキシシラン１６１.５ｍｍｏｌ（３９.７９ｇ）と、フェニルトリメトキシシラン９ｍｍｏｌ（１.６９ｇ）と、溶媒としてのアセトン１６５.９ｇとを混合して５０℃に昇温した。次に、当該混合物に、５％炭酸カリウム水溶液４.７ｇ（炭酸カリウムとして１.７ｍｍｏｌ）を５分かけて滴下し、続いて水１７００ｍｍｏｌ（３０.６ｇ）を２０分かけて滴下した。滴下操作の間、混合物に著しい温度上昇は生じなかった。当該滴下操作の後、フラスコ内に窒素ガスを導入しながら、５０℃で４時間、重縮合反応を行った。重縮合反応後の反応溶液中の生成物を分析したところ、数平均分子量は１９００であり、分子量分散度は１.５であった。そして、静置されて冷却された反応溶液について、相分離によって生じる下層液（水相）が中性になるまで水洗を繰り返した後、上層液を分取し、１ｍｍＨｇおよび４０℃の条件で、溶媒量が２５質量％になるまで上層液から溶媒を留去し、無色透明の液状の生成物（エポキシ基含有ポリオルガノシルセスキオキサン）を得た。
〈第１のウエハ積層体の作製〉
　以下のようにして、二つの第１のウエハ積層体を作製した。
　各第１のウエハ積層体の作製においては、まず、第１シリコンウエハおよび補強第２シリコンウエハを用意した。第１シリコンウエハは、直径が３００ｍｍであり、厚さが７７５μｍであり、一方の面にシランカップリング剤処理を施したものである。第１シリコンウエハのシランカップリング剤処理においては、第１シリコンウエハの一方の面に対するシランカップリング剤（商品名「ＫＢＥ４０３」，信越化学工業株式会社製）のスピンコーティングによる塗布、および、その後の１２０℃での５分間の加熱を行った。補強第２シリコンウエハは、次のようにして作製した。
　まず、支持基板たるシリコン基板（直径３００ｍｍ，厚さ７７５μｍ）上に、仮接着剤層形成用の組成物をスピンコーティングによって塗布して仮接着剤組成物層を形成し、２００℃での２分間の加熱とその後の２３０℃での４分間の加熱とを行って当該組成物層を乾燥させて、仮接着剤層を形成した。仮接着剤層形成用の組成物は、ジエチレングリコールジビニルエーテル０.２４質量部と、ｐ-ヒドロキシスチレン／スチレン共重合体（商品名「マルカリンカー ＣＳＴ－５０」，ｐ-ヒドロキシスチレンとスチレンとのモル比は５０：５０，重量平均分子量は４４００，軟化点は１５０℃，丸善石油化学株式会社製）５.４質量部と、ポリビニルブチラール樹脂（商品名「エスレック ＫＳ－１」，分子量は２.７×１０4，軟化点が２００℃の熱可塑性樹脂，積水化学工業株式会社製）１.８質量部と、ポリカプロラクトン（商品名「プラクセル Ｈ１Ｐ」，重量平均分子量は１００００，軟化点が１００℃の熱可塑性樹脂，株式会社ダイセル製）１.８質量部と、重合促進剤としてのトランス桂皮酸（ｐＫａは４.４４，和光純薬工業株式会社製）０.１８質量部と、界面活性剤としてのフッ素系オリゴマー（商品名「Ｆ－５５４」，ＤＩＣ株式会社製）０.０４５質量部と、溶剤としてのシクロヘキサノン２２質量部とを混合して調製したものである。次に、シリコン基板と第２シリコンウエハ（直径３００ｍｍ，厚さ７７５μｍ）とを仮接着剤層を介して接合した。具体的には、シリコン基板と第２シリコンウエハとを温度１５０℃および加圧力３０００ｇ／ｃｍ2の条件で加圧しつつ仮接着剤層を介して貼り合わせた後、２３０℃での５分間の加熱によって仮接着剤層を固化させて、シリコン基板と第２シリコンウエハとを仮接着剤層を介して接合した。次に、シリコン基板に支持された状態にある第２シリコンウエハに対してグラインド装置（株式会社ディスコ製）を使用して研削加工を行うことによって、第２シリコンウエハを厚さ１０μｍまで薄化した。次に、薄化された第２シリコンウエハの表面（研削加工面）にシランカップリング剤（商品名「ＫＢＥ４０３」，信越化学工業株式会社製）をスピンコーティングによって塗布した後、１２０℃での５分間の加熱を行った（シランカップリング剤処理）。上述の補強第２シリコンウエハは、このようにして作製したものである。
　第１のウエハ積層体の作製においては、次に、第１シリコンウエハのシランカップリング剤処理面（第１面）にエポキシ基含有ポリオルガノシルセスキオキサン含有の上記接着剤をスピンコーティングによって塗布して接着剤塗膜を形成した後、この接着剤塗膜を伴う第１シリコンウエハについて、８０℃で４分間の加熱を行い、続いて１００℃で２分間の加熱を行った。これにより、第１シリコンウエハの第１面上において接着剤を乾燥させて厚さ２.５μｍの接着剤層を形成した。次に、当該接着剤層付き第１シリコンウエハと、上述の補強第２シリコンウエハにおける薄化第２シリコンウエハとを、第１シリコンウエハ上の接着剤層を介して加圧しつつ貼り合わせた後、１５０℃で３０分間の加熱を行い、続いて１７０℃で３０分間の加熱を行い、これによって当該接着剤層を硬化させて両シリコンウエハ間を接合した。貼り合わせは、温度５０℃および加圧力３０００ｇ／ｃｍ2の条件で行った。
　次に、第１シリコンウエハとの接着剤接合を経た補強第２シリコンウエハにおいて、支持基板たるシリコン基板と薄化第２シリコンウエハとの間の仮接着剤層による仮接着状態を解除して、薄化第２シリコンウエハからシリコン基板を取り外した。具体的には、２３０℃での５分間の加熱処理を経た後、薄化第２シリコンウエハに対してシリコン基板を１ｍｍ／秒の相対速度でスライドさせて、薄化第２シリコンウエハないしこれを含むウエハ積層体からシリコン基板を取り外した（取外し工程）。その後、薄化第２シリコンウエハ上の仮接着剤残渣をプロピレングリコールモノメチルエーテルを用いて洗浄除去した。以上のように、上記仮接着剤および重合性基含有ポリオルガノシルセスキオキサン含有の上記接着剤を使用して、本実施例の第１のウエハ積層体を作製した。
〈第２のウエハ積層体の作製〉
　以下のようにして、二つの第１のウエハ積層体を接着剤接合して第２のウエハ積層体を作製した。
　第２のウエハ積層体の作製においては、上述のようにして作製された各第１のウエハ積層体における薄化第２シリコンウエハ側の面（上述の取外し工程を経ることによって露出した面）にシランカップリング剤処理を施した。シランカップリング剤処理においては、薄化第２シリコンウエハ表面に対するシランカップリング剤（商品名「ＫＢＥ４０３」，信越化学工業株式会社製）のスピンコーティングによる塗布、および、その後の１２０℃での５分間の加熱を行った。
　次に、一方の第１のウエハ積層体における薄化第２シリコンウエハのシランカップリング剤処理面（第２面）に、エポキシ基含有ポリオルガノシルセスキオキサン含有の上記接着剤をスピンコーティングによって塗布して接着剤塗膜を形成した後、この接着剤塗膜を伴う第１のウエハ積層体について、８０℃で４分間の加熱を行い、続いて１００℃で２分間の加熱を行った。これにより、第１のウエハ積層体における第２面上において接着剤を乾燥させて厚さ２.５μｍの接着剤層を形成した。
　次に、多層化工程を行った。具体的には、当該接着剤層付き第１のウエハ積層体と他方の第１のウエハ積層体のシランカップリング剤処理面とを当該接着剤層を介して加圧しつつ貼り合わせた後、１５０℃で３０分間の加熱を行い、続いて１７０℃で３０分間の加熱を行い、これによって当該接着剤層を硬化させて二つの第１のウエハ積層体を接合した（Face-to-Faceでの接合）。貼り合わせは、温度５０℃および加圧力３０００ｇ／ｃｍ2の条件で行った。以上のようにして、本実施例の第２のウエハ積層体を作製した。
〈反り量測定〉
　多層化工程を経て作製された上述の第２のウエハ積層体について、形状測定装置（商品名「ＬＴＶ－３０００」，株式会社コベルコ科研製）を使用して、ＳＥＭＩ規格（具体的にはＳＥＭＩ ＭＦ１４５１－０７０７）に定められるＳＯＲＩ（反り量）を測定したところ、１１μｍであった。本測定においては、測定対象物の自重たわみに関する補正を経て得られる当該測定対象物の表面形状データから最小二乗参照平面が算出され、前記表面形状データにおける当該最小二乗参照平面からの偏差の最大値と最小値との差分に、前記反り量は相当する。一方、多層化工程前の上述の第１のウエハ積層体について、形状測定装置（商品名「ＬＴＶ－３０００」，株式会社コベルコ科研製）を使用して同様に反り量を測定したところ、４７μｍであった。厚さ方向において対称的な積層構成を有する第２のウエハ積層体では、第１のウエハ積層体よりも反りが抑制されていた。
〈膜厚測定〉
　上述のようにして作製された接着剤をシリコン基板（直径３００ｍｍ，厚さ７７５μｍ）上にスピンコーティングによって塗布して接着剤塗膜を形成した。１回のスピンコーティングに供して使用した接着剤は２０ｇであり、スピンコーティングにおける回転速度は１２００ｒｐｍとした。そして、基板上の接着剤塗膜に対し、１５０℃で３０分間の加熱を行い、続いて１７０℃で３０分間の加熱を行い、これにより、硬化した塗膜を基材上に形成した。形成された塗膜について、微細形状測定機（商品名「サーフコーダ ＥＴ４０００Ａ」，株式会社小坂研究所製）を使用して厚さを測定したところ、２.５μｍであった。実施例に係る上述のウエハ積層体は、このような硬化塗膜を、第１および第２シリコンウエハを接合する接着剤層として含む。
　以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記として列記する。
〔付記１〕
　素子形成面およびこれとは反対の裏面を有するウエハ、支持基板、並びに、前記ウエハの前記素子形成面側および前記支持基板の間の、仮接着状態形成用の仮接着剤層、を含む積層構造を有する補強ウエハを用意する、用意工程と、
　前記補強ウエハにおける前記ウエハをその裏面側から研削して薄化ウエハを形成する、薄化工程と、
　前記補強ウエハの面と、素子形成面およびこれとは反対の裏面を有する他のウエハの面とを接合してウエハ積層体を形成する、接合工程と、
　前記ウエハ積層体において支持基板の取り外しを行う、取外し工程と、
　前記取外し工程を経た前記ウエハ積層体の面と、他のウエハ積層体の面とを接合してウエハ積層体を形成する、多層化工程と、を含む半導体装置製造方法であって、
　多層化工程を経て得られるウエハ積層体が、その厚さ方向において対称的な積層構成を有するウエハ積層体である半導体装置製造方法。
〔付記２〕
　素子形成面およびこれとは反対の裏面を有するウエハ、支持基板、並びに、前記ウエハの前記素子形成面側および前記支持基板の間の、仮接着状態形成用の仮接着剤層、を含む積層構造を有する二つの補強ウエハを用意する、用意工程と、
　前記補強ウエハにおける前記ウエハをその裏面側から研削して薄化ウエハを形成する、薄化工程と、
　素子形成面およびこれとは反対の裏面を有するベースウエハの前記素子形成面側と、前記補強ウエハの前記薄化ウエハの裏面側とを、接着剤を介して接合して第１のウエハ積層体を形成する、前記補強ウエハごとに行われる、接合工程と、
　各第１のウエハ積層体において支持基板の取り外しを行う、取外し工程と、
　前記取外し工程を経た二つの前記第１のウエハ積層体における、前記薄化ウエハの素子形成面側どうし又は前記ベースウエハの裏面側どうしを、接着剤を介して接合して第２のウエハ積層体を形成する、多層化工程と、を含む、〔付記１〕に記載の半導体装置製造方法。
〔付記３〕
　前記ウエハの厚さは、１０００μｍ以下、９００μｍ以下、又は８００μｍ以下であり、５００μｍ以上である、〔付記２〕に記載の半導体装置製造方法。
〔付記４〕
　前記支持基板は、シリコンウエハやガラスウエハであり、その厚さは、３００μｍ以上、５００μｍ以上、又は７００μｍ以上であり、８００μｍ以下である、〔付記２〕または〔付記３〕に記載の半導体装置製造方法。
〔付記５〕
　素子形成面およびこれとは反対の裏面を有するウエハ、支持基板、並びに、前記ウエハの前記素子形成面側および前記支持基板の間の、仮接着状態形成用の仮接着剤層、を含む積層構造を有する少なくとも一つの追加の補強ウエハを用意する工程と、
　各追加の補強ウエハにおける前記ウエハをその裏面側から研削して薄化ウエハを形成する工程と、
　前記追加の補強ウエハにおける前記薄化ウエハの裏面側を、第１のウエハ積層体における薄化ウエハの素子形成面側に接着剤を介して接合する、少なくとも一つの追加の接合工程と、
　前記追加の接合工程を経た第１のウエハ積層体における支持基板の取り外しを行う取外し工程と、を前記多層化工程よりも前に含む、〔付記２〕から〔付記４〕のいずれか一つに記載の半導体装置製造方法。
〔付記６〕
　前記第２のウエハ積層体において複数の薄化ウエハと少なくとも一つのベースウエハとを貫通して延びる貫通電極を形成する工程を更に含む、〔付記２〕から〔付記５〕のいずれか一つに記載の半導体装置製造方法。
〔付記７〕
　各第１のウエハ積層体における積層方向の一端に位置する薄化ウエハの素子形成面から他端に位置するベースウエハの素子形成面に至るまで当該第１のウエハ積層体内を貫通して延びる貫通電極を形成する工程を前記多層化工程よりも前に含む、〔付記２〕から〔付記５〕のいずれか一つに記載の半導体装置製造方法。
〔付記８〕
　前記ベースウエハにおける前記裏面側に対する研削によって当該ベースウエハを薄化する工程を更に含む、〔付記２〕から〔付記７〕のいずれか一つに記載の半導体装置製造方法。
〔付記９〕
　前記接着剤は、重合性基含有ポリオルガノシルセスキオキサンを含有する、〔付記２〕から〔付記８〕のいずれか一つに記載の半導体装置製造方法。
〔付記１０〕
　前記重合性基含有ポリオルガノシルセスキオキサンは、エポキシ基含有ポリオルガノシルセスキオキサンである、〔付記９〕に記載の半導体装置製造方法。
〔付記１１〕
　前記仮接着剤層を形成するための仮接着剤は、多価ビニルエーテル化合物と、そのビニルエーテル基と反応してアセタール結合を形成可能なヒドロキシ基またはカルボキシ基を二つ以上有して前記多価ビニルエーテル化合物と重合体を形成しうる化合物と、熱可塑性樹脂とを含有する、〔付記２〕から〔付記１０〕のいずれか一つに記載の半導体装置製造方法。
〔付記１２〕
　前記多価ビニルエーテル化合物は、１,４-ブタンジオールジビニルエーテル、ジエチレングリコールジビニルエーテル、およびトリエチレングリコールジビニルエーテルからなる群より選択される少なくとも一種の化合物である、〔付記１１〕に記載の半導体装置製造方法。
〔付記１３〕
　前記多価ビニルエーテル化合物のビニルエーテル基と反応してアセタール結合を形成可能なヒドロキシ基またはカルボキシ基を二つ以上有して多価ビニルエーテル化合物と重合体を形成しうる化合物は、上記式（ｂ）（式中、Ｘはヒドロキシ基またはカルボキシ基を表す。ｎ2個のＸは、互いに同一であってもよいし、互いに異なってもよい。ｎ2は１以上の整数を表す。Ｚ2は、飽和もしくは不飽和脂肪族炭化水素、飽和もしくは不飽和脂環式炭化水素、芳香族炭化水素、複素環式化合物、またはこれらが単結合もしくは連結基を介して結合した結合体、の構造式から（ｎ2＋２）個の水素原子を除去した基を表す。）で表される構成単位と、鎖状オレフィン、環状オレフィン、芳香族ビニル化合物、不飽和カルボン酸エステル、カルボン酸ビニルエステル、および不飽和ジカルボン酸ジエステルからなる群より選択される少なくとも一種の重合性単量体由来の構成単位と、を含む化合物である、〔付記１１〕または〔付記１２〕に記載の半導体装置製造方法。
〔付記１４〕
　前記多価ビニルエーテル化合物のビニルエーテル基と反応してアセタール結合を形成可能なヒドロキシ基またはカルボキシ基を二つ以上有して多価ビニルエーテル化合物と重合体を形成しうる化合物は、スチレン系ポリマー、(メタ)アクリル系ポリマー、ポリビニルアルコール、ノボラック樹脂、又はレゾール樹脂である、〔付記１１〕または〔付記１２〕に記載の半導体装置製造方法。
〔付記１５〕
　前記多価ビニルエーテル化合物のビニルエーテル基と反応してアセタール結合を形成可能なヒドロキシ基またはカルボキシ基を二つ以上有して多価ビニルエーテル化合物と重合体を形成しうる化合物は、上記式（ｂ－１）～（ｂ－６）からなる群より選択される少なくとも一種の構成単位（繰り返し単位）を２以上有する化合物を含む化合物である、〔付記１１〕または〔付記１２〕に記載の半導体装置製造方法。
〔付記１６〕
　前記熱可塑性樹脂は、ポリビニルアセタール系樹脂、ポリエステル系樹脂、ポリウレタン系樹脂、およびポリアミド系樹脂からなる群より選択される少なくとも一種である、〔付記１１〕から〔付記１５〕のいずれか一つに記載の半導体装置製造方法。
〔付記１７〕
　前記接合工程は、前記重合体の軟化点より低い温度で前記接着剤を硬化させる硬化処理を含み、
　前記取外し工程は、前記重合体の軟化点より高い温度で前記仮接着剤層を軟化させる軟化処理を含む、〔付記１１〕から〔付記１６〕のいずれか一つに記載の半導体装置製造方法。
〔付記１８〕
　素子形成面およびこれとは反対の裏面を有するウエハ、支持基板、並びに、前記ウエハの前記素子形成面側および前記支持基板の間の、仮接着状態形成用の仮接着剤層、を含む積層構造を有する少なくとも四つの補強ウエハを用意する、用意工程と、
　各補強ウエハにおいて、前記ウエハの前記裏面側を研削して当該ウエハを薄化する、薄化工程と、
　前記薄化工程を経た二つの補強ウエハにおける前記ウエハの前記裏面側どうしを接合して、前記支持基板を伴うウエハ二層体を少なくとも二つ形成する、接合工程と、
　各ウエハ二層体において、少なくとも一つの支持基板を取り外す、取外し工程と、
　少なくとも二つのウエハ二層体において前記取外し工程を経て露出したウエハの素子形成面側どうしを接合してウエハ多積層体を形成する、多層化工程と、を含む、〔付記１〕に記載の半導体装置製造方法。
〔付記１９〕
　前記ウエハの厚さは、１０００μｍ以下、９００μｍ以下、又は８００μｍ以下であり、５００μｍ以上である、〔付記１８〕に記載の半導体装置製造方法。
〔付記２０〕
　前記支持基板は、シリコンウエハやガラスウエハであり、その厚さは、３００μｍ以上、５００μｍ以上、又は７００μｍ以上であり、８００μｍ以下である、〔付記１８〕または〔付記１９〕に記載の半導体装置製造方法。
〔付記２１〕
　前記ウエハ多積層体における積層方向の一端に位置する支持基板を取り外す工程を更に含む、〔付記１８〕から〔付記２０〕のいずれか一つに記載の半導体装置製造方法。
〔付記２２〕
　前記ウエハ多積層体における積層方向の一端に位置するウエハの、露出している素子形成面側に、前記ウエハ二層体において前記取外し工程を経て露出したウエハの素子形成面側を接合する、追加の多層化工程を更に含む、〔付記１８〕から〔付記２１〕のいずれか一つに記載の半導体装置製造方法。
〔付記２３〕
　前記ウエハ多積層体における積層方向の一端に位置するウエハの素子形成面から他端に位置するウエハの素子形成面に至るまで当該ウエハ多積層体内を貫通して延びる貫通電極を形成する工程を更に含む、〔付記１８〕から〔付記２２〕のいずれか一つに記載の半導体装置製造方法。
〔付記２４〕
　前記接合工程における前記裏面側どうしの接合は、熱硬化性樹脂としての重合性基含有ポリオルガノシルセスキオキサンを含有する接着剤を介して行われる、〔付記１８〕から〔付記２３〕のいずれか一つ記載の半導体装置製造方法。
〔付記２５〕
　前記重合性基含有ポリオルガノシルセスキオキサンは、エポキシ基含有ポリオルガノシルセスキオキサンである、〔付記２４〕に記載の半導体装置製造方法。
〔付記２６〕
　前記接合工程では、接合対象面である二つの前記裏面の一方または両方に前記接着剤が塗布され、当該接着剤を介して当該裏面どうしの貼合わせが行われ、当該貼合わせ後に当該接着剤が硬化される、〔付記２４〕または〔付記２５〕に記載の半導体装置製造方法。
〔付記２７〕
　前記接合工程では、前記接着剤の塗布の前に、接合対象面である二つの前記裏面の一方または両方にシランカップリング剤処理が施される、〔付記２６〕に記載の半導体装置製造方法。
〔付記２８〕
　前記接合工程において、前記貼合わせは室温以上かつ８０℃以下の温度で行われ、当該貼合わせ後に３０～２００℃の温度で前記接着剤が硬化される、〔付記２６〕または〔付記２７〕に記載の半導体装置製造方法。
〔付記２９〕
　前記多層化工程における前記素子形成面側どうしの接合は、熱硬化性樹脂としての重合性基含有ポリオルガノシルセスキオキサンを含有する接着剤を介して行われる、〔付記１８〕から〔付記２８〕のいずれか一つに記載の半導体装置製造方法。
〔付記３０〕
　前記重合性基含有ポリオルガノシルセスキオキサンは、エポキシ基含有ポリオルガノシルセスキオキサンである、〔付記２９〕に記載の半導体装置製造方法。
〔付記３１〕
　前記多層化工程では、接合対象面である二つの前記素子形成面の一方または両方に前記接着剤が塗布され、当該接着剤を介して当該素子形成面どうしの貼合わせが行われ、当該貼合わせ後に当該接着剤が硬化される、〔付記２９〕または〔付記３０〕に記載の半導体装置製造方法。
〔付記３２〕
　前記多層化工程では、前記接着剤の塗布の前に、接合対象面である二つの前記素子形成面の一方または両方にシランカップリング剤処理が施される、〔付記３１〕に記載の半導体装置製造方法。
〔付記３３〕
　前記多層化工程において、前記貼合わせは室温以上かつ８０℃以下の温度で行われ、当該貼合わせ後に３０～２００℃の温度で前記接着剤が硬化される、〔付記３１〕または〔付記３２〕に記載の半導体装置製造方法。
〔付記３４〕
　前記仮接着剤層を形成するための仮接着剤は、多価ビニルエーテル化合物と、そのビニルエーテル基と反応してアセタール結合を形成可能なヒドロキシ基またはカルボキシ基を二つ以上有して前記多価ビニルエーテル化合物と重合体を形成しうる化合物と、熱可塑性樹脂とを含有する、〔付記１８〕から〔付記３３〕のいずれか一つに記載の半導体装置製造方法。
〔付記３５〕
　前記多価ビニルエーテル化合物は、１,４-ブタンジオールジビニルエーテル、ジエチレングリコールジビニルエーテル、およびトリエチレングリコールジビニルエーテルからなる群より選択される少なくとも一種の化合物である、〔付記３４〕に記載の半導体装置製造方法。
〔付記３６〕
　前記多価ビニルエーテル化合物のビニルエーテル基と反応してアセタール結合を形成可能なヒドロキシ基またはカルボキシ基を二つ以上有して多価ビニルエーテル化合物と重合体を形成しうる化合物は、上記式（ｂ）（式中、Ｘはヒドロキシ基またはカルボキシ基を表す。ｎ2個のＸは、互いに同一であってもよいし、互いに異なってもよい。ｎ2は１以上の整数を表す。Ｚ2は、飽和もしくは不飽和脂肪族炭化水素、飽和もしくは不飽和脂環式炭化水素、芳香族炭化水素、複素環式化合物、またはこれらが単結合もしくは連結基を介して結合した結合体、の構造式から（ｎ2＋２）個の水素原子を除去した基を表す。）で表される構成単位と、鎖状オレフィン、環状オレフィン、芳香族ビニル化合物、不飽和カルボン酸エステル、カルボン酸ビニルエステル、および不飽和ジカルボン酸ジエステルからなる群より選択される少なくとも一種の重合性単量体由来の構成単位と、を含む化合物である、〔付記３４〕または〔付記３５〕に記載の半導体装置製造方法。
〔付記３７〕
　前記多価ビニルエーテル化合物のビニルエーテル基と反応してアセタール結合を形成可能なヒドロキシ基またはカルボキシ基を二つ以上有して多価ビニルエーテル化合物と重合体を形成しうる化合物は、スチレン系ポリマー、(メタ)アクリル系ポリマー、ポリビニルアルコール、ノボラック樹脂、又はレゾール樹脂である、〔付記３４〕または〔付記３５〕に記載の半導体装置製造方法。
〔付記３８〕
　前記多価ビニルエーテル化合物のビニルエーテル基と反応してアセタール結合を形成可能なヒドロキシ基またはカルボキシ基を二つ以上有して多価ビニルエーテル化合物と重合体を形成しうる化合物は、上記式（ｂ－１）～（ｂ－６）からなる群より選択される少なくとも一種の構成単位（繰り返し単位）を２以上有する化合物を含む化合物である、〔付記３４〕または〔付記３５〕に記載の半導体装置製造方法。
〔付記３９〕
　前記熱可塑性樹脂は、ポリビニルアセタール系樹脂、ポリエステル系樹脂、ポリウレタン系樹脂、およびポリアミド系樹脂からなる群より選択される少なくとも一種である、〔付記３４〕から〔付記３８〕のいずれか一つに記載の半導体装置製造方法。
Ｘ，Ｙ　　　ウエハ積層体
Ｓ　　　　　支持基板
１　　　　　ウエハ
１Ｔ　　　　薄化ウエハ
１ａ，３ａ　素子形成面
１ｂ，３ｂ　裏面
１Ｒ　　　　補強ウエハ
３　　　　　ウエハ（ベースウエハ）
２　　　　　仮接着剤層
４　　　　　接着剤
５　　　　　貫通電極
１１Ｒ　　　補強ウエハ
１１　　　　ウエハ
１１ａ　　　素子形成面
１１ｂ　　　裏面
１２　　　　支持基板
１３　　　　仮接着剤層
１４　　　　接着剤層
１５　　　　貫通電極
１Ｘ　　　　ウエハ二層体
１Ｙ　　　　ウエハ多積層体

Claims (21)

  1. 　素子形成面およびこれとは反対の裏面を有するウエハ、支持基板、並びに、前記ウエハの前記素子形成面側および前記支持基板の間の、仮接着状態形成用の仮接着剤層、を含む積層構造を有する補強ウエハを用意する、用意工程と、
    　前記補強ウエハにおける前記ウエハをその裏面側から研削して薄化ウエハを形成する、薄化工程と、
    　前記補強ウエハの面と、素子形成面およびこれとは反対の裏面を有する他のウエハの面とを接合してウエハ積層体を形成する、接合工程と、
    　前記ウエハ積層体において支持基板の取り外しを行う、取外し工程と、
    　前記取外し工程を経た前記ウエハ積層体の面と、他のウエハ積層体の面とを接合してウエハ積層体を形成する、多層化工程と、を含む半導体装置製造方法であって、
    　多層化工程を経て得られるウエハ積層体が、その厚さ方向において対称的な積層構成を有するウエハ積層体である半導体装置製造方法。
  2. 　素子形成面およびこれとは反対の裏面を有するウエハ、支持基板、並びに、前記ウエハの前記素子形成面側および前記支持基板の間の、仮接着状態形成用の仮接着剤層、を含む積層構造を有する二つの補強ウエハを用意する、用意工程と、
    　前記補強ウエハにおける前記ウエハをその裏面側から研削して薄化ウエハを形成する、薄化工程と、
    　素子形成面およびこれとは反対の裏面を有するベースウエハの前記素子形成面側と、前記補強ウエハの前記薄化ウエハの裏面側とを、接着剤を介して接合して第１のウエハ積層体を形成する、前記補強ウエハごとに行われる、接合工程と、
    　各第１のウエハ積層体において支持基板の取り外しを行う、取外し工程と、
    　前記取外し工程を経た二つの前記第１のウエハ積層体における、前記薄化ウエハの素子形成面側どうし又は前記ベースウエハの裏面側どうしを、接着剤を介して接合して第２のウエハ積層体を形成する、多層化工程と、を含む、請求項１に記載の半導体装置製造方法。
  3. 　素子形成面およびこれとは反対の裏面を有するウエハ、支持基板、並びに、前記ウエハの前記素子形成面側および前記支持基板の間の、仮接着状態形成用の仮接着剤層、を含む積層構造を有する少なくとも一つの追加の補強ウエハを用意する工程と、
    　各追加の補強ウエハにおける前記ウエハをその裏面側から研削して薄化ウエハを形成する工程と、
    　前記追加の補強ウエハにおける前記薄化ウエハの裏面側を、第１のウエハ積層体における薄化ウエハの素子形成面側に接着剤を介して接合する、少なくとも一つの追加の接合工程と、
    　前記追加の接合工程を経た第１のウエハ積層体における支持基板の取り外しを行う取外し工程と、を前記多層化工程よりも前に含む、請求項２に記載の半導体装置製造方法。
  4. 　前記第２のウエハ積層体において複数の薄化ウエハと少なくとも一つのベースウエハとを貫通して延びる貫通電極を形成する工程を更に含む、請求項２または３に記載の半導体装置製造方法。
  5. 　各第１のウエハ積層体における積層方向の一端に位置する薄化ウエハの素子形成面から他端に位置するベースウエハの素子形成面に至るまで当該第１のウエハ積層体内を貫通して延びる貫通電極を形成する工程を前記多層化工程よりも前に含む、請求項２または３に記載の半導体装置製造方法。
  6. 　前記ベースウエハにおける前記裏面側に対する研削によって当該ベースウエハを薄化する工程を更に含む、請求項２から５のいずれか一つに記載の半導体装置製造方法。
  7. 　前記接着剤は、重合性基含有ポリオルガノシルセスキオキサンを含有する、請求項２から６のいずれか一つに記載の半導体装置製造方法。
  8. 　前記仮接着剤層を形成するための仮接着剤は、多価ビニルエーテル化合物と、そのビニルエーテル基と反応してアセタール結合を形成可能なヒドロキシ基またはカルボキシ基を二つ以上有して前記多価ビニルエーテル化合物と重合体を形成しうる化合物と、熱可塑性樹脂とを含有する、請求項２から７のいずれか一つに記載の半導体装置製造方法。
  9. 　前記接合工程は、前記重合体の軟化点より低い温度で前記接着剤を硬化させる硬化処理を含み、
    　前記取外し工程は、前記重合体の軟化点より高い温度で前記仮接着剤層を軟化させる軟化処理を含む、請求項８に記載の半導体装置製造方法。
  10. 　素子形成面およびこれとは反対の裏面を有するウエハ、支持基板、並びに、前記ウエハの前記素子形成面側および前記支持基板の間の、仮接着状態形成用の仮接着剤層、を含む積層構造を有する少なくとも四つの補強ウエハを用意する、用意工程と、
    　各補強ウエハにおいて、前記ウエハの前記裏面側を研削して当該ウエハを薄化する、薄化工程と、
    　前記薄化工程を経た二つの補強ウエハにおける前記ウエハの前記裏面側どうしを接合して、前記支持基板を伴うウエハ二層体を少なくとも二つ形成する、接合工程と、
    　各ウエハ二層体において、少なくとも一つの支持基板を取り外す、取外し工程と、
    　少なくとも二つのウエハ二層体において前記取外し工程を経て露出したウエハの素子形成面側どうしを接合してウエハ多積層体を形成する、多層化工程と、を含む、請求項１に記載の半導体装置製造方法。
  11. 　前記ウエハ多積層体における積層方向の一端に位置する支持基板を取り外す工程を更に含む、請求項１０に記載の半導体装置製造方法。
  12. 　前記ウエハ多積層体における積層方向の一端に位置するウエハの、露出している素子形成面側に、前記ウエハ二層体において前記取外し工程を経て露出したウエハの素子形成面側を接合する、追加の多層化工程を更に含む、請求項１０または１１に記載の半導体装置製造方法。
  13. 　前記ウエハ多積層体における積層方向の一端に位置するウエハの素子形成面から他端に位置するウエハの素子形成面に至るまで当該ウエハ多積層体内を貫通して延びる貫通電極を形成する工程を更に含む、請求項１０から１２のいずれか一つに記載の半導体装置製造方法。
  14. 　前記接合工程における前記裏面側どうしの接合は、熱硬化性樹脂としての重合性基含有ポリオルガノシルセスキオキサンを含有する接着剤を介して行われる、請求項１０から１３のいずれか一つに記載の半導体装置製造方法。
  15. 　前記接合工程では、接合対象面である二つの前記裏面の一方または両方に前記接着剤が塗布され、当該接着剤を介して当該裏面どうしの貼合わせが行われ、当該貼合わせ後に当該接着剤が硬化される、請求項１４に記載の半導体装置製造方法。
  16. 　前記接合工程では、前記接着剤の塗布の前に、接合対象面である二つの前記裏面の一方または両方にシランカップリング剤処理が施される、請求項１５に記載の半導体装置製造方法。
  17. 　前記接合工程において、前記貼合わせは室温以上かつ８０℃以下の温度で行われ、当該貼合わせ後に３０～２００℃の温度で前記接着剤が硬化される、請求項１５または１６に記載の半導体装置製造方法。
  18. 　前記多層化工程における前記素子形成面側どうしの接合は、熱硬化性樹脂としての重合性基含有ポリオルガノシルセスキオキサンを含有する接着剤を介して行われる、請求項１０から１７のいずれか一つに記載の半導体装置製造方法。
  19. 　前記多層化工程では、接合対象面である二つの前記素子形成面の一方または両方に前記接着剤が塗布され、当該接着剤を介して当該素子形成面どうしの貼合わせが行われ、当該貼合わせ後に当該接着剤が硬化される、請求項１８に記載の半導体装置製造方法。
  20. 　前記多層化工程では、前記接着剤の塗布の前に、接合対象面である二つの前記素子形成面の一方または両方にシランカップリング剤処理が施される、請求項１９に記載の半導体装置製造方法。
  21. 　前記多層化工程において、前記貼合わせは室温以上かつ８０℃以下の温度で行われ、当該貼合わせ後に３０～２００℃の温度で前記接着剤が硬化される、請求項１９または２０に記載の半導体装置製造方法。
PCT/JP2019/041197 2018-10-23 2019-10-18 半導体装置製造方法 WO2020085257A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201980070240.XA CN112913015B (zh) 2018-10-23 2019-10-18 半导体装置制造方法
JP2020553360A JP7350006B2 (ja) 2018-10-23 2019-10-18 半導体装置製造方法
US17/287,922 US11887975B2 (en) 2018-10-23 2019-10-18 Semiconductor device manufacturing method
KR1020217014989A KR102609475B1 (ko) 2018-10-23 2019-10-18 반도체 장치 제조 방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018199011 2018-10-23
JP2018-199012 2018-10-23
JP2018199012 2018-10-23
JP2018-199011 2018-10-23

Publications (1)

Publication Number Publication Date
WO2020085257A1 true WO2020085257A1 (ja) 2020-04-30

Family

ID=70331432

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/041197 WO2020085257A1 (ja) 2018-10-23 2019-10-18 半導体装置製造方法

Country Status (6)

Country Link
US (1) US11887975B2 (ja)
JP (1) JP7350006B2 (ja)
KR (1) KR102609475B1 (ja)
CN (1) CN112913015B (ja)
TW (1) TWI819128B (ja)
WO (1) WO2020085257A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023182238A1 (ja) * 2022-03-24 2023-09-28 株式会社ダイセル 仮接着剤、及び前記仮接着剤を用いた半導体ウエハ積層体の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI740779B (zh) * 2021-02-01 2021-09-21 印能科技股份有限公司 利用增加氣體密度抑制材料翹曲的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150123284A1 (en) * 2013-11-07 2015-05-07 Chajea JO Semiconductor devices having through-electrodes and methods for fabricating the same
JP2015119110A (ja) * 2013-12-19 2015-06-25 国立大学法人東京工業大学 半導体装置及びその製造方法
JP2015176958A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置及びその製造方法
JP2016004835A (ja) * 2014-06-13 2016-01-12 株式会社ディスコ 積層デバイスの製造方法
WO2017061416A1 (ja) * 2015-10-09 2017-04-13 株式会社ダイセル 接着剤

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
KR100618837B1 (ko) * 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
US7462925B2 (en) 2004-11-12 2008-12-09 Macronix International Co., Ltd. Method and apparatus for stacking electrical components using via to provide interconnection
US7901989B2 (en) * 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7964976B2 (en) 2008-08-20 2011-06-21 Headway Technologies, Inc. Layered chip package and method of manufacturing same
WO2010032729A1 (ja) 2008-09-18 2010-03-25 国立大学法人東京大学 半導体装置の製造方法
KR20100048610A (ko) 2008-10-31 2010-05-11 삼성전자주식회사 반도체 패키지 및 그 형성 방법
KR101077294B1 (ko) 2008-12-15 2011-10-26 한국수자원공사 산화마그네슘(ＭｇＯ) 분말을 함유하는 장기 팽창성 콘크리트
WO2010131616A1 (ja) * 2009-05-12 2010-11-18 電気化学工業株式会社 粘着剤、粘着シート及び電子部品の製造方法
TWI402941B (zh) * 2009-12-03 2013-07-21 Advanced Semiconductor Eng 半導體結構及其製造方法
US8017439B2 (en) * 2010-01-26 2011-09-13 Texas Instruments Incorporated Dual carrier for joining IC die or wafers to TSV wafers
US20120025362A1 (en) * 2010-07-30 2012-02-02 Qualcomm Incorporated Reinforced Wafer-Level Molding to Reduce Warpage
JP5657499B2 (ja) 2011-09-30 2015-01-21 株式会社東芝 半導体装置及びその製造方法、並びに半導体装置の管理システム
KR102075635B1 (ko) * 2013-01-03 2020-03-02 삼성전자주식회사 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법
US9640531B1 (en) 2014-01-28 2017-05-02 Monolithic 3D Inc. Semiconductor device, structure and methods
KR102136844B1 (ko) 2013-09-30 2020-07-22 삼성전자 주식회사 웨이퍼 가공 방법 및 그 가공 방법을 이용한 반도체 소자 제조방법
TWI518854B (zh) * 2013-12-30 2016-01-21 財團法人工業技術研究院 模封組件及模封材料
US10014292B2 (en) * 2015-03-09 2018-07-03 Monolithic 3D Inc. 3D semiconductor device and structure
US9543257B2 (en) 2014-05-29 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
JP6485897B2 (ja) * 2014-09-16 2019-03-20 国立大学法人東京工業大学 半導体装置の製造方法
KR102360381B1 (ko) * 2014-12-01 2022-02-11 삼성전자주식회사 적층 구조를 갖는 반도체 소자 및 그 제조방법
JP6437805B2 (ja) 2014-12-03 2018-12-12 東京応化工業株式会社 積層体の製造方法、封止基板積層体の製造方法及び積層体
JP6429388B2 (ja) * 2015-03-19 2018-11-28 株式会社ディスコ 積層デバイスの製造方法
WO2016204115A1 (ja) 2015-06-17 2016-12-22 株式会社ダイセル 硬化物の製造方法、硬化物、及び前記硬化物を含む積層物
EP3113216B1 (en) 2015-07-01 2021-05-19 IMEC vzw A method for bonding and interconnecting integrated circuit devices
US9406748B1 (en) * 2015-11-20 2016-08-02 International Business Machines Corporation Perfectly shaped controlled nanowires
JP6672837B2 (ja) 2016-01-28 2020-03-25 日立化成株式会社 異方導電性接着剤組成物、フィルム状接着剤、接続構造体及び半導体装置
KR102495911B1 (ko) 2016-06-14 2023-02-03 삼성전자 주식회사 반도체 패키지
FR3053158B1 (fr) * 2016-06-22 2018-11-16 3D Plus Procede de fabrication collective de modules electroniques 3d configures pour fonctionner a plus d'1 ghz
DE102016114949B4 (de) * 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
JP6349539B2 (ja) 2016-09-30 2018-07-04 株式会社新川 半導体装置の製造方法および実装装置
WO2018083961A1 (ja) 2016-11-01 2018-05-11 信越化学工業株式会社 デバイス層を転写基板に転写する方法および高熱伝導性基板
JP6842977B2 (ja) 2017-04-12 2021-03-17 株式会社ダイセル 積層体
JP7012454B2 (ja) * 2017-04-27 2022-01-28 株式会社岡本工作機械製作所 静電吸着チャックの製造方法並びに半導体装置の製造方法
US10163864B1 (en) 2017-08-16 2018-12-25 Globalfoundries Inc. Vertically stacked wafers and methods of forming same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150123284A1 (en) * 2013-11-07 2015-05-07 Chajea JO Semiconductor devices having through-electrodes and methods for fabricating the same
JP2015119110A (ja) * 2013-12-19 2015-06-25 国立大学法人東京工業大学 半導体装置及びその製造方法
JP2015176958A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置及びその製造方法
JP2016004835A (ja) * 2014-06-13 2016-01-12 株式会社ディスコ 積層デバイスの製造方法
WO2017061416A1 (ja) * 2015-10-09 2017-04-13 株式会社ダイセル 接着剤

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023182238A1 (ja) * 2022-03-24 2023-09-28 株式会社ダイセル 仮接着剤、及び前記仮接着剤を用いた半導体ウエハ積層体の製造方法

Also Published As

Publication number Publication date
TW202032673A (zh) 2020-09-01
US11887975B2 (en) 2024-01-30
KR102609475B1 (ko) 2023-12-06
US20210384184A1 (en) 2021-12-09
TWI819128B (zh) 2023-10-21
JP7350006B2 (ja) 2023-09-25
CN112913015B (zh) 2024-01-16
CN112913015A (zh) 2021-06-04
KR20210081380A (ko) 2021-07-01
JPWO2020085257A1 (ja) 2021-09-16

Similar Documents

Publication Publication Date Title
TWI673787B (zh) 晶圓加工體、晶圓加工用暫時接著材料、及薄型晶圓之製造方法
WO2020085257A1 (ja) 半導体装置製造方法
TW201739867A (zh) 電子零件的製造方法、臨時固定用樹脂組成物、臨時固定用樹脂膜及臨時固定用樹脂膜片
WO2020085258A1 (ja) 半導体装置製造方法
WO2020085256A1 (ja) 半導体装置製造方法
WO2020085259A1 (ja) 半導体装置製造方法
JP7198814B2 (ja) 半導体装置製造方法
JP7324049B2 (ja) 半導体装置
TW202140282A (zh) 基板加工用預接著材料及積層體的製造方法
WO2022039043A1 (ja) シランカップリング剤
JP2020194819A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19875334

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020553360

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20217014989

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19875334

Country of ref document: EP

Kind code of ref document: A1