JP6349539B2 - 半導体装置の製造方法および実装装置 - Google Patents
半導体装置の製造方法および実装装置 Download PDFInfo
- Publication number
- JP6349539B2 JP6349539B2 JP2016194946A JP2016194946A JP6349539B2 JP 6349539 B2 JP6349539 B2 JP 6349539B2 JP 2016194946 A JP2016194946 A JP 2016194946A JP 2016194946 A JP2016194946 A JP 2016194946A JP 6349539 B2 JP6349539 B2 JP 6349539B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bonding
- semiconductor
- semiconductor chips
- press
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 266
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 53
- 238000002788 crimping Methods 0.000 claims description 41
- 238000003825 pressing Methods 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 19
- 238000003475 lamination Methods 0.000 claims description 12
- 238000010030 laminating Methods 0.000 claims description 4
- 238000002844 melting Methods 0.000 description 9
- 230000008018 melting Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 239000002313 adhesive film Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000013034 phenoxy resin Substances 0.000 description 1
- 229920006287 phenoxy resin Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/171—Disposition
- H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/17181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81053—Bonding environment
- H01L2224/8109—Vacuum
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81053—Bonding environment
- H01L2224/81091—Under pressure
- H01L2224/81092—Atmospheric pressure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
- H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83053—Bonding environment
- H01L2224/8309—Vacuum
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83053—Bonding environment
- H01L2224/83091—Under pressure
- H01L2224/83092—Atmospheric pressure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83862—Heat curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
- H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/9205—Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9211—Parallel connecting processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
本発明は、複数の半導体チップを積層して半導体装置を製造する製造方法および半導体チップの実装装置に関する。
従来から、半導体装置の更なる高機能化、小型化が求められている。そこで、一部では、複数の半導体チップを積層して実装することが提案されている。例えば、特許文献1には、複数の半導体チップを積層実装する技術が開示されている。この特許文献1では、半導体チップのうちバンプ形成面に、予め熱硬化性接着剤フィルムをラミネートする。積層実装する際には、複数の半導体チップを、基板または他の半導体チップの上に順次、仮圧着しながら積層して多段仮圧着積層体を形成する。次に、この多段仮圧着積層体を上側から加圧かつ加熱することで、バンプを溶融させるとともに熱硬化性接着剤フィルムを硬化させる本圧着工程を実行する。こうした技術によれば、小さな面積で、より多数の半導体チップを実装できるため、更なる高機能化、小型化が可能となる。
ここで、当然ながら、更なる高機能化、小型化を実現するためには、最終的に得られる半導体チップの積層数(以下「目標層数」という)を増やせばよい。しかし、特許文献1のように、目標層数分の半導体チップを積層した後に、当該目標層数分の半導体チップを一括で本圧着する技術の場合、目標層数が増えると、下層側の半導体チップが適切に実装できないおそれがある。すなわち、本圧着では、多段仮圧着積層体の最上面に、加熱したヒートツールを押し当てることで、当該多段仮圧着積層体を加熱している。熱伝導により上部から下部に向かい温度勾配が生じる。積層数が増えて、ヒートツールからの距離が過度に長くなると、下層側の半導体チップが十分に加熱されないことがある。この場合、当該下層側の半導体チップのバンプが十分に溶融しない、あるいは、熱硬化性接着剤フィルムが十分に硬化しないため、下層側の半導体チップが適切に実装されない。
そこで、本発明では、半導体チップを積層実装する際、積層数が多くても、各半導体チップを適切に実装できる半導体装置の製造方法および実装装置を提供することを目的とする。
本発明の実装方法は、基板上に、規定の目標積層数の半導体チップを積層して半導体装置を製造する製造方法であって、前記基板の上において、1以上の半導体チップを、順次、仮圧着しながら積層することで第一チップ積層体を形成する第一積層工程と、前記第一チップ積層体を上側から加熱しつつ加圧することで、前記1以上の半導体チップを一括で本圧着する第一本圧着工程と、本圧着された半導体チップの上において、2以上の半導体チップを、順次、仮圧着しながら積層することで第二チップ積層体を形成する第二積層工程と、前記第二チップ積層体を上側から加熱しつつ加圧することで、前記2以上の半導体チップを一括で本圧着する第二本圧着工程と、を含む、ことを特徴とする。
好適な態様では、前記第一積層工程および前記第一本圧着工程を実行した後、前記半導体チップの総積層数が、前記目標積層数に達するまで、前記第二積層工程および前記第二本圧着工程を、くり返す。
他の好適な態様では、前記基板には、複数の配置領域が設定されており、前記第一積層工程および第一本圧着工程では、1つの半導体チップを仮圧着および本圧着しており、2以上の前記配置領域全てにおいて前記第一本圧着工程を実行した後に、前記第二積層工程を実行する。
他の本発明である実装装置は、基板上に、規定の目標積層数の半導体チップを積層して実装する実装装置であって、前記基板または下層の半導体チップの上に配置された前記半導体チップを、上側から第一温度で加熱しつつ第一荷重で加圧することで仮圧着する仮圧着手段と、1以上の半導体チップの積層体であるチップ積層体を、上側から、第一温度より高い第二温度で加熱しつつ第二荷重で加圧することで、前記チップ積層体を構成する1以上の半導体チップを一括で本圧着する本圧着手段と、前記仮圧着手段および本圧着手段を制御する制御部と、を備え、前記制御部は、前記基板の上において、1以上の半導体チップを、順次、前記仮圧着手段により仮圧着することで第一チップ積層体を形成する第一積層処理と、前記第一チップ積層体を構成する前記1以上の半導体チップを前記本圧着手段により一括で本圧着する第一本圧着処理と、本圧着された半導体チップの上において、2以上の半導体チップを、順次、前記仮圧着手段により仮圧着しながら積層することで第二チップ積層体を形成する第二積層処理と、前記第二チップ積層体を構成する前記2以上の半導体チップを前記本圧着手段により一括で本圧着する第二本圧着処理と、を前記仮圧着手段および本圧着手段に実行させる、ことを特徴とする。
他の本発明である実装装置は、基板上に規定の目標積層数の半導体チップを積層して実装する実装装置であって、前記基板または下層の半導体チップの上に配置された前記半導体チップを、上側から第一温度で加熱しつつ第一荷重で加圧することで仮圧着するとともに、1以上の半導体チップの積層体であるチップ積層体を、上側から、第一温度より高い第二温度で加熱しつつ第二荷重で加圧することで、前記チップ積層体を構成する1以上の半導体チップを一括で本圧着するボンディング部と、前記ボンディング部を制御する制御部と、を備え、前記制御部は、前記基板の上において、1以上の半導体チップを、順次、前記ボンディング部により仮圧着することで第一チップ積層体を形成する第一積層処理部と、前記第一チップ積層体を構成する前記1以上の半導体チップを前記ボンディング部により一括で本圧着する第一本圧着処理部と、本圧着された半導体チップの上において、2以上の半導体チップを、順次、前記ボンディング部により仮圧着しながら積層することで、第二チップ積層体を形成する第二積層処理部と、前記第二チップ積層体を構成する前記2以上の半導体チップを前記ボンディング部により一括で本圧着する第二本圧着処理部と、を備える、ことを特徴とする。
本発明によれば、規定の目標積層数の半導体チップを積層する際に、積層工程と本圧着工程とを少なくとも2回くり返す。そのため、目標積層数の半導体チップを一括で本圧着する必要がなく、下層側の半導体チップも確実に加熱できる。その結果、半導体チップを積層実装する際、積層数が多くても、各半導体チップを適切に実装できる。
以下、本発明の実施形態について図面を参照して説明する。図1は、本発明の実施形態である実装装置100の概略構成図である。この実装装置100は、基板30の上に、半導体チップ10を実装する装置である。この実装装置100は、複数の半導体チップ10を積層して実装する場合に特に好適な構成となっている。
実装装置100は、チップ供給部102、チップ搬送部104、ボンディング部106、および、これらの駆動を制御する制御部(図示せず)と、を備える。チップ供給部102は、チップ供給源から半導体チップ10を取り出し、チップ搬送部104に供給する部位である。このチップ供給部102は、突上部110とダイピッカ114と移送ヘッド116と、実装装置の各部を制御する制御部130を備えている。
チップ供給部102において、複数の半導体チップ10は、ダイシングテープTE上に載置されている。このとき半導体チップ10は、バンプ18が上側を向いたフェイスアップ状態で載置されている。突上部110は、この複数の半導体チップ10の中から一つの半導体チップ10のみを、フェイスアップ状態のまま、上方に突き上げる。ダイピッカ114は、突上部110により突き上げられた半導体チップ10を受け取る。半導体チップ10を受け取ったダイピッカ114は、当該半導体チップ10のバンプ18が下方を向くように、すなわち、半導体チップ10がフェイスダウン状態になるように、その場で180度回転する。この状態になれば、移送ヘッド116が、ダイピッカ114から半導体チップ10を受け取る。
移送ヘッド116は、上下および水平方向に移動可能であり、その下端で、半導体チップ10を吸着保持できる。ダイピッカ114が180度回転して、半導体チップ10がフェイスダウン状態となれば、移送ヘッド116は、その下端で、当該半導体チップ10を吸着保持する。その後、移送ヘッド116は、水平および上下方向に移動して、チップ搬送部104へと移動する。
チップ搬送部104は、鉛直な回転軸Raを中心として回転する回転台118を有している。移送ヘッド116は、回転台118の所定位置に、半導体チップ10を載置する。半導体チップ10が載置された回転台118が回転軸Raを中心として回転することで、当該半導体チップ10が、チップ供給部102と反対側に位置するボンディング部106に搬送される。
ボンディング部106は、基板30を支持するステージ120や半導体チップ10を保持して基板30に取り付ける実装ヘッド122等を備えている。このボンディング部106は、半導体チップ10を仮圧着する仮圧着手段として機能するとともに、半導体チップ10を本圧着する本圧着手段としても機能する。ステージ120は、水平方向に移動可能であり、載置されている基板30と実装ヘッド122との相対位置関係を調整する。また、このステージ120には、ヒータが内蔵されてもよい。
実装ヘッド122は、その下端に半導体チップ10を保持でき、また、鉛直な回転軸Rb回りの回転と、昇降と、が可能となっている。この実装ヘッド122は、半導体チップ10をステージ120に載置された基板30または他の半導体チップ10の上に圧着する。具体的には、保持している半導体チップ10を基板30等に押し付けるように、実装ヘッド122が、下降することで、半導体チップ10の仮圧着または本圧着が行われる。この実装ヘッド122には、温度可変のヒータが内蔵されており、実装ヘッド122は、仮圧着実行時には、後述する第一温度T1に、本圧着実行時には、第一温度T1よりも高い第二温度T2に加熱される。また、実装ヘッド122は、仮圧着実行時には、第一荷重Ft1を、本圧着実行時には、第二荷重Ft2を、半導体チップ10に付加する。
実装ヘッド122の近傍には、カメラ(図示せず)が設けられている。基板30および半導体チップ10には、それぞれ、位置決めの基準となるアライメントマークが付されている。カメラは、このアライメントマークが映るように、基板30および半導体チップ10を撮像する。制御部130は、この撮像により得られた画像データに基づいて、基板30および半導体チップ10の相対位置関係を把握し、必要に応じて、実装ヘッド122の軸Rb回りの回転角度およびステージ120の水平位置を調整する。
制御部130は、各部の駆動を制御するもので、例えば、各種演算を行うCPUと、各種データやプログラムを記憶する記憶部138と、を備えている。この制御部130は、記憶部138からプログラムを読み込むことにより、第一積層処理部132、第一本圧着処理部134、第二積層処理部135、および、第二本圧着処理部136として機能する。第一積層処理部132は、基板30の上において、1以上の半導体チップ10を、順次、ボンディング部106により仮圧着することで第一チップ積層体を形成する。第一本圧着処理部134は、第一チップ積層体を構成する1以上の半導体チップ10をボンディング部106により一括で本圧着する。第二積層処理部135は、本圧着された半導体チップ10の上において、2以上の半導体チップ10を、順次、ボンディング部106により仮圧着しながら積層することで、第二チップ積層体を形成する。第二本圧着処理部136は、第二チップ積層体を構成する2以上の半導体チップ10をボンディング部106により一括で本圧着する。
なお、ここで説明した実装装置100の構成は、一例であり、適宜、変更されてもよい。例えば、本実施形態では、一つの実装ヘッド122で、仮圧着および本圧着の双方を行っているが、仮圧着用の加圧ヘッドと、本圧着用の加圧ヘッドとを、設けてもよい。また、本実施形態では、ステージ120が水平移動する構成としているが、ステージ120に替えて、または、加えて、実装ヘッド122が水平移動する構成としてもよい。また、チップ供給部102や、チップ搬送部104等の構成も、適宜、変更されてもよい。
次に、この実装装置100による半導体チップ10の実装について説明する。本実施形態では、基板30として半導体ウェハを使用し、この半導体ウェハ(基板30)の上に、複数の半導体チップ10を積層実装する。したがって、本実施形態の実装プロセスは、半導体ウェハの回路形成面に半導体チップ10を積層実装する、チップオンウェハプロセスとなる。図2は、本実施形態で使用する基板30(半導体ウェハ)の概略イメージ図である。図2に示すように、基板30には、格子状に並ぶ複数の配置領域34が設定されている。各配置領域34には、複数の半導体チップ10が積層実装される。
次に、半導体チップ10の構成について簡単に説明する。図3は、実装される半導体チップ10の概略構成を示す図である。半導体チップ10の上下面には、電極端子14,16が形成されている。また、半導体チップ10の片面には、電極端子14に連なってバンプ18が形成されている。バンプ18は、導電性金属からなり、所定の溶融温度Tmで溶融する。
また、半導体チップ10の片面には、バンプ18を覆うように、非導電性フィルム(以下「NCF」という)20が貼り付けられている。NCF20は、半導体チップ10と、基板30または他の半導体チップ10とを接着する接着剤として機能するもので、非導電性の熱硬化性樹脂、例えば、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、フェノキシ樹脂、ポリエーテルスルホン樹脂等からなる。このNCF20の厚みは、バンプ18の平均高さよりも大きく、バンプ18は、このNCF20によりほぼ完全に覆われている。NCF20は、常温下では、固体のフィルムであるが、所定の軟化開始温度Tsを超えると、徐々に、軟化して流動性を発揮し、所定の硬化開始温度Ttを超えると、不可逆的に硬化し始める。
ここで、軟化開始温度Tsは、バンプ18の溶融温度Tmおよび硬化開始温度Ttよりも低い。仮圧着用の第一温度T1は、この軟化開始温度Tsより高く、溶融温度Tmおよび硬化開始温度Ttよりも低い。また、本圧着用の第二温度T2は、溶融温度Tmおよび硬化開始温度Ttよりも高い。すなわち、Ts<T1<(Tm,Tt)<T2となっている。
半導体チップ10を基板30または下側の半導体チップ10(以下「被圧着体」と呼ぶ)に仮圧着する際には、実装ヘッド122を、第一温度T1に加熱したうえで半導体チップ10を加圧する。このとき、半導体チップ10のNCF20は、実装ヘッド122からの伝熱により、第一温度T1近傍まで加熱され、軟化し、流動性を持つ。そして、これにより、NCF20が、半導体チップ10と被圧着体との隙間に流れ込み、当該隙間を確実に埋めることができる。
半導体チップ10を、被圧着体に本圧着する際には、実装ヘッド122を、第二温度T2に加熱したうえで、半導体チップ10を加圧する。このとき、半導体チップ10のバンプ18およびNCF20は、実装ヘッド122からの伝熱により、第二温度T2近傍まで加熱される。これにより、バンプ18は、溶融し、対向する被圧着体に溶着できる。また、この加熱により、NCF20が、半導体チップ10と被圧着体との隙間を埋めた状態で硬化するため、半導体チップ10と被圧着体とが強固に固定される。
次に、半導体チップ10を積層実装して製造される半導体装置について説明する。図4は、基板30に複数の半導体チップ10を積層実装した半導体装置の構成を示す図である。半導体装置は、複数の配置領域34それぞれに、目標積層数の半導体チップ10を積層実装して構成される。本実施形態では、目標積層数を、「8」としており、一つの配置領域34には、8つの半導体チップ10が積層実装される。以下では、8つの半導体チップ10を積層実装したものを「完成積層体ST0」と呼ぶ。
本実施形態では、完成積層体ST0を、複数のチップ積層体、具体的には、第一チップ積層体ST1と第二チップ積層体ST2とに分けて取り扱う。第一チップ積層体ST1は、基板30の上に積層された4つの半導体チップ10から成る積層体である。また、第二チップ積層体ST2は、第一チップ積層体ST1の上に積層された4つの半導体チップ10から成る積層体である。本実施形態では、第一チップ積層体ST1を形成するために第一積層工程および第一本圧着工程を実行した後に、第二チップ積層体ST2を形成するための第二積層工程および第二積層工程を実行する。このように、一つの完成積層体ST0を、2以上のチップ積層体ST1,ST2に分割して取り扱うのは、全ての半導体チップ10を良好に実装するためであるが、これについては、後述する。
次に、半導体チップ10の実装の流れについて図5〜図7を参照して説明する。図5〜図7は、半導体チップ10の実装の流れを示すイメージ図である。図5〜図7では、三つの配置領域34を図示しているが、説明の都合上、これらは、左側から順に、領域A、領域B、領域Cと呼ぶ。また、以下で説明する実装の手順は、常圧下で行ってもよいし、気泡の噛みこみ等を防ぐために真空中で実施してもよい。
本実施形態では、上述したように、まず、第一チップ積層体ST1を実装した後、当該第一チップ積層体ST1の上に、さらに、第二チップ積層体ST2を実装し、最終的に8層の完成積層体ST0を形成している。各チップ積層体ST1,ST2は、4つの半導体チップ10を順次、仮圧着しながら積層して、仮圧着状態のチップ積層体ST1,ST2を形成する積層工程と、このチップ積層体ST1,ST2の上から第二温度T2で加熱加圧することで4つの半導体チップ10を一括で本圧着する本圧着工程と、を実行することで実装される。
具体的に説明すると、まず、最初に、図5(a)に示すように、実装ヘッド122を用いて、半導体チップ10を基板30上の領域Aに配置する。このとき、半導体チップ10のバンプ18が、基板30上の電極端子32と向かい合うように、基板30を半導体チップ10に対して位置決めする。また、このとき、実装ヘッド122は、仮圧着用の温度である第一温度T1に加熱されている。次に、図5(b)に示すように、実装ヘッド122で、半導体チップ10を、規定の第一荷重Ft1で加圧し、半導体チップ10を基板30に仮圧着する。このとき、実装ヘッド122からの伝熱により、NCF20は、軟化開始温度Ts以上に加熱され、適度な流動性を発揮する。これにより、NCF20は、半導体チップ10と基板30との間隙を隙間なく埋める。なお、第一荷重Ft1は、バンプ18が、軟化したNCF20を押しのけて、基板30の電極端子32に接触でき、かつ、バンプ18が大きく変形しない程度の大きさであれば、特に、限定されない。
1層目の半導体チップ10が仮圧着できれば、続いて、この仮圧着された1層目の半導体チップ10の上に、さらに、2層目の半導体チップ10を仮圧着する。2層目の半導体チップ10を仮圧着する際は、1層目の場合と同様に、実装ヘッド122を用いて、2層目の半導体チップ10のバンプ18が、1層目の半導体チップ10の電極端子16と向かい合うように、2層目の半導体チップ10を1層目の半導体チップ10の上に配置する。そして、その状態で、2層目の半導体チップ10を第一温度T1で加熱しつつ第一荷重Ft1で加圧して、1層目の半導体チップ10に仮圧着する。
以降、同様に、2層目の半導体チップ10の上に、3層目の半導体チップ10を、3層目の半導体チップ10の上に4層目の半導体チップ10を、仮圧着していく。図5(c)は、領域Aにおいて、4層の半導体チップ10を仮圧着しながら積層した様子を示している。この4つの半導体チップ10を積層する工程が、第一積層工程であり、形成された積層体が、仮圧着状態の第一チップ積層体ST1となる。
領域Aにおいて、仮圧着状態の第一チップ積層体ST1が形成できれば、同様の手順で、領域B,領域Cなど、他の配置領域34にも、仮圧着状態の第一チップ積層体ST1を形成する。図6(a)は、全ての配置領域34に、4つの半導体チップ10を仮圧着しながら積層して、仮圧着状態の第一チップ積層体ST1を形成した様子を示している。
全ての配置領域34に、仮圧着状態の第一チップ積層体ST1が形成できれば、続いて、第一チップ積層体ST1を本圧着する第一本圧着工程を実行する。具体的には、まず、実装ヘッド122を、本圧着用の温度である第二温度T2まで加熱する。そして、図6(b)に示すように、仮圧着状態の第一チップ積層体ST1を、第二温度T2に加熱された実装ヘッド122を用いて、第二荷重Ft2で加圧し、四つの半導体チップ10を一括で本圧着する。なお、第二荷重Ft2は、バンプ18の押し込み量を適切に保てるのであれば、特に限定されない。
第二温度T2に加熱された実装ヘッド122で押圧されることにより、第一チップ積層体ST1を構成する四つの半導体チップ10も加熱されることになる。ただし、加熱温度は、実装ヘッド122から離れるほど低下していく。具体的には、最上層(4層目)の半導体チップ10は、第二温度T2とほぼ同じ温度に加熱されるが、最下層(1層目)の半導体チップ10は、第二温度T2からΔTだけ低下した下層温度Ta=T2−ΔTで加熱されることになる。第二温度T2は、この下層温度Taが、溶融温度Tmおよび硬化開始温度Ttより大きくなるように、設定されている。つまり、本圧着の際、第一チップ積層体ST1を構成する4つの半導体チップ10は、全て、溶融温度Tmおよび硬化開始温度Ttよりも高い温度に加熱される。
各半導体チップ10が硬化開始温度Ttを超えて加熱されることで、半導体チップ10のNCF20は、徐々に硬化していく。そして、NCF20が硬化することで、半導体チップ10と被圧着体(基板30または下側の半導体チップ10)とが機械的に強固に固着される。また、溶融温度Tmを超えて加熱されることで、バンプ18が、溶融し、対向する電極端子32,16に密着できる。そして、これにより、四つの半導体チップ10および基板30が、互いに電気的に接合された実装状態となる。そして、この第一チップ積層体ST1を構成する四つの半導体チップ10を一括で本圧着する工程が、第一本圧着工程となる。
一つの第一チップ積層体ST1を本圧着できれば、続いて、他の第一チップ積層体ST1も、本圧着する。すなわち、領域B,領域C等、2以上の配置領域34全てにおいて、第一本圧着工程を実行する。図6(c)は、全ての配置領域34に、第一本圧着工程を実行した様子を示している。
全ての配置領域34で、第一本圧着工程を実行すれば、続いて、第一チップ積層体ST1の上に、仮圧着状態の第二チップ積層体ST2を形成する第二積層工程を実行する。具体的には、実装ヘッド122の温度を、仮圧着用の温度である第一温度T1まで低下させる。その後は、図7(a)、図7(b)に示すように、本圧着された第一チップ積層体ST1の上に、新たに、四つの半導体チップ10を順次、仮圧着しながら積層していく。これにより、形成される積層体が、第二チップ積層体ST2であり、この第二チップ積層体ST2を形成する工程が第二積層工程である。第二積層工程も、2以上の配置領域34全てにおいて、実行する。全ての配置領域34に、仮圧着状態の第二チップ積層体ST2が形成されれば、最後に、第二本圧着工程を実行し、全ての第二チップ積層体ST2を本圧着する。そして、全ての第二チップ積層体ST2が本圧着されれば、実装工程は、完了となる。
以上の説明で明らかな通り、本実施形態では、一つの完成積層体ST0を複数(本例では二つ)のチップ積層体ST1,ST2に分割し、各チップ積層体ST1,ST2ごとに、積層工程と本圧着工程とを実行している。かかる処理手順とする理由について、従来技術と比較して説明する。
従来から、複数の半導体チップ10を積層して実装する技術が知られている。ただし、従来の実装技術は、目標積層数の半導体チップ10全てを積層した後に、本圧着を実行している。すなわち、図4の例では、8つの半導体チップ10を、仮圧着しながら積層した後、8層目の半導体チップ10の上側から第二温度T2で加熱しつつ加圧していた。かかる手順とした場合、実装ヘッド122の加熱温度の切り替え(第一温度T1−第二温度T2間の切り替え)が1回だけとなるため、実装ヘッド122の昇降温に要する時間を低減でき、ひいては、実装処理全体の時間を短縮できる。しかし、こうした従来技術の場合、下層の半導体チップ10が適切に加熱できず、NCF20の硬化やバンプ18の溶融が不十分になるおそれがあった。
すなわち、従来技術では、8つの半導体チップ10を積層実装する場合には、最上層(8層目)の半導体チップ10に加熱された実装ヘッド122を押しあてて、8つの半導体チップ10を一括で本圧着する。しかし、この場合、積層数が多いと、実装ヘッド122から下層の半導体チップ10までの距離Hが長くなる。熱源である実装ヘッド122からの距離Hが長くなれば、その分、加熱温度も低下する。その結果、下層の半導体チップ10は、十分に加熱されず、NCF20の硬化や、バンプ18の溶融が不十分となるおそれがあった。
ここで、当然ながら、実装ヘッド122の温度を高くすれば、下層の半導体チップ10の温度を高く保てる。しかし、先に述べた上層、下層チップ間の温度勾配を考慮すると、第一温度よりも高温が必要となる。それによって、上層チップのバンプ18の溶融、および、それに伴う合金反応が進行、さらには、NCF20の硬化、劣化が進むため、信頼性を著しく損ねる。したがって、実装ヘッド122を過度に高温に加熱することはできなかった。
そこで、本実施形態では、上述したように、目標積層数の半導体チップからなる完成積層体ST0を、複数のチップ積層体ST1,ST2に分割し、各チップ積層体ST1,ST2ごとに積層工程と本圧着工程とを行っている。かかる処理手順とすることで、本圧着する際、実装ヘッド122から下層の半導体チップ10までの距離を短くできる。そのため、本圧着用の温度である第二温度T2を過度に高温にしなくても、チップ積層体ST1,ST2の下層まで適切に加熱できる。その結果、半導体チップ10を積層実装する際、積層数が多くても、各半導体チップ10を適切に実装できる。
次に、他の実施形態について、図8を参照して説明する。図8は、他の実装手順を示すイメージ図である。この実施形態では、第一チップ積層体ST1が、一つの半導体チップ10で構成される点で、第一実施形態と異なる。また、本実施形態では、一つの第一チップ積層体ST1を形成してから、次の第一チップ積層体ST1を形成している。具体的に説明すると、本実施形態では、まず、第一温度T1に加熱した実装ヘッド122で、一つの半導体チップ10を、一つの配置領域34(領域A)に配置する。そして、その状態で、第一荷重Ft1を付加し、半導体チップ10を仮圧着する。その後、実装ヘッド122を、第二温度まで昇温したうえで、半導体チップ10を、第二荷重Ft2で加圧する。つまり、第一積層工程と第一本圧着工程を連続して実行する。この工程で、本圧着された一つの半導体チップ10が、第一チップ積層体ST1となる。領域Aに、第一チップ積層体ST1が形成できれば、続いて、残りの配置領域34である領域B,領域Cにも順次、第一チップ積層体ST1を形成する。図8(a)は、全ての配置領域34に、第一チップ積層体ST1を形成した様子を示している。
この状態になれば、続いて、第二チップ積層体ST2を形成する。この第二チップ積層体ST2の形成手順は、第一実施形態と同じである。すなわち、第一チップ積層体ST1の上に、複数(図示例では3つ)の半導体チップ10を順次、第一温度T1に加熱した実装ヘッド122で仮圧着しながら積層し、仮圧着状態の第二チップ積層体ST2を形成する。一つの第二チップ積層体ST2が形成できれば、他の配置領域34においても、同様に、第二チップ積層体ST2を形成する。すなわち、2以上の配置領域34全てにおいて、第二積層工程を実行する。図8(b)は、仮圧着状態の第二チップ積層体ST2が形成された様子を示す図である。続いて、実装ヘッド122を、本圧着用の第二温度T2まで加熱した状態で、第二チップ積層体ST2を加圧し、4つの半導体チップ10を一括で本圧着していく。図8(c)は、第二本圧着工程の様子を示す図である。一つの配置領域34において、第二本圧着工程が完了すれば、残りの配置領域34においても、同様に、第二本圧着工程を実施する。以降、半導体チップ10の総積層数が、目標積層数に達するまで、第二積層工程と第二本圧着工程と、をくり返す。例えば、目標積層数が「8」の場合において、図8(c)の状態になれば、続いて、各第二チップ積層体ST2の上に、さらに、4層分の半導体チップ10を仮圧着しながら積層した後、本圧着する2回目の第二積層工程および第二本圧着工程を実施すればよい。さらに、目標積層数が「10」の場合は、既述した2回目の第二積層工程および第二本圧着工程の後、さらに、2層分の半導体チップ10を仮圧着しながら積層した後、本圧着する3回目の第二積層工程および第二本圧着工程を実施すればよい。
ところで、以上の説明から明らかな通り、本実施形態では、第一チップ積層体ST1のチップ積層数を一つとしている。換言すれば、2以上の配置領域34全てにおいて、1層目の半導体チップ10を本圧着してから、2層目以降の半導体チップの積層を行っている。かかる構成とするのは、次の理由による。
本実施形態における基板30は、シリコン等からなる半導体ウェハである。この半導体ウェハは、通常の樹脂基板等に比して、熱伝導率が高い。そのため、本圧着により領域Aのチップ積層体に付加された熱が、隣接する領域Bのチップ積層体にまで伝達することがある。このとき、図6(b)に示すように、領域Aのチップ積層体を本圧着する際に、領域Aに隣接する領域Bにおいて、1層目の半導体チップ10が仮圧着状態であったとする。この場合、領域Aのチップ積層体、および、基板30を介して伝達された熱が、領域Bの1層目の半導体チップ10にも伝達される。そして、この伝達された熱により、領域Bの1層目の半導体チップ10のNCF20が硬化開始する場合がある。このように、本圧着の前に、NCF20が硬化すると、半導体チップ10の基板30への固定が不十分となる。
そこで、本実施形態では、意図しないNCF20の硬化を防ぐために、1層目の半導体チップ10を全て、本圧着してから、2層目以降の半導体チップ10の積層を実行している。かかる構成とした場合、図8(c)に示すように、領域Aにおいて2層目以降の半導体チップ10を本圧着するときの熱は、領域Aのチップ積層体、基板を介して、領域Bの1層目の半導体チップ10にも伝達される。しかし、この領域Bの1層目の半導体チップ10は、既に、本圧着されているため、伝熱されても問題は生じない。また、この領域Bの1層目の半導体チップ10を介して、領域Bの2層目以降の半導体チップ10にも伝熱される。しかし、この領域Bの2層目以降の半導体チップ10は、熱源(実装ヘッド122)からの熱経路が長くなるため、伝熱量は小さく、NCF20の硬化は、生じにくい。さらに、熱源から領域Bの2層目以降の半導体チップ10までの熱経路途中には、本圧着済の半導体チップ10が介在する。この本圧着済の半導体チップ10は、そのNCF20が完全に硬化するが、硬化したNCF20は、伝熱を妨げる遮蔽材として機能する。かかる本圧着済の半導体チップ10が介在することで、領域Bの2層目以降の半導体チップ10への伝熱量が大幅に低減できる。
つまり、予め、全ての配置領域34において、1層目の半導体チップ10を本圧着しておくことで、2層目以降の半導体チップ10のNCF20が意に反して硬化することを効果的に防止できる。また、本実施形態によれば、実装ヘッド122の温度を高めに設定しても、隣接領域においてNCF20が意に反して硬化することがない。その結果、実装ヘッド122の温度を高くすることが可能になるため、実装ヘッド122の温度設定の自由度を向上できる。
なお、これまで説明した構成は、一例であり、一つの完成積層体ST0を形成するに当たって、積層工程と本圧着工程とを、2回以上くり返すのであれば、その他の構成は、適宜、変更されてもよい。例えば、仮圧着と本圧着との実行順序は、適宜、変更されてもよい。
例えば、本実施形態では、複数の配置領域34全てで積層工程が終わった後に、本圧着工程を実行しているが、各配置領域34ごとに積層工程および本圧着工程をシリアルに実行してもよい。すなわち、領域Aにおいて第一積層工程、第一本圧着工程、第二積層工程、第二本圧着工程を連続して実行した後、領域Bにおいて、第一積層工程、第一本圧着工程、第二積層工程、第二本圧着工程を行うようにしてもよい。かかる構成とした場合、実装ヘッド122の温度の切り替え回数は増加するが、本圧着を実行する積層体の近傍に、仮圧着状態の積層体は存在しないことになる。その結果、NCF20の意に反した硬化を防止できる。
また、各チップ積層体ST1,ST2の最上層の半導体チップ10を仮圧着する際に、連続して、本圧着を行うようにしてもよい。具体的には、第一実施形態において第一チップ積層体ST1を形成する際には、各領域A〜Cにおいて、3層目まで半導体チップ10を仮圧着しながら積層する。その後、領域Aにおいて、第一温度T1に加熱した実装ヘッド122で、4層目の半導体チップ10を加圧して仮圧着する。4層目の半導体チップ10が加圧できれば、実装ヘッド122で4層目の半導体チップ10を加圧した状態のまま、実装ヘッド122の温度を第二温度T2まで上昇させて、本圧着を実行する。この場合、領域Aの4層目の半導体チップ10の本圧着が完了すれば、実装ヘッド122を第一温度T1まで降温したうえで、領域Bの4層目の半導体チップ10の仮圧着を行い、その後、第二温度T2まで上昇させて本圧着する。かかる構成とした場合、実装ヘッド122の温度の切り替え回数は増加するが、実装ヘッド122の移動量は、低下できる。
また、これまでの説明では、実装ヘッド122で、仮圧着および本圧着の双方を実行していたが、仮圧着用の実装ヘッドと、本圧着用の実装ヘッドと、を別個に設けてもよい。この場合、仮圧着専用の実装ヘッドは、常に、第一温度T1に、本圧着専用の実装ヘッドは、常に第二温度T2に加熱しておけばよい。かかる構成とすることで、実装ヘッドの温度の切り替えが不要となるため、実装ヘッドの昇降温に要する時間を無くすことができ、実装時間をより短縮できる。また、このとき、本圧着用の実装ヘッドは、2以上のチップ積層体を同時に加熱・加圧(本圧着)できるサイズとしてもよい。
また、第一チップ積層体の積層数は、1以上であれば、特に限定されない。また、第二チップ積層体の積層数は、2以上であれば特に、限定されない。ただし、一つのチップ積層体の積層数が過度に多い場合、最上面に付与された本圧着の熱が、最下層まで十分に伝わらず、実装不良を生じる。そこで、チップ積層体の積層数は、本圧着の熱が、最下層にまで適切に伝熱され得る個数以下とする。適切に伝熱される個数は、半導体チップ10の材質や構成によって異なるが、一般的な半導体チップ10を用いる場合、一つのチップ積層体の積層数は、4以下であることが望ましい。また、本実施形態では、基板30として半導体ウェハを用いたが、基板30は、半導体ウェハに限らず、他の種類の基板でもよい。
10 半導体チップ、14,16,32 電極端子、18 バンプ、30 基板、34 配置領域、100 実装装置、102 チップ供給部、104 チップ搬送部、106 ボンディング部、110 突上部、114 ダイピッカ、116 移送ヘッド、118 回転台、120 ステージ、122 実装ヘッド、ST0 完成積層体、ST1 第一チップ積層体、ST2 第二チップ積層体、TE ダイシングテープ。
Claims (5)
- 基板上に、規定の目標積層数の半導体チップを積層して半導体装置を製造する製造方法であって、
前記基板の上において、1以上の半導体チップを、順次、仮圧着しながら積層することで第一チップ積層体を形成する第一積層工程と、
前記第一チップ積層体を上側から加熱しつつ加圧することで、前記1以上の半導体チップを一括で本圧着する第一本圧着工程と、
本圧着された半導体チップの上において、2以上の半導体チップを、順次、仮圧着しながら積層することで第二チップ積層体を形成する第二積層工程と、
前記第二チップ積層体を上側から加熱しつつ加圧することで、前記2以上の半導体チップを一括で本圧着する第二本圧着工程と、
を含む、ことを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記第一積層工程および前記第一本圧着工程を実行した後、前記半導体チップの総積層数が、前記目標積層数に達するまで、前記第二積層工程および前記第二本圧着工程を、くり返す、ことを特徴とする半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法であって、
前記基板には、複数の配置領域が設定されており、
前記第一積層工程および第一本圧着工程では、1つの半導体チップを仮圧着および本圧着しており、
2以上の前記配置領域全てにおいて前記第一本圧着工程を実行した後に、前記第二積層工程を実行する、
ことを特徴とする半導体装置の製造方法。 - 基板上に、規定の目標積層数の半導体チップを積層して実装する実装装置であって、
前記基板または下層の半導体チップの上に配置された前記半導体チップを、上側から第一温度で加熱しつつ第一荷重で加圧することで仮圧着する仮圧着手段と、
1以上の半導体チップの積層体であるチップ積層体を、上側から、第一温度より高い第二温度で加熱しつつ第二荷重で加圧することで、前記チップ積層体を構成する1以上の半導体チップを一括で本圧着する本圧着手段と、
前記仮圧着手段および本圧着手段を制御する制御部と、
を備え、前記制御部は、
前記基板の上において、1以上の半導体チップを、順次、前記仮圧着手段により仮圧着することで第一チップ積層体を形成する第一積層処理と、
前記第一チップ積層体を構成する前記1以上の半導体チップを前記本圧着手段により一括で本圧着する第一本圧着処理と、
本圧着された半導体チップの上において、2以上の半導体チップを、順次、前記仮圧着手段により仮圧着しながら積層することで第二チップ積層体を形成する第二積層処理と、
前記第二チップ積層体を構成する前記2以上の半導体チップを前記本圧着手段により一括で本圧着する第二本圧着処理と、
を前記仮圧着手段および本圧着手段に実行させる、
ことを特徴とする実装装置。 - 基板上に規定の目標積層数の半導体チップを積層して実装する実装装置であって、
前記基板または下層の半導体チップの上に配置された前記半導体チップを、上側から第一温度で加熱しつつ第一荷重で加圧することで仮圧着するとともに、1以上の半導体チップの積層体であるチップ積層体を、上側から、第一温度より高い第二温度で加熱しつつ第二荷重で加圧することで、前記チップ積層体を構成する1以上の半導体チップを一括で本圧着するボンディング部と、
前記ボンディング部を制御する制御部と、
を備え、前記制御部は、
前記基板の上において、1以上の半導体チップを、順次、前記ボンディング部により仮圧着することで第一チップ積層体を形成する第一積層処理部と、
前記第一チップ積層体を構成する前記1以上の半導体チップを前記ボンディング部により一括で本圧着する第一本圧着処理部と、
本圧着された半導体チップの上において、2以上の半導体チップを、順次、前記ボンディング部により仮圧着しながら積層することで、第二チップ積層体を形成する第二積層処理部と、
前記第二チップ積層体を構成する前記2以上の半導体チップを前記ボンディング部により一括で本圧着する第二本圧着処理部と、
を備える、ことを特徴とする実装装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016194946A JP6349539B2 (ja) | 2016-09-30 | 2016-09-30 | 半導体装置の製造方法および実装装置 |
TW106133089A TWI670776B (zh) | 2016-09-30 | 2017-09-27 | 半導體裝置的製造方法以及封裝裝置 |
PCT/JP2017/035469 WO2018062482A1 (ja) | 2016-09-30 | 2017-09-29 | 半導体装置の製造方法および実装装置 |
US16/337,925 US10847434B2 (en) | 2016-09-30 | 2017-09-29 | Method of manufacturing semiconductor device, and mounting apparatus |
CN201780073516.0A CN110024093A (zh) | 2016-09-30 | 2017-09-29 | 半导体装置的制造方法以及封装装置 |
KR1020197012051A KR102147683B1 (ko) | 2016-09-30 | 2017-09-29 | 반도체 장치의 제조 방법 및 실장 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016194946A JP6349539B2 (ja) | 2016-09-30 | 2016-09-30 | 半導体装置の製造方法および実装装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018060825A JP2018060825A (ja) | 2018-04-12 |
JP6349539B2 true JP6349539B2 (ja) | 2018-07-04 |
Family
ID=61759755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016194946A Active JP6349539B2 (ja) | 2016-09-30 | 2016-09-30 | 半導体装置の製造方法および実装装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10847434B2 (ja) |
JP (1) | JP6349539B2 (ja) |
KR (1) | KR102147683B1 (ja) |
CN (1) | CN110024093A (ja) |
TW (1) | TWI670776B (ja) |
WO (1) | WO2018062482A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7201387B2 (ja) * | 2018-10-23 | 2023-01-10 | 株式会社ダイセル | 半導体装置製造方法 |
WO2020085257A1 (ja) | 2018-10-23 | 2020-04-30 | 株式会社ダイセル | 半導体装置製造方法 |
JP7224138B2 (ja) | 2018-10-23 | 2023-02-17 | 株式会社ダイセル | 半導体装置製造方法 |
US10812017B1 (en) * | 2019-08-02 | 2020-10-20 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure |
CN113793811B (zh) * | 2021-11-16 | 2022-02-15 | 湖北三维半导体集成创新中心有限责任公司 | 芯片堆叠结构的连接方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4425609B2 (ja) * | 2003-02-19 | 2010-03-03 | キヤノンマシナリー株式会社 | チップマウント方法および装置 |
JP2010245412A (ja) * | 2009-04-09 | 2010-10-28 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
JP2012222038A (ja) * | 2011-04-05 | 2012-11-12 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2013081971A (ja) * | 2011-10-06 | 2013-05-09 | Sumitomo Bakelite Co Ltd | 加圧加熱装置、及び、電子部品の製造方法 |
WO2013069798A1 (ja) * | 2011-11-11 | 2013-05-16 | 住友ベークライト株式会社 | 半導体装置の製造方法 |
JP2013138177A (ja) * | 2011-11-28 | 2013-07-11 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2014060241A (ja) | 2012-09-18 | 2014-04-03 | Toray Ind Inc | 半導体装置の製造方法 |
KR102639256B1 (ko) * | 2012-12-28 | 2024-02-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 및 반도체 장치의 제작 방법 |
TW201426969A (zh) * | 2012-12-28 | 2014-07-01 | Helio Optoelectronics Corp | 高壓覆晶led結構及其製造方法 |
JP2015005637A (ja) * | 2013-06-21 | 2015-01-08 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
JP2015095499A (ja) * | 2013-11-11 | 2015-05-18 | 東レ株式会社 | 半導体装置の製造方法 |
JP6688543B2 (ja) * | 2016-03-30 | 2020-04-28 | 東レエンジニアリング株式会社 | 半導体装置の製造方法及び半導体装置の製造装置 |
JP6349538B2 (ja) * | 2016-09-30 | 2018-07-04 | 株式会社新川 | 半導体装置の製造方法および実装装置 |
TWI673805B (zh) * | 2017-01-30 | 2019-10-01 | 日商新川股份有限公司 | 安裝裝置以及安裝系統 |
TWI692044B (zh) * | 2017-05-29 | 2020-04-21 | 日商新川股份有限公司 | 封裝裝置以及半導體裝置的製造方法 |
-
2016
- 2016-09-30 JP JP2016194946A patent/JP6349539B2/ja active Active
-
2017
- 2017-09-27 TW TW106133089A patent/TWI670776B/zh active
- 2017-09-29 KR KR1020197012051A patent/KR102147683B1/ko active IP Right Grant
- 2017-09-29 WO PCT/JP2017/035469 patent/WO2018062482A1/ja active Application Filing
- 2017-09-29 CN CN201780073516.0A patent/CN110024093A/zh active Pending
- 2017-09-29 US US16/337,925 patent/US10847434B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW201820489A (zh) | 2018-06-01 |
TWI670776B (zh) | 2019-09-01 |
JP2018060825A (ja) | 2018-04-12 |
US20190311964A1 (en) | 2019-10-10 |
CN110024093A (zh) | 2019-07-16 |
KR20190051070A (ko) | 2019-05-14 |
US10847434B2 (en) | 2020-11-24 |
WO2018062482A1 (ja) | 2018-04-05 |
KR102147683B1 (ko) | 2020-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6349539B2 (ja) | 半導体装置の製造方法および実装装置 | |
JP6349540B2 (ja) | 半導体チップの実装装置、および、半導体装置の製造方法 | |
US8377745B2 (en) | Method of forming a semiconductor device | |
US9210836B2 (en) | Electronic component mounting device | |
JP6349538B2 (ja) | 半導体装置の製造方法および実装装置 | |
WO2016158935A1 (ja) | 半導体装置の製造方法、半導体実装装置および半導体装置の製造方法で製造されたメモリデバイス | |
KR102291272B1 (ko) | 실장 장치 및 반도체 장치의 제조 방법 | |
CN110476236B (zh) | 安装装置以及安装系统 | |
JP6140531B2 (ja) | 半導体チップ接合装置および半導体チップ接合方法 | |
JP7317354B2 (ja) | 実装装置 | |
JP2018137262A (ja) | 実装装置および実装方法 | |
JP6461822B2 (ja) | 半導体装置の実装方法および実装装置 | |
JP2019110187A (ja) | 実装装置及び実装方法 | |
JP2019125769A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6349539 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |