JP2019125769A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2019125769A JP2019125769A JP2018112738A JP2018112738A JP2019125769A JP 2019125769 A JP2019125769 A JP 2019125769A JP 2018112738 A JP2018112738 A JP 2018112738A JP 2018112738 A JP2018112738 A JP 2018112738A JP 2019125769 A JP2019125769 A JP 2019125769A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic components
- electronic component
- underfill material
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
Description
図1、図2、図3及び図4は、半導体装置を製造する方法の一実施形態を示す断面図である。本実施形態に係る方法は、1枚の基板10の主面上に、該主面に垂直な方向に積み重ねられた、半導体チップを有する2層以上の電子部品20を含む複数の多層構造体50を形成することを含む。
半導体装置は、半導体チップ又は配線基板と、アンダーフィル材の硬化物と、電子部品とを有し、これらがこの順に積層されている。半導体チップ又は配線基板と電子部品とが接続部を介して電気的に接続されている。アンダーフィル材の硬化物が、半導体チップ又は配線基板と、電子部品との間隙、及び、電子部品同士の間隙を充填している。本実施形態の半導体装置は、電子部品と半導体チップ又は配線基板との接続性が良好であり、信頼性に優れる。
本実施形態の製造方法で用いられる熱プレス用シートは、加熱及び加圧のための押圧部材と1枚の基板上に配置された複数個の電子部品との間に設置することにより,電子部品の高さバラつきの影響を低減し、電子部品の接続状態を向上させるために用いられるシートである。
Claims (8)
- 接続部を有する1枚の基板の主面上に、該主面に垂直な方向に積み重ねられ半導体チップ及びその片面又は両面側に設けられた接続部を有する2層以上の電子部品を含む複数の多層構造体を形成することを備える、半導体装置を製造する方法であって、
当該多層構造体が、
前記基板及び1層目の複数の電子部品を、前記基板と前記1層目の電子部品との間にアンダーフィル材を介在させながら、前記基板の接続部と前記1層目の電子部品の接続部とが対向するように配置し、形成された積層体を、対向配置された1組の押圧部材で挟むことにより加熱及び加圧して、それによりアンダーフィル材を硬化させるとともに対向する前記接続部同士を接合することと、
2層目以降の複数の半導体チップを、積み重ねの方向に沿って隣り合う電子部品をそれらの間にアンダーフィル材を介在させながらそれぞれの接続部同士が対向するように配置し、形成された積層体を、対向配置された1組の押圧部材で挟むことにより加熱及び加圧して、それにより、アンダーフィル材を硬化させるとともに対向する前記接続部同士を接合することを1回以上行って、積み重ねることと、
をこの順に含む方法により形成され、
それぞれの前記積層体と、前記1組の押圧部材のうち前記電子部品側に位置する押圧部材との間に、熱硬化性樹脂を含む樹脂層を有する熱プレス用シートを介在させた状態で、ぞれぞれの前記積層体が加熱及び加圧され、
前記基板が、半導体ウェハ、又は、絶縁基板を有する配線基板である、
方法。 - 接続部を有する1枚の基板の主面上に、該主面に垂直な方向に積み重ねられ半導体チップ及びその片面又は両面に設けられた接続部を有する2層以上の電子部品を含む複数の多層構造体を形成することを備える、半導体装置を製造する方法であって、
当該多層構造体が、
前記基板上に、2層以上の電子部品を、前記基板と1層目の電子部品との間、及び積み重ねの方向に沿って隣り合う電子部品同士の間にアンダーフィル材を介在させながら、前記基板の接続部と1層目の電子部品の接続部とが対向し、積み重ねの方向に沿って隣り合う電子部品の接続部同士が対向するように配置し、形成された積層体を、対向配置された1組の押圧部材で挟むことにより加熱及び加圧して、それにより、それぞれの前記アンダーフィル材を一括して硬化させるとともに対向する前記接続部同士を接合することを含む方法により形成され、
前記積層体と、前記1組の押圧部材のうち前記電子部品側に位置する押圧部材との間に、熱硬化性樹脂を含む樹脂層を有する熱プレス用シートを介在させた状態で、前記積層体が加熱及び加圧され、
前記基板が、半導体ウェハ、又は、絶縁基板を有する配線基板である、
方法。 - 当該多層構造体を形成する方法が、前記基板及び/又は前記電子部品に予め前記アンダーフィル材を付与することを更に含む、請求項1又は2に記載の方法。
- 当該多層構造体を形成する方法において、前記基板が25〜200℃に加熱され、前記電子部品が200〜300℃に加熱される、請求項1〜3のいずれか一項に記載の方法。
- 前記熱プレス用シートの片面又は両面が、離型処理された表面である、請求項1〜4のいずれか一項に記載の方法。
- 前記積層体を、前記1組の押圧部材で挟むことにより加熱及び加圧した後、前記熱プレス用シートが除去される、請求項1〜5のいずれか一項に記載の方法。
- 前記多層構造体を形成した後、前記基板を分割して、それぞれ1個以上の前記多層構造体を有する複数の半導体装置を得ることを更に備える、請求項1〜6のいずれか一項に記載の方法。
- 前記半導体装置が半導体メモリである、請求項1〜7のいずれか一項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018002761 | 2018-01-11 | ||
JP2018002761 | 2018-01-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019125769A true JP2019125769A (ja) | 2019-07-25 |
Family
ID=67399057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018112738A Pending JP2019125769A (ja) | 2018-01-11 | 2018-06-13 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019125769A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012099693A (ja) * | 2010-11-04 | 2012-05-24 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2015228524A (ja) * | 2015-09-02 | 2015-12-17 | 日立化成株式会社 | 液状感光性接着剤 |
JP2016189427A (ja) * | 2015-03-30 | 2016-11-04 | 東レエンジニアリング株式会社 | 実装方法および実装装置 |
JP2017045998A (ja) * | 2015-08-28 | 2017-03-02 | 日立化成株式会社 | 緩衝シート、電子部品装置の製造方法及び電子部品装置 |
-
2018
- 2018-06-13 JP JP2018112738A patent/JP2019125769A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012099693A (ja) * | 2010-11-04 | 2012-05-24 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2016189427A (ja) * | 2015-03-30 | 2016-11-04 | 東レエンジニアリング株式会社 | 実装方法および実装装置 |
JP2017045998A (ja) * | 2015-08-28 | 2017-03-02 | 日立化成株式会社 | 緩衝シート、電子部品装置の製造方法及び電子部品装置 |
JP2015228524A (ja) * | 2015-09-02 | 2015-12-17 | 日立化成株式会社 | 液状感光性接着剤 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7322937B2 (ja) | 電子部品装置の製造方法 | |
TWI593030B (zh) | 超薄埋入式晶粒模組及其製造方法 | |
JP4705748B2 (ja) | 半導体装置の製造方法 | |
WO2013133015A1 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
TWI652743B (zh) | 半導體晶片的封裝裝置以及半導體裝置的製造方法 | |
JP2011129684A (ja) | 半導体装置及びその製造方法 | |
TW201301464A (zh) | 層積型半導體裝置及其製造方法 | |
JP2012069903A (ja) | 半導体装置及びその製造方法 | |
JP2011216818A (ja) | 半導体装置の製造方法 | |
TW201214584A (en) | Flip-chip bonding method to reduce voids in underfill material | |
JP2010010301A (ja) | 半導体装置及びその製造方法 | |
JP2015177007A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2012212786A (ja) | 半導体装置の製造方法 | |
TW201620091A (zh) | 製造半導體裝置的方法 | |
US8609462B2 (en) | Methods for forming 3DIC package | |
JP2012146853A (ja) | 半導体装置の製造方法 | |
JP2012009655A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP2004055770A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2007242684A (ja) | 積層型半導体装置及びデバイスの積層方法 | |
JP2006278520A (ja) | 積層型電子部品の製造方法 | |
JP2006222470A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5018455B2 (ja) | 半導体装置の製造装置および半導体装置の製造方法 | |
JP5838903B2 (ja) | 積層体の製造方法 | |
JP2019125769A (ja) | 半導体装置の製造方法 | |
JP2010135501A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220422 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220809 |