JP6140531B2 - 半導体チップ接合装置および半導体チップ接合方法 - Google Patents
半導体チップ接合装置および半導体チップ接合方法 Download PDFInfo
- Publication number
- JP6140531B2 JP6140531B2 JP2013114702A JP2013114702A JP6140531B2 JP 6140531 B2 JP6140531 B2 JP 6140531B2 JP 2013114702 A JP2013114702 A JP 2013114702A JP 2013114702 A JP2013114702 A JP 2013114702A JP 6140531 B2 JP6140531 B2 JP 6140531B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- semiconductor chip
- substrate
- chip
- temporary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
を含む、半導体チップ接合方法が提供される。
まず、図1を参照して、本発明の実施形態に係る半導体チップ接合装置が有する機能構成について説明を行う。図1は、本発明の実施形態に係る半導体チップ接合装置の機能構成を示したブロック図である。
次に、図2を参照して、本発明の実施形態に係る半導体チップ接合装置1の動作について、説明を行う。図2は、本発明の実施形態に係る半導体チップ接合装置の動作を示したフローチャート図である。
以上にて、本発明の実施形態に係る半導体チップ接合装置1の機能構成および動作について、説明を行った。次に、図3、4、7、および8を参照して、第1の比較例に係る半導体チップ接合装置2と対比しながら、上記で説明した本発明の実施形態に係る半導体チップ接合装置1の具体的構造例について説明を行う。
まず、図7および8を参照して、第1の比較例に係る半導体チップ接合装置2の具体的構造例について、説明する。図7は、第1の比較例に係る半導体チップ接合装置2の構造例を示した平面図である。
1006[秒/1基板]÷70[チップ/1基板]=14.38[秒/1チップ]
250[チップ/1時間/1ガントリ]×2[ガントリ]=500[チップ/1時間]
本願発明者が鋭意検討し想到した本発明の実施形態に係る半導体チップ接合装置1は、上記課題をも解決するものであり、本圧着時の熱が周囲の仮接合中の半導体チップに伝導することによる位置ずれ等を発生させず、かつ大幅に生産性を向上させることが可能な半導体チップ接合装置である。
3.3[秒/1チップ]×70[チップ(5行×14列:1基板)]+5[秒(基板交換時間)]=236[秒/1基板]
236[秒/1基板]÷70[チップ/1基板]=3.38[秒/1チップ]
以下では、図5、6、および9を参照して、本発明の実施形態に係る半導体チップ接合装置1が、特に好適に用いることができる半導体チップと基板との実装方法について、説明を行う。図5は、半導体パッケージの三次元実装を説明する説明図である。また、図6は、本発明の実施形態に係る半導体チップの接合の様子を示した説明図であり、図9は、第2の比較例に係る半導体チップの接合の様子を示した説明図である。
以上説明したように、本発明の実施形態に係る半導体チップ接合装置は、所定領域内に仮接合された半導体チップを本圧着する際に、本圧着される半導体チップ以外に仮接合中の半導体チップが基板上に存在しない。したがって、本発明の実施形態に係る半導体チップ接合装置は、本圧着時の熱が周囲に伝導したとしても、周囲に仮接合中の半導体チップが存在しないため、半導体チップの位置ずれ等が発生しない。したがって、本発明の実施形態に係る半導体チップ接合装置は、半導体チップの実装精度および実装品質を向上させることができる。
100 装置制御部
110 仮接合部
111 仮接合ガントリ
113 仮接合ヘッド
115 チップトレイ
117 チップカメラ
119 プレースカメラ
120 本圧着部
121 本圧着ガントリ
123 本圧着ヘッド
130 基板搬送部
130A 第1搬送ライン
130B 第2搬送ライン
Claims (8)
- 多数個取り基板の所定領域に、半導体チップを仮接合する仮接合部と、
前記所定領域に仮接合された前記半導体チップを一括で前記基板に本圧着する本圧着部と、
前記半導体チップが仮接合された基板を前記本圧着部へ搬送し、前記半導体チップが本圧着された基板を前記仮接合部へ搬送する搬送ラインを複数有する基板搬送部と、
を備え、
前記仮接合部および前記本圧着部は、複数の前記搬送ラインに対して、それぞれ仮接合および本圧着を行い、前記仮接合部が一方の前記搬送ラインで仮接合を行っている場合、前記本圧着部は他方の前記搬送ラインで本圧着を行う、半導体チップ接合装置。 - 前記本圧着部は、熱圧着により本圧着を行う、請求項1に記載の半導体チップ接合装置。
- 前記半導体チップ接合装置が接合に用いる接着剤は、熱可塑性接着剤または熱硬化性接着剤である、請求項2に記載の半導体チップ接合装置。
- 前記基板搬送部は、第1方向に前記基板を搬送し、
前記仮接合部が有する仮接合ヘッド、および前記本圧着部が有する本圧着ヘッドは、前記第1方向と直交する第2方向に可動する、請求項1〜3のいずれか一項に記載の半導体チップ接合装置。 - 前記半導体チップは、前記基板にマトリクス配置で接合され、
前記所定領域は、前記マトリクス配置の一列または複数列である、請求項1〜4のいずれか一項に記載の半導体チップ接合装置。 - 前記半導体チップは、主面を前記基板側に向けたフリップチップである、請求項1〜5のいずれか一項に記載の半導体チップ接合装置。
- 前記基板は、下層半導体チップ上に上層半導体チップを実装する三次元実装が行われる基板であり、
前記半導体チップ接合装置は、前記基板への前記下層半導体チップの接合、および前記下層半導体チップ上への前記上層半導体チップの接合の少なくともどちらか一方を行う、請求項1〜5のいずれか一項に記載の半導体チップ接合装置。 - 複数の多数個取り基板をそれぞれ搬送する複数の搬送ラインを有する半導体チップ接合装置において、
前記多数個取り基板の一方の所定領域に、複数の半導体チップをそれぞれ仮接合する仮接合工程を行うステップと、
前記半導体チップが仮接合された基板を本圧着工程へ搬送するステップと、
前記所定領域に仮接合された複数の前記半導体チップを一括で前記基板に本圧着する本圧着工程を行うステップと、
前記半導体チップが本圧着された基板を前記仮接合工程へ搬送するステップと、
を含み、
前記多数個取り基板の一方が前記仮接合工程を行っている場合、前記多数個取り基板の他方は、前記本圧着工程を行う、半導体チップ接合方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013114702A JP6140531B2 (ja) | 2013-05-30 | 2013-05-30 | 半導体チップ接合装置および半導体チップ接合方法 |
KR20140044565A KR20140141436A (ko) | 2013-05-30 | 2014-04-15 | 반도체 칩 접합 장치 및 이를 이용한 반도체 칩 접합 방법 |
US14/283,238 US9082885B2 (en) | 2013-05-30 | 2014-05-21 | Semiconductor chip bonding apparatus and method of forming semiconductor device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013114702A JP6140531B2 (ja) | 2013-05-30 | 2013-05-30 | 半導体チップ接合装置および半導体チップ接合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014236021A JP2014236021A (ja) | 2014-12-15 |
JP6140531B2 true JP6140531B2 (ja) | 2017-05-31 |
Family
ID=52138539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013114702A Expired - Fee Related JP6140531B2 (ja) | 2013-05-30 | 2013-05-30 | 半導体チップ接合装置および半導体チップ接合方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6140531B2 (ja) |
KR (1) | KR20140141436A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6602022B2 (ja) * | 2015-02-19 | 2019-11-06 | 東レエンジニアリング株式会社 | 実装装置および実装方法 |
JP6789791B2 (ja) | 2016-12-13 | 2020-11-25 | 東レエンジニアリング株式会社 | 半導体装置の製造装置および製造方法 |
JP6787613B2 (ja) | 2017-12-01 | 2020-11-18 | 株式会社新川 | 実装装置 |
JP7083795B2 (ja) * | 2019-10-08 | 2022-06-13 | 東レエンジニアリング株式会社 | 実装装置および実装方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3879730B2 (ja) * | 2003-10-24 | 2007-02-14 | 松下電器産業株式会社 | 圧着対象物の圧着方法 |
JP4660178B2 (ja) * | 2004-12-09 | 2011-03-30 | 株式会社東芝 | 電子部品の実装装置 |
JP2011061073A (ja) * | 2009-09-11 | 2011-03-24 | Toshiba Corp | 半導体装置の製造方法及び半導体製造装置 |
JP2011151259A (ja) * | 2010-01-22 | 2011-08-04 | Sony Chemical & Information Device Corp | 実装体の製造方法および実装装置 |
JP2012222038A (ja) * | 2011-04-05 | 2012-11-12 | Elpida Memory Inc | 半導体装置の製造方法 |
JP5732623B2 (ja) * | 2011-10-03 | 2015-06-10 | パナソニックIpマネジメント株式会社 | 半導体素子の実装方法 |
JP5870261B2 (ja) * | 2011-10-03 | 2016-02-24 | パナソニックIpマネジメント株式会社 | 半導体素子の実装方法 |
-
2013
- 2013-05-30 JP JP2013114702A patent/JP6140531B2/ja not_active Expired - Fee Related
-
2014
- 2014-04-15 KR KR20140044565A patent/KR20140141436A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR20140141436A (ko) | 2014-12-10 |
JP2014236021A (ja) | 2014-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7290331B2 (en) | Component mounting apparatus and component mounting method | |
JP6140531B2 (ja) | 半導体チップ接合装置および半導体チップ接合方法 | |
US10847434B2 (en) | Method of manufacturing semiconductor device, and mounting apparatus | |
JP5608829B1 (ja) | 部品実装装置 | |
KR102147681B1 (ko) | 반도체 장치의 제조 방법 및 실장 장치 | |
JP6142276B2 (ja) | 電子部品実装装置および電子部品の製造方法 | |
JP6179843B2 (ja) | 実装装置及び実装方法 | |
KR102372519B1 (ko) | 실장 장치 | |
JP4991180B2 (ja) | 電子部品の実装方法および装置 | |
JP6789791B2 (ja) | 半導体装置の製造装置および製造方法 | |
JP5098939B2 (ja) | ボンディング装置及びボンディング方法 | |
US9082885B2 (en) | Semiconductor chip bonding apparatus and method of forming semiconductor device using the same | |
JP5512723B2 (ja) | 電子部品の実装方法および装置 | |
JP7023700B2 (ja) | 実装装置及び実装方法 | |
JP5627057B1 (ja) | 部品実装装置 | |
JP6461822B2 (ja) | 半導体装置の実装方法および実装装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170501 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6140531 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |