KR102372519B1 - 실장 장치 - Google Patents

실장 장치 Download PDF

Info

Publication number
KR102372519B1
KR102372519B1 KR1020207011461A KR20207011461A KR102372519B1 KR 102372519 B1 KR102372519 B1 KR 102372519B1 KR 1020207011461 A KR1020207011461 A KR 1020207011461A KR 20207011461 A KR20207011461 A KR 20207011461A KR 102372519 B1 KR102372519 B1 KR 102372519B1
Authority
KR
South Korea
Prior art keywords
chip
chip component
mounting
stage
chip components
Prior art date
Application number
KR1020207011461A
Other languages
English (en)
Other versions
KR20200057737A (ko
Inventor
토모노리 나카무라
토루 마에다
Original Assignee
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 신가와 filed Critical 가부시키가이샤 신가와
Publication of KR20200057737A publication Critical patent/KR20200057737A/ko
Application granted granted Critical
Publication of KR102372519B1 publication Critical patent/KR102372519B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
    • H05K13/0408—Incorporating a pick-up tool
    • H05K13/0409—Sucking devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0417—Feeding with belts or tapes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0478—Simultaneously mounting of different components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Abstract

[과제] 기판에 칩 부품을 실장하는 반도체 실장 장치에 있어서, 장치를 소형화한다.
[해결 수단] 반도체 실장 장치(10)는 칩 부품(30a, 30b, 30c)이 복수 재치되는 가배치 스테이지(12)와, 가배치 스테이지(12)에 칩 부품(30a, 30b, 30c)을 반송함과 아울러, 복수의 칩 부품(30a, 30b, 30c)의 상대위치가 미리 정해진 위치가 되도록 각 칩 부품(30a, 30b, 30c)을 가배치 스테이지(12)에 재치하는 반송 헤드(14)와, 기판(36)을 흡착 고정하는 실장 스테이지(16)와, 가배치 스테이지(12)에 재치된 복수의 칩 부품(30a, 30b, 30c)을 흡착하고, 실장 스테이지(16)에 흡착 고정되어 있는 기판(36)의 소정 위치에 상대위치를 유지하여 가압하는 실장 헤드(18)를 구비한다.

Description

실장 장치
본 발명은 반도체 소자인 칩 부품을 기판에 실장하는 실장 장치에 관한 것이다.
반도체 소자의 전극에 범프를 형성하고, 그 표면에 열경화 수지 필름을 부착한 칩 부품을 반전시켜 회로 기판의 소정의 위치에 가압, 가열함으로써, 범프를 용융시켜 기판의 전극과 접합함과 아울러, 기판과 반도체 소자 사이에 열경화 수지를 충전하는 플립 칩 본딩을 행하는 반도체 실장 장치가 사용되고 있다(예를 들면, 특허문헌 1 참조).
특허문헌 1에 기재된 반도체 실장 장치에서는, 전극 위에 범프가 형성되고, 표면에 열경화성 수지의 비도전성 필름(NCF)이 첩부된 칩 부품을 반전하고, 반전한 칩 부품을 가압착 헤드로 픽업하여 가압착 스테이지에 유지된 회로 기판의 위에 1개씩 반송하고, 가압착 헤드에 의해 칩 부품을 NCF가 경화 개시하지 않을 정도의 온도, 예를 들면, 100℃ 정도로 가열하여 NCF를 연화시켜, 칩 부품을 회로 기판에 가접착(가압착)해 간다.
모든 칩 부품의 회로 기판에의 가압착이 완료되면, 회로 기판을 본압착 스테이지로 이동한다. 본압착 스테이지에서는, 회로 기판을 가열함과 아울러, 본압착 헤드로 회로 기판 위의 복수의 칩 부품을 동시에 범프의 용융 온도, 예를 들면, 300℃ 정도까지 가열하고, 가압한다. 이것에 의해, 범프를 용융시킴과 아울러, NCF를 연화시켜 칩 부품과 회로 기판과의 간극에 들어가게 한다. 이 상태를 소정 시간 유지한 후, 본압착 헤드의 온도를 저하시키면 용융된 범프가 응고하여 회로 기판과 전기적으로 접합됨과 아울러, NCF가 경화하여 각 칩 부품이 회로 기판에 고정된다.
일본 특개 2017-22326호
특허문헌 1에 기재된 반도체 실장 장치에서는, 복수의 칩 부품을 동시에 가압, 가열하여 본압착을 행하므로, 회로 기판에 칩 부품을 1개씩 본압착해 가는 것보다도 단시간에 칩 부품을 실장할 수 있다. 그러나, 회로 기판을 유지할 수 있는 크기의 가압착 스테이지와, 본압착 스테이지의 2개의 스테이지를 구비할 필요가 있기 때문에, 장치가 대형화해 버리는 문제가 있었다.
본 발명의 목적은 회로 기판에 칩 부품을 실장하는 실장 장치에 있어서, 장치를 소형화하는 것에 있다.
본 발명의 실장 장치는 기판에 칩 부품을 실장하는 실장 장치로서, 칩 부품이 복수 재치되는 가배치 스테이지와, 가배치 스테이지에 칩 부품을 반송함과 아울러, 복수의 칩 부품의 상대위치가 미리 정해진 위치가 되도록 각각의 칩 부품을 가배치 스테이지에 재치하는 반송 헤드와, 기판을 흡착 고정하는 실장 스테이지와, 가배치 스테이지에 재치된 복수의 칩 부품인 칩 부품세트를 흡착하고, 실장 스테이지에 흡착 고정되어 있는 기판의 소정 위치에 상대위치를 유지하여 가압하고, 고정하는 실장 헤드를 구비하고, 실장 헤드가 기판에 칩 부품세트를 고정하고 있는 동안에, 반송 헤드가 다음에 기판에 고정 예정인 칩 부품세트를 구성하는 복수의 칩 부품을 가배치 스테이지에 재치하고, 실장 헤드가 기판에 칩 부품세트를 고정한 후, 다음에 고정 예정인 칩 부품세트를 흡착하기 위해 가배치 스테이지를 향할 때에는, 반송 헤드에 의한 당해 칩 부품세트의 가배치 스테이지로의 재치가 완료되도록, 칩 부품세트를 구성하는 칩 부품의 수가 정해져 있는 것을 특징으로 한다.
본 발명의 실장 장치에 있어서, 가배치 스테이지는 칩 부품을 진공 흡착하는 상면을 갖고, 상면은 제1 다공질 부재에 의해 형성되고, 제1 다공질 부재는 상면에 재치되는 칩 부품의 각 변의 길이보다도 짧은 간격으로 흡인 구멍을 갖는 것으로 해도 적합하다.
본 발명의 실장 장치에 있어서, 실장 헤드는 복수의 칩 부품을 진공 흡착하는 흡착면을 갖고, 흡착면은 제2 다공질 부재에 의해 형성되고, 제2 다공질 부재는 흡착면에 흡착되는 각 칩 부품의 각 변의 길이보다도 짧은 간격으로 흡인 구멍을 갖는 것으로 해도 적합하다.
본 발명의 실장 장치는 기판이 유지되는 스테이지가 1개이기 때문에, 장치를 소형화할 수 있다.
도 1은 반도체 실장 장치의 전체 구성을 도시하는 개략도이다.
도 2는 반도체 실장 장치의 제어 구성을 나타내는 블럭도이다.
도 3은 칩 부품이 가배치 스테이지에 진공 흡착되어 있는 모습을 도시하는 측면도이다.
도 4는 가배치 스테이지의 다공질 부재의 단면과 칩 부품의 측면을 도시하는 도면이다.
도 5는 실장 헤드가 가배치 스테이지의 각 칩 부품의 상면에 있는 모습을 도시하는 측면도이다.
도 6은 실장 헤드의 다공질 부재의 단면과 칩 부품의 측면을 도시하는 도면이다.
도 7은 칩 부품이 실장 헤드에 진공 흡착되어 있는 모습을 도시하는 측면도이다.
도 8은 칩 부품을 진공 흡착한 실장 헤드가 기판 위에 있는 모습을 도시하는 측면도이다.
도 9는 실장 헤드에 의해 칩 부품을 기판에 고정하고 있는 모습을 도시하는 측면도이다.
(발명을 실시하기 위한 형태)
이하, 도면을 참조하면서 본 발명의 실시형태의 반도체 실장 장치에 대해 설명한다. 또한, 반도체 실장 장치는 단지 「실장 장치」라고 할 수도 있다.
도 1은 본 실시형태의 반도체 실장 장치(10)의 전체 구성을 도시하는 개략도이며, 도 2는 본 실시형태의 반도체 실장 장치(10)의 제어 구성을 나타내는 블럭도이다. 반도체 실장 장치(10)는 반도체 소자인 복수의 칩 부품(30a, 30b, 30c)을 동시에 기판(36) 위의 소정 위치에 가압 및 가열함으로써 기판(36)에 실장하는 것으로, 멀티칩 본당 장치이다. 본 실시형태에서는, 칩 부품(30a, 30b, 30c)의 하면에, 접착제인 열경화성 수지로 이루어지는 비도전성 필름(NCF)이 첩부되어 있다. 반도체 실장 장치(10)는 각 칩 부품(30a, 30b, 30c)을 가압 및 가열함으로써 NCF를 경화시켜 각 칩 부품(30a, 30b, 30c)을 기판(36)에 접착하고, 각 칩 부품(30a, 30b, 30c)에 설치된 범프(32)(도 3 참조)와 기판(36)에 형성된 패드(38)(도 8 참조)를 접합한다. 그것에 의해, 각 칩 부품(30a, 30b, 30c)을 기판(36)에 고정한다.
반도체 실장 장치(10)는 칩 부품(30a, 30b, 30c)을 1개씩 반송하는 반송 헤드(14)와, 반송 헤드(14)에 의해 반송된 칩 부품(30a, 30b, 30c)(복수의 칩 부품)이 재치되는 가배치 스테이지(12)와, 회로 기판인 기판(36)을 흡착 고정하는 실장 스테이지(16)와, 가배치 스테이지(12)에 재치된 복수의 칩 부품(30a, 30b, 30c)을 실장 스테이지(16)에 있는 기판(36) 위로 옮기고, 기판(36)에 동시에 고정하는 실장 헤드(18)와, 제어 장치(90)(도 2 참조)를 구비한다. 실장 헤드(18)에 의해 동시에 고정되는 복수의 칩 부품(30a, 30b, 30c)은 그 조합이 미리 정해져 있고, 1개의 칩 부품세트(34)를 구성한다.
반송 헤드(14)는, 하면에, 배관과 밸브(21)(도 2 참조)를 통하여 흡인 펌프(70)(도 2 참조)에 접속되는 흡착 구멍이 설치되고, 구동 장치(22)(도 2 참조)에 의해 좌우 방향(도 1의 X축 방향), 전후 방향(도 1의 Y축 방향), 상하 방향(도 1의 Z축 방향)으로 이동하여 도시하지 않은 트레이 등에 넣어진 칩 부품(30a, 30b, 30c)을 1개씩 흡착하여, 가배치 스테이지(12)로 순차 반송하고, 재치하는 것이다. 그것에 의해, 가배치 스테이지(12)에는 칩 부품(30a, 30b, 30c)이 칩 부품세트(34)로서 재치된다. 그때, 칩 부품세트(34)를 구성하는 각 칩 부품(30a, 30b, 30c)이 소정의 상대위치가 되도록, 각 칩 부품(30a, 30b, 30c)은 가배치 스테이지(12)에 재치된다. 여기에서, 소정의 상대위치란 칩 부품세트(34)를 구성하는 각 칩 부품(30a, 30b, 30c)이 기판(36)에 고정될 때의 상대위치이다.
반송 헤드(14)는 위치 검출용 카메라(24)를 구비한다. 위치 검출용 카메라(24)는 칩 부품세트(34)를 가배치 스테이지(12)에 재치할 때 사용되고, 가배치 스테이지(12)와 가배치 스테이지(12)에 재치된 칩 부품을 촬상하는 것이다.
가배치 스테이지(12)는 칩 부품세트(34)를 구성하는 각 칩 부품(30a, 30b, 30c)이 흡착 위치 결정되는 스테이지이다. 가배치 스테이지(12)는 그 상면을 형성하는 제1 다공질 부재인 다공질 부재(40)와, 냉각 장치(44)(도 3 참조)를 구비한다. 다공질 부재(40)는 그 상면에 일정하게 흡인 구멍(41)(도 4 참조)을 갖는 평판 형상의 부재이며, 예를 들면, 세라믹스이다. 다공질 부재(40)의 하면은 배관과 밸브(42)를 통하여 흡인 펌프(70)(도 2 참조)에 접속되어 있고, 밸브(42)를 열림으로 함으로써, 다공질 부재(40)의 흡인 구멍(41)을 통과하여 공기가 흡인되고, 다공질 부재(40)의 상면에 각 칩 부품(30a, 30b, 30c)이 진공 흡착된다. 냉각 장치(44)(도 3 참조)는 다공질 부재(40)의 하측에 설치되고, 다공질 부재(40)의 상면을 냉각하는 것이다. 그 상세에 대해서는 후술한다.
실장 스테이지(16)는 기판(36)을 유지하는 스테이지이다. 실장 스테이지(16)는 내부에 히터(64)(도 8 참조)를 구비한다. 실장 스테이지(16)의 상면에는 복수의 흡인 구멍이 설치되어 있고, 그들 흡인 구멍은 배관과 밸브(62)를 통하여 흡인 펌프(70)(도 2 참조)에 접속되어 있다. 밸브(62)가 열림으로 되면 실장 스테이지(16)의 상면 위에 있는 공기는 하측을 향하여 흡인되고, 실장 스테이지(16)의 상면에 기판(36)이 흡착 고정된다. 히터(64)는 실장 헤드(18)에 의해 각 칩 부품(30a, 30b, 30c)을 기판(36)에 고정할 때 온으로 되어, 각 칩 부품(30a, 30b, 30c)과 기판(36)을 하측으로부터 가열하는 것이다. 히터(64)의 가열에 의해, 각 칩 부품(30)의 하면에 첩부된 NCF의 경화, 및 각 칩 부품(30)에 설치된 범프(32)와 기판(36)에 형성된 패드(38)의 접합이 촉진된다.
실장 헤드(18)는 가배치 스테이지(12)에 재치된 복수의 칩 부품(30a, 30b, 30c)을 칩 부품세트(34)로 하여 동시에 흡착하여, 실장 스테이지(16)에 있는 기판(36) 위로 반송하고, 기판(36)의 소정 위치에 동시에 가압 및 가열하여 고정하는 것이다. 실장 헤드(18)는 구동 장치(48)(도 2 참조)에 의해 좌우 방향(도 1의 X축 방향), 전후 방향(도 1의 Y축 방향), 상하 방향(도 1의 Z축 방향)으로 이동한다.
실장 헤드(18)는 그 하면(흡착면)을 형성하는 제2 다공질 부재인 다공질 부재(50)와, 히터(54)(도 8 참조)와, 위치 검출용 카메라(49)를 구비한다. 다공질 부재(50)는 그 하면에 일정하게 흡인 구멍(51)(도 6 참조)을 갖는 평판 형상의 부재이며, 예를 들면, 세라믹스이다. 다공질 부재(50)의 상면은 배관과 밸브(52)를 통하여 흡인 펌프(70)에 접속되어 있고, 밸브(52)를 열림으로 함으로써 다공질 부재(50)의 흡인 구멍(51)을 통과하여 공기가 흡인되고, 다공질 부재(50)의 하면에 칩 부품(30a, 30b, 30c)이 칩 부품세트(34)로서 진공 흡착된다. 히터(54)는 칩 부품세트(34)를 기판(36)에 고정할 때 온으로 되어, 칩 부품세트(34)를 상측으로부터 가열하는 것이다. 그것에 의해, 칩 부품세트(34)를 구성하는 각 칩 부품(30a, 30b, 30c)의 하면에 설치된 NCF를 경화시켜 각 칩 부품(30)을 기판(36)에 접착하고, 각 칩 부품(30)에 설치된 범프(32)와 기판(36)에 형성된 패드(38)를 접합한다.
위치 검출용 카메라(49)는 칩 부품세트(34)를 기판(36)에 고정할 때 사용되고, 기판(36) 위에 형성된 각 패드(38)(도 8 참조)를 촬상하는 것이다.
제어 장치(90)(도 2 참조)는 반송 헤드(14), 가배치 스테이지(12), 실장 스테이지(16), 실장 헤드(18), 반송 헤드(14)의 구동 장치(22), 실장 헤드(18)의 구동 장치(48), 각 밸브(21, 42, 52, 62), 위치 검출용 카메라(24, 49), 냉각 장치(44), 히터(54, 64) 및 흡인 펌프(70)를 제어하는 것이다. 제어 장치(90)는 CPU 등의 프로세서를 포함하고, 기억부(92)에 저장되어 있는 제어 프로그램을 실행함으로써 각 장치를 제어한다.
도 1에 도시하는 바와 같이, 반송 헤드(14)는 칩 부품(30a, 30b, 30c)이 넣어진 트레이 등(도시하지 않음)과 가배치 스테이지(12) 사이를 이동 가능하게 배치된다. 또한, 실장 헤드(18)는 가배치 스테이지(12)와 실장 스테이지(16)의 사이를 이동 가능하게 배치된다.
다음에, 본 실시형태의 반도체 실장 장치(10)의 동작의 개략에 대하여 설명한다. 이하의 동작은 제어 장치(90)의 지령에 의해 실행된다. 제어 장치(90)는 반송 헤드(14)의 밸브(21)를 열림으로 하여 구동 장치(22)에 의해 반송 헤드(14)에 칩 부품(30a)을 흡착시켜 가배치 스테이지(12) 위로 반송한다(도 1 참조). 그리고, 도 3에 도시하는 바와 같이, 제어 장치(90)는 반송 헤드(14)의 밸브(21)를 닫힘으로 함과 아울러, 가배치 스테이지(12)의 밸브(42)를 열림으로 하여 칩 부품(30a)을 가배치 스테이지(12)의 다공질 부재(40)의 상면에 재치한다. 다공질 부재(40)의 상면에 재치된 칩 부품(30a)은 다공질 부재(40)의 위에 진공 흡착된다.
다음에 제어 장치(90)는, 동일한 공정으로, 칩 부품(30b, 30c)을 가배치 스테이지(12)의 다공질 부재(40)의 상면에 진공 흡착시킨다. 이때, 제어 장치(90)는 위치 검출용 카메라(24)에 의해 칩 부품(30a)의 위치를 확인하고, 칩 부품(30b)의 칩 부품(30a)에 대한 상대위치가 기판(36)에 고정될 때의 상대위치가 되도록 이 구동 장치(22)에 의해 반송 헤드(14)의 위치를 조정하고, 가배치 스테이지(12)의 다공질 부재(40)의 상면에 칩 부품(30b)을 진공 흡착시킨다. 또한, 마찬가지로, 칩 부품(30c)을 칩 부품(30a, 30b)에 대한 상대위치가 기판(36)에 고정될 때의 상대위치가 되도록 가배치 스테이지(12)의 다공질 부재(40)의 상면에 진공 흡착시킨다. 이것에 의해, 가배치 스테이지(12)의 다공질 부재(40)의 상면에는, 칩 부품세트(34)를 구성하는 각 칩 부품(30a, 30b, 30c)이 기판(36)에 고정될 때의 상대위치에서 진공 흡착된다.
다음에 도 5에 도시하는 바와 같이, 제어 장치(90)는 구동 장치(48)에 의해 실장 헤드(18)를 가배치 스테이지(12)의 위로 이동시키고, 가배치 스테이지(12)의 상면을 향하여 강하시킨다. 그리고, 제어 장치(90)는 실장 헤드(18)의 다공질 부재(50)가 칩 부품(30a, 30b, 30c)에 접하면, 실장 헤드(18)의 밸브(52)를 열림으로 함과 아울러 가배치 스테이지(12)의 밸브(42)를 닫힘으로 하여, 도 7에 도시하는 바와 같이, 칩 부품(30a, 30b, 30c)을 다공질 부재(50)의 하면에 칩 부품세트(34)로서 흡착하여 픽업시킨다. 이것에 의해, 실장 헤드(18)의 다공질 부재(50)에는, 칩 부품세트(34)를 구성하는 각 칩 부품(30a, 30b, 30c)이 기판(36)에 고정될 때의 상대위치에서 동시에 진공 흡착된다.
도 8에 도시하는 바와 같이, 제어 장치(90)는 구동 장치(48)에 의해 실장 헤드(18)를 실장 스테이지(16) 위로 이동시킨다. 그리고, 제어 장치(90)는 실장 헤드(18)의 히터(54)를 온으로 하여 칩 부품(30a, 30b, 30c)을 가열하고, 위치 검출용 카메라(49)로 기판(36) 위의 패드(38)의 위치를 확인하면서, 실장 헤드(18)를 실장 스테이지(16)에 있는 기판(36)의 소정의 위치로 강하시켜 간다. 이때, 제어 장치(90)는 실장 스테이지(16)의 히터(64)를 온으로 하여 실장 스테이지(16)를 가열하고 있다.
도 9에 도시하는 바와 같이, 제어 장치(90)는 실장 헤드(18)에 흡착된 칩 부품(30a, 30b, 30c)을 기판(36) 위의 소정 위치에 동시에 가압 및 가열함으로써 기판(36)에 고정한다. 구체적으로는, 각 칩 부품(30a, 30b, 30c)의 하면에 첩부된 NCF(33)를 경화시켜 각 칩 부품(30a, 30b, 30c)을 기판(36)에 접착하고, 각 칩 부품(30a, 30b, 30c)에 설치된 범프(32)와 기판(36)에 형성된 패드(38)를 접합한다. 제어 장치(90)는 이상에서 설명한 동작을 반복함으로써 복수의 칩 부품세트(34)를 기판(36)에 실장해 간다.
본 실시형태의 반도체 실장 장치(10)는 기판(36)을 유지하는 스테이지가 1개이며, 기판(36)에 칩 부품을 실장하는 헤드가 1개이기 때문에, 장치 구성이 대단히 간소하며, 장치가 대단히 소형이라고 하는 특징을 가지고 있다. 또한, 본 실시형태의 반도체 실장 장치(10)는, 실장 헤드(18)가 칩 부품세트(34)를 기판(36)에 고정하고 있는 동안에, 반송 헤드(14)가 다음 칩 부품세트(34)를 구성하는 각 칩 부품(30a, 30b, 30c)을 가배치 스테이지(12)로 반송하는 것이 가능(병행 처리가 가능)하여, 생산성도 대단히 높은 것이다.
다음에 본 실시형태의 반도체 실장 장치(10)에 대하여, 더욱 상세하게 설명한다. 제어 장치(90)의 기억부(92)에는, 칩 부품세트(34)가 칩 부품을 어떻게 조합하여 구성되어 있는지를 나타내는 「칩 부품세트의 구성 정보」와, 칩 부품세트(34)를 구성하는 각 칩 부품(30a, 30b, 30c)의 상대위치(기판(36)에 고정할 때의 상대위치)를 나타내는 「칩 부품세트의 상대위치 정보」와, 칩 부품세트(34)의 기판(36) 위의 고정 위치를 나타내는 「칩 부품세트의 고정 위치 정보」가 미리 기억되어 있다. 칩 부품세트(34)의 상대위치 정보는, 예를 들면, 칩 부품세트(34)에 있어서의, 하나의 칩 부품(예를 들면, 칩 부품(30a))의 다른 칩 부품(예를 들면, 칩 부품(30b))에 대한 방향과 이간 거리를 나타내는 정보이다. 제어 장치(90)는 기억부(92)로부터 그것들을 읽어 내어, 각 장치의 제어를 행한다.
도 1에 도시하는 바와 같이, 반송 헤드(14)는 칩 부품세트(34)를 구성하는 각 칩 부품(30a, 30b, 30c)을 1개씩 가배치 스테이지(12)에 순차 재치한다. 그때, 제어 장치(90)는, 기억부(92)로부터, 「칩 부품세트의 구성 정보」와, 「칩 부품세트의 상대위치 정보」를 읽어낸다. 또한, 제어 장치(90)는 반송 헤드(14)의 위치 검출용 카메라(24)를 사용하여, 가배치 스테이지(12)를 촬상하고, 그 위치를 특정한다. 그리고, 제어 장치(90)는 「칩 부품세트의 구성 정보」, 「칩 부품세트의 상대위치 정보」, 및 특정된 가배치 스테이지(12)의 위치를 사용하여, 칩 부품세트(34)의 첫번째 칩 부품(30a)을 가배치 스테이지(12)에 놓을 위치를 결정한다. 구체적으로는, 칩 부품세트(34)의 다른 칩 부품(30b, 30c)을 가배치 스테이지(12)에 재치할 수 있는 스페이스를 고려하여, 첫번째 칩 부품(30a)을 놓을 위치를 결정한다. 그리고, 제어 장치(90)는 반송 헤드(14) 및 반송 헤드(14)의 구동 장치(22)를 제어하여, 결정된 위치에 첫번째 칩 부품(30a)을 놓는다. 다음에 반송 헤드(14)의 위치 검출용 카메라(24)를 사용하여, 이미 가배치 스테이지(12)에 재치된 칩 부품(30a)을 촬상하고, 그 위치를 특정한다. 그리고, 제어 장치(90)는 「칩 부품세트의 구성 정보」, 「칩 부품세트의 상대위치 정보」, 및 특정된 재치된 칩 부품(30a)의 위치를 사용하여, 다음 칩 부품(30b)을 가배치 스테이지(12)에 놓을 위치를 결정한다. 그리고, 제어 장치(90)는 반송 헤드(14) 및 반송 헤드(14)의 구동 장치(22)를 제어하여, 결정된 위치에 다음 칩 부품(30b)을 놓는다. 이렇게 하여, 칩 부품세트(34)의 각 칩 부품(30a, 30b, 30c)을 가배치 스테이지(12)에 재치해 간다. 또, 상기의 방법은 일례이며, 상기 이외의 방법에 의해, 칩 부품세트(34)의 각 칩 부품(30a, 30b, 30c)이 가배치 스테이지(12)에 재치되어도 된다.
도 3은 각 칩 부품(30a, 30b, 30c)이 가배치 스테이지(12)에 재치되어 있는 모습을 도시하는 측면도이다. 도 3에는, 칩 부품(30a, 30b)만이 도시되어 있다. 도 3에 도시하는 바와 같이, 칩 부품(30a, 30b, 30c)의 하면에는 각각 범프(32)가 설치되어 있다. 또한, 각 칩 부품(30a, 30b, 30c)의 하면에는 접착제인 NCF(33)가 첩부되어 있다. 각 칩 부품(30a, 30b, 30c)은 NCF(33)가 첩부되어 있는 측을 하측으로 하여, 가배치 스테이지(12)에 재치된다. 제어 장치(90)에 의해, 가배치 스테이지(12)의 밸브(42)가 열림으로 되어 있고, 재치된 각 칩 부품(30a, 30b, 30c)은 가배치 스테이지(12)의 다공질 부재(40)의 상면에 흡착된다.
도 4는 가배치 스테이지(12)의 다공질 부재(40)의 단면과 1개의 칩 부품(30a(30b, 30c))의 측면을 도시하는 도면이다. 도 4에 도시하는 바와 같이, 다공질 부재(40)의 상면에 있는 흡인 구멍(41)의 간격(HL1)은 가배치 스테이지(12)에 흡착될 수 있는 칩 부품(30a(30b, 30c))의 1변의 길이(CL)보다도 짧은 간격으로 되어 있다. 이것에 의해, 칩 부품세트(34)를 구성하는 칩 부품(30a, 30b, 30c)의 조합이 변경이 되거나, 칩 부품세트(34)의 각 칩 부품(30a, 30b, 30c)의 상대위치가 변경이 되거나 한 경우이더라도, 각 칩 부품(30a, 30b, 30c)을 가배치 스테이지(12)에 흡착 가능하다.
도 5는 실장 헤드(18)가 가배치 스테이지(12)의 각 칩 부품(30a, 30b, 30c)의 상면에 있는 모습을 도시하는 측면도이다. 도 5에는, 칩 부품(30a, 30b)만이 도시되어 있다. 제어 장치(90)는 실장 헤드(18)의 구동 장치(48)를 제어하여, 실장 헤드(18)를 가배치 스테이지(12)에 있는 각 칩 부품(30a, 30b, 30c)의 상면까지 이동시키고, 실장 헤드(18)의 밸브(52)를 열림으로 한다. 그것에 의해, 실장 헤드(18)의 흡착면(다공질 부재(50)의 하면)에 각 칩 부품(30a, 30b, 30c)을 흡착시킨다. 그리고 제어 장치(90)는 가배치 스테이지(12)의 밸브(42)를 닫힘으로 하여 가배치 스테이지(12)의 흡착력을 제로로 한다. 그리고, 실장 헤드(18)를 상측으로 이동시키고, 각 칩 부품(30a, 30b, 30c)을 픽업한다.
도 5에 도시하는 바와 같이, 가배치 스테이지(12)에는 냉각 장치(44)가 설치되어 있다. 냉각 장치(44)는, 예를 들면, 다공질 부재(40)의 하측에 일정하게 배관된 파이프를 갖고, 그 속에 냉매를 순환시킴으로써 다공질 부재(40)를 냉각하는 것이다. 냉각 장치(44)를 설치하는 이유는, 다음 이유로 인한 것이다. 도 5에 도시하는 바와 같이, 실장 헤드(18)는 히터(54)를 갖고, 히터(54)는, 실장 스테이지(16)에서 각 칩 부품(30a, 30b, 30c)을 기판(36)에 고정할 때 온으로 된다. 히터(54)는 실장 헤드(18)가 가배치 스테이지(12)에 있는 각 칩 부품(30a, 30b, 30c)을 흡착할 때는 오프로 되지만, 실장 헤드(18)의 하면에는 예열이 남아있을 가능성이 있다. 그 경우, 실장 헤드(18)가 가배치 스테이지(12)에 있는 각 칩 부품(30a, 30b, 30c)을 흡착할 때, 실장 헤드(18)의 예열이 각 칩 부품(30a, 30b, 30c)에 전해지고, 각 칩 부품(30a, 30b, 30c)의 NCF가 연화되어 가배치 스테이지(12)의 상면에 부착될 가능성이 있다. 그래서, 가배치 스테이지(12)에 냉각 장치(44)를 설치하고, 가배치 스테이지(12)의 상면(다공질 부재(40)의 상면)을 냉각함으로써, 각 칩 부품(30a, 30b, 30c)의 NCF가 연화되는 것을 방지한다. 또, 실장 헤드(18)의 하면에 예열이 남지않을 경우에는, 냉각 장치(44)를 설치하지 않아도 된다. 또한, 냉각 장치(44)을 설치하는 대신에, 가배치 스테이지(12)에 각 칩 부품(30a, 30b, 30c)이 재치되어 있지 않을 때이더라도, 제어 장치(90)가 가배치 스테이지(12)의 밸브(42)를 열림으로 함으로써, 다공질 부재(40)의 흡인 구멍(41)을 통하여 공기를 흡인하여, 다공질 부재(40)의 상면을 냉각하도록 해도 된다.
도 6은 실장 헤드(18)의 다공질 부재(50)의 단면과 1개의 칩 부품(30a(30b, 30c))의 측면을 도시하는 도면이다. 도 6에 도시하는 바와 같이, 가배치 스테이지(12)의 다공질 부재(40)와 마찬가지로, 실장 헤드(18)의 다공질 부재(50)의 하면에 있는 흡인 구멍(51)의 간격(HL2)은 실장 헤드(18)에 흡착될 수 있는 칩 부품(30a(30b, 30c))의 1변의 길이(CL)보다도 짧은 간격으로 되어 있다. 이것에 의해, 가배치 스테이지(12)와 마찬가지로, 칩 부품세트(34)를 구성하는 칩 부품(30a, 30b, 30c)의 조합이 변경이 되거나, 칩 부품세트(34)의 각 칩 부품(30a, 30b, 30c)의 상대위치가 변경이 된 경우이더라도, 각 칩 부품(30a, 30b, 30c)을 실장 헤드(18)에 흡착 가능하다.
도 7은 실장 헤드(18)에 의해 칩 부품세트(34)(각 칩 부품(30a, 30b, 30c)가 픽업되어 있는 모습을 도시하는 측면도이다. 도 7에는, 칩 부품(30a, 30b)만이 도시되어 있다. 제어 장치(90)는, 실장 헤드(18)의 하면(흡착면)에 각 칩 부품(30a, 30b, 30c)을 흡착한 상태에서, 실장 헤드(18)의 구동 장치(48)를 제어하여, 실장 헤드(18)를 실장 스테이지(16)를 향해 이동시킨다. 그리고, 제어 장치(90)는 기억부(92)로부터 「칩 부품세트의 고정 위치 정보」를 읽어 내고, 그것에 따라, 실장 스테이지(16)에 있는 기판(36) 위의 칩 부품세트(34)의 고정 위치 위까지 실장 헤드(18)를 이동시킨다.
도 8은 칩 부품세트(34)(각 칩 부품(30a, 30b, 30c)를 흡착한 실장 헤드(18)가 실장 스테이지(16)에 있는 기판(36) 위에 위치하고 있는 모습을 도시하는 측면도이다. 도 8에는, 칩 부품(30a, 30b)만이 도시되어 있다. 제어 장치(90)는 실장 헤드(18)에 설치된 위치 검출용 카메라(49)를 사용하여, 실장 헤드(18)에 흡착된 각 칩 부품(30a, 30b, 30c)의 각 범프(32)가 접합되는 기판(36) 위의 각 패드(38)를 촬상한다. 이때, 제어 장치(90)는 위치 검출용 카메라(49)의 아래에 기판(36)에 형성된 패드(38)가 오도록, 실장 헤드(18)의 위치를 조정한다. 그리고, 제어 장치(90)는 촬상한 각 패드(38)로부터 그것들의 위치를 특정하고, 각 칩 부품(30a, 30b, 30c)의 각 범프(32)의 위치와 기판(36) 위의 각 패드(38)의 위치가 맞도록, 실장 헤드(18)의 위치를 조정한다. 또한, 실장 헤드(18)에 위치 검출용 카메라(49)를 설치하지 않고, 또는, 위치 검출용 카메라(49)를 설치함과 아울러, 상하 2시야 카메라를 설치하여, 각 칩 부품(30a, 30b, 30c)의 각 범프(32)와 기판(36) 위의 각 패드(38)의 위치 맞춤을 행해도 된다. 즉, 도 8에 도시하는 상태에 있어서, 칩 부품(30a, 30b, 30c)과 기판(36)과의 사이에 상하 2시야 카메라를 삽입하고, 각 칩 부품(30a, 30b, 30c)의 각 범프(32)와, 기판(36) 위의 각 패드(38)를 촬상하고, 그것들의 위치를 특정함으로써 위치 맞춤을 행해도 된다.
위치 맞춤이 완료되면, 제어 장치(90)는 실장 헤드(18)의 구동 장치(48)를 제어하여, 실장 헤드(18)를 강하시키고, 칩 부품세트(34)를 구성하는 각 칩 부품(30a, 30b, 30c)을 상대위치를 유지한 채 기판(36)에 가압한다. 또한, 제어 장치(90)는 실장 헤드(18)의 히터(54)와, 실장 스테이지(16)의 히터(64)를 온으로 하고, 칩 부품세트(34)를 구성하는 각 칩 부품(30a, 30b, 30c)을 가열한다. 도 9는 실장 헤드(18)에 의해 각 칩 부품(30a, 30b, 30c)을 기판(36)에 가압 및 가열하고 있는 모습을 도시하는 측면도이다. 실장 헤드(18)는 각 칩 부품(30a, 30b, 30c)을 흡착한 채, 각 칩 부품(30a, 30b, 30c)을 기판(36)에 가압하므로, 각 칩 부품(30a, 30b, 30c)의 기판(36) 위에 있어서의 위치 어긋남을 억제할 수 있다. 가압 및 가열에 의해, NCF(33)가 경화하여 각 칩 부품(30a, 30b, 30c)이 기판(36)에 접착되고, 각 칩 부품(30a, 30b, 30c)의 각 범프(32)와 기판(36) 위의 각 패드(38)가 접합된다.
이상 설명한 본 실시형태의 반도체 실장 장치(10)는 기판(36)을 유지하는 스테이지가 1개이며, 기판(36)에 각 칩 부품(30a, 30b, 30c)을 실장하는 헤드가 1개이기 때문에, 장치 구성이 간소하여, 장치를 소형화할 수 있다. 또한, 실장 헤드(18)가, 예를 들면, 수십초 걸쳐서 칩 부품세트(34)를 기판(36)에 고정하고 있는 동안에, 반송 헤드(14)가 다음 칩 부품세트(34)를 상대위치 결정하여 가배치 스테이지(12)에 준비해 둘 수 있으므로, 생산성도 높다. 반도체 실장 장치(10)가 설치되는 클린룸은 단위면적당의 유지 비용이 고액이어서, 단위면적당의 생산성을 높이는 것이 강하게 요망되고 있다. 본 실시형태의 반도체 실장 장치(10)는 그 요구에 부응하는 것이다.
또한, 종래기술(특허문헌 1)에서는, 회로 기판의 전체면에 가압착한 복수의 칩 부품을 몇 개의 블록마다 가압, 가열하여 본압착하고 있다. 이것을 위해, 하나의 블록의 칩 부품을 가열하고 있을 때, 인접하는 본압착하지 않은 칩 부품의 NCF(큐어링 전의 NCF)의 온도가 변질 개시 온도, 예를 들면, 150℃ 정도까지 상승하여, 본압착하기 전에 NCF가 변질되어 버려, 본압착에 불량이 생겨 버린다고 하는 문제가 있었다. 한편, 본 실시형태의 반도체 실장 장치(10)는 칩 부품세트(34)를 실장하고 NCF의 큐어링이 종료한 후, 다음 칩 부품세트(34)를 실장하도록 하고 있으므로, 큐어링 전의 NCF가 변질 개시 온도까지 상승하지 않는다. 또한, NCF는 큐어링 종료 후이면, 변질 개시 온도까지 온도가 상승해도 변질되어 버리지 않으므로, 인접하는 칩 부품세트(34)를 실장할 때 이미 실장이 종료된 칩 부품세트(34)의 NCF에 영향이 미치지 않는다. 이와 같이, 본 실시형태의 반도체 실장 장치(10)에서는, 큐어링 전의 NCF가 변질 개시 온도 이상으로 되어 버리는 것을 억제하면서, 단시간에 많은 칩 부품세트(34)를 기판(36)에 실장할 수 있다.
이상에서 설명한 본 실시형태의 반도체 실장 장치(10)는 플립 칩 본딩 장치이었다. 그러나, 반도체 실장 장치(10)는 다이본딩 장치이어도 된다. 이 경우에는, 반전하지 않은 칩 부품을 반송 헤드(14)가 반송하여, 가배치 스테이지(12)에 재치한다. 또한, 이 경우에는, 실장 헤드(18) 및 실장 스테이지(16)에 히터(54, 64)가 설치되어 있지 않아도 되고, 가압만으로 칩 부품세트(34)를 기판(36)에 고정해도 된다. 예를 들면, 기판(36) 위의 각 칩 부품(30a, 30b, 30c)을 고정하는 위치에 미리 접착제를 도포해 두고, 실장 헤드(18)가 각 칩 부품(30a, 30b, 30c)을 그것들의 위치에 가압함으로써 기판(36)에 고정해도 된다.
또한, 이상에서 설명한 본 실시형태의 반도체 실장 장치(10)는 가배치 스테이지(12)에 1개의 칩 부품세트(34)를 재치하는 것으로 했지만, 복수의 칩 부품세트(34)를 재치하도록 해도 된다.
또한, 이상에서 설명한 본 실시형태의 반도체 실장 장치(10)는 칩 부품세트(34)가 3개의 칩 부품(30a, 30b, 30c)으로 구성되어 있었다. 그러나, 그 밖의 수의 칩 부품에 의해 칩 부품세트(34)가 구성되어 있어도 당연히 된다. 예를 들면, 준비할 수 있는 가배치 스테이지(12)의 넓이에 따라, 칩 부품세트(34)를 구성하는 칩 부품의 수를 정해도 된다. 또한, 실장 헤드(18)가 1개의 칩 부품세트(34)를 고정하기 위해 요하는 시간과, 반송 헤드(14)가 1개의 칩 부품세트(34)를 가배치 스테이지(12)에 반송하기 위해 요하는 시간이 동일하게 되도록, 그 수를 정해도 된다. 이 경우, 반송 헤드(14)와 실장 헤드(18)의 공전 시간이 없어지기 때문에, 생산성을 현저하게 높게 하는 것이 가능하다.
10 반도체 실장 장치, 12 가배치 스테이지, 14 반송 헤드, 16 실장 스테이지, 18 실장 헤드, 21, 42, 52, 62 밸브, 22 구동 장치, 24 위치 검출용 카메라, 30a, 30b, 30c 칩 부품, 32 범프, 33 NCF, 34 칩 부품세트, 36 기판, 38 패드, 40 다공질 부재, 41 흡인 구멍, 44 냉각 장치, 48 구동 장치, 49 위치 검출용 카메라, 50 다공질 부재, 51 흡인 구멍, 54, 64 히터, 70 흡인 펌프, 90 제어 장치, 92 기억부.

Claims (3)

  1. 기판에 칩 부품을 실장하는 실장 장치로서,
    상기 칩 부품이 복수 재치되는 가배치 스테이지와,
    상기 가배치 스테이지에 재치된 상기 칩 부품을 촬상하여 상기 칩 부품의 위치 정보를 검출하는 위치 검출 카메라와,
    상기 가배치 스테이지에 상기 칩 부품을 반송함과 아울러, 복수의 상기 칩 부품을 포함한 칩 부품세트의 구성 정보, 칩 부품세트의 상대위치 정보 및 상기 가배치 스테이지에 재치된 상기 칩 부품의 위치 정보에 기초하여 복수의 상기 칩 부품의 상대위치가 미리 정해진 위치가 되도록 각각의 상기 칩 부품을 상기 가배치 스테이지에 재치하는 반송 헤드와,
    상기 기판을 흡착 고정하는 실장 스테이지와,
    상기 가배치 스테이지에 재치된 복수의 상기 칩 부품인 칩 부품세트를 흡착하고, 상기 실장 스테이지에 흡착 고정되어 있는 상기 기판의 소정 위치에 상기 상대위치를 유지하여 가압하고, 고정하는 실장 헤드를 구비하고,
    상기 실장 헤드가 상기 기판에 칩 부품세트를 고정하고 있는 동안에, 상기 반송 헤드가 다음에 상기 기판에 고정 예정인 칩 부품세트를 구성하는 복수의 상기 칩 부품을 상기 가배치 스테이지에 재치하고,
    상기 실장 헤드가 기판에 칩 부품세트를 고정한 후, 다음에 고정 예정인 칩 부품세트를 흡착하기 위해 상기 가배치 스테이지를 향할 때에는, 상기 반송 헤드에 의한 당해 칩 부품세트의 상기 가배치 스테이지로의 재치가 완료되도록, 칩 부품세트를 구성하는 상기 칩 부품의 수가 정해져 있고,
    상기 가배치 스테이지는 상기 칩 부품을 진공 흡착하는 상면을 갖고,
    상기 상면은 제1 다공질 부재에 의해 형성되고,
    상기 제1 다공질 부재는 상기 상면에 재치되는 상기 칩 부품의 각각의 변의 길이보다도 짧은 간격으로 흡인 구멍을 갖는 것을 특징으로 하는 실장 장치.
  2. 제1항에 있어서,
    상기 실장 헤드는 복수의 상기 칩 부품을 진공 흡착하는 흡착면을 갖고,
    상기 흡착면은 제2 다공질 부재에 의해 형성되고,
    상기 제2 다공질 부재는 상기 흡착면에 흡착되는 상기 칩 부품의 각각의 변의 길이보다도 짧은 간격으로 흡인 구멍을 갖는 것을 특징으로 하는 실장 장치.
  3. 삭제
KR1020207011461A 2017-09-29 2018-09-19 실장 장치 KR102372519B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-190058 2017-09-29
JP2017190058 2017-09-29
PCT/JP2018/034575 WO2019065394A1 (ja) 2017-09-29 2018-09-19 実装装置

Publications (2)

Publication Number Publication Date
KR20200057737A KR20200057737A (ko) 2020-05-26
KR102372519B1 true KR102372519B1 (ko) 2022-03-10

Family

ID=65901359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207011461A KR102372519B1 (ko) 2017-09-29 2018-09-19 실장 장치

Country Status (7)

Country Link
US (1) US11172600B2 (ko)
JP (1) JP6862015B2 (ko)
KR (1) KR102372519B1 (ko)
CN (1) CN111344849B (ko)
SG (1) SG11202005070UA (ko)
TW (1) TWI746888B (ko)
WO (1) WO2019065394A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7349599B2 (ja) 2019-10-09 2023-09-25 パナソニックＩｐマネジメント株式会社 仮置きステージ、部品搭載装置および照明装置
JP7417808B2 (ja) 2019-10-09 2024-01-19 パナソニックＩｐマネジメント株式会社 仮置きステージおよび部品搭載装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093826A (ja) * 2000-09-18 2002-03-29 Sony Corp 半導体の製造装置およびその製造方法
JP2009200377A (ja) * 2008-02-25 2009-09-03 Panasonic Corp ダイボンディング装置
JP2013149778A (ja) * 2012-01-19 2013-08-01 Fuji Mach Mfg Co Ltd 部品実装装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2968697B2 (ja) * 1994-11-29 1999-10-25 シーケーディ株式会社 軸受け、実装機の真空吸着装置、ｌｃｄ搬送機の真空吸着装置
JP3334505B2 (ja) * 1996-08-22 2002-10-15 株式会社村田製作所 チップ状電子部品の実装方法
JP3750433B2 (ja) * 1999-08-26 2006-03-01 松下電器産業株式会社 電子部品の実装装置および実装方法
JP2010073924A (ja) * 2008-09-19 2010-04-02 Panasonic Corp 部品実装装置
JP2010245412A (ja) 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体集積回路装置の製造方法
JP4811499B2 (ja) * 2009-06-02 2011-11-09 パナソニック株式会社 部品実装装置
KR102231293B1 (ko) * 2014-02-10 2021-03-23 삼성전자주식회사 다이 본딩 장치
JP6374189B2 (ja) * 2014-03-17 2018-08-15 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP6490522B2 (ja) 2015-07-14 2019-03-27 東レエンジニアリング株式会社 半導体実装装置
JP6584234B2 (ja) 2015-08-31 2019-10-02 ファスフォードテクノロジ株式会社 ダイボンダ、ボンディング方法および半導体装置の製造方法
JP2017059736A (ja) * 2015-09-18 2017-03-23 芝浦メカトロニクス株式会社 半導体チップの実装装置
JP6605946B2 (ja) 2015-12-24 2019-11-13 株式会社ディスコ チップ収容トレイからチップをピックアップする方法
TWM543457U (zh) 2017-01-23 2017-06-11 Mattech International Co Ltd 多晶粒壓合機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093826A (ja) * 2000-09-18 2002-03-29 Sony Corp 半導体の製造装置およびその製造方法
JP2009200377A (ja) * 2008-02-25 2009-09-03 Panasonic Corp ダイボンディング装置
JP2013149778A (ja) * 2012-01-19 2013-08-01 Fuji Mach Mfg Co Ltd 部品実装装置

Also Published As

Publication number Publication date
CN111344849A (zh) 2020-06-26
TW201921525A (zh) 2019-06-01
SG11202005070UA (en) 2020-06-29
WO2019065394A1 (ja) 2019-04-04
JPWO2019065394A1 (ja) 2020-07-30
US20210251112A1 (en) 2021-08-12
US11172600B2 (en) 2021-11-09
TWI746888B (zh) 2021-11-21
CN111344849B (zh) 2023-09-08
JP6862015B2 (ja) 2021-04-21
KR20200057737A (ko) 2020-05-26

Similar Documents

Publication Publication Date Title
KR20120109963A (ko) 접합장치 및 접합방법
KR102037948B1 (ko) 다이 본딩 방법 및 장치
JP2005093838A (ja) 半導体集積回路装置の製造方法
TWI501330B (zh) And a method of manufacturing the same
KR102257782B1 (ko) 실장 장치 및 실장 방법
KR102227444B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
JP5401709B2 (ja) 半導体装置の接合装置及び接合方法
KR102372519B1 (ko) 실장 장치
JP6234277B2 (ja) 圧着ヘッド、それを用いた実装装置および実装方法
JP5608829B1 (ja) 部品実装装置
JP2016152393A (ja) 実装装置および実装方法
CN109314062B (zh) 管芯的安装方法
KR20140071932A (ko) 실장 장치 및 실장 방법
JP6789791B2 (ja) 半導体装置の製造装置および製造方法
JP5098939B2 (ja) ボンディング装置及びボンディング方法
JP2005252072A (ja) 素子の実装方法及び搬送装置
KR102217826B1 (ko) 실장 장치 및 실장 방법
KR102284943B1 (ko) 본딩 장치 및 본딩 방법
JP7023700B2 (ja) 実装装置及び実装方法
JP6461822B2 (ja) 半導体装置の実装方法および実装装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right