JP7023700B2 - 実装装置及び実装方法 - Google Patents
実装装置及び実装方法 Download PDFInfo
- Publication number
- JP7023700B2 JP7023700B2 JP2017241675A JP2017241675A JP7023700B2 JP 7023700 B2 JP7023700 B2 JP 7023700B2 JP 2017241675 A JP2017241675 A JP 2017241675A JP 2017241675 A JP2017241675 A JP 2017241675A JP 7023700 B2 JP7023700 B2 JP 7023700B2
- Authority
- JP
- Japan
- Prior art keywords
- crimping
- post
- main
- semiconductor chip
- cure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Supply And Installment Of Electrical Components (AREA)
- Wire Bonding (AREA)
Description
2 本圧着部
3 ポストキュア処理部
4 半導体チップ
5 積層半導体
6 はんだ
7 接着剤
13 仮圧着ヘッド部
23 本圧着ヘッド部
33 ポストキュアヘッド部
43 バンプ面
W 基板
Claims (7)
- バンプ面側に予め接着剤が設けられた半導体チップを仮圧着させる仮圧着部と、
前記仮圧着部で仮圧着された半導体チップをはんだ接続させる本圧着を行う本圧着部と、
前記本圧着部で本圧着された半導体チップの接着剤を硬化させるポストキュア処理を行うポストキュア処理部を備える実装装置であって、
仮圧着された半導体チップを前記本圧着部が本圧着する時間内に、前記ポストキュア処理部が、前記本圧着部で既に本圧着された半導体チップのポストキュア処理を完了させることを特徴とする実装装置。 - 前記半導体チップを実装する基板は、一方向に延びる帯形状を有しており、前記仮圧着部、前記本圧着部、及び、前記ポストキュア処理部がこの順で前記基板の延びる方向に配列されて設けられており、前記基板の搬送に伴って、これらが順次処理されることを特徴とする請求項1に記載の実装装置。
- 実装された半導体チップ上に別の半導体チップを実装するための仮圧着部及び本圧着部が、先に実装された半導体チップを実装するための仮圧着部及び本圧着部とは別に設けられており、ポストキュア処理部は、先に実装された半導体チップを実装するための本圧着部と、その次に実装される半導体チップを実装するための仮圧着部との間に配置されていることを特徴とする請求項1または2に記載の実装装置。
- 前記本圧着部には、半導体チップを基板側に押圧する本圧着ヘッド部が基板に対して接離動作可能に設けられており、前記ポストキュア処理部は、この本圧着ヘッド部と同調して基板に対して接離動作可能なポストキュアヘッド部を備えていることを特徴とする請求項1~3のいずれかに記載の実装装置。
- 前記ポストキュアヘッド部には、前記接着剤をはんだ融点以下に加熱するヒータが設けられていることを特徴とする請求項4に記載の実装装置。
- バンプ面側に予め接着剤が設けられた半導体チップを仮圧着させる仮圧着工程と、
前記仮圧着部で仮圧着された半導体チップをはんだ接続させる本圧着を行なう本圧着工程と、
前記本圧着工程で本圧着された半導体チップの接着剤を硬化させるポストキュア処理を行うポストキュア処理工程を有する実装方法であって、
仮圧着された半導体チップを前記本圧着工程で本圧着する時間内に、前記ポストキュア処理工程が、前記本圧着工程で既に本圧着された半導体チップのポストキュア処理を完了させることを特徴とする実装方法。 - 前記仮圧着工程と前記本圧着工程とを複数回繰り返して基板上に複数層の半導体チップを実装する実装方法であって、
前記ポストキュア処理工程は、先に実装される半導体チップを実装するための本圧着工程の後、実装された半導体チップ上に実装される半導体チップを実装するための仮圧着工程の前に行われることを特徴とする請求項6に記載の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017241675A JP7023700B2 (ja) | 2017-12-18 | 2017-12-18 | 実装装置及び実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017241675A JP7023700B2 (ja) | 2017-12-18 | 2017-12-18 | 実装装置及び実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019110187A JP2019110187A (ja) | 2019-07-04 |
JP7023700B2 true JP7023700B2 (ja) | 2022-02-22 |
Family
ID=67180127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017241675A Active JP7023700B2 (ja) | 2017-12-18 | 2017-12-18 | 実装装置及び実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7023700B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011007531A1 (ja) | 2009-07-17 | 2011-01-20 | 住友ベークライト株式会社 | 電子部品の製造方法および電子部品 |
JP2011029350A (ja) | 2009-07-24 | 2011-02-10 | Sumitomo Bakelite Co Ltd | 電子部品の製造方法および電子部品 |
WO2013133015A1 (ja) | 2012-03-07 | 2013-09-12 | 東レ株式会社 | 半導体装置の製造方法および半導体装置の製造装置 |
JP2016201418A (ja) | 2015-04-08 | 2016-12-01 | 積水化学工業株式会社 | 半導体接合用接着フィルム及び半導体装置の製造方法 |
-
2017
- 2017-12-18 JP JP2017241675A patent/JP7023700B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011007531A1 (ja) | 2009-07-17 | 2011-01-20 | 住友ベークライト株式会社 | 電子部品の製造方法および電子部品 |
JP2011029350A (ja) | 2009-07-24 | 2011-02-10 | Sumitomo Bakelite Co Ltd | 電子部品の製造方法および電子部品 |
WO2013133015A1 (ja) | 2012-03-07 | 2013-09-12 | 東レ株式会社 | 半導体装置の製造方法および半導体装置の製造装置 |
JP2016201418A (ja) | 2015-04-08 | 2016-12-01 | 積水化学工業株式会社 | 半導体接合用接着フィルム及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2019110187A (ja) | 2019-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4714026B2 (ja) | 電子部品実装装置、電子部品実装方法及び電子部品装置 | |
US11664344B2 (en) | Mounting apparatus | |
JP6234277B2 (ja) | 圧着ヘッド、それを用いた実装装置および実装方法 | |
US10568245B2 (en) | Electronic-component mounting apparatus | |
JP2005303180A (ja) | 電子部品搭載装置および電子部品搭載方法 | |
JP6140531B2 (ja) | 半導体チップ接合装置および半導体チップ接合方法 | |
JP7023700B2 (ja) | 実装装置及び実装方法 | |
JP2016152393A (ja) | 実装装置および実装方法 | |
KR102372519B1 (ko) | 실장 장치 | |
JP3857949B2 (ja) | 電子部品実装装置 | |
JP3821623B2 (ja) | チップのボンディング装置 | |
JP6789791B2 (ja) | 半導体装置の製造装置および製造方法 | |
JP5098939B2 (ja) | ボンディング装置及びボンディング方法 | |
JP6457400B2 (ja) | 実装装置および実装方法 | |
JP3868453B2 (ja) | 部品の実装方法 | |
JP6461822B2 (ja) | 半導体装置の実装方法および実装装置 | |
JP4579670B2 (ja) | 部品の圧着装置及び圧着方法 | |
JPH09102572A (ja) | チップ用基板の接着搭載装置 | |
TWI531013B (zh) | 覆晶黏晶用晶片保持工具以及覆晶黏晶方法 | |
JP2020074384A (ja) | 実装装置および実装方法 | |
KR20200010360A (ko) | 본딩 장치 및 본딩 방법 | |
JP2003303838A (ja) | 半導体パッケージ製造装置および製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7023700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |