JP4991180B2 - 電子部品の実装方法および装置 - Google Patents

電子部品の実装方法および装置 Download PDF

Info

Publication number
JP4991180B2
JP4991180B2 JP2006111850A JP2006111850A JP4991180B2 JP 4991180 B2 JP4991180 B2 JP 4991180B2 JP 2006111850 A JP2006111850 A JP 2006111850A JP 2006111850 A JP2006111850 A JP 2006111850A JP 4991180 B2 JP4991180 B2 JP 4991180B2
Authority
JP
Japan
Prior art keywords
electronic component
substrate
mounting
arrangement
pressurizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006111850A
Other languages
English (en)
Other versions
JP2007287834A (ja
Inventor
隆一 高野
富司 須田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006111850A priority Critical patent/JP4991180B2/ja
Publication of JP2007287834A publication Critical patent/JP2007287834A/ja
Application granted granted Critical
Publication of JP4991180B2 publication Critical patent/JP4991180B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

本発明は、電子部品の製造技術に係り、特に、基板に向かって電子部品を加圧して圧着する電子部品の実装方法および装置に関する。
従来、基板上に電子部品としての半導体チップが実装される半導体装置は、基板上に塗布される接着剤としての熱硬化性樹脂等を介して半導体チップを実装するものが知られている。半導体チップの基板への実装方法としては、半導体チップを基板上の所定箇所に熱硬化樹脂を介して配置した後、半導体チップに対して基板に向けて所定荷重（加圧力）を負荷するとともに加熱して圧着する方法等を採用している。そして、半導体装置の量産時等においては、ダイシングによって個々に分離された複数の半導体チップを、基板としてのリードフレームやサブストレートに対して加圧機構等によって同時に圧着して固定するようにしている。
このように、複数の半導体チップを基板上に同時に圧着して固定する半導体チップの実装装置としては、例えば、特許文献１に記載されたものが知られている。この特許文献１に記載された半導体チップの実装装置は、複数の半導体チップを受け取りアーム（配置機構）で基板上に配置し、その後、９個の半導体チップよりなるグループを、個々の半導体チップに割り当てられる９個のプランジャを有するツール（加圧機構）によって基板に向けて加圧して圧着し、これにより、９個の半導体チップを基板に対して同時に固定するようにしている。
特表２００２−５３４７９９号公報
しかしながら、上記特許文献１に記載された半導体チップの実装装置においては、加圧機構が基板における半導体チップの実装面に対する垂直方向にのみ動作可能に設けられているので、半導体チップに対する加圧機構の加圧位置は、半導体チップが配置された基板を配置機構から加圧機構の所定位置に搬送する搬送機構の動作精度に依存することになる。
よって、搬送機構の長期に亘る使用等によって動作精度が低下したような場合には、加圧機構による半導体チップへの加圧位置がずれる虞があり、ずれが生じた場合には、搬送機構の分解整備等のメンテナンスが必要となるばかりか、半導体チップのピッチが狭い基板に対応するのが困難になるといった問題が生じる。
本発明の目的は、基板上に配置された電子部品に対する加圧機構の位置精度を向上することができる電子部品の実装方法および装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、基板上に電子部品の実装を行う電子部品の実装方法であって、前記電子部品を準備する電子部品準備工程と、前記電子部品を搭載する基板を準備する基板準備工程と、前記基板の所定箇所に配置機構によって前記電子部品を配置する配置工程と、前記配置機構によって配置された前記電子部品を、前記基板における前記電子部品の実装面に対して平行移動可能で、平坦な加圧面の傾きを調整する傾斜調整機構を有する加圧機構によって前記基板に向けて前記平坦な加圧面で前記電子部品の実装面とは反対の裏面を加圧して圧着する圧着工程とを有し、前記圧着工程は、前記電子部品を加圧する前に前記電子部品を撮像カメラで撮像し、その後、前記撮像カメラの認識結果である前記基板と前記基板上に配置される前記電子部品の配置状態に応じて前記加圧機構の動作を行うことを特徴とするものである。
また、本発明は、基板上に電子部品の実装を行う電子部品の実装装置であって、前記電子部品を前記基板上の所定箇所に配置する配置機構と、前記基板における前記電子部品の実装面に対して平行移動自在に設けられ、前記配置機構により配置された前記電子部品の実装面とは反対の裏面を前記基板に向けて加圧する平坦な加圧面の傾きを調整する傾斜調整機構を有する加圧機構と、前記加圧機構に設けられ、前記配置機構により配置された前記電子部品を撮像する撮像カメラとを有し、前記加圧機構を、前記撮像カメラの認識結果である前記基板と前記基板上に配置される前記電子部品の配置状態に応じて動作するようにしたことを特徴とするものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
電子部品の圧着工程において、電子部品を加圧する前に電子部品を撮像カメラで撮像し、その後、撮像カメラの認識結果に応じて加圧機構の動作を行うようにしたので、基板上に配置された電子部品に対する正しい対向位置に加圧機構を平行移動するように動作させて、引き続き加圧動作させることがでる。したがって、電子部品に対する加圧機構の位置精度を向上させることができる。また、基板上に配置すべき電子部品の欠落等を撮像カメラで認識した場合には、加圧機構を非加圧動作させることができる。
以下、本発明の一実施の形態について図１ないし図９に基づき詳細に説明する。
図１は一例の半導体装置における外部端子側の構造を示す斜視図を、図２は図１における半導体装置のチップ側の封止体を透過して示す斜視図を、図３は図１における半導体装置の断面図を、図４は図１における半導体装置の組立手順を示す製造プロセスフロー図を、図５は図４の組立てにおける基板を表面側から見た平面図を、図６は図４の組立てにおける基板を裏面側から見た平面図を、図７は図４の組立てにおけるダイボンディング後の基板を裏面側から見た平面図を、図８は本発明の一実施の形態におけるチップマウンタの概略構造を示す斜視図を、図９は図８のチップマウンタにおける加圧機構を拡大して示す断面図をそれぞれ表している。
本実施の形態における半導体チップの実装装置によって組立てられる半導体装置は、基板としての有機基板１０と電子部品としての半導体チップ１１とを接合した樹脂封止タイプの半導体パッケージであり、本実施の形態においては、その一例として、図１に示すようなＢＯＣ（Board On Clip）１２を取り上げて以下説明する。
図１ないし図３に示すＢＯＣ１２の構造について説明すると、ＢＯＣ１２は、一方の面の中央部にその長手方向に沿って形成された細長い開口部１０ａを有し、さらに開口部１０ａの両側に２列ずつ並んで配置されたバンプランド１０ｂ，開口部１０ａに近接して設けられた複数のボンディング電極１０ｃおよびバンプランド１０ｂとボンディング電極１０ｃとを電気的に接続する配線１０ｄを有する有機基板１０を備えている。また、ＢＯＣ１２は、有機基板１０の他方の面に絶縁性を有するダイボンドテープ１３を介して接合された半導体チップ１１と、半導体チップ１１のパッド（表面電極）１１ａとこれに対応するボンディング電極１０ｃとを電気的に接続する複数のワイヤ１４と、半導体チップ１１と複数のワイヤ１４とを封止する樹脂性の封止体１５と、各バンプランド１０ｂに設けられた外部端子としての複数のはんだボール１６とを備えている。なお、封止体１５は、例えば、エポキシ樹脂等によって形成されている。
半導体チップ１１は、例えば、シリコン等によって形成されており、その内部には集積回路（図示せず）が組み込まれている。さらに、半導体チップ１１は、その主面１１ｂを有機基板１０側に向けて、有機基板１０に対してダイボンドテープ１３（エラストマやダイアタッチテープ，ダイボンドフィルム等）を介して実装されている。
すなわち、半導体チップ１１の主面１１ｂ上に、ダイボンドテープ１３を介して有機基板１０が配置されており、図３に示すように、有機基板１０の開口部１０ａを介して半導体チップ１１のパッド１１ａと、これに対応する有機基板１０の図１に示すボンディング電極１０ｃとがワイヤ１４によって接続されている。なお、ワイヤ１４は、例えば、導電性に優れた金線等によって形成されている。
また、有機基板１０は有機配線基板であり、有機材からなるベース基材に、銅などからなる配線１０ｄやバンプランド１０ｂ，ボンディング電極１０ｃを形成したものである。なお、配線１０ｄは、有機系の絶縁膜（有機層）としてのソルダレジスト膜等によって覆われて絶縁・保護されている。
次に、ＢＯＣ１２の組立て方法（半導体チップ１１の実装方法）について図面に基づき詳細に説明する。
まず、ダイシングによって個々に分離した半導体チップ１１を準備する（電子部品準備工程）。
次いで、図４のステップＳ１および図５に示すように、半導体チップ１１が搭載されて複数のＢＯＣ１２を成形する領域となるデバイス領域１０ｅが、マトリクス配置で形成された多数個取り基板１０ｆを準備する（基板準備工程）。ここで、準備した多数個取り基板１０ｆは、複数の有機基板１０を有するものとなっている。図５は、多数個取り基板１０ｆの表面１０ｇ側の構造を示すものであり、それぞれのデバイス領域１０ｅには、中央の開口部１０ａの両側に複数の配線１０ｄが形成されている。
また、図６は、多数個取り基板１０ｆの裏面１０ｈ側の構造を示すものであり、それぞれのデバイス領域１０ｅには、中央の開口部１０ａの両側にエラストマであるダイボンドテープ１３が貼り付けられている。あるいは、ダイボンドテープに換えて、熱硬化性樹脂等の粘性を有する接着剤を、ディスペンサ等を介して塗布するようにしても良い。なお、接着剤は熱硬化性または熱可塑性を有するものであれば何れでも良く、例えば、単層構造の材料からなる。また、接着剤が塗布状のものである場合には、半硬化状態の接着剤を塗布するようにする。
多数個取り基板１０ｆを準備した後、図４のステップＳ２および図７に示すように、多数個取り基板１０ｆの裏面１０ｈ側の各デバイス領域１０ｅに、ダイボンドテープ１３を介して半導体チップ１１を実装するチップマウント（ダイボンディング）を行う。その際、半導体チップ１１の主面１１ｂ側をダイボンドテープ１３に接合して、半導体チップ１１の各パッド１１ａが多数個取り基板１０ｆの各デバイス領域１０ｅの開口部１０ａ内に配置されるように両者を接合する。なお、このチップマウント工程（配置工程，圧着工程）については、後で詳述する。
チップマウント工程を終えた後、ステップＳ３に示すワイヤボンディングを行う。すなわち、図３に示すように半導体チップ１１のパッド１１ａと、これに対応する多数個取り基板１０ｆのデバイス領域１０ｅのボンディング電極１０ｃ（図１参照）とをワイヤ１４で接続する。
その後、ステップＳ４に示す樹脂モールディング（封止工程）を実施する。ここでは、多数個取り基板１０ｆ上に形成された複数のデバイス領域１０ｅを、一括して樹脂モールディングする。
次いで、ステップＳ５に示すボールマウント（ボールマウント工程）を実施する。ここでは、多数個取り基板１０ｆの各デバイス領域１０ｅにおける各バンプランド１０ｂに外部端子となるはんだボール１６を搭載する。
その後、ステップＳ６に示すダイシングを行って各半導体パッケージへの個片化（トリミング工程）を実施する。すなわち、ダイシングによって多数個取り基板１０ｆと封止体１５とを、各デバイス領域１０ｅ単位に切断して個片化する。これにより、ＢＯＣ１２の組み立てが完了する。
次に、半導体装置（ＢＯＣ１２）の製造方法として、ＢＯＣ１２の組立てにおけるチップマウント工程についてその詳細を説明する。まず、チップマウントに用いる本発明における実施の形態に係るチップマウンタ（電子部品の実装装置）２０の主要構成について説明する。
図８に示すチップマウンタ２０は、図示しないウェハステージ上の半導体ウェハからダイシング済みの半導体チップ１１をピックアップするとともに、多数個取り基板１０ｆ上の所定箇所、つまり、デバイス領域１０ｅに対応する部分に半導体チップ１１を配置する第１の圧着部（配置機構）２１を備え、この第１の圧着部２１は、多数個取り基板１０ｆに対して半導体チップ１１を仮圧着（仮接合）するようになっている。また、チップマウンタ２０は、第１の圧着部２１によって仮圧着された半導体チップ１１を、多数個取り基板１０ｆに向けて所定の加圧力で加圧して本圧着（本接合）する第２の圧着部（加圧機構）２２を備えている。
ここで、半導体チップ１１を多数個取り基板１０ｆに対して配置して仮圧着する工程が本発明における配置工程を構成し、また、半導体チップ１１を多数個取り基板１０ｆに対して本圧着する工程が本発明における圧着工程を構成している。
チップマウンタ２０には、多数個取り基板１０ｆを図示しないストッカーから、第１の圧着部２１を介して第２の圧着部２２へ向けて搬送する搬送機構としてのガイドレール２３が設けられ、このガイドレール２３は多数個取り基板１０ｆを一定の間隔をおいて所定速度で搬送するようになっている。
チップマウンタ２０は、第２の圧着部２２に隣接するようにして設けられるヘッドクリーナ２４を備え、このヘッドクリーナ２４の図中上方には、第２の圧着部２２における半導体チップ１１を加圧する加圧面Ｐが対向可能となっている。ヘッドクリーナ２４には、その表面にルビー等の微少粒子がコーティングされたクリーニングマット２４ａが装着されている。そして、このクリーニングマット２４ａ上を定期的に第２の圧着部２２の加圧面Ｐが、例えば、Ｘ方向に３往復，Ｙ方向に３往復する等、摺接動作することによって、加圧面Ｐをクリーニングするようになっている（図８中破線：クリーニングモード）。なお、第２の圧着部２２の加圧面Ｐは、ＳＵＳ材やタングステン材等の鋼材により形成されている。
図８および図９に示すように、第１の圧着部２１には、半導体チップ１１を多数個取り基板１０ｆに配置した後、半導体チップ１１を加圧する第１のヘッド２１ａと、半導体チップ１１が配置された多数個取り基板１０ｆが搭載される第１の加熱ステージ２１ｂとが設けられており、それぞれには加熱装置としてのヒータＨが内装されている。第１のヘッド２１ａの先端側（図中下方側）には、第１のヘッド２１ａに対して図中上下方向に移動可能な加圧体２１ｃを有しており、この加圧体２１ｃは、コイルスプリング２１ｄによって半導体チップ１１側へ常時付勢されるようになっている。また、第１のヘッド２１ａには、加圧体２１ｃの半導体チップ１１に対する傾きを調整可能な傾斜調整機構２１ｅが内装されている。
第１の圧着部２１における第１のヘッド２１ａには、加圧体２１ｃに隣接して撮像カメラ２１ｆが装着されており、撮像カメラ２１ｆは、加圧体２１ｃに対してガイドレール２３の作動方向における上流側に配置されている。そして、撮像カメラ２１ｆは図示しないコントローラに配線を介して接続されており、これにより、撮像カメラ２１ｆで捉えた多数個取り基板１０ｆの撮像データに基づき、半導体チップ１１を多数個取り基板１０ｆ上の所定箇所に精度良く配置するとともに仮圧着するようになっている。また、コントローラは、撮像カメラ２１ｆによって多数個取り基板１０ｆに形成される配線１０ｄのパターン不良等を検出するようになっている。
第１のヘッド２１ａは、図示しないボールネジ等の駆動機構によって、ＸＹＺ軸方向に自由に移動できるように構成されている。また、第１の加熱ステージ２１ｂはＸＹステージ２１ｇに取り付けられており、これにより、半導体チップ１１の多数個取り基板１０ｆに対する加圧時に、第１の加熱ステージ２１ｂが第１のヘッド２１ａの加圧体２１ｃと対向する位置に配置されるようになっている。
このようにして、第１の圧着部２１では、第１ステップとして半導体チップ１１の多数個取り基板１０ｆに対する位置決めと配置、および半導体チップ１１の多数個取り基板１０ｆに対する仮圧着を行うようになっている。ここで言う仮圧着とは、半導体チップ１１が多数個取り基板１０ｆから剥がれない程度の接合のことであり、第１の圧着部２１では、半導体チップ１１を加圧体２１ｃによって一つずつコイルスプリング２１ｄの付勢力を作用させて熱圧着を行う。
なお、上記熱圧着の際には、半導体チップ１１を、多数個取り基板１０ｆの図中上方側に配置された第１のヘッド２１ａ内のヒータＨによって直接的に加熱するとともに、第１の加熱ステージ２１ｂ内のヒータＨによって多数個取り基板１０ｆを介して加熱するようになっており、第１の圧着部２１による１つの半導体チップ１１に対する加圧時間は、例えば、０．１秒程度である。
第２の圧着部２２は上述した第１の圧着部２１と同様の構成を採っており、図９のカッコ内の符号が第２の圧着部２２の構成に対応している。
第２の圧着部２２は、半導体チップ１１を多数個取り基板１０ｆに向けて加圧する第２のヘッド２２ａと、半導体チップ１１が配置された多数個取り基板１０ｆが搭載される第２の加熱ステージ２２ｂとが設けられており、それぞれには加熱装置としてのヒータＨが内装されている。第２のヘッド２２ａの先端側（図中下方側）には、第２のヘッド２２ａに対して図中上下方向に移動可能な加圧体２２ｃを有しており、この加圧体２２ｃは、コイルスプリング２２ｄによって半導体チップ１１側へ常時付勢されるようになっている。また、第２のヘッド２２ａには、加圧体２２ｃの半導体チップ１１に対する傾きを調整可能な傾斜調整機構２２ｅが内装されている。
第２の圧着部２２における第２のヘッド２２ａには、加圧体２２ｃに隣接して撮像カメラ２２ｆが装着されており、撮像カメラ２２ｆは、加圧体２２ｃに対してガイドレール２３の作動方向における上流側に配置されている。そして、撮像カメラ２２ｆは図示しないコントローラに配線を介して接続されており、これにより、撮像カメラ２２ｆで捉えた多数個取り基板１０ｆの撮像データに基づき、半導体チップ１１を多数個取り基板１０ｆに向けて精度良く、つまり、位置ずれが無いように加圧位置を補正しつつ加圧して圧着（本圧着）するようになっている。また、コントローラは、撮像カメラ２２ｆによって多数個取り基板１０ｆ上に配置されるべき半導体チップ１１の欠落等を検出した場合に、第２の圧着部２２の加圧動作を停止させるようになっている。
第２のヘッド２２ａは、図示しないボールネジ等の駆動機構によって、ＸＹＺ軸方向に自由に移動できるように構成されている。つまり、第２の圧着部２２は、多数個取り基板１０ｆにおける半導体チップ１１の実装面（裏面１０ｈ）に対して平行移動可能に構成されている。また、第２の加熱ステージ２２ｂはＸＹステージ２２ｇに取り付けられており、これにより、半導体チップ１１の多数個取り基板１０ｆに対する加圧時に、第２の加熱ステージ２２ｂが第２のヘッド２２ａの加圧体２２ｃと対向する位置に配置されるようになっている。
このようにして、第２の圧着部２２では、第２ステップとして半導体チップ１１の多数個取り基板１０ｆに対する本圧着を行うようになっている。この時コントローラは、撮像カメラ２２ｆによる撮像データから半導体チップ１１の配置状態を認識して、この認識結果に応じて第２の圧着部２２の動作、つまり、半導体チップ１１に対する加圧動作や加圧位置補正動作、また、加圧動作を停止させる非加圧動作を行うようになっている。この第２の圧着部２２による本圧着では、半導体チップ１１を加圧体２２ｃによって一つずつコイルスプリング２２ｄの付勢力を作用させて熱圧着を行う。
なお、上記熱圧着の際には、半導体チップ１１を、多数個取り基板１０ｆの図中上方側に配置された第２のヘッド２２ａ内のヒータＨによって直接的に加熱するとともに、第２の加熱ステージ２２ｂ内のヒータＨによって多数個取り基板１０ｆを介して加熱するようになっており、第２の圧着部２２による１つの半導体チップ１１に対する加圧時間は、第１の圧着部２１に比して遥かに長く、例えば、４秒程度である。
前記実施の形態によれば、以下のような効果が得られる。
１） 第２の圧着部２２に撮像カメラ２２ｆを設けたので、多数個取り基板１０ｆ上に配置された半導体チップ１１に対して正しい対向位置に第２のヘッド２２ａの加圧面Ｐを平行移動させた後、半導体チップ１１の多数個取り基板１０ｆに対する加圧動作を行うことができ、よって、半導体チップ１１に対する加圧面Ｐの位置精度を向上させることができる。
２） 多数個取り基板１０ｆ上に配置すべき半導体チップ１１の欠落等を撮像カメラ２２ｆで認識した場合（図９中破線参照）には、第２の圧着部２２の加圧動作を停止させたり、また、欠落部分をスキップさせて他の半導体チップ１１の加圧動作を継続させたりでき、したがって、加圧面Ｐにダイボンドテープ１３の一部が付着して加圧面Ｐが汚れることを未然に防ぐことができる。
３） 第２のヘッド２２ａの加圧面Ｐの位置補正を精度良く行うことができるので、複数の半導体チップ間の幅（ピッチ）が狭い多数個取り基板に対応することができ、したがって、半導体装置の製造時における歩留まりを向上させることができる。
４） 第２のヘッド２２ａの加圧面Ｐの位置補正を精度良く行うことができるので、多数個取り基板１０ｆを搬送するガイドレール２３のメンテナンスが不要となる。
５） 撮像カメラ２２ｆの認識結果に応じて加圧面Ｐによって半導体チップ１１を一つずつ加圧して圧着（本圧着）するので、例えば、半導体チップがマトリックス配置されずに、不規則に配置される異形形状の多数個取り基板等に対応することができる。
以上本発明者によってなされた発明を実施の形態に基づき説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能あることはいうまでもない。
例えば、前記実施の形態においては、加圧機構としての第２の圧着部２２によって、電子部品としての半導体チップ１１を基板としての多数個取り基板１０ｆに対して一つずつ加圧して圧着するものを示したが、本発明はこれに限らず、第２の圧着部２２を構成する第２のヘッドを交換して、例えば、横一列に並ぶ３つの半導体チップ１１を同時に加圧して圧着するようにしても構わない。
また、前記実施の形態においては、単一種類の半導体チップ１１を順次加圧して圧着するものを示したが、本発明はこれに限らず、異種の半導体チップが混在するような場合においても対応することができる。
さらに、上記実施の形態においては、加圧機構としての第２の圧着部２２を、ボールネジ等の駆動機構によってＸＹＺ軸方向に移動できるように構成したものを示したが、本発明はこれに限らず、任意の位置制御が可能であれば、例えば、油圧シリンダ等の他の駆動機構を用いることもできる。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である半導体チップの実装装置に適用した場合について説明したが、それに限定されるものではなく、基板に対して複数の電子部品を加圧して圧着するものであれば、トランジスタやコンデンサ，レジスタ，抵抗素子等の実装装置としても幅広く適用することができる。
一例の半導体装置における外部端子側の構造を示す斜視図である。 図１における半導体装置のチップ側の封止体を透過して示す斜視図である。 図１における半導体装置の断面図である。 図１における半導体装置の組立手順を示す製造プロセスフロー図である。 図４の組立てにおける基板を表面側から見た平面図である。 図４の組立てにおける基板を裏面側から見た平面図である。 図４の組立てにおけるダイボンディング後の基板を裏面側から見た平面図である。 本発明の一実施の形態におけるチップマウンタの概略構造を示す斜視図である。 図８のチップマウンタにおける加圧機構を拡大して示す断面図である。
符号の説明
１０ 有機基板（基板）
１０ａ 開口部
１０ｂ バンプランド
１０ｃ ボンディング電極
１０ｄ 配線
１０ｅ デバイス領域
１０ｆ 多数個取り基板（基板）
１０ｇ 表面
１０ｈ 裏面
１１ 半導体チップ（電子部品）
１１ａ パッド
１１ｂ 主面
１２ ＢＯＣ（半導体装置）
１３ ダイボンドテープ
１４ ワイヤ
１５ 封止体
１６ はんだボール
２０ チップマウンタ（電子部品の実装装置）
２１ 第１の圧着部（配置機構）
２１ａ 第１のヘッド
２１ｂ 第１の加熱ステージ
２１ｃ，２２ｃ 加圧体
２１ｄ，２２ｄ コイルスプリング
２１ｅ，２２ｅ 傾斜調整機構
２１ｆ，２２ｆ 撮像カメラ
２１ｇ，２２ｇ ＸＹステージ
２２ 第２の圧着部（加圧機構）
２２ａ 第２のヘッド
２２ｂ 第２の加熱ステージ
２３ ガイドレール
２４ ヘッドクリーナ
２４ａ クリーニングマット
Ｈ ヒータ
Ｐ 加圧面

Claims (6)

  1. 基板上に電子部品の実装を行う電子部品の実装方法であって、
    前記電子部品を準備する電子部品準備工程と、
    前記電子部品を搭載する基板を準備する基板準備工程と、
    前記基板の所定箇所に配置機構によって前記電子部品を配置する配置工程と、
    前記配置機構によって配置された前記電子部品を、前記基板における前記電子部品の実装面に対して平行移動可能で、平坦な加圧面の傾きを調整する傾斜調整機構を有する加圧機構によって前記基板に向けて前記平坦な加圧面で前記電子部品の実装面とは反対の裏面を加圧して圧着する圧着工程とを有し、
    前記圧着工程は、前記電子部品を加圧する前に前記電子部品を撮像カメラで撮像し、その後、前記撮像カメラの認識結果である前記基板と前記基板上に配置される前記電子部品の配置状態に応じて前記加圧機構の動作を行うことを特徴とする電子部品の実装方法。
  2. 請求項１記載の電子部品の実装方法において、前記圧着工程は、前記加圧機構の動作を複数の前記電子部品のうち一つずつ行うことを特徴とする電子部品の実装方法。
  3. 基板上に電子部品の実装を行う電子部品の実装装置であって、
    前記電子部品を前記基板上の所定箇所に配置する配置機構と、
    前記基板における前記電子部品の実装面に対して平行移動自在に設けられ、前記配置機構により配置された前記電子部品の実装面とは反対の裏面を前記基板に向けて加圧する平坦な加圧面の傾きを調整する傾斜調整機構を有する加圧機構と、
    前記加圧機構に設けられ、前記配置機構により配置された前記電子部品を撮像する撮像カメラとを有し、
    前記加圧機構を、前記撮像カメラの認識結果である前記基板と前記基板上に配置される前記電子部品の配置状態に応じて動作するようにしたことを特徴とする電子部品の実装装置。
  4. 請求項３記載の電子部品の実装装置において、前記加圧機構は、少なくとも一つの前記電子部品に対応する一つの前記加圧面を有することを特徴とする電子部品の実装装置。
  5. 請求項３または４記載の電子部品の実装装置において、前記加圧機構に隣接して前記加圧面をクリーニングするヘッドクリーナを設けることを特徴とする電子部品の実装装置。
  6. 基板上に電子部品の実装を行う電子部品の実装方法であって、
    （ａ）前記電子部品を準備する電子部品準備工程と、
    （ｂ）前記電子部品を搭載する基板を準備する基板準備工程と、
    （ｃ）前記基板の所定箇所に配置機構によって前記電子部品を配置する配置工程と、
    （ｄ）前記配置機構によって配置された前記電子部品を、前記基板における前記電子部品の実装面に対して平行移動可能な加圧機構と前記加圧機構が有する加熱装置によって前記基板に向けて加熱して圧着する圧着工程とを有し、
    前記圧着工程は、前記電子部品を加圧する前に前記電子部品を撮像カメラで撮像し、その後、前記撮像カメラの認識結果である前記基板と前記基板上に配置される前記電子部品の配置状態に応じて前記加圧機構の動作を行うことを特徴とする電子部品の実装方法。
JP2006111850A 2006-04-14 2006-04-14 電子部品の実装方法および装置 Active JP4991180B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006111850A JP4991180B2 (ja) 2006-04-14 2006-04-14 電子部品の実装方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006111850A JP4991180B2 (ja) 2006-04-14 2006-04-14 電子部品の実装方法および装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012061015A Division JP5512723B2 (ja) 2012-03-16 2012-03-16 電子部品の実装方法および装置

Publications (2)

Publication Number Publication Date
JP2007287834A JP2007287834A (ja) 2007-11-01
JP4991180B2 true JP4991180B2 (ja) 2012-08-01

Family

ID=38759338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006111850A Active JP4991180B2 (ja) 2006-04-14 2006-04-14 電子部品の実装方法および装置

Country Status (1)

Country Link
JP (1) JP4991180B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4831091B2 (ja) * 2008-02-21 2011-12-07 パナソニック株式会社 ダイボンディング装置及びダイボンディング方法
JP5362404B2 (ja) * 2009-03-25 2013-12-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP6044885B2 (ja) * 2012-08-08 2016-12-14 パナソニックＩｐマネジメント株式会社 実装方法
JP6999841B1 (ja) * 2021-01-21 2022-01-19 キヤノンマシナリー株式会社 ボンディング方法およびボンディング装置使用方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04159734A (ja) * 1990-10-23 1992-06-02 Nec Corp コレットのクリーニング方法及びダイボンディング装置
JP2924760B2 (ja) * 1996-02-20 1999-07-26 日本電気株式会社 ダイボンディング装置
JPH11126869A (ja) * 1997-10-22 1999-05-11 Rohm Co Ltd 積層チップの製造方法
JP3538602B2 (ja) * 2000-06-28 2004-06-14 シャープ株式会社 半導体レーザー装置の製造方法および半導体レーザー装置の製造装置
JP2002313822A (ja) * 2001-04-09 2002-10-25 Hitachi Ltd チップマウント方法および半導体装置の製造方法
JP3967953B2 (ja) * 2002-04-22 2007-08-29 新日本製鐵株式会社 鋼製立体ラーメン高架橋の構築方法
JP2004193364A (ja) * 2002-12-11 2004-07-08 Shibuya Kogyo Co Ltd ボンディング装置
JP4206320B2 (ja) * 2003-09-19 2009-01-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3808465B2 (ja) * 2003-12-24 2006-08-09 エルピーダメモリ株式会社 マウント方法及び装置

Also Published As

Publication number Publication date
JP2007287834A (ja) 2007-11-01

Similar Documents

Publication Publication Date Title
US8314493B2 (en) Method for manufacturing a package-on-package type semiconductor device
JP4206320B2 (ja) 半導体集積回路装置の製造方法
US8748229B2 (en) Manufacturing method including deformation of supporting board to accommodate semiconductor device
US20020135986A1 (en) Electronic device and a method of manufacturing the same
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
US7385298B2 (en) Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same
JP4991180B2 (ja) 電子部品の実装方法および装置
US6979591B2 (en) Connection of integrated circuits
US11476217B2 (en) Method of manufacturing an augmented LED array assembly
JP5512723B2 (ja) 電子部品の実装方法および装置
US20060057780A1 (en) Manufacturing apparatus of semiconductor devices, and method of manufacturing semiconductor devices
JP2008218758A (ja) 電子回路実装構造体
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
JP2004247534A (ja) 半導体装置
JP3092585B2 (ja) 半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法
JP4796610B2 (ja) 半導体集積回路装置の製造方法
US20020182778A1 (en) Flexible package fabrication method
US20110115099A1 (en) Flip-chip underfill
JP5678978B2 (ja) 半導体装置の製造方法
JP2007142128A (ja) 半導体装置およびその製造方法
JP2008311347A (ja) 半導体モジュール及びその製造方法
JP3619752B2 (ja) 半導体装置の製造方法
KR100666990B1 (ko) Ｂｇａ 패키지 및 그 제조방법
JP4006900B2 (ja) 基板及びその接続構造並びに基板の製造方法
JP3287233B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100401

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

R150 Certificate of patent or registration of utility model

Ref document number: 4991180

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250