JP3092585B2 - 半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法 - Google Patents

半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法

Info

Publication number
JP3092585B2
JP3092585B2 JP10107456A JP10745698A JP3092585B2 JP 3092585 B2 JP3092585 B2 JP 3092585B2 JP 10107456 A JP10107456 A JP 10107456A JP 10745698 A JP10745698 A JP 10745698A JP 3092585 B2 JP3092585 B2 JP 3092585B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
tool
suction tool
bump electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10107456A
Other languages
English (en)
Other versions
JPH11307580A (ja
Inventor
俊司 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10107456A priority Critical patent/JP3092585B2/ja
Publication of JPH11307580A publication Critical patent/JPH11307580A/ja
Application granted granted Critical
Publication of JP3092585B2 publication Critical patent/JP3092585B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • H01L2224/75302Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75743Suction holding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体チップ吸
着用ツール及び該ツールを用いた半導体装置の製造方法
に係り、詳しくは、表面にバンプ電極が形成された半導
体チップを裏面から吸着して配線基板上にフリップチッ
プ接続する半導体チップ吸着用ツール及び該ツールを用
いた半導体装置の製造方法に関する。
【0002】
【従来の技術】メモリやマイクロプロセッサ等のLSI
(大規模集積回路)を含む半導体装置を製造する方法の
一つとして、フリップチップ接続方法が知られている。
同フリップチップ接続方法は、各種のプロセス工程を経
て製造された半導体ウエハからダイシングした半導体チ
ップ(以下、単に、チップとも称する)を、電極形成面
を下向きにしたフェースダウンで配線基板上に接続(ボ
ンディング)するようにしたものである。このフリップ
チップ接続方法によれば、多数の電極を備えたチップの
接続が簡単になる、ボンディングワイヤが存在していな
いことにより不要な寄生容量、インダクタンスが形成さ
れないので高周波特性が改善される等の利点がある。
【0003】このようなフリップチップ接続を行う場
合、従来から、チップ吸着用ツールが用いられる。同チ
ップ吸着用ツールは、トレイ等に収容されているチップ
を裏面から真空力により吸着して配線基板上に移送した
後、チップを裏面から加圧して配線基板上に接続する。
このようなフリップチップ接続に用いられるチップの表
面の電極は、接続を容易にするために、アルミニウム等
のパッド電極上に形成された金、銅、半田等からなるボ
ール状のバンプ電極で構成されている。
【0004】例えば特開平5−144874号公報に
は、このようなフリップチップ接続による半導体装置の
製造方法が開示されている。同公報には、図15に示す
ように、表面に半田バンプ電極51が形成されたチップ
52の裏面を、矢印のような真空吸着力を利用したチッ
プ吸着用ツール53で吸着して配線基板54上に移送し
た後、チップ吸着用ツール53によりチップ52を裏面
から加圧して、半田バンプ電極51を溶融させて配線基
板54上の電極55に接続することが記載されている。
【0005】
【発明が解決しようとする課題】しかしながら、上記公
報記載の従来のチップ吸着用ツールは、チップの裏面に
対向する底面全体がチップ吸着面となっているため、チ
ップの加圧を均一に行うのが困難なので、バンプ電極の
加圧にばらつきが生ずる、という問題がある。このた
め、バンプ電極の接続が良好に行われなくなって、フリ
ップチップ接続の信頼性が低下するようになる。
【0006】例えば、図16に示すように、何らかの原
因でチップ吸着用ツールのチップ吸着面にうねり56が
生じた場合に、このうねり56がチップ吸着面の全体を
通じてチップ52に伝わるようになる。このため、チッ
プ52に不要な加重が加わるようになってチップ52が
変形するので、チップの加圧が均一に行われなくなる。
また、図17に示すように、塵埃等の不要な異物57が
チップ吸着面とチップ52の裏面との間に存在している
ような場合にも、上述した場合と同様にチップ52に不
要な加重が加わるようになるので、同様な欠点が生じ
る。
【0007】また、チップ吸着面の加工精度が低くて平
坦度に欠けている場合にも、チップ吸着面とチップ裏面
との間の密着性が悪くなるので、チップの加圧が均一に
行われない原因となる。この原因を除くには、チップ吸
着面の全体にわたって仕上げ加工を施せばよいが、チッ
プ吸着面全体にわたる仕上げ加工は手間がかかるので容
易でない。
【0008】このようにチップの加圧が均一に行われな
いと、バンプ電極の加圧にばらつきが生ずるようにな
る。この結果、フリップチップ接続において、バンプ電
極を溶融させることなく押し潰しただけで配線基板上に
接続を行う方法では、バンプ電極の潰れ量にばらつきが
生じるので、接続が良好に行われなくなる。また、バン
プ電極を押し潰すことなく単に配線基板上に接触させた
ままで、接着剤によりチップと配線基板との間を保持を
行う接続方法では、バンプ電極の接触力にばらつきが生
ずるので、上述の場合と同様に接続が良好に行われなく
なる。
【0009】この発明は、上述の事情に鑑みてなされた
もので、フリップチップ接続を行うにあたり、バンプ電
極にのみ有効な加圧力を働かせて同バンプ電極の加圧の
ばらつきを低減できるようにした半導体チップ吸着用ツ
ール及び該ツールを用いた半導体装置の製造方法を提供
することを目的としている。
【0010】
【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、表面に複数のバンプ電極が
形成された半導体チップを裏面から吸着して配線基板上
にフリップチップ接続するための半導体チップ吸着用ツ
ールに係り、上記複数のバンプ電極の配列に略相当した
形状の突起部が底面に設けられ、該突起部が上記配列に
略対応した半導体チップの裏面に位置決めされるように
用いられることを特徴としている。
【0011】請求項2記載の発明は、請求項1記載の半
導体チップ吸着用ツールに係り、上記突起部が、上記底
面の略中央位置に形成されている吸着孔の周囲を完全に
囲むように設けられていることを特徴としている。
【0012】請求項3記載の発明は、請求項1記載の半
導体チップ吸着用ツールに係り、上記突起部が上記吸着
孔の周囲を完全に囲んでいない構成において、上記吸着
孔の縁に上記突起部の高さよりも低い無端状突起部が設
けられていることを特徴としている。
【0013】請求項4記載の発明は、請求項1、2又は
3記載の半導体チップ吸着用ツールに係り、上記突起部
の高さが、上記半導体チップの厚さの50〜150%の
値を有していることを特徴としている。
【0014】請求項5記載の発明は、請求項1〜4のい
ずれか1に記載の半導体チップ吸着用ツールに係り、上
記突起部の幅が、上記バンプ電極の直径の200〜40
0%の値を有していることを特徴としている。
【0015】請求項6記載の発明は、請求項3、4又は
5記載の半導体チップ吸着用ツールに係り、上記無端状
突起部の高さが、上記突起部の高さの50〜90%の値
を有していることを特徴としている。
【0016】また、請求項7記載の発明は、請求項1乃
至6のいずれか1に記載の半導体チップ吸着用ツールに
係り、上記底面の外側まわりが、上記半導体チップのそ
れよりも小さく設定されていることを特徴としている。
【0017】また、請求項8記載の発明は、請求項1記
載の半導体チップ吸着用ツールを用いた半導体装置を製
造するための方法に係り、表面に複数のバンプ電極が形
成された半導体チップの上記バンプ電極の配列に略相当
した形状の突起部が底面に設けられた半導体チップ吸着
用ツールを用いて、上記突起部を上記配列に略対応した
上記半導体チップの裏面に位置決めする半導体チップ吸
着用ツール位置決め工程と、上記半導体チップを上記半
導体チップ吸着用ツールにより吸着して、配線基板上に
移送する半導体チップ移送工程と、上記半導体チップ吸
着用ツールにより、上記半導体チップのバンプ電極を上
記配線基板上の導体部に接触させた後該半導体チップを
裏面から加圧するフリップチップ接続工程とを含むこと
を特徴としている。
【0018】また、請求項9記載の発明は、請求項8記
載の半導体チップ吸着用ツールを用いた半導体装置を製
造するための方法に係り、上記フリップチップ接続工程
において、上記半導体チップを上記半導体チップ吸着用
ツールにより加熱することを特徴としている。
【0019】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第1実施例 図1は、この発明の第1実施例である半導体チップ吸着
用ツールを示し、同図(a)は底面図、同図(b)は同
図(a)のA−A矢視断面図、また、図2は、この例の
同半導体チップ吸着用ツールが適用される半導体チップ
を示し、同図(a)は底面図、同図(b)は同図(a)
のB−B矢視断面図である。この例の半導体チップ(以
下、チップとも称する)吸着用ツール1は、図1に示す
ように、例えばセラミック、金属等のように硬度に優
れ、かつ比較的熱伝導性に優れた材料からなる方形状の
横断面を有し、その底面2には、図2に示すような、平
面が方形状のチップ5の表面6に同チップ5の四辺に沿
って形成された、複数のバンプ電極7の囲い状の配列
(破線で囲んでいる領域)10に略相当した形状の突起
部3が設けられている。同チップ吸着用ツール1は、チ
ップ5を吸着するときは、同突起部3がバンプ電極7の
配列10に略対応した同チップ5の裏面8に位置決めさ
れるように用いられる。
【0020】同突起部3は、底面2の略中央位置に形成
されている吸着孔4の周囲を完全に囲むように、無端状
に設けられている。これによって、チップ吸着用ツール
1の底面2をチップ5の裏面8に対向させて、突起部3
をチップ5の裏面8に接して同チップ5を吸着するとき
の真空漏れを防止している。吸着孔4は、図示を省略し
ているが真空源に接続されている。同様にして、チップ
吸着用ツール1の基部にはヒータが設置されていて、チ
ップ5を吸着したときに同チップ5を加熱できるように
構成されている。
【0021】チップ吸着用ツール1が適用されるチップ
5は、250〜350μmの厚さを有し、同チップ5の
表面6のバンプ電極7は例えば金からなり、70〜10
0μmの直径及び40〜70μmの高さを有している。
このバンプ電極7の形成は、例えば金線を用いたワイヤ
ボンディング技術を利用して形成される。
【0022】チップ吸着用ツール1の底面2の突起部3
の高さHは、チップ5の厚さの50〜150%の値を有
し、また、同突起部3の幅Wはバンプ電極7の直径の2
00〜400%の値を有している。同突起部3の高さH
及び幅Wを上述の値に設定することによって、チップ吸
着用ツール1によりチップ5の裏面8を吸着して加圧を
行うとき、チップ5を変形させることなく効果的な加圧
を行うことができるようになる。
【0023】特に突起部3の幅Wを上述の値に設定する
ことによって、チップ5の吸着時に避けられない位置ず
れが生じても、同突起部3にバンプ電極7の外形より略
100μm以上の幅を持たせることが可能となり、これ
によってバンプ電極7にのみ有効な加圧力を確実に働か
せることができるようになる。すなわち、チップ5の吸
着時には機械精度の上で略±50μm以内の位置ずれが
避けられないが、この位置ずれを考慮しても、突起部3
に対してバンプ電極7の配列に略対応した位置決め状態
を維持させることができるようになる。
【0024】また、チップ吸着用ツール1の底面2の外
形は、チップ5のそれよりも小さく形成されている。こ
れにより、同チップ吸着用ツール1によりチップ5を吸
着するとき、同突起部3をバンプ電極7の配列10に略
対応したチップ5の裏面8に位置決めする作業が容易に
行われるように図られている。また、フリップチップ接
続に接着剤を用いる方法においては、この接着剤がチッ
プ5の側面を介して裏面に回り込んだ場合のチップ吸着
用ツール1に対する影響が避けられる。
【0025】次に、図3及び図4を参照して、この例の
チップ吸着用ツール1を用いた半導体装置の製造方法に
ついて工程順に説明する。まず、図3に示すように、表
面6に複数のバンプ電極7が形成されたチップ5及びチ
ップ吸着用ツール1を用いて、その突起部3をバンプ電
極7の配列10に略対応したチップ5の裏面8に位置決
めする。この位置決め作業は、通常のフリップチップ接
続を行う場合に実施している方法を利用して行うことが
できる。
【0026】次に、チップ5の裏面8を、矢印のような
真空吸着力を利用したチップ吸着用ツール1により吸着
して、配線基板9上に移送した後、バンプ電極7を同配
線基板9上の導体部(パッド配線)11と対向させて接
触させる。続いて、チップ吸着用ツール1によりチップ
5の裏面8から加圧し、同時に、図示しないヒータによ
りチップ5を300〜400℃に加熱する。
【0027】これにより、図4に示すように、バンプ電
極7は押し潰されて配線基板9上の導体部11に接続さ
れて、チップ5がフリップチップ接続された半導体装置
が製造される。上述のバンプ電極7の接続時、チップ吸
着用ツール1は、突起部3がバンプ電極7の配列10に
略対応したチップ5の裏面8に位置決めされているの
で、バンプ電極7にのみ有効な加圧力が働く。このた
め、バンプ電極7は均一に加圧されるようになって、そ
の加圧のばらつきが低減される。したがって、バンプ電
極7の潰れ量のばらつきも低減されるので、バンプ電極
7は良好に導体部11に接続される。
【0028】次に、図5及び図6を参照して、この例の
チップ吸着用ツール1を用いた他の半導体装置の製造方
法について工程順に説明する。まず、図5に示すよう
に、予め導体部11を覆う領域に例えばエポキシ樹脂等
からなる接着剤12を塗布した配線基板9を用意して、
図3と略同じように、チップ5をチップ吸着用ツール1
により吸着して、配線基板9上に移送した後、バンプ電
極7を同配線基板9上の導体部11と対向させる。
【0029】次に、チップ5の裏面8をチップ吸着用ツ
ール1により加圧すると同時に、図示しないヒータによ
りチップ5を略200℃に加熱すると、接着剤12が軟
化して周囲部に広がるとともに、バンプ電極7が導体部
11に接触するようになる。このとき、万一接着剤がチ
ップ5の側面を介して裏面に回り込んだとしても、同チ
ップ吸着用ツール1の底面2の外形が、チップ5のそれ
よりも小さく形成されていることにより、その影響を避
けることができる。
【0030】次に、加熱を停止することにより、接着剤
12は自然に冷却されて固化されるので、図6に示すよ
うに、チップ5と配線基板9との間が接着剤12により
保持されて、チップ5がフリップチップ接続された半導
体装置が製造される。この場合にも、バンプ電極7の接
続時、チップ吸着用ツール1は、突起部3がバンプ電極
7の配列10に略対応したチップ5の裏面8に位置決め
されているので、上述の場合と同様にバンプ電極7にの
み有効な加圧力が働く。したがって、バンプ電極7の加
圧のばらつきが低減されるので、バンプ電極7は良好に
導体部11に接続される。
【0031】このように、この例の構成によれば、チッ
プ吸着用ツール1の底面2には、チップ5の表面6に形
成された複数のバンプ電極7の囲い状の配列10に略相
当した形状の突起部3が設けられて、同突起部3がバン
プ電極7の配列10に略対応した同チップ5の裏面8に
位置決めされるように用いられるので、バンプ電極7に
のみ有効な加圧力が働くようになるため、同バンプ電極
7の加圧のばらつきを低減できる。したがって、バンプ
電極7の接続が良好に行われるので、フリップチップ接
続の信頼性を向上させることができる。
【0032】すなわち、チップ吸着面の面積は突起部3
によって決定されて小さくなるので、チップ吸着用ツー
ル1の底面2にうねりが生じたような場合でもその影響
はほとんど無視できるようになる。また、塵埃等の不要
な異物が突起部3とチップ5との間に存在する確率も低
くくなる。また、面積の小さい突起部3に対してのみ仕
上げ加工を施せばよいので、加工が容易となる。
【0033】◇第2実施例 図7は、この発明の第2実施例であるチップ吸着用ツー
ルを示し、同図(a)は底面図、同図(b)は同図
(a)のC−C矢視断面図、また、図8は、この例の同
チップ吸着用ツールが適用されるチップを示し、同図
(a)は底面図、同図(b)は同図(a)のD−D矢視
断面図である。この第2実施例のチップ吸着用ツールの
構成が、上述の第1実施例のそれと大きく異なるところ
は、突起部をバンプ電極の二重の囲い状の配列に略相当
した形状に設けるようにした点である。すなわち、図7
に示すように、この例のチップ吸着用ツール15の突起
部13は、図8に示したチップ5の表面6に同チップ5
の四辺に沿って形成された、複数のバンプ電極14の二
重の囲い状の配列16に略相当した形状に設けられてい
る。
【0034】この例のチップ吸着用ツール15を用い
て、チップ5のフリップチップ接続を行うには、表面6
に複数のバンプ電極14が形成されたチップ5を、同チ
ップ吸着用ツール15により、その突起部13をバンプ
電極14の配列16に略対応したチップ5の裏面8に位
置決めして吸着した後、第1実施例の場合と略同様に配
線基板9上に移送して加圧すればよい。これ以外は、上
述した第1実施例と略同様である。それゆえ、図7及び
図8において、図1及び図2の構成部分と対応する各部
には、同一の番号を付してその説明を省略する。
【0035】このように、この例の構成によっても、突
起部13がバンプ電極14の配列16に略対応した同チ
ップ5の裏面8に位置決めされるように用いられるの
で、バンプ電極14にのみ有効な加圧力が働くようにな
るため、第1実施例において述べたのと略同様の効果を
得ることができる。
【0036】◇第3実施例 図9は、この発明の第3実施例であるチップ吸着用ツー
ルを示し、同図(a)は底面図、同図(b)は同図
(a)のE−E矢視断面図、また、図10は、この例の
同チップ吸着用ツールが適用されるチップを示し、同図
(a)は底面図、同図(b)は同図(a)のF−F矢視
断面図である。この第3実施例のチップ吸着用ツールの
構成が、上述の第1実施例のそれと大きく異なるところ
は、突起部をバンプ電極の並行列状の配列に略相当した
形状に設けるようにした点である。すなわち、図9に示
すように、この例のチップ吸着用ツール17の突起部1
8、19は、図10に示したチップ5の表面6に同チッ
プ5の二辺に沿って形成された、複数のバンプ電極20
の並行列状の配列21、22に略相当した形状に設けら
れている。
【0037】ここで、突起部18、19は吸着孔4の周
囲を完全に囲んでいない構成になっているので、チップ
5の吸着時に真空漏れが発生する。このため、この真空
漏れをできるだけ抑えるために、吸着孔4の縁に例えば
リング状の無端状突起部23を設ける。この無端状突起
部23の高さは、突起部18、19の高さに接近してい
ることが望ましいが、加工精度の関係でこの高さは同突
起部18、19のそれの50〜90%の値に選ばれる。
【0038】この例のチップ吸着用ツール17を用い
て、チップ5のフリップチップ接続を行うには、表面6
に複数のバンプ電極20が形成されたチップ5を、同チ
ップ吸着用ツール17により、その突起部18、19を
各々バンプ電極20の配列21、22に略対応したチッ
プ5の裏面8に位置決めして吸着した後、第1実施例の
場合と略同様に配線基板9上に移送して加圧すればよ
い。
【0039】このように、この例の構成によっても、突
起部18、19がバンプ電極20の配列21、22に略
対応した同チップ5の裏面8に位置決めされるように用
いられるので、バンプ電極20にのみ有効な加圧力が働
くようになるため、第1実施例において述べたのと略同
様の効果を得ることができる。
【0040】◇第4実施例 図11は、この発明の第4実施例であるチップ吸着用ツ
ールを示し、同図(a)は底面図、同図(b)は同図
(a)のG−G矢視断面図、また、図12はこの例の同
チップ吸着用ツールが適用されるチップを示し、同図
(a)は底面図、同図(b)は同図(a)のH−H矢視
断面図である。この第4実施例のチップ吸着用ツールの
構成が、上述の第1実施例のそれと大きく異なるところ
は、突起部をバンプ電極の列千鳥状の配列に略相当した
形状に設けるようにした点である。すなわち、図11に
示すように、この例のチップ吸着用ツール24の突起部
25〜29は、図12に示したチップ5の表面6に形成
された複数のバンプ電極30の列千鳥状の配列31〜3
5に略相当した形状に設けられている。そして、吸着孔
4の縁には無端状突起部36が設けられている。
【0041】この例のチップ吸着用ツール24を用い
て、チップ5のフリップチップ接続を行うには、表面6
に複数のバンプ電極30が形成されたチップ5を、同チ
ップ吸着用ツール24により、その突起部25〜29を
各々バンプ電極30の配列31〜35に略対応したチッ
プ5の裏面8に位置決めして吸着した後、第1実施例の
場合と略同様に配線基板9上に移送して加圧すればよ
い。
【0042】このように、この例の構成によっても、突
起部25〜29がバンプ電極30の配列31〜35に略
対応した同チップ5の裏面8に位置決めされるように用
いられるので、バンプ電極30にのみ有効な加圧力が働
くようになるため、第1実施例において述べたのと略同
様の効果を得ることができる。
【0043】◇第5実施例 図13は、この発明の第5実施例であるチップ吸着用ツ
ールを示し、同図(a)は底面図、同図(b)は同図
(a)のI−I矢視断面図、また、図14は、この例の
同チップ吸着用ツールが適用されるチップを示し、同図
(a)は底面図、同図(b)は同図(a)のJ−J矢視
断面図である。この第5実施例のチップ吸着用ツールの
構成が、上述の第1実施例のそれと大きく異なるところ
は、突起部をバンプ電極の一列状の配列に略相当した形
状に設けるようにした点である。すなわち、図13に示
すように、この例のチップ吸着用ツール37の突起部3
8は、図14に示したチップ5の表面6に形成された、
複数のバンプ電極40の一列状の配列41に略相当した
形状に設けられている。また、同バンプ電極40が一列
のみ設けられていることにより、チップ5の吸着時に傾
くおそれがあるので、この傾きを防止して安定化させる
ために、突起部38にはこれに略直交するように補強用
突起部39が設けられている。同補強用突起部39の高
さ及び幅は突起部38と略同様に選ばれる。また、この
例の場合は、吸着孔4に接して突起部38及び補強用突
起部39が設けられているので、無端状突起部は不要と
なる。
【0044】この例のチップ吸着用ツール37を用い
て、チップ5のフリップチップ接続を行うには、表面6
に複数のバンプ電極40が形成されたチップ5を、同チ
ップ吸着用ツール37により、その突起部38をバンプ
電極40の配列41に略対応したチップ5の裏面8に位
置決めして吸着した後、第1実施例の場合と略同様に配
線基板9上に移送して加圧すればよい。この場合、突起
部38には補強用突起部39が組み合わされているの
で、チップ5の吸着は安定に行われる。
【0045】このように、この例の構成によっても、突
起部38がバンプ電極40の配列41に略対応した同チ
ップ5の裏面8に位置決めされるように用いられるの
で、バンプ電極40にのみ有効な加圧力が働くようにな
るため、第1実施例において述べたのと略同様の効果を
得ることができる。
【0046】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更などがあってもこの発明に含まれる。例えば、突起部
の高さ及び幅、チップの厚さ、バンプ電極の直径及び高
さ等の値は一例を示したものであり、目的、用途等に応
じて変更が可能である。また、バンプ電極の材料は金に
限らず、銅、半田等の導電性に優れたものを選ぶことが
できる。また、バンプ電極として半田等の低融点材料を
用いる場合は、加圧するだけで押し潰すことが可能なの
で、チップの加圧時に同チップを加熱することは必ずし
も必要ではない。また、バンプ電極を完全に溶融してフ
リップチップ接続する方法にも適用することができる。
【0047】
【発明の効果】以上説明したように、この発明の半導体
チップ吸着用ツール及び装置及び該ツールを用いた半導
体装置の製造方法によれば、チップ吸着用ツールの底面
には、チップの表面に形成された複数のバンプ電極の配
列に略相当した形状の突起部が設けられて、同突起部が
バンプ電極の配列に略対応した同チップの裏面に位置決
めされるように用いられるので、バンプ電極にのみ有効
な加圧力が働くようになるため、同バンプ電極の加圧の
ばらつきを低減できる。したがって、バンプ電極の接続
が良好に行われるので、フリップチップ接続の信頼性を
向上させることができる。
【図面の簡単な説明】
【図1】この発明の第1実施例である半導体チップ吸着
用ツールを示し、(a)は底面図、(b)は(a)のA
−A矢視断面図である。
【図2】同半導体チップ吸着用ツールが適用される半導
体チップを示し、(a)は底面図、(b)は(a)のB
−B矢視断面図である。
【図3】同半導体チップ吸着用ツールを用いた半導体装
置の製造方法を工程順に示す工程図である。
【図4】同半導体チップ吸着用ツールを用いた半導体装
置の製造方法を工程順に示す工程図である。
【図5】同半導体チップ吸着用ツールを用いた他の半導
体装置の製造方法を工程順に示す工程図である。
【図6】同半導体チップ吸着用ツールを用いた他の半導
体装置の製造方法を工程順に示す工程図である。
【図7】この発明の第2実施例である半導体チップ吸着
用ツールを示し、(a)は底面図、(b)は(a)のC
−C矢視断面図である。
【図8】同半導体チップ吸着用ツールが適用される半導
体チップを示し、(a)は底面図、(b)は(a)のD
−D矢視断面図である。
【図9】この発明の第3実施例である半導体チップ吸着
用ツールを示し、(a)は底面図、(b)は(a)のE
−E矢視断面図である。
【図10】同半導体チップ吸着用ツールが適用される半
導体チップを示し、(a)は底面図、(b)は(a)の
F−F矢視断面図である。
【図11】この発明の第4実施例である半導体チップ吸
着用ツールを示し、(a)は底面図、(b)は(a)の
G−G矢視断面図である。
【図12】同半導体チップ吸着用ツールが適用される半
導体チップを示し、(a)は底面図、(b)は(a)の
H−H矢視断面図である。
【図13】この発明の第5実施例である半導体チップ吸
着用ツールを示し、(a)は底面図、(b)は(a)の
I−I矢視断面図である。
【図14】同半導体チップ吸着用ツールが適用される半
導体チップを示し、(a)は底面図、(b)は(a)の
J−J矢視断面図である。
【図15】従来例による半導体チップ吸着用ツールを示
す断面図である。
【図16】同半導体チップ吸着用ツールの問題点を説明
する断面図である。
【図17】同半導体チップ吸着用ツールの問題点を説明
する断面図である。
【符号の説明】
1、15、17、24、37 半導体チップ吸着用ツー
ル 2 底面 3、13、18、19、25、26、27、28、2
9、38 突起部 4 吸着孔 5 半導体チップ 6 半導体チップの表面 7、14、20、30、40 バンプ電極 8 半導体チップの裏面 9 配線基板 10、16、21、22、31、32、33、34、3
5、41 バンプ電極の配列 11 導体部 12 接着剤 23、36 無端状突起部 39 補強用突起部

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 表面に複数のバンプ電極が形成された半
    導体チップを裏面から吸着して配線基板上にフリップチ
    ップ接続するための半導体チップ吸着用ツールであっ
    て、 前記複数のバンプ電極の配列に略相当した形状の突起部
    が底面に設けられ、該突起部が前記配列に略対応した前
    記半導体チップの裏面に位置決めされるように用いられ
    ることを特徴とする半導体チップ吸着用ツール。
  2. 【請求項2】 前記突起部は、前記底面の略中央位置に
    形成されている吸着孔の周囲を完全に囲むように設けら
    れていることを特徴とする請求項1記載の半導体チップ
    吸着用ツール。
  3. 【請求項3】 前記突起部が前記吸着孔の周囲を完全に
    囲んでいない構成において、前記吸着孔の縁に前記突起
    部の高さよりも低い無端状突起部が設けられていること
    を特徴とする請求項1記載の半導体チップ吸着用ツー
    ル。
  4. 【請求項4】 前記突起部の高さは、前記半導体チップ
    の厚さの50〜150%の値を有していることを特徴と
    する請求項1、2又は3記載の半導体チップ吸着用ツー
    ル。
  5. 【請求項5】 前記突起部の幅は、前記バンプ電極の直
    径の200〜400%の値を有していることを特徴とす
    る請求項1乃至4のいずれか1に記載の半導体チップ吸
    着用ツール。
  6. 【請求項6】 前記無端状突起部の高さは、前記突起部
    の高さの50〜90%の値を有していることを特徴とす
    る請求項3、4又は5に記載の半導体チップ吸着用ツー
    ル。
  7. 【請求項7】 前記底面の外側まわりは、前記半導体チ
    ップのそれよりも小さく設定されていることを特徴とす
    る請求項1乃至6のいずれか1に記載の半導体チップ吸
    着用ツール。
  8. 【請求項8】 請求項1記載の半導体チップ吸着用ツー
    ルを用いた半導体装置を製造するための方法であって、 表面に複数のバンプ電極が形成された半導体チップの前
    記バンプ電極の配列に略相当した形状の突起部が底面に
    設けられた半導体チップ吸着用ツールを用いて、前記突
    起部を前記配列に略対応した前記半導体チップの裏面に
    位置決めする半導体チップ吸着用ツール位置決め工程
    と、 前記半導体チップを前記半導体チップ吸着用ツールによ
    り吸着して、配線基板上に移送する半導体チップ移送工
    程と、 前記半導体チップ吸着用ツールにより、前記半導体チッ
    プのバンプ電極を前記配線基板上の導体部に接触させた
    後該半導体チップを裏面から加圧するフリップチップ接
    続工程と、 を含むことを特徴とする半導体装置の製造方法。
  9. 【請求項9】 請求項8記載の半導体装置を製造するた
    めの方法であって、前記フリップチップ接続工程におい
    て、前記半導体チップを前記半導体チップ吸着用ツール
    により加熱することを特徴とする半導体装置の製造方
    法。
JP10107456A 1998-04-17 1998-04-17 半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法 Expired - Fee Related JP3092585B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10107456A JP3092585B2 (ja) 1998-04-17 1998-04-17 半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10107456A JP3092585B2 (ja) 1998-04-17 1998-04-17 半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11307580A JPH11307580A (ja) 1999-11-05
JP3092585B2 true JP3092585B2 (ja) 2000-09-25

Family

ID=14459638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10107456A Expired - Fee Related JP3092585B2 (ja) 1998-04-17 1998-04-17 半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3092585B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313843A (ja) * 2001-04-18 2002-10-25 Sharp Corp 接続装置
JP4541807B2 (ja) * 2004-09-03 2010-09-08 Okiセミコンダクタ株式会社 半導体素子保持装置および半導体素子の搬送方法
JP2009147068A (ja) 2007-12-13 2009-07-02 Oki Semiconductor Co Ltd 半導体装置の製造方法及び製造装置
JP2010002357A (ja) * 2008-06-23 2010-01-07 Akim Kk 振動子片特性検査装置及び振動子片特性検査方法
JP2011187699A (ja) * 2010-03-09 2011-09-22 Nec Corp 半導体装置およびその製造方法
JP6212011B2 (ja) * 2014-09-17 2017-10-11 東芝メモリ株式会社 半導体製造装置
JP6788922B1 (ja) * 2020-01-10 2020-11-25 上野精機株式会社 電子部品の処理装置

Also Published As

Publication number Publication date
JPH11307580A (ja) 1999-11-05

Similar Documents

Publication Publication Date Title
US7598121B2 (en) Method of manufacturing a semiconductor device
JP5529371B2 (ja) 半導体装置及びその製造方法
KR100970855B1 (ko) 양면 전극 패키지 및 그 제조방법
US7238548B2 (en) Flip-chip type semiconductor device, production process for manufacturing such flip-chip type semiconductor device, and production process for manufacturing electronic product using such flip-chip type semiconductor device
KR20010098592A (ko) 반도체패키지 및 그 제조방법
KR20010082628A (ko) 전자 회로 장치의 제조 방법
JP2012221989A (ja) 半導体装置製造装置、及び半導体装置の製造方法
JP3092585B2 (ja) 半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法
JP3719921B2 (ja) 半導体装置及びその製造方法
JP4057875B2 (ja) 半導体装置の製造方法
JP3651362B2 (ja) 半導体装置の製造方法
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
JP4952527B2 (ja) 半導体装置の製造方法及び半導体装置
JP2002016168A (ja) 実装用基板およびそれを用いた半導体モジュール
JP2002299549A (ja) 積層型半導体装置およびその製造方法
JP6536397B2 (ja) 電子装置、電子装置の製造方法及び電子機器
TWI249823B (en) Semiconductor package and method for fabricating the same
US8222726B2 (en) Semiconductor device package having a jumper chip and method of fabricating the same
JP4540216B2 (ja) 半導体モジュールの製造方法
JP2006310536A (ja) 半導体装置の製造装置およびその製造方法
JP2005150441A (ja) チップ積層型半導体装置およびその製造方法
JP2000243772A (ja) バンプ電極形成方法
JP2000332052A (ja) 半導体装置の製造方法および半導体装置
JP3550946B2 (ja) Tab型半導体装置
JPH09252063A (ja) リードフレームおよびそれを用いた半導体集積回路装置ならびにその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees