JP6536397B2 - 電子装置、電子装置の製造方法及び電子機器 - Google Patents

電子装置、電子装置の製造方法及び電子機器 Download PDF

Info

Publication number
JP6536397B2
JP6536397B2 JP2015253364A JP2015253364A JP6536397B2 JP 6536397 B2 JP6536397 B2 JP 6536397B2 JP 2015253364 A JP2015253364 A JP 2015253364A JP 2015253364 A JP2015253364 A JP 2015253364A JP 6536397 B2 JP6536397 B2 JP 6536397B2
Authority
JP
Japan
Prior art keywords
substrate
electronic device
terminal
filler
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015253364A
Other languages
English (en)
Other versions
JP2017117989A (ja
Inventor
吉良　秀彦
秀彦 吉良
中村　直章
直章 中村
早苗 飯島
早苗 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015253364A priority Critical patent/JP6536397B2/ja
Priority to US15/368,732 priority patent/US10115694B2/en
Publication of JP2017117989A publication Critical patent/JP2017117989A/ja
Application granted granted Critical
Publication of JP6536397B2 publication Critical patent/JP6536397B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7515—Means for applying permanent coating, e.g. in-situ coating
    • H01L2224/75151—Means for direct writing
    • H01L2224/75152—Syringe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/045—Carbides composed of metals from groups of the periodic table
    • H01L2924/0464—14th Group
    • H01L2924/04642—SiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0503—13th Group
    • H01L2924/05032—AlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0715—Polysiloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子装置、電子装置の製造方法及び電子機器に関する。
複数の半導体チップを積層する技術が知られている。この技術に関し、例えば、吸着ステージ上に下段の半導体チップを吸引保持し、その上面に設けられたバンプ群に、ボンディングツールで吸引保持した上段の半導体チップのその下面に設けられたバンプ群を、熱圧着法等によって接合する手法が知られている。
特開２０１２−０８９５７９号公報
半導体チップのバンプ群が設けられている面と反対側の面には、製造過程で生じる半導体基板厚さのばらつき等により、凹部が存在する場合がある。このような半導体チップを、他の半導体チップと接合する際、その凹部が存在する面を吸引保持すると、凹部が吸引されることで半導体チップが変形し、反対面側のバンプ群に高さばらつきが生じ得る。接合する一方の半導体チップのバンプ群にこのような高さばらつきが生じると、その一部の端子或いは端子群が、接合相手の半導体チップの対応する端子或いは端子群と接合されないといった接合不良が発生する恐れがある。
このような、凹部が存在する面の吸引保持に起因した接合不良は、半導体チップのバンプ群同士の接合に限らず、電子部品、ウェハといった各種基板の端子群同士の接合において同様に起こり得る。
本発明の一観点によれば、第１面に第１端子群を有し、前記第１面と反対側の第２面に凹部を有する第１基板と、前記凹部に設けられた充填材と、前記第２面上に前記充填材を介して設けられた平板と、前記第１基板の前記第１面側に設けられ、前記第１面と対向する第３面に前記第１端子群と接合された第２端子群を有する第２基板とを含む電子装置が提供される。
また、本発明の一観点によれば、第１面に第１端子群を有し、前記第１面と反対側の第２面に凹部を有する第１基板と、前記凹部に設けられた充填材と、前記第２面上に前記充填材を介して設けられた平板とを含む電子部品を準備する工程と、前記電子部品の前記第１面と、第３面に第２端子群を有する第２基板の前記第３面とを対向させ、前記第１端子群と前記第２端子群とを接合する工程とを含む電子装置の製造方法が提供される。
また、本発明の一観点によれば、上記のような電子装置を備える電子機器が提供される。
開示の技術によれば、接合する基板間の端子群同士の接合不良が抑えられた高性能及び高品質の電子装置を実現することが可能になる。また、そのような電子装置を備える高性能及び高品質の電子機器を実現することが可能になる。
端子群同士の接合の一例を示す図である。 端子群同士の接合の別例を示す図である。 端子群に高さばらつきがある場合の接合の一例を示す図である。 第１の実施の形態に係る電子装置の一例を示す図である。 第１の実施の形態に係る電子部品の形成方法の一例を示す図である。 第１の実施の形態に係る端子群の接合方法の一例を示す図である。 第１の変形例を示す図である。 第２の変形例を示す図である。 第３の変形例を示す図である。 第４の変形例を示す図である。 第２の実施の形態に係る電子部品の形成方法の一例を示す図である。 第２の実施の形態に係る端子群の接合方法の一例を示す図である。 第３の実施の形態に係る電子装置の一例を示す図である。 第４の実施の形態に係る電子装置の一例を示す図である。 第４の実施の形態に係る電子装置の別例を示す図である。 第５の実施の形態に係る電子部品の形成方法の一例を示す図である。 第５の実施の形態に係る端子群の接合方法の一例を示す図である。 第５の実施の形態に係る電子装置の別例を示す図である。 第５の実施の形態に係る電子部品の形成方法及び電子装置の別例を示す図である。 電子装置の一例を示す図である。 電子機器の一例を示す図である。
はじめに、端子群同士の接合の一形態について述べる。
図１は端子群同士の接合の一例を示す図である。
図１には、基板１００に設けられた端子１１０群と、基板２００に設けられた端子２１０群との接合の一例について図示している。図１（Ａ）には、基板１００の端子１１０群と基板２００の端子２１０群との接合前の状態の一例を示し、図１（Ｂ）には、接合後の状態の一例を示している。
基板１００及び基板２００は、例えば、半導体チップ（半導体素子）、半導体チップに個片化する前のウェハ、或いはインターポーザやプリント基板等の回路基板である。基板１００と基板２００は、共に半導体チップの組合せ、共にウェハの組合せ、半導体チップとウェハの組合せ、半導体チップと回路基板の組合せ等とすることができる。
基板１００の各端子１１０は、ここでは一例として、基板１００の一面（表面）１００ａから突出するように設けられたポスト（ピラー）１１１と、そのポスト１１１の先端に設けられた半田１１２とを含む。ポスト１１１は、基板１００内に設けられる、図示しない電極、配線、ビア等の導体部や、トランジスタ等の回路素子と電気的に接続される。基板１００の端子１１０群は、基板２００の端子２１０群と対応する位置に設けられる。
基板２００の各端子２１０も同様に、ここでは一例として、基板２００の一面（表面）２００ａから突出するように設けられたポスト２１１と、そのポスト２１１の先端に設けられた半田２１２とを含む。ポスト２１１は、基板２００内に設けられる、図示しない導体部や回路素子と電気的に接続される。基板２００の端子２１０群は、基板１００の端子１１０群と対応する位置に設けられる。
このような端子１１０群を有する基板１００と、端子２１０群を有する基板２００との接合は、例えば次のように行われる。
まず、図１（Ａ）に示すように、上側の基板１００の端子１１０群が設けられた表面１００ａと、下側の基板２００の端子２１０群が設けられた表面２００ａとが、対向される。その際、下側の基板２００は、例えば、孔４１０を有する吸着ステージ４００上に、端子２１０群が設けられている表面２００ａと反対側の面（裏面）２００ｂを吸着ステージ４００側に向けて載置され、孔４１０を通じて吸引され、保持される。上側の基板１００は、例えば、孔３１０を有するボンディングツール３００により、端子１１０群が設けられている表面１００ａと反対側の面（裏面）１００ｂ側が孔３１０を通じて吸引され、保持される。ボンディングツール３００に吸引保持された基板１００は、吸着ステージ４００上に吸引保持された基板２００の上方に、互いの端子１１０群と端子２１０群との位置合わせが行われて、対向配置される。
このような状態から、ボンディングツール３００に吸引保持された基板１００が、例えばボンディングツール３００が備える加熱機構によって加熱されながら、吸着ステージ４００上に吸引保持された基板２００側に加圧される。これにより、基板１００側の各端子１１０の半田１１２と、対応する基板２００側の端子２１０の半田２１２とが溶融一体化され、図１（Ｂ）に示すように、半田接合部５００によってポスト１１１とポスト２１１とが接合される。
このような接合により、基板１００と基板２００とが、ポスト１１１、半田接合部５００及びポスト２１１によって電気的及び機械的に接続された電子装置１０００が得られる。
ところが、例えばボンディングツール３００に吸引保持される基板１００の裏面１００ｂには、基板１００の製造過程で生じる基板厚さのばらつきにより、凹凸が存在する場合がある。このような凹凸が存在すると、基板１００の端子１１０群を、基板２００の端子２１０群と良好に接合することができないことが起こり得る。この点について、図２を参照して説明する。
図２は端子群同士の接合の別例を示す図である。
図２は、裏面１００ｂに凹部１２０を有する基板１００Ａの端子１１０群と、基板２００の端子２１０群との接合について説明する図である。図２（Ａ）には、裏面１００ｂに凹部１２０を有する基板１００Ａの一例を示している。図２（Ｂ）には、基板１００Ａの端子１１０群と基板２００の端子２１０群との接合前の状態の一例を示し、図２（Ｃ）には、接合後の状態の一例を示している。尚、基板１００Ａは、裏面１００ｂに凹部１２０を有する点を除き、上記基板１００と同様の構成を有する。
基板１００Ａの製造過程では、図２（Ａ）に示すような凹部１２０が形成されることがある。例えば、トランジスタ等の回路素子が形成される半導体チップの半導体基板、或いは半導体チップを個片化する前の半導体基板（ウェハ）に対し、ＣＭＰ（Chemical Mechanical Polishing）による研磨や、バックグラインドによる薄型化を行うと、このような凹部１２０が形成されることがある。基板１００Ａのサイズにもよるが、凹部１２０の深さ、換言すれば基板１００Ａ内の厚さばらつき（最も深い所と浅い所の差）は、例えば１０μｍ超になる。
裏面１００ｂにこのような凹部１２０を有する基板１００Ａのその表面１００ａの端子１１０群を、基板２００の表面２００ａの端子２１０群と接合する際、基板１００Ａは、その裏面１００ｂをボンディングツール３００で吸引保持される。しかし、このように基板１００Ａの、凹部１２０を有する裏面１００ｂをボンディングツール３００で吸引すると、次のようなことが起こり得る。即ち、裏面１００ｂとボンディングツール３００の表面（吸着面）３００ａとの間のガスが孔３１０から排気されると、図２（Ｂ）に示すように、凹部１２０の内面が吸着面３００ａに吸着されるようになる。その結果、今度は基板１００Ａがその表面１００ａ（端子１１０が設けられている面）に凹部１２１を有するような形状に変形してしまう。
凹部１２０を有する裏面１００ｂを吸引保持する結果、基板１００Ａの反対側の表面１００ａに凹部１２１が生じてしまうと、予め表面１００ａに高さばらつきを抑えて端子１１０群を設けていたとしても、端子１１０群に比較的大きな高さばらつきが生じてしまう。そうすると、図２（Ｃ）に示すように、吸着ステージ４００上に吸引保持した基板２００の端子２１０群と接合する際、端子１１０群には端子２１０群との間の距離にばらつきがあるため、一部の端子１１０（群）と端子２１０（群）とが接合されないことがある。
このような接合不良は、基板１００Ａの形状に依存するため、その裏面１００ｂをボンディングツール３００の吸着面３００ａ（平面）に吸着させる限りは、荷重を増大したとしても、端子１１０群と端子２１０群との間の距離のばらつきは解消されない。そのため、初期に接合された端子１１０（そのポスト１１１）（群）と端子２１０（そのポスト２１１）（群）がスタンドオフとなってしまい、全ての端子１１０群と端子２１０群とを接合することができないことが起こり得る。
基板１００の端子１１０群や基板２００の端子２１０群に、接合前に元々比較的大きな高さばらつきが存在している場合には、上記のような接合不良が一層発生し易くなる恐れがある。
図３は端子群に高さばらつきがある場合の接合の一例を示す図である。
図３（Ａ）には、裏面１００ｂに凹部１２０を有し、表面１００ａに高さばらつきのある端子１１０群を有する基板１００Ｂの一例を示している。図３（Ｂ）には、基板１００Ｂの端子１１０群と基板２００の端子２１０群との接合前の状態の一例を示し、図３（Ｃ）には、接合後の状態の一例を示している。尚、基板１００Ｂは、裏面１００ｂに凹部１２０を有する点、及び表面１００ａに高さばらつきのある端子１１０群を有する点を除き、上記基板１００と同様の構成を有する。
図３（Ａ）に示すように、凹部１２０を有する裏面１００ｂの反対側の表面１００ａに設けられる端子１１０群には、表面１００ａからその頭頂部（半田１１２の先端）までの高さにばらつきが存在することがある。例えば、端子１１０群には、３μｍ程度の高さばらつきが存在することがある。ここでは、図３（Ａ）に示すような、凹部１２０の比較的深い所に対応する端子１１０の表面１００ａからの高さが、凹部１２０の比較的浅い所に対応する端子１１０の表面１００ａからの高さよりも低くなっている基板１００Ｂを例にする。
このような基板１００Ｂの裏面１００ｂを、図３（Ｂ）に示すように、ボンディングツール３００で吸引保持すると、上記基板１００Ａと同様に、基板１００Ｂには裏面１００ｂの凹部１２０が吸引されて反対の表面１００ａに凹部１２１ができるような変形が生じる。その結果、図３（Ｃ）に示すように、吸着ステージ４００上に吸引保持した基板２００の端子２１０群との接合時には、凹部１２０の比較的深い所に対応する、比較的表面１００ａからの高さの低い端子１１０と、それに対応する端子２１０との距離が更に広がる。そのため、この図３（Ａ）〜図３（Ｃ）に示すような凹部１２０及び高さばらつきのある端子１１０群を含む基板１００Ｂの場合、一部の端子１１０（群）と端子２１０（群）が接合されないといった接合不良が一層起こり易くなる。
以上述べたように、ボンディングツール３００で吸引される裏面１００ｂに凹部１２０を有する基板１００Ａ又は基板１００Ｂでは、その端子１１０群を、接合相手の基板２００の端子２１０群と接合する際、接合不良が発生する恐れがある。
尚、ここではボンディングツール３００で吸引保持される基板１００Ａ又は基板１００Ｂ側の裏面１００ｂに凹部１２０が存在する場合を例にした。このほか、吸着ステージ４００に吸引保持される基板２００側の裏面２００ｂに凹部が存在する場合や、基板１００Ａ又は基板１００Ｂ側と、基板２００側との双方に凹部が存在する場合も、同様の接合不良が起こり得る。
以上のような点に鑑み、ここでは以下に実施の形態として示すような技術を用い、接合する基板の端子群同士の接合不良を抑える。
まず、第１の実施の形態について説明する。
図４は第１の実施の形態に係る電子装置の一例を示す図である。
図４には、電子装置１の要部断面を模式的に図示している。電子装置１は、基板１０及び基板２０を含む。基板１０及び基板２０は、例えば、半導体チップ、半導体チップに個片化する前のウェハ、或いはインターポーザやプリント基板等の回路基板である。基板１０と基板２０は、共に半導体チップの組合せ、共にウェハの組合せ、半導体チップとウェハの組合せ、半導体チップと回路基板の組合せ等とすることができる。
基板１０は、一面（表面）１０ａに端子１１群を有し、表面１０ａと反対側の面（裏面）１０ｂに凹部１２を有する。ここでは、基板１０の表面１０ａから突出するように設けられたポスト１１ａを含む端子１１を例示している。ポスト１１ａには、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）等の材料が用いられる。ポスト１１ａは、基板１０内に設けられる、図示しない電極、配線、ビア等の導体部や、トランジスタ等の回路素子と電気的に接続される。また、ここでは、端部に比べて中央部が深い断面形状の凹部１２を例示している。凹部１２は、例えば、基板１０の製造過程で形成される。トランジスタ等の回路素子が形成される半導体チップの半導体基板、或いは半導体チップを個片化する前の半導体基板（ウェハ）に対し、ＣＭＰによる研磨や、バックグラインドによる薄型化を行うと、このような凹部１２が形成され得る。
基板１０の裏面１０ｂの凹部１２には、充填材１３が設けられる。充填材１３には、一定の熱伝導性を有する材料が用いられる。例えば、充填材１３には、基板１０と同じか又は基板１０よりも高い熱伝導性を有する材料が用いられる。充填材１３には、一定の熱伝導性を有する材料の粒子をフィラーとして樹脂中に含有させた樹脂組成物を用いることができる。フィラーには、例えば、銀（Ａｇ）、Ｃｕ、Ａｕ、アルミニウム（Ａｌ）、炭化シリコン（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）等の材料を用いることができる。樹脂には、エポキシ樹脂、シリコーン樹脂等の材料を用いることができる。
基板１０の裏面１０ｂ上には、凹部１２に設けられた充填材１３を介して、平板１４が設けられる。平板１４には、一定の熱伝導性を有する材料が用いられる。例えば、平板１４には、基板１０と同じか又は基板１０よりも高い熱伝導性を有する材料が用いられる。平板１４には、一定の熱伝導性に加え、一定の剛性を有する材料が用いられる。例えば、平板１４には、基板１０と同じか又は基板１０よりも高い剛性を有する材料が用いられる。平板１４には、一定の熱伝導性及び剛性を有する材料として、Ｃｕ、Ａｌ、ＳｉＣ、ＡｌＮ、シリコン（Ｓｉ）等の材料を用いることができる。
このような基板１０、端子１１群及び凹部１２、並びに充填材１３及び平板１４を備える構造体が、電子装置１における上側の電子部品２を構成する。
基板１０を含む電子部品２と接合される基板２０は、基板１０の表面１０ａ（端子１１群の配設面）と対向する面（表面）２０ａに、端子２１群を有する。基板２０の端子２１群はそれぞれ、基板１０の端子１１群と対応する位置に設けられる。ここでは、基板２０の表面２０ａから突出するように設けられたポスト２１ａを含む端子２１を例示している。ポスト２１ａには、Ｃｕ、Ｎｉ、Ａｕ等の材料が用いられる。ポスト２１ａは、基板２０内に設けられる、図示しない電極、配線、ビア等の導体部や、トランジスタ等の回路素子と電気的に接続される。
基板２０は、図４に示すように、端子２１群が設けられる表面２０ａと反対側の面（裏面）２０ｂに、端子２２群を有してもよい。ここでは、裏面２０ｂの端子２２群として、パッドを例示している。表面２０ａの端子２１と裏面２０ｂの端子２２とは、例えば、基板２０の形態に応じて、ＴＳＶ（Through Silicon Via）形成技術やスルーホール形成技術等を用いて形成される導体２３を通じて電気的に接続することができる。
基板１０（電子部品２）の端子１１（ポスト１１ａ）と、基板２０の端子２１（ポスト２１ａ）とは、半田接合部５０によって接合される。半田接合部５０には、スズ（Ｓｎ）を含む半田を用いることができる。例えば、半田接合部５０の半田としては、Ｓｎ半田、Ｓｎ及びＡｇを含むＳｎ−Ａｇ半田、Ｓｎ、Ａｇ及びＣｕを含むＳｎ−Ａｇ−Ｃｕ半田、Ｓｎ及びインジウム（Ｉｎ）を含むＳｎ−Ｉｎ半田、Ｓｎ及びビスマス（Ｂｉ）を含むＳｎ−Ｂｉ半田等の材料が用いられる。基板１０と基板２０とは、ポスト１１ａ、半田接合部５０及びポスト２１ａによって電気的及び機械的に接続される。
接合される基板１０と基板２０との間には、図４に示すように、ポスト１１ａ、半田接合部５０及びポスト２１ａを覆う樹脂層６０が設けられてもよい。樹脂層６０には、絶縁性を有する各種樹脂材料、例えばエポキシ樹脂を用いることができる。樹脂層６０には、絶縁性を有するフィラーが含有されてもよい。樹脂層６０により、半田接合部５０を介して接合された基板１０と基板２０との間の、接合強度の向上が図られる。
ここで、上記のような構成を有する電子装置１の形成方法の一例を、図５及び図６を参照して説明する。
図５は第１の実施の形態に係る電子部品の形成方法の一例を示す図である。
図５（Ａ）には、基板１０の吸引工程の要部断面を模式的に図示している。図５（Ｂ）には、充填材１３の配設工程の要部断面を模式的に図示している。図５（Ｃ）には、平板１４の配設工程の要部断面を模式的に図示している。以下、図５（Ａ）〜図５（Ｃ）を参照し、電子部品２の形成について順に説明する。
まず、図５（Ａ）に示すような、表面１０ａに端子１１群を有し、裏面１０ｂに凹部１２を有する基板１０が準備される。各端子１１は、ポスト１１ａと、そのポスト１１ａの先端に設けられた半田１１ｂとを含む。半田１１ｂには、Ｓｎ半田、Ｓｎ−Ａｇ半田、Ｓｎ−Ａｇ−Ｃｕ半田、Ｓｎ−Ｉｎ半田、Ｓｎ−Ｂｉ半田等の材料が用いられる。凹部１２は、前述のように、例えば基板１０の製造過程で行われるＣＭＰやバックグラインドによって形成される。
基板１０の、端子１１群が設けられた表面１０ａには、例えば、図５（Ａ）に示すように、樹脂層６０ａが設けられる。尚、この樹脂層６０ａは、上記図４の樹脂層６０となるものである。基板１０の表面１０ａに設ける樹脂層６０ａとしては、ＮＣＰ（Non Conductive Paste）のようなペースト状の樹脂材料、ＮＣＦ（Non Conductive Film）のようなフィルム状の樹脂材料が用いられる。このような樹脂層６０ａが、基板２０との接合前に予め、基板１０の表面１０ａに、接合後の基板１０と基板２０との間のギャップに基づき、端子１１のポスト１１ａ及び半田１１ｂが覆われるような厚さで、設けられる。
表面１０ａに樹脂層６０ａが設けられた基板１０は、図５（Ａ）に示すように、孔４１を有する吸着ステージ４０の吸着面４０ａ上に、樹脂層６０ａが設けられた表面１０ａ側を吸着ステージ４０側に向けて載置され、孔４１を通じて吸引され、保持される。基板１０の表面１０ａ側、この例では表面１０ａに設けた樹脂層６０ａを、吸着ステージ４０で吸引した時には、端子１１群の高さばらつきが抑えられた状態が維持されるか、或いはそのような状態になる。基板１０の裏面１０ｂには、凹部１２が残存する。
このように、表面１０ａに樹脂層６０ａが設けられた基板１０を吸着ステージ４０上に吸引保持した状態で、図５（Ｂ）に示すように、基板１０の裏面１０ｂの凹部１２に充填材１３ａが設けられる。尚、この充填材１３ａは、上記図４の充填材１３となるものである。例えば、ディスペンサ等の供給装置８０が用いられ、凹部１２を有する基板１０の裏面１０ｂに、流動性を有する充填材１３ａが塗布される。凹部１２を有する基板１０の裏面１０ｂには、フィルム状の充填材１３ａが設けられてもよい。この場合は、基板１０の裏面１０ｂに充填材１３ａが設けられた段階で、必ずしも凹部１２がフィルム状の充填材１３ａで充填されていることを要しない。
凹部１２を有する基板１０の裏面１０ｂに充填材１３ａが設けられた後、図５（Ｃ）に示すように、基板１０の裏面１０ｂ上に平板１４が設けられる。平板１４は、例えば図２０に示すように、平面視で基板１０の裏面１０ｂと同じサイズとされる。吸着ステージ４０上に吸引保持されて裏面１０ｂの凹部１２に充填材１３ａが設けられた基板１０の上に、平板１４が配置され、例えば充填材１３ａに用いられている樹脂が熱硬化性であれば、加熱及び加圧が行われる。これにより、裏面１０ｂの凹部１２内の充填材１３ａが硬化される（上記図４の充填材１３が形成される）と共に、裏面１０ｂ上に平板１４が固定される。
充填材１３ａとしてフィルム状のものが用いられる場合には、加熱及び加圧が行われる際に、軟化又は溶融する充填材１３ａが凹部１２に充填されて硬化される（上記図４の充填材１３が形成される）と共に、裏面１０ｂ上に平板１４が固定される。
充填材１３ａに用いられている樹脂の形態（含有される硬化剤等の成分）によっては、充填材１３ａの硬化が紫外線等の光の照射で行われてもよい。例えば、図５（Ａ）及び図５（Ｂ）の工程において、吸着ステージ４０上に吸引保持された基板１０の裏面１０ｂの凹部１２に、光硬化性樹脂を用いた充填材１３ａを設け、図５（Ｃ）の工程において、平板１４の基板１０側への加圧、及び光照射を行う。これにより、凹部１２内の充填材１３ａが硬化される（上記図４の充填材１３が形成される）と共に、裏面１０ｂ上に平板１４が固定される。
図５（Ａ）〜図５（Ｃ）に示すような工程により、基板１０の裏面１０ｂ上に、凹部１２を埋める充填材１３を介して平板１４が設けられた、電子部品２が形成される。形成された電子部品２は、吸着ステージ４０から離脱され、その端子１１群が、次の図６に示すように、基板２０の端子２１群と接合される。
図６は第１の実施の形態に係る端子群の接合方法の一例を示す図である。
図６（Ａ）には、電子部品２（基板１０）の端子１１群と基板２０の端子２１群との接合前の状態の一例を示し、図６（Ｂ）には、接合後の状態の一例を示している。
図６（Ａ）に示すような、表面２０ａに端子２１群を有し、裏面２０ｂに端子２２（パッド）群を有する基板２０が準備される。表面２０ａ側の各端子２１は、ポスト２１ａと、そのポスト２１ａの先端に設けられた半田２１ｂとを含む。半田２１ｂには、Ｓｎ半田、Ｓｎ−Ａｇ半田、Ｓｎ−Ａｇ−Ｃｕ半田、Ｓｎ−Ｉｎ半田、Ｓｎ−Ｂｉ半田等の材料が用いられる。基板２０は、孔４１を有する吸着ステージ４０上に、端子２２群が設けられている裏面２０ｂを吸着ステージ４０側に向けて載置され、孔４１を通じて吸引され、保持される。
電子部品２は、図６（Ａ）に示すように、孔３１を有するボンディングツール３０により、基板１０の裏面１０ｂ上に充填材１３を介して設けられた平板１４側が、孔３１を通じて吸引され、保持される。ボンディングツール３０に吸引保持された電子部品２は、吸着ステージ４０上の基板２０の上方に、端子１１群と端子２１群との位置合わせが行われて、対向配置される。
図６（Ａ）に示す工程において、ボンディングツール３０で吸引保持される電子部品２は、裏面１０ｂの凹部１２が充填材１３で埋められていると共に、ボンディングツール３０の吸着面３０ａ側に平板１４が設けられて平坦化されている。そのため、電子部品２では、それがボンディングツール３０で吸引される際に変形してしまうといった事態、即ち、上記図２（Ｂ）や図３（Ｂ）に示したような、凹部１２０が吸引されることで基板１００が変形するといった事態が、効果的に抑えられる。
平板１４は、一定の剛性を有し、ボンディングツール３０で吸引される際の電子部品２の変形を抑える、或いは電子部品２の形状を保持する、スティフナとしての役割を果たす。電子部品２では、このようにボンディングツール３０で吸引される際の変形が抑えられることで、表面１０ａの端子１１群の高さばらつきが抑えられる。平板１４は、このようなボンディングツール３０による吸引時に電子部品２の変形が抑えられるように、その材料及び厚さが設定される。
図６（Ａ）に示すようにボンディングツール３０で吸引保持された電子部品２は、続いて、図６（Ｂ）に示すように、例えばボンディングツール３０が備える加熱機構によって加熱されながら、吸着ステージ４０上に吸引保持された基板２０側に加圧される。この時、電子部品２側の端子１１群は、加圧に伴い樹脂層６０ａを押し破り、それにより、各端子１１の半田１１ｂが、対応する基板２０側の端子２１の半田２１ｂと接触し、加熱により溶融一体化されることで、半田接合部５０が形成される。更に、半田接合部５０の形成時の加熱により、或いは半田接合部５０の形成後の硬化処理（加熱や光照射等）により、樹脂層６０ａが硬化される（上記図４の樹脂層６０が形成される）。
これにより、電子部品２と基板２０とが、ポスト１１ａ、半田接合部５０及びポスト２１ａによって電気的及び機械的に接続され、更に、電子部品２と基板２０との間に樹脂層６０が設けられてそれらの接合強度の向上が図られる。
尚、基板２０の端子２１には、必ずしもポスト２１ａ上に半田２１ｂが設けられることを要しない。基板１０の端子１１のポスト１１ａ上に設けられた半田１１ｂが、基板２０のポスト２１ａと接合されることで、半田接合部５０が形成されてもよい。
図６（Ｂ）に示す工程において、電子部品２では、充填材１３及び平板１４により、ボンディングツール３０による吸引時の変形が抑えられ、それによって端子１１群の高さばらつきが抑えられている。そのため、電子部品２側の端子１１群と、基板２０側の端子２１群との間の距離のばらつきが抑えられ、一部の端子１１（群）と端子２１（群）とが接合されないといった接合不良、即ち、上記図２（Ｃ）や図３（Ｃ）に示したような接合不良が、効果的に抑えられる。
接合された電子部品２と基板２０は、吸着ステージ４０及びボンディングツール３０から離脱され、これにより、図４に示すような電子装置１が得られる。
上記のように、電子装置１では、基板１０の裏面１０ｂの凹部１２を埋める充填材１３と、裏面１０ｂ上に充填材１３を介して設けられる平板１４とにより、端子１１群と端子２１群との接合不良が効果的に抑えられる。
更に、電子装置１では、充填材１３及び平板１４に、熱伝導性の良好な材料を用いることで、伝熱特性の向上が図られる。例えば、電子部品２に含まれる基板１０や、それと接合される基板２０には、半導体チップ等、動作時に発熱するものが用いられる場合がある。この場合、電子装置１では、熱伝導性の良好な充填材１３及び平板１４を用いると、基板１０で発生した熱或いは基板１０に到達した熱を、充填材１３、更に平板１４へと効率的に伝熱させ、平板１４から電子装置１の外部に効率的に放熱させることが可能になる。即ち、充填材１３は、基板１０と平板１４との間の熱界面材料（Thermal Interface Material；ＴＩＭ）としての役割を果たし、平板１４は、ヒートスプレッダ或いは放熱板としての役割を果たす。これにより、基板１０及び基板２０の動作時の過熱を抑え、過熱による基板１０及び基板２０の性能劣化、破損を効果的に抑えることのできる、高性能及び高品質の電子装置１が実現される。
更にまた、電子装置１では、電子部品２に含まれる基板１０に、動作時に電磁波を発生する半導体チップ、外部からの電磁波によって動作が影響され得る半導体チップ等が用いられる場合がある。この場合、電子装置１では、平板１４に用いる材料、電磁波の周波数によっては、平板１４を、基板１０からの電磁波の放射、基板１０への電磁波の入射を抑える電磁波シールド部材として機能させることもできる。
尚、電子装置１は、基板２０の端子２２を用いて他の電子部品や電子装置と電気的に接続されてよい。例えば、電子装置１は、端子２２を用いて、半導体チップ、半導体チップ群の積層体、回路基板、回路基板上に実装された半導体チップ（群）等と電気的に接続される。
また、以上の説明では、基板１０の裏面１０ｂの凹部１２として、基板１０の端部に比べて中央部が深い形状を有する単一の凹部１２を例示したが、基板１０の裏面１０ｂの凹部１２は、このような形状を有するものには限定されない。
図７は第１の変形例を示す図である。
図７（Ａ）には、基板１０の別例の要部断面を模式的に図示している。図７（Ｂ）には、電子部品２の別例の要部断面を模式的に図示している。図７（Ｃ）には、電子装置１の別例の要部断面を模式的に図示している。
図７（Ａ）に示す基板１０は、その裏面１０ｂの複数箇所（一例として断面視で２箇所）に凹部１２を有する。前述のように、基板１０の製造過程では、裏面１０ｂのＣＭＰやバックグラインドが行われ得る。その際、表面１０ａ側の端子１１群の配置（粗密）、或いは端子１１群が接続される基板１０内の導体部の配置（粗密）によって、形成される凹部１２の位置や数が変化し得る。例えば、図７（Ａ）に示すように、表面１０ａ側の端子１１群の密度が比較的高い領域に対応する裏面１０ｂの領域には、ＣＭＰやバックグラインドの際に比較的大きな荷重がかかり易く、凹部１２となり得る。
このような複数箇所に凹部１２を有する基板１０の場合も、上記同様、図７（Ｂ）に示すように、その複数箇所の凹部１２を充填材１３で埋め、その上に平板１４を設けて、電子部品２を得ることができる。更に、このような電子部品２（基板１０の端子１１群）を、上記同様、図７（Ｃ）に示すように、基板２０（端子２１群）と接合し、電子装置１を得ることができる。
また、以上の説明では、ポスト１１ａを有する端子１１群と、ポスト２１ａを有する端子２１群とを接合する場合を例示したが、接合する端子１１と端子２１の組合せは、このような例には限定されない。
図８は第２の変形例を示す図である。
図８（Ａ）には、基板２０の別例の要部断面を模式的に図示している。図８（Ｂ）には、電子装置１の別例の要部断面を模式的に図示している。
図８（Ａ）に示す基板２０は、端子２１として、パッドを有する（上記ポスト２１ａを有しない）。この図８（Ａ）に示すような基板２０が用いられ、図８（Ｂ）に示すように、電子部品２（基板１０）の端子１１のポスト１１ａ群が、半田接合部５０により、基板２０のパッドである端子２１群に接合される。半田接合部５０は、接合前のポスト１１ａ上に設けられる半田が、基板１０と基板２０との接合時に溶融されて形成される。或いは、半田接合部５０は、接合前のポスト１１ａ上に設けられる半田と、接合前の端子２１（パッド）上に設けられる半田とが、基板１０と基板２０との接合時に溶融一体化されて形成される。ポスト１１ａ上の半田、或いは更に端子２１上の半田には、Ｓｎ半田、Ｓｎ−Ａｇ半田、Ｓｎ−Ａｇ−Ｃｕ半田、Ｓｎ−Ｉｎ半田、Ｓｎ−Ｂｉ半田等の材料が用いられる。
このように、ポスト１１ａを有する端子１１群と、パッドである端子２１群とを接合した電子装置１を得ることもできる。基板１０に充填材１３及び平板１４を設け、吸引保持する際の基板１０の変形を抑えることで、その端子１１群と、基板２０のパッド群との距離のばらつき、それによる接合不良の発生を抑えることができる。
また、以上の説明では、端子１１としてポスト１１ａを有する基板１０を例示したが、端子１１は、このような形態のものには限定されない。
図９は第３の変形例を示す図である。
図９（Ａ）には、電子部品２の別例の要部断面を模式的に図示している。図９（Ｂ）には、電子装置１の別例の要部断面を模式的に図示している。
図９に示す電子部品２の基板１０は、端子１１として、半田ボールバンプを有する。この図９（Ａ）に示すような基板１０を含む電子部品２が用いられ、図９（Ｂ）に示すように、電子部品２（基板１０）の端子１１の半田ボールバンプ群が、例えば基板２０の端子２１のパッド群に接合される。半田接合部５０は、接合前の半田ボールバンプが、基板１０と基板２０との接合時に溶融されて形成される。或いは、半田接合部５０は、接合前の半田ボールバンプと、接合前の端子２１（パッド）上に設けられる半田とが、基板１０と基板２０との接合時に溶融一体化されて形成される。半田ボールバンプ、或いは更に端子２１上の半田には、Ｓｎ半田、Ｓｎ−Ａｇ半田、Ｓｎ−Ａｇ−Ｃｕ半田、Ｓｎ−Ｉｎ半田、Ｓｎ−Ｂｉ半田等の材料が用いられる。
このように、半田ボールバンプである端子１１群と、パッドである端子２１群とを接合した電子装置１を得ることもできる。端子１１群として半田ボールバンプを有する基板１０でも、充填材１３及び平板１４を設け、吸引保持する際の基板１０の変形を抑えることで、半田ボールバンプ群と、基板２０のパッド群との距離のばらつき、それによる接合不良の発生を抑えることができる。ここでは、半田ボールバンプである端子１１群を、パッドである端子２１群と接合する例を示したが、端子２１群をポストや半田ボールバンプとすることも可能であり、このような場合も、同様の効果を得ることが可能である。
また、以上の説明では、凹部１２を充填材１３で埋めた裏面１０ｂ上に平板１４を設けた基板１０を、基板２０と接合する場合を例示したが、このような基板１０を、同様に凹部、充填材及び平板を有する基板と接合することもできる。
図１０は第４の変形例を示す図である。
図１０には、電子装置１ａの要部断面を模式的に図示している。図１０に示す電子装置１ａは、基板１０、充填材１３及び平板１４を備える上側の電子部品２と、基板７０、充填材７３及び平板７４を備える下側の電子部品２ａとを含む。
下側の電子部品２ａの基板７０は、一面（表面）７０ａに端子７１群を有し、表面７０ａと反対側の面（裏面）７０ｂに凹部７２を有する。ここでは、基板７０の表面７０ａから突出するように設けられたポスト７１ａを含む端子７１を例示している。ポスト７１ａには、Ｃｕ、Ｎｉ、Ａｕ等の材料が用いられる。ポスト７１ａは、基板７０内に設けられる、図示しない電極、配線、ビア等の導体部や、トランジスタ等の回路素子と電気的に接続される。また、ここでは、端部に比べて中央部が深い断面形状の凹部７２を例示している。凹部７２は、例えば基板７０の製造過程で行われるＣＭＰやバックグラインドによって形成される。
充填材７３は、基板７０の裏面７０ｂの凹部７２に設けられる。充填材７３には、上記充填材１３と同様の材料を用いることができる。平板７４は、基板７０の裏面７０ｂ上に、凹部７２の充填材７３を介して設けられる。平板７４には、上記平板１４と同様の材料を用いることができる。
このような基板７０、端子７１群及び凹部７２、並びに充填材７３及び平板７４を備える構造体が、電子装置１ａにおける下側の電子部品２ａを構成する。
基板１０（電子部品２）の端子１１（ポスト１１ａ）と、基板７０の端子７１（ポスト７１ａ）とは、半田接合部５０によって接合される。半田接合部５０は、例えば、接合前の基板１０のポスト１１ａ上に設けられる半田と、接合前の基板７０のポスト７１ａ上に設けられる半田とが、接合時に溶融一体化されることで形成される。基板１０のポスト１１ａ上の半田、基板７０のポスト７１ａ上の半田には、Ｓｎ半田、Ｓｎ−Ａｇ半田、Ｓｎ−Ａｇ−Ｃｕ半田、Ｓｎ−Ｉｎ半田、Ｓｎ−Ｂｉ半田等の材料が用いられる。半田接合部５０により、基板１０と基板７０とが、ポスト１１ａ、半田接合部５０及びポスト７１ａによって電気的及び機械的に接続される。更に、半田接合部５０を介して接合される基板１０と基板７０との間に設けられる樹脂層６０により、基板１０と基板７０との間の接合強度の向上が図られる。
仮に、裏面７０ｂに凹部７２を有するが充填材７３及び平板７４が設けられていない基板７０では、電子部品２と接合するために裏面７０ｂを吸着ステージ側に向けて吸引保持すると、凹部７２が吸着ステージの吸着面に吸引され、変形が生じ得る。このような変形が生じると、端子７１群に高さばらつきが生じ、それによって基板１０の端子１１群との距離にばらつきが生じて、一部の端子１１（群）と端子７１（群）とが接合されないといった接合不良が発生する恐れがある。
これに対し、上記のように、基板７０の裏面７０ｂの凹部７２に充填材７３を設け、その上に平板７４を設ける構成を採用すると、吸着ステージ上に吸引保持した際にも、基板７０（電子部品２ａ）の変形が抑えられる。これにより、端子１１群と端子７１群とを、接合不良を抑えて接合することが可能になり、高性能及び高品質の電子装置１ａを実現することが可能になる。
尚、上記図７で述べたのと同様に、電子装置１ａにおいても、凹部１２及び凹部７２は、それぞれ複数箇所に形成され得る。また、電子装置１ａにおいて、基板７０側の端子７１は、ポスト７１ａを有するものに限定されず、上記図８の例に従い、パッドとしてもよい。また、電子装置１ａにおいて、基板１０側の端子１１は、ポスト１１ａを有するものに限定されず、上記図９の例に従い、半田ボールバンプとしてもよい。
以下、電子装置及びその形成方法の、より具体的な例を、第２〜第５の実施の形態として説明する。
まず、第２の実施の形態について説明する。
ここでは、上記第１の実施の形態で述べた基板１０及び基板２０として半導体チップを用いた場合の例を、第２の実施の形態として説明する。
図１１は第２の実施の形態に係る電子部品の形成方法の一例を示す図である。
図１１（Ａ）には、半導体チップ１０Ａの吸引工程の要部断面を模式的に図示している。図１１（Ｂ）には、充填材１３Ａの配設工程の要部断面を模式的に図示している。図１１（Ｃ）には、平板１４Ａの配設工程の要部断面を模式的に図示している。
図１１（Ａ）に示す半導体チップ１０Ａは、半導体基板１５Ａと、半導体基板１５Ａ上に設けられた配線層１６Ａとを含む。
半導体基板１５Ａの表面には、トランジスタ、抵抗、容量等の回路素子が形成される。ここでは、半導体基板１５Ａに形成される回路素子として、素子分離領域１５Ａｂで画定される素子領域に形成された１つのトランジスタ１５Ａａを例示している。
配線層１６Ａは、絶縁部１６Ａｄ内に設けられた、配線１６Ａａ、ビア１６Ａｂ、電極１６Ａｃ等の導体部を含む。絶縁部１６Ａｄには、有機系又は無機系の各種絶縁材料が用いられる。配線１６Ａａ、ビア１６Ａｂ、電極１６Ａｃ等の導体部には、Ｃｕ、Ａｌ等の各種導体材料が用いられる。
配線層１６Ａの電極１６Ａｃ上に、半導体チップ１０Ａの表面１０Ａａから突出するポスト１１Ａａと、その先端に設けられた半田１１Ａｂとを有する端子１１Ａ群が設けられる。ポスト１１Ａａには、Ｃｕ、Ｎｉ、Ａｕ等の材料が用いられる。半田１１Ａｂには、Ｓｎ−Ａｇ半田等のＳｎを含む半田が用いられる。半導体基板１５Ａに形成されるトランジスタ１５Ａａ等の回路素子は、配線層１６Ａの配線１６Ａａ、ビア１６Ａｂ、電極１６Ａｃ等の導体部を通じて、表面１０Ａａの端子１１Ａ群と電気的に接続される。
図１１（Ａ）に示すように、半導体チップ１０Ａの裏面１０Ａｂには、例えば半導体基板１５Ａに対するＣＭＰやバックグラインドによって形成される凹部１２Ａが存在する。裏面１０Ａｂにこのような凹部１２Ａを有する半導体チップ１０Ａの、その表面１０Ａａに樹脂層６０Ａａが設けられ、樹脂層６０Ａａ側が吸着ステージ４０で吸引される。
次いで、吸着ステージ４０で吸引された半導体チップ１０Ａの裏面１０Ａｂの凹部１２Ａに、図１１（Ｂ）に示すように、充填材１３Ａａが設けられる。そして、図１１（Ｃ）に示すように、その上に平板１４Ａが設けられると共に、充填材１３Ａａが硬化される（充填材１３Ａが形成される）。充填材１３Ａａ及び充填材１３Ａ並びに平板１４Ａにはそれぞれ、上記充填材１３ａ及び充填材１３並びに平板１４と同様の材料を用いることができる。
図１１（Ａ）〜図１１（Ｃ）に示すような工程により、半導体チップ１０Ａと、その裏面１０Ａｂの凹部１２Ａを埋める充填材１３Ａと、裏面１０Ａｂ上に充填材１３Ａを介して設けられた平板１４Ａとを有する電子部品２Ａが形成される。
図１２は第２の実施の形態に係る端子群の接合方法の一例を示す図である。
図１２（Ａ）には、電子部品２Ａ（半導体チップ１０Ａ）の端子１１Ａ群と半導体チップ２０Ａの端子２１Ａ群との接合前の状態の一例を示し、図１２（Ｂ）には、接合時の状態の一例を示している。図１２（Ｃ）には、接合後の状態の一例を示している。
半導体チップ１０Ａ、充填材１３Ａ及び平板１４Ａを含む電子部品２Ａは、吸着ステージ４０から離脱され、その端子１１Ａ群が、別の半導体チップ２０Ａの端子２１Ａ群と接合される。
図１２（Ａ）に示すように、半導体チップ２０Ａは、表面２０Ａａから突出するポスト２１Ａａと、その先端に設けられた半田２１Ａｂとを有する端子２１Ａ群を有する。ポスト２１Ａａには、Ｃｕ、Ｎｉ、Ａｕ等の材料が用いられる。半田２１Ａｂには、Ｓｎ−Ａｇ半田等のＳｎを含む半田が用いられる。端子２１Ａ群はそれぞれ、半導体チップ１０Ａの端子１１Ａ群と対応する位置に設けられる。ポスト２１Ａａは、半導体チップ２０Ａ内に設けられる、図示しない電極、配線、ビア等の導体部や、トランジスタ等の回路素子と電気的に接続される。また、半導体チップ２０Ａは、裏面２０Ａｂに端子２２Ａ群を有する。ここでは、端子２２Ａ群としてパッドを例示している。表面２０Ａａの端子２１Ａと裏面２０Ａｂの端子２２Ａとは、ＴＳＶ形成技術を用いて形成される導体２３Ａを通じて電気的に接続される。端子２２Ａ及び導体２３Ａには、Ｃｕ、Ａｌ等の材料が用いられる。
半導体チップ２０Ａは、図１２（Ａ）に示すように、端子２２Ａ群が設けられている裏面２０Ａｂ側を吸引する吸着ステージ４０上に保持される。半導体チップ１０Ａを含む電子部品２Ａは、図１２（Ａ）に示すように、平板１４Ａ側を吸引するボンディングツール３０で保持され、吸着ステージ４０上の半導体チップ２０Ａの上方に、端子１１Ａ群と端子２１Ａ群とが位置合わせされて対向配置される。
電子部品２Ａは、図１２（Ｂ）に示すように、例えばボンディングツール３０で加熱されながら、半導体チップ２０Ａ側に加圧され、半導体チップ２０Ａに接合される。その際には、加圧に伴い樹脂層６０Ａａを押し破る各端子１１Ａの半田１１Ａｂが、対応する半導体チップ２０Ａ側の各端子２１Ａの半田２１Ａｂと接触し、加熱により溶融一体化され、半田接合部５０Ａが形成される。これにより、半導体チップ１０Ａと半導体チップ２０Ａとが、ポスト１１Ａａ、半田接合部５０Ａ及びポスト２１Ａａによって電気的及び機械的に接続される。更に、半田接合部５０Ａの形成時の加熱により、或いは半田接合部５０Ａの形成後の硬化処理（加熱や光照射等）により、硬化された樹脂層６０Ａが形成され、半導体チップ１０Ａと半導体チップ２０Ａとの接合強度の向上が図られる。
これにより、図１２（Ｃ）に示すような、半導体チップ１０Ａを含む電子部品２Ａの端子１１Ａ群と、半導体チップ２０Ａの端子２１Ａ群とが接合された電子装置１Ａが形成される。
電子装置１Ａでは、充填材１３Ａ及び平板１４Ａにより、接合時における端子１１Ａ群と端子２１Ａ群との間の距離のばらつき、それによる接合不良の発生が効果的に抑えられる。これにより、高性能及び高品質の電子装置１Ａが実現される。
尚、上記図７で述べたのと同様に、電子装置１Ａにおいて、凹部１２Ａは、半導体チップ１０Ａの裏面１０Ａｂの複数箇所に形成されてもよい。また、電子装置１Ａにおいて、半導体チップ２０Ａの端子２１Ａは、ポスト２１Ａａを有するものに限定されず、上記図８の例に従い、パッドとしてもよい。また、電子装置１Ａにおいて、半導体チップ１０Ａの端子１１Ａは、ポスト１１Ａａを有するものに限定されず、上記図９の例に従い、半田ボールバンプとしてもよい。また、上記図１０の例に従い、半導体チップ２０Ａとして、電子部品２Ａが接合される側と反対の面に凹部を有し、その凹部に所定の充填材が設けられ、その充填材上に所定の平板が設けられた半導体チップを用いることもできる。
次に、第３の実施の形態について説明する。
ここでは、上記第１の実施の形態で述べた基板１０として半導体チップを用い、基板２０として回路基板を用いた場合の例を、第３の実施の形態として説明する。
図１３は第３の実施の形態に係る電子装置の一例を示す図である。
図１３（Ａ）には、第１の構成例に係る電子装置１Ｂの要部断面を模式的に図示している。図１３（Ａ）に示す電子装置１Ｂは、上記図１１（Ａ）〜（Ｃ）に示すような工程で形成される半導体チップ１０Ａ、充填材１３Ａ及び平板１４Ａを含む電子部品２Ａと、インターポーザ２０Ｂとを含む。
インターポーザ２０Ｂは、基材２５Ｂと、配線２６Ｂａ及びビア２６Ｂｂ等の導体部とを含む。基材２５Ｂには、Ｓｉやガラス等の材料が用いられる。導体部には、Ｃｕ等の各種導体材料が用いられる。インターポーザ２０Ｂの表面２０Ｂａの、配線２６Ｂａの一部（電極）上に、表面２０Ｂａから突出するポスト２１Ｂａを有する端子２１Ｂ群が設けられる。ポスト２１Ｂａには、Ｃｕ、Ｎｉ、Ａｕ等の材料が用いられる。インターポーザ２０Ｂの表面２０Ｂａと裏面２０Ｂｂの配線２６Ｂａ間は、ビア２６Ｂｂを通じて電気的に接続される。
電子装置１Ｂでは、このようなインターポーザ２０Ｂの端子２１Ｂ群と、電子部品２Ａ（半導体チップ１０Ａ）の端子１１Ａ群とが、半田接合部５０Ｂで接合される。半田接合部５０Ｂは、例えば、接合前のポスト２１Ｂａ上に設けられる半田（Ｓｎを含む半田）と、接合前のポスト１１Ａａ上に設けられる半田（上記半田１１Ａｂ）とが、インターポーザ２０Ｂと電子部品２Ａとの接合時に溶融一体化されて形成される。電子装置１Ｂの、インターポーザ２０Ｂと電子部品２Ａとの間には、樹脂層６０Ｂ（例えば上記図１２（Ａ）の樹脂層６０Ａａが硬化されたもの）が設けられる。
このように電子部品２Ａが、インターポーザ２０Ｂのような回路基板に接合される電子装置１Ｂでも、充填材１３Ａ及び平板１４Ａにより、接合時における端子１１Ａ群と端子２１Ｂ群との間の距離のばらつき、それによる接合不良の発生が効果的に抑えられる。これにより、高性能及び高品質の電子装置１Ｂが実現される。
尚、上記図７で述べたのと同様に、電子装置１Ｂにおいて、凹部１２Ａは、半導体チップ１０Ａの裏面１０Ａｂの複数箇所に形成されてもよい。また、電子装置１Ｂにおいて、インターポーザ２０Ｂの端子２１Ｂは、ポスト２１Ｂａを有するものに限定されず、上記図８の例に従い、表面２０Ｂａの配線２６Ｂａ（パッド）としてもよい。また、電子装置１Ｂにおいて、半導体チップ１０Ａの端子１１Ａは、ポスト１１Ａａを有するものに限定されず、上記図９の例に従い、半田ボールバンプとしてもよい。
また、図１３（Ｂ）には、第２の構成例に係る電子装置１Ｃの要部断面を模式的に図示している。図１３（Ｂ）に示す電子装置１Ｃは、上記図１１（Ａ）〜（Ｃ）に示すような工程で形成される半導体チップ１０Ａ、充填材１３Ａ及び平板１４Ａを含む電子部品２Ａと、プリント基板２０Ｃとを含む。
プリント基板２０Ｃは、絶縁部２６Ｃｄ内に設けられた、配線２６Ｃａ、ビア２６Ｃｂ、電極２６Ｃｃ等の導体部を含む。ここでは多層配線構造を有するプリント基板２０Ｃを例示するが、配線２６Ｃａの層数は例示のものに限定されない。絶縁部２６Ｃｄには、有機系又は無機系の各種絶縁材料が用いられる。導体部には、Ｃｕ、Ａｌ等の各種導体材料が用いられる。プリント基板２０Ｃの表面２０Ｃａの電極２６Ｃｃ上には、表面２０Ｃａから突出するポスト２１Ｃａを有する端子２１Ｃ群が設けられる。ポスト２１Ｃａには、Ｃｕ、Ｎｉ、Ａｕ等の材料が用いられる。プリント基板２０Ｃでは、その表面２０Ｃａと裏面２０Ｃｂの電極２６Ｃｃ間が、配線２６Ｃａ及びビア２６Ｃｂを通じて電気的に接続される。
電子装置１Ｃでは、このようなプリント基板２０Ｃの端子２１Ｃ群と、電子部品２Ａ（半導体チップ１０Ａ）の端子１１Ａ群とが、半田接合部５０Ｃで接合される。半田接合部５０Ｃは、例えば、接合前のポスト２１Ｃａ上に設けられる半田（Ｓｎを含む半田）と、接合前のポスト１１Ａａ上に設けられる半田（上記半田１１Ａｂ）とが、プリント基板２０Ｃと電子部品２Ａとの接合時に溶融一体化されて形成される。電子装置１Ｃの、プリント基板２０Ｃと電子部品２Ａとの間には、樹脂層６０Ｃ（例えば上記図１２（Ａ）の樹脂層６０Ａａが硬化されたもの）が設けられる。
このように電子部品２Ａが、プリント基板２０Ｃのような回路基板に接合される電子装置１Ｃでも、充填材１３Ａ及び平板１４Ａにより、接合時における端子１１Ａ群と端子２１Ｃ群との間の距離のばらつき、それによる接合不良の発生が効果的に抑えられる。これにより、高性能及び高品質の電子装置１Ｃが実現される。
尚、上記図７で述べたのと同様に、電子装置１Ｃにおいて、凹部１２Ａは、半導体チップ１０Ａの裏面１０Ａｂの複数箇所に形成されてもよい。また、電子装置１Ｃにおいて、プリント基板２０Ｃの端子２１Ｃは、ポスト２１Ｃａを有するものに限定されず、上記図８の例に従い、表面２０Ｃａの電極２６Ｃｃ（パッド）としてもよい。また、電子装置１Ｃにおいて、半導体チップ１０Ａの端子１１Ａは、ポスト１１Ａａを有するものに限定されず、上記図９の例に従い、半田ボールバンプとしてもよい。
次に、第４の実施の形態について説明する。
ここでは、上記第１の実施の形態で述べた基板１０として半導体チップを用い、基板２０としてウェハを用いた場合の例を、第４の実施の形態として説明する。
図１４は第４の実施の形態に係る電子装置の一例を示す図である。
図１４には、電子装置１Ｄの要部断面を模式的に図示している。図１４に示す電子装置１Ｄは、上記図１１（Ａ）〜（Ｃ）に示すような工程で形成される半導体チップ１０Ａ、充填材１３Ａ及び平板１４Ａを含む電子部品２Ａ群と、それらが実装されたウェハ２０Ｄとを含む。尚、図１４（及び後述の図１５）では、電子部品２Ａに含まれる半導体チップ１０Ａの内部構造の詳細な図示を省略している。
ウェハ２０Ｄは、半導体チップに個片化する前のウェハである。ウェハ２０Ｄは、複数のダイシングライン（スクライブライン）２７Ｄを有し、ダイシングライン２７Ｄで囲まれた領域が、個片化前の半導体チップが形成される領域（半導体チップ形成領域）２８Ｄとなる。半導体チップとすべき所定の構造が形成されたウェハ２０Ｄを、そのダイシングライン２７Ｄに沿ってダイシングすることで、所定の構造を有する個片化された半導体チップ（例えば上記図１２（Ａ）の半導体チップ２０Ａ）が取得される。ウェハ２０Ｄの、各半導体チップ形成領域２８Ｄの表面２０Ｄａには、表面２０Ｄａから突出するポスト２１Ｄａを有する端子２１Ｄ群（例えば上記図１２（Ａ）の端子２１Ａ群）が設けられる。ポスト２１Ｄａには、Ｃｕ、Ｎｉ、Ａｕ等の材料が用いられる。
電子装置１Ｄでは、このようなウェハ２０Ｄの、複数の半導体チップ形成領域２８Ｄの端子２１Ｄ群と、複数の電子部品２Ａ（半導体チップ１０Ａ）の端子１１Ａ群とが、それぞれ半田接合部５０Ｄで接合される。半田接合部５０Ｄは、例えば、接合前のポスト２１Ｄａ上に設けられる半田（Ｓｎを含む半田）と、接合前のポスト１１Ａａ上に設けられる半田（上記半田２１Ａｂ）とが、ウェハ２０Ｄと各電子部品２Ａとの接合時に溶融一体化されて形成される。電子装置１Ｄの、ウェハ２０Ｄと各電子部品２Ａとの間には、樹脂層６０Ｄ（例えば上記図１２（Ａ）の樹脂層６０Ａａが硬化されたもの）が設けられる。
このように複数の電子部品２Ａが、ウェハ２０Ｄに接合される電子装置１Ｄでも、充填材１３Ａ及び平板１４Ａにより、接合時における端子１１Ａ群と端子２１Ｄ群との間の距離のばらつき、それによる接合不良の発生が効果的に抑えられる。これにより、高性能及び高品質の電子装置１Ｄが実現される。
図１５は第４の実施の形態に係る電子装置の別例を示す図である。
図１５には、上記図１４に示す電子装置１Ｄから取得される電子装置１Ｄａの要部断面を模式的に図示している。上記図１４に示す電子装置１Ｄは、そのウェハ２０Ｄのダイシングライン２７Ｄに沿ってダイシングされ、電子部品２Ａが接合されている半導体チップ形成領域２８Ｄが個片化される。これにより、図１５に示すように、半導体チップ形成領域２８Ｄに形成されている所定構造の半導体チップ２８Ｄａに、電子部品２Ａが接合された、個々の電子装置１Ｄａ（例えば上記図１２（Ｃ）の電子装置１Ａ）が取得される。
尚、上記図７で述べたのと同様に、電子装置１Ｄ及び電子装置１Ｄａにおいて、凹部１２Ａは、半導体チップ１０Ａの裏面１０Ａｂの複数箇所に形成されてもよい。また、電子装置１Ｄ及び電子装置１Ｄａにおいて、ウェハ２０Ｄ及び半導体チップ２８Ｄａの端子２１Ｄは、ポスト２１Ｄａを有するものに限定されず、上記図８の例に従い、パッドとしてもよい。また、電子装置１Ｄ及び電子装置１Ｄａにおいて、半導体チップ１０Ａの端子１１Ａは、ポスト１１Ａａを有するものに限定されず、上記図９の例に従い、半田ボールバンプとしてもよい。また、上記図１０の例に従い、電子部品２Ａの接合相手となるウェハとして、電子部品２Ａが接合される側と反対の面に凹部を有し、その凹部に所定の充填材が設けられ、その充填材上に所定の平板が設けられたウェハを用いることもできる。
次に、第５の実施の形態について説明する。
ここでは、上記第１の実施の形態で述べた基板１０及び基板２０としてウェハを用いた場合の例を、第５の実施の形態として説明する。
図１６は第５の実施の形態に係る電子部品の形成方法の一例を示す図である。
図１６（Ａ）には、ウェハ１０Ｂの吸引工程の要部断面を模式的に図示している。図１６（Ｂ）には、充填材１３Ｂの配設工程の要部断面を模式的に図示している。図１６（Ｃ）には、平板１４Ｂの配設工程の要部断面を模式的に図示している。
図１６（Ａ）に示すウェハ１０Ｂは、半導体チップに個片化する前のウェハであり、ダイシングライン１７Ｂで囲まれた領域が半導体チップ形成領域１８Ｂとなる。ウェハ１０Ｂを、そのダイシングライン１７Ｂに沿ってダイシングすることで、所定の構造を有する個片化された半導体チップ（例えば上記図１２（Ａ）の半導体チップ１０Ａ）が取得される。ウェハ１０Ｂの、各半導体チップ形成領域１８Ｂの表面１０Ｂａには、表面１０Ｂａから突出するポスト１１Ｂａと、その先端に設けられた半田１１Ｂｂとを有する端子１１Ｂ群（例えば上記図１２（Ａ）の端子１１Ａ群）が設けられる。ポスト１１Ｂａには、Ｃｕ、Ｎｉ、Ａｕ等の材料が用いられる。半田１１Ｂｂには、Ｓｎ−Ａｇ半田等のＳｎを含む半田が用いられる。
このウェハ１０Ｂの裏面１０Ｂｂには、例えば製造過程のＣＭＰやバックグラインドによって形成される凹部１２Ｂが存在する。尚、凹部１２Ｂの形状や数は、図示したものに限定されない。図１６（Ａ）に示すように、凹部１２Ｂを有するウェハ１０Ｂの、表面１０Ｂａに樹脂層６０Ｂａが設けられ、樹脂層６０Ｂａ側が吸着ステージ４０で吸引される。
そして、吸着ステージ４０で吸引されたウェハ１０Ｂの裏面１０Ｂｂの凹部１２Ｂに、図１６（Ｂ）に示すように、充填材１３Ｂａが設けられる。そして、図１６（Ｃ）に示すように、その上に平板１４Ｂが設けられると共に、充填材１３Ｂａが硬化される（充填材１３Ｂが形成される）。充填材１３Ｂａ及び充填材１３Ｂ並びに平板１４Ｂにはそれぞれ、上記充填材１３ａ及び充填材１３並びに平板１４と同様の材料を用いることができる。
図１６（Ａ）〜図１６（Ｃ）に示すような工程により、ウェハ１０Ｂと、その裏面１０Ｂｂの凹部１２Ｂを埋める充填材１３Ｂと、裏面１０Ｂｂ上に充填材１３Ｂを介して設けられた平板１４Ｂとを有する電子部品２Ｂが形成される。
図１７は第５の実施の形態に係る端子群の接合方法の一例を示す図である。
図１７（Ａ）には、電子部品２Ｂ（ウェハ１０Ｂ）の端子１１Ｂ群とウェハ２０Ｄの端子２１Ｄ群との接合前の状態の一例を示し、図１７（Ｂ）には、接合時の状態の一例を示している。図１７（Ｃ）には、接合後の状態の一例を示している。
ウェハ１０Ｂ、充填材１３Ｂ及び平板１４Ｂを含む電子部品２Ｂは、吸着ステージ４０から離脱され、その端子１１Ｂ群が、別のウェハ２０Ｄの端子２１Ｄ群と接合される。
ウェハ２０Ｄは、図１７（Ａ）に示すように、裏面２０Ｄｂ側を吸引する吸着ステージ４０上に保持される。ウェハ１０Ｂを含む電子部品２Ｂは、図１７（Ａ）に示すように、平板１４Ｂ側を吸引するボンディングツール３０で保持され、吸着ステージ４０上のウェハ２０Ｄの上方に、端子１１Ｂ群と端子２１Ｄ群とが位置合わせされて対向配置される。
電子部品２Ｂは、図１７（Ｂ）に示すように、例えばボンディングツール３０で加熱されながら、ウェハ２０Ｄ側に加圧され、ウェハ２０Ｄに接合される。その際には、加圧に伴い樹脂層６０Ｂａを押し破る各端子１１Ｂの半田１１Ｂｂが、対応するウェハ２０Ｄ側の各端子２１Ｄの半田２１Ｄｂと接触し、加熱により溶融一体化され、半田接合部５０Ｅが形成される。これにより、ウェハ１０Ｂを含む電子部品２Ｂと、ウェハ２０Ｄとが、ポスト１１Ｂａ、半田接合部５０Ｅ及びポスト２１Ｄａによって電気的及び機械的に接続される。更に、半田接合部５０Ｅの形成時の加熱により、或いは半田接合部５０Ｅの形成後の硬化処理（加熱や光照射等）により、硬化された樹脂層６０Ｅが形成され、ウェハ１０Ｂを含む電子部品２Ｂと、ウェハ２０Ｄとの接合強度の向上が図られる。
これにより、図１７（Ｃ）に示すような、ウェハ１０Ｂを含む電子部品２Ｂの端子１１Ｂ群と、ウェハ２０Ｄの端子２１Ｄ群とが接合された電子装置１Ｅが形成される。
このようにウェハ１０Ｂを含む電子部品２Ｂが、ウェハ２０Ｄに接合される電子装置１Ｅでも、充填材１３Ｂ及び平板１４Ｂにより、接合時における端子１１Ｂ群と端子２１Ｄ群との間の距離のばらつき、それによる接合不良の発生が効果的に抑えられる。これにより、高性能及び高品質の電子装置１Ｅが実現される。
図１８は第５の実施の形態に係る電子装置の別例を示す図である。
図１８には、上記図１７（Ｃ）に示す電子装置１Ｅから取得される電子装置１Ｅａの要部断面を模式的に図示している。例えば、上記図１７（Ｃ）に示す電子装置１Ｅでは、その電子部品２Ｂに含まれるウェハ１０Ｂのダイシングライン１７Ｂと、ウェハ２０Ｄのダイシングライン２７Ｄとが、予め対応する位置に設けられる。このような電子装置１Ｅが、そのウェハ１０Ｂのダイシングライン１７Ｂ、及びウェハ２０Ｄのダイシングライン２７Ｄに沿ってダイシングされ、互いの半導体チップ形成領域１８Ｂ及び半導体チップ形成領域２８Ｄが個片化される。これにより、図１８に示すように、各々に形成されている半導体チップ１８Ｂａと半導体チップ２８Ｄａとが接合された、個々の電子装置１Ｅａ（例えば上記図１２（Ｃ）の電子装置１Ａ）が取得される。
尚、上記図７で述べたのと同様に、電子装置１Ｅ及び電子装置１Ｅａにおいて、凹部１２Ｂは、ウェハ１０Ｂ及び半導体チップ１８Ｂａの裏面１０Ｂｂの複数箇所に形成されてもよい。また、電子装置１Ｅ及び電子装置１Ｅａにおいて、ウェハ２０Ｄ及び半導体チップ２８Ｄａの端子２１Ｄは、ポスト２１Ｄａを有するものに限定されず、上記図８の例に従い、パッドとしてもよい。また、電子装置１Ｅ及び電子装置１Ｅａにおいて、ウェハ１０Ｂの端子１１Ｂは、ポスト１１Ｂａを有するものに限定されず、上記図９の例に従い、半田ボールバンプとしてもよい。また、上記図１０の例に従い、電子部品２Ｂの接合相手となるウェハとして、電子部品２Ａが接合される側と反対の面に凹部を有し、その凹部に所定の充填材が設けられ、その充填材上に所定の平板が設けられたウェハを用いることもできる。
また、ここでは、ウェハ１０Ｂとウェハ２０Ｄとの接合後にダイシングして電子装置１Ｅａを得る場合を例示したが、ウェハ１０Ｂは、ウェハ２０Ｄとの接合前にダイシングしてもよい。
図１９は第５の実施の形態に係る電子部品の形成方法及び電子装置の別例を示す図である。
図１９（Ａ）には、ウェハ１０Ｂのダイシング工程の要部断面を模式的に図示している。図１９（Ｂ）には、個片化された電子部品２Ｃの接合工程の要部断面を模式的に図示している。図１９（Ｃ）には、ウェハ２０Ｄのダイシング工程の要部断面を模式的に図示している。
この例では、上記図１６（Ａ）〜図１６（Ｃ）のようにしてウェハ１０Ｂに、その凹部１２Ｂを埋める充填材１３Ｂと、その充填材１３Ｂを覆う平板１４Ｂとを設けた後、ダイシングライン１７Ｂに沿ってダイシングが行われる。これにより、図１９（Ａ）に示すような、半導体チップ１８Ｂａと、その凹部１２Ｂを埋める充填材１３Ｂと、その充填材１３Ｂを覆う平板１４Ｂとを含む、個々の電子部品２Ｃが得られる。
このようにして得られた電子部品２Ｃの端子１１Ｂ群が、上記第４の実施の形態で述べた図１４の例に従い、図１９（Ｂ）に示すように、ウェハ２０Ｄの端子２１Ｄ群と、半田接合部５０Ｅにより接合される。その後、図１５の例に従い、図１９（Ｃ）に示すように、ウェハ２０Ｄのダイシングライン２７Ｄに沿ってダイシングが行われる。これにより、上記図１８に示した例と同様の、半導体チップ１８Ｂａと半導体チップ２８Ｄａとが接合された、個々の電子装置１Ｅａが得られる。
この図１９（Ａ）〜図１９（Ｃ）に示すような方法によって電子装置１Ｅａを得ることもできる。
以上述べた第１〜第５の実施の形態に関し、電子装置の一例を更に図２０に示す。図２０には、電子装置の一例の斜視模式図を示している。例えば、上記第１の実施の形態で述べた平板１４は、図２０に示すように、平面視で基板１０の裏面１０ｂと同じか又は同等のサイズとされる。これにより、接合不良を抑えるために充填材１３と共に平板１４を設けることによる基板１０及び電子部品２の大型化（平面サイズの大型化）が抑えられる。
基板１０として半導体チップ１０Ａを用いる場合（第２〜第４の実施の形態）であれば、平板１４Ａが平面視で半導体チップ１０Ａの裏面１０Ａｂと同じか又は同等のサイズとされる。基板１０としてウェハ１０Ｂを用いる場合（第５の実施の形態）であれば、平板１４Ｂが平面視でウェハ１０Ｂの裏面１０Ｂｂと同じか又は同等のサイズとされる。これらの場合も、半導体チップ１０Ａ及び電子部品２Ａ、並びにウェハ１０Ｂ及び電子部品２Ｂの大型化が抑えられる。
以上の第１〜第５の実施の形態で述べた電子装置１，１ａ，１Ａ，１Ｂ，１Ｃ，１Ｄａ，１Ｅａ等は、各種電子機器に用いることができる。例えば、コンピュータ（パーソナルコンピュータ、スーパーコンピュータ、サーバ等）、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に用いることができる。
図２１は電子機器の一例を示す図である。図２１には、電子機器の一例を模式的に図示している。図２１に示すように、例えば上記図４に示したような電子装置１が、先に例示したような各種の電子機器９０に搭載（内蔵）される。ここでは電子装置１が、端子２２及び半田接合部９２を通じて、別の電子部品９１（半導体チップや回路基板等）と電気的及び機械的に接続された例を示している。
電子装置１では、基板１０の裏面１０ｂの凹部１２が充填材１３で埋められ、裏面１０ｂ上に充填材１３を介して平板１４が設けられることで、基板２０との接合時に吸引保持される基板１０の変形が抑えられ、端子１１群と端子２１群との接合不良が抑えられる。これにより、高性能及び高品質の電子装置１が実現され、そのような電子装置１を搭載する高性能及び高品質の電子機器９０が実現される。
尚、他の電子装置１ａ，１Ａ，１Ｂ，１Ｃ，１Ｄａ，１Ｅａ等を搭載する電子機器も同様に実現される。
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 第１面に第１端子群を有し、前記第１面と反対側の第２面に凹部を有する第１基板と、
前記凹部に設けられた充填材と、
前記第２面上に前記充填材を介して設けられた平板と、
前記第１基板の前記第１面側に設けられ、前記第１面と対向する第３面に前記第１端子群と接合された第２端子群を有する第２基板と
を含むことを特徴とする電子装置。
（付記２） 前記第１基板は、半導体素子を含むウェハであることを特徴とする付記１に記載の電子装置。
（付記３） 前記第１基板は、半導体素子であることを特徴とする付記１に記載の電子装置。
（付記４） 前記第１端子群と前記第２端子群の少なくとも一方は、突起状であることを特徴とする付記１乃至３のいずれかに記載の電子装置。
（付記５） 前記充填材は、前記第１基板と同じか又は前記第１基板よりも高い熱伝導性を有することを特徴とする付記１乃至４のいずれかに記載の電子装置。
（付記６） 前記平板は、前記第１基板と同じか又は前記第１基板よりも高い熱伝導性及び剛性を有することを特徴とする付記１乃至５のいずれかに記載の電子装置。
（付記７） 前記第１基板と前記第２基板との間に介在され、接合された前記第１端子群及び前記第２端子群を覆う樹脂層を更に含むことを特徴とする付記１乃至６のいずれかに記載の電子装置。
（付記８） 前記第２面と前記平板とは、平面視で同じサイズであることを特徴とする付記１乃至７のいずれかに記載の電子装置。
（付記９） 第１面に第１端子群を有し、前記第１面と反対側の第２面に凹部を有する第１基板と、
前記凹部に設けられた充填材と、
前記第２面上に前記充填材を介して設けられた平板と
を含む電子部品を準備する工程と、
前記電子部品の前記第１面と、第３面に第２端子群を有する第２基板の前記第３面とを対向させ、前記第１端子群と前記第２端子群とを接合する工程と
を含むことを特徴とする電子装置の製造方法。
（付記１０） 前記電子部品を準備する工程は、
前記第１基板の前記第１面側を第１吸着面に吸引保持する工程と、
吸引保持された前記第１基板の前記凹部に、前記充填材を設ける工程と、
吸引保持された前記第１基板の前記第２面上に、前記充填材を介して前記平板を設ける工程と
を含むことを特徴とする付記９に記載の電子装置の製造方法。
（付記１１） 前記第１端子群と前記第２端子群とを接合する工程は、前記電子部品の前記平板側を第２吸着面に吸引保持し、前記第１面を前記第３面に対向させる工程を含むことを特徴とする付記９又は１０に記載の電子装置の製造方法。
（付記１２） 前記第１基板は、半導体素子を含むウェハであることを特徴とする付記９乃至１１のいずれかに記載の電子装置の製造方法。
（付記１３） 前記平板を設ける工程後に、前記第１基板及び前記平板を、前記第１基板の前記半導体素子が個片化される位置で切断する工程を含むことを特徴とする付記１２に記載の電子装置の製造方法。
（付記１４） 前記第１端子群と前記第２端子群とを接合する工程後に、前記第１基板及び前記第２基板を、前記第１基板の前記半導体素子が個片化される位置で切断する工程を含むことを特徴とする付記１２に記載の電子装置の製造方法。
（付記１５） 前記第１基板は、半導体素子であることを特徴とする付記９乃至１１のいずれかに記載の電子装置の製造方法。
（付記１６） 前記電子部品を準備する工程は、前記第１面上に、前記第１端子群を覆う樹脂層を設ける工程を更に含むことを特徴とする付記９乃至１５のいずれかに記載の電子装置の製造方法。
（付記１７） 第１面に第１端子群を有し、前記第１面と反対側の第２面に凹部を有する第１基板と、
前記凹部に設けられた充填材と、
前記第２面上に前記充填材を介して設けられた平板と、
前記第１基板の前記第１面側に設けられ、前記第１面と対向する第３面に前記第１端子群と接合された第２端子群を有する第２基板と
を含む電子装置を備えることを特徴とする電子機器。
１，１ａ，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｄａ，１Ｅ，１Ｅａ，１０００ 電子装置
２，２ａ，２Ａ，２Ｂ，２Ｃ，９１ 電子部品
１０，２０，７０，１００，１００Ａ，１００Ｂ，２００ 基板
１０Ａ，２０Ａ，１８Ｂａ，２８Ｄａ 半導体チップ
１０Ｂ，２０Ｄ ウェハ
１０ａ，１０Ａａ，１０Ｂａ，２０ａ，２０Ａａ，２０Ｂａ，２０Ｃａ，２０Ｄａ，７０ａ，１００ａ，２００ａ 表面
１０ｂ，１０Ａｂ，１０Ｂｂ，２０ｂ，２０Ａｂ，２０Ｂｂ，２０Ｃｂ，２０Ｄｂ，７０ｂ，１００ｂ，２００ｂ 裏面
１１，１１Ａ，１１Ｂ，２１，２１Ａ，２１Ｂ，２１Ｃ，２１Ｄ，２２，２２Ａ，７１，１１０，２１０ 端子
１１ａ，１１Ａａ，１１Ｂａ，２１ａ，２１Ａａ，２１Ｂａ，２１Ｃａ，２１Ｄａ，７１ａ，１１１，２１１ ポスト
１１ｂ，１１Ａｂ，１１Ｂｂ，２１ｂ，２１Ａｂ，２１Ｄｂ，１１２，２１２ 半田
１２，１２Ａ，１２Ｂ，７２，１２０，１２１ 凹部
１３，１３ａ，１３Ａａ，１３Ａ，１３Ｂａ，１３Ｂ，７３ 充填材
１４，１４Ａ，１４Ｂ，７４ 平板
１５Ａ 半導体基板
１５Ａａ トランジスタ
１５Ａｂ 素子分離領域
１６Ａ 配線層
１６Ａａ，２６Ｂａ，２６Ｃａ 配線
１６Ａｂ，２６Ｂｂ，２６Ｃｂ ビア
１６Ａｃ，２６Ｃｃ 電極
１６Ａｄ，２６Ｃｄ 絶縁部
１７Ｂ，２７Ｄ ダイシングライン
１８Ｂ，２８Ｄ 半導体チップ形成領域
２０Ｂ インターポーザ
２０Ｃ プリント基板
２３，２３Ａ 導体
２５Ｂ 基材
３０，３００ ボンディングツール
３０ａ，４０ａ，３００ａ 吸着面
３１，４１，３１０，４１０ 孔
４０，４００ 吸着ステージ
５０，５０Ａ，５０Ｂ，５０Ｃ，５０Ｄ，５０Ｅ，９２，５００ 半田接合部
６０，６０ａ，６０Ａａ，６０Ａ，６０Ｂａ，６０Ｂ，６０Ｃ，６０Ｄ，６０Ｅ 樹脂層
８０ 供給装置
９０ 電子機器

Claims (8)

  1. 第１面に第１端子群を有し、前記第１面と反対側の第２面に凹部を有する第１基板と、
    前記凹部に設けられた充填材と、
    前記第２面上に前記充填材を介して設けられた平板と、
    前記第１基板の前記第１面側に設けられ、前記第１面と対向する第３面に前記第１端子群と接合された第２端子群を有する第２基板と
    を含むことを特徴とする電子装置。
  2. 前記第１端子群と前記第２端子群の少なくとも一方は、突起状であることを特徴とする請求項１に記載の電子装置。
  3. 前記充填材は、前記第１基板と同じか又は前記第１基板よりも高い熱伝導性を有することを特徴とする請求項１又は２に記載の電子装置。
  4. 前記平板は、前記第１基板と同じか又は前記第１基板よりも高い熱伝導性及び剛性を有することを特徴とする請求項１乃至３のいずれかに記載の電子装置。
  5. 第１面に第１端子群を有し、前記第１面と反対側の第２面に凹部を有する第１基板と、
    前記凹部に設けられた充填材と、
    前記第２面上に前記充填材を介して設けられた平板と
    を含む電子部品を準備する工程と、
    前記電子部品の前記第１面と、第３面に第２端子群を有する第２基板の前記第３面とを対向させ、前記第１端子群と前記第２端子群とを接合する工程と
    を含むことを特徴とする電子装置の製造方法。
  6. 前記電子部品を準備する工程は、
    前記第１基板の前記第１面側を第１吸着面に吸引保持する工程と、
    吸引保持された前記第１基板の前記凹部に、前記充填材を設ける工程と、
    吸引保持された前記第１基板の前記第２面上に、前記充填材を介して前記平板を設ける工程と
    を含むことを特徴とする請求項５に記載の電子装置の製造方法。
  7. 前記第１端子群と前記第２端子群とを接合する工程は、前記電子部品の前記平板側を第２吸着面に吸引保持し、前記第１面を前記第３面に対向させる工程を含むことを特徴とする請求項５又は６に記載の電子装置の製造方法。
  8. 第１面に第１端子群を有し、前記第１面と反対側の第２面に凹部を有する第１基板と、
    前記凹部に設けられた充填材と、
    前記第２面上に前記充填材を介して設けられた平板と、
    前記第１基板の前記第１面側に設けられ、前記第１面と対向する第３面に前記第１端子群と接合された第２端子群を有する第２基板と
    を含む電子装置を備えることを特徴とする電子機器。
JP2015253364A 2015-12-25 2015-12-25 電子装置、電子装置の製造方法及び電子機器 Active JP6536397B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015253364A JP6536397B2 (ja) 2015-12-25 2015-12-25 電子装置、電子装置の製造方法及び電子機器
US15/368,732 US10115694B2 (en) 2015-12-25 2016-12-05 Electronic device, electronic device fabrication method, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015253364A JP6536397B2 (ja) 2015-12-25 2015-12-25 電子装置、電子装置の製造方法及び電子機器

Publications (2)

Publication Number Publication Date
JP2017117989A JP2017117989A (ja) 2017-06-29
JP6536397B2 true JP6536397B2 (ja) 2019-07-03

Family

ID=59087945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015253364A Active JP6536397B2 (ja) 2015-12-25 2015-12-25 電子装置、電子装置の製造方法及び電子機器

Country Status (2)

Country Link
US (1) US10115694B2 (ja)
JP (1) JP6536397B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982882A (ja) 1995-09-20 1997-03-28 Nec Corp マルチチップモジュール
JP2000114413A (ja) * 1998-09-29 2000-04-21 Sony Corp 半導体装置、その製造方法および部品の実装方法
JP2004165330A (ja) 2002-11-12 2004-06-10 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2006019605A (ja) * 2004-07-05 2006-01-19 Sony Corp 半導体装置の製造方法および半導体装置
JP5310103B2 (ja) * 2009-03-03 2013-10-09 日本電気株式会社 半導体装置及びその製造方法
JP2012089579A (ja) 2010-10-15 2012-05-10 Elpida Memory Inc 半導体装置の製造方法
JP2012221989A (ja) * 2011-04-04 2012-11-12 Elpida Memory Inc 半導体装置製造装置、及び半導体装置の製造方法
US9034695B2 (en) * 2012-04-11 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated thermal solutions for packaging integrated circuits
JP5923725B2 (ja) * 2012-05-15 2016-05-25 パナソニックＩｐマネジメント株式会社 電子部品の実装構造体
KR20140106038A (ko) * 2013-02-25 2014-09-03 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US10115694B2 (en) 2018-10-30
JP2017117989A (ja) 2017-06-29
US20170186718A1 (en) 2017-06-29

Similar Documents

Publication Publication Date Title
JP4074862B2 (ja) 半導体装置の製造方法、半導体装置、および半導体チップ
TWI277187B (en) Semiconductor device and manufacturing method for the same
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
KR101107858B1 (ko) 반도체 기판을 위한 도전 필러 구조 및 그 제조 방법
KR102618460B1 (ko) 반도체 패키지 및 그 제조 방법
JP2008218926A (ja) 半導体装置及びその製造方法
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
US9825006B2 (en) Electronic component device and manufacturing method thereof
JP2014063974A (ja) チップ積層体、該チップ積層体を備えた半導体装置、及び半導体装置の製造方法
TWI627689B (zh) 半導體裝置
JP2013021058A (ja) 半導体装置の製造方法
JP2008270362A (ja) 積層配線基板及びその製造方法
JP2012221989A (ja) 半導体装置製造装置、及び半導体装置の製造方法
KR20170141067A (ko) 플립 칩
JP5547703B2 (ja) 半導体装置の製造方法
TWI814524B (zh) 電子封裝件及其製法與電子結構及其製法
JP2018037520A (ja) 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法
JP6536397B2 (ja) 電子装置、電子装置の製造方法及び電子機器
JP4057875B2 (ja) 半導体装置の製造方法
JP3092585B2 (ja) 半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法
TW201507097A (zh) 半導體晶片及具有半導體晶片之半導體裝置
JP5285385B2 (ja) 積層配線基板の製造方法
TW201434094A (zh) 晶片封裝製程及晶片封裝
TW202131418A (zh) 半導體裝置及其製造方法
JP2012033692A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190520

R150 Certificate of patent or registration of utility model

Ref document number: 6536397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150