JP2008270362A - 積層配線基板及びその製造方法 - Google Patents

Abstract

【課題】平坦性を維持し薄形化された半導体素子を内蔵し組立て容易な薄形化パッケージ構造を得るのに好適な積層配線基板及びその製造方法を提供する。
【解決手段】対面配置の第１、第２基板材１、２相互間に半導体素子３を接着した積層配線基板において、前記第１基板材１は、絶縁基板１ａの一方の面に配線層１ｂが形成された配線基板、及び前記絶縁基板を貫通し一端面が前記配線層に接続され他端面が前記絶縁基板の他方の面に露出する導電性ペーストからなる貫通電極１ｃを備え、前記半導体素子３は、半導体基板３ａの一部表面に形成された電極パッド３ｂ、前記電極パッドに対するコンタクト孔を有して前記半導体基板表面に形成された無機絶縁膜３ｃ及び前記無機絶縁膜上に形成され前記電極パッドに接続された再配線層３ｄを備え、前記貫通電極１ｃの前記他端面が前記再配線層３ｄに接続されている。
【選択図】図１

Description

本発明は積層配線基板及びその製造方法に関し、特に、内蔵される半導体素子及びパッケージ基板の薄形化に好適な積層配線基板及びその製造方法に関する。

プリント基板分野では、半導体ＩＣ／ＬＳＩ素子のようなウエハプロセスで製造された素子に信号伝達や給電を行うために、素子と外部回路または機器とを電気的に接続するためのパッケージ基板が使用されている。従来のパッケージ基板には、個片化されたＩＣチップを、再配線層が形成されたＩＣチップよりも大きな回路基板上に搭載し、ワイヤボンディング接続したものが用いられてきた。そして、近年の携帯電子機器の多機能化に伴い、半導体デバイスにも更なる小形化が要求され、ＩＣ／ＬＳＩの高集積化要求にも増してパッケージの小形化に焦点が当てられてきている。

このような状況において、近年、究極的な小形パッケージとして、ビルトアップ法のみで構成されるウエハレベル・チップスケールパッケージ（ＷＬＣＳＰ）が開発されている。このＷＬＣＳＰは、Ｓｉウエハを土台として、ＩＣ上に直接的に配線をビルトアップする方法で、パッケージサイズがＩＣチップサイズと同等程度に最小化される。しかし、実装基板の端子ピッチのルールによってパッケージ上に配置できる端子数が制約されるために、ＷＬＣＳＰの適用は、ピン数の少ない素子に限定される。

ＷＬＣＳＰの前記制約を解決する技術として、例えば特許文献１に開示されているようなＥＷＬＰ（Embedded Wafer Level Package）というパッケージ基板技術が知られている。しかしながら、このＥＷＬＰは、レジストマスク及びメッキ等の繰返し工程によるビルトアップ法を使用するため、工程数が多く長時間となり製造コストが高く、多層化時に多数回の加熱プレス工程を要するために一部の絶縁基板樹脂層に多くの熱履歴が加わり樹脂劣化が生じ易いなどの問題がある。

一方、特許文献２にみられるように、絶縁基板の両面に回路配線層及び接着層をそれぞれ設け、層間導通ビアとなる導電ペースト製の貫通電極を設けた配線基板を多数枚用意し、これらの配線基板を一括加熱圧着することによって多層配線基板構造を得る技術がある。

本発明者等は、このような導電ペースト製の貫通電極及び一括加熱圧着技術を利用した部品内蔵可能なパッケージタイプの積層配線基板の開発を行ってきている。その開発技術の一例を従来技術として図７及び図８に図示して説明する。

この従来技術の構造について、図７を参照して概略的に説明すると、上側の配線基板７１は、絶縁基板７１ａ、その上面の回路配線層７１ｂ、及び前記絶縁基板７１ａを貫通する導電ペースト製の貫通電極７１ｃを有する。下側の配線基板７２は、絶縁基板７２ａ及びその下面の回路配線層７２ｂを有する。前記上下両配線基板７１、７２間の半導体素子７３は、前記貫通電極７１ｃを通じて前記配線層７１ｂに電気的に接続され、前記両配線基板間を接着する接着層７４に埋め込まれている。

前記半導体素子７３の詳細構造及びその製造方法ついては、図８を参照して説明する。まず、図８（ａ）の工程では、半導体ウエハ７３Ａの上表面に、選択拡散技術などにより、前記半導体素子７３に対応する素子領域（図示略）を多数形成し、各素子領域毎に各素子用の電極パット７３ｂを形成する。また、各電極パット７３ｂ用のコンタクト孔を有する酸化珪素や窒化珪素製の無機絶縁膜７３ｃをウエハ７３Ａ上面に形成する。次に図８（ｂ）のように液状感光性ポリイミド前駆体をスピンコートし、フォトリソグラフィにより前記パット７３ｂを露出させる第１コンタクト孔７３ｄを形成した後、焼成して第１有機絶縁膜７３ｅを形成する。そして、図８（ｃ）のように前記各電極パット７３ｂ及び第１有機絶縁膜７３ｅ上に、セミアディティブ法によって例えば銅めっき層によるパターン化された再配線層７３ｆを形成する。図８（ｄ）では、第１有機絶縁膜７３ｅ形成の場合と同様に、再度、ウエハ上面に液状感光性ポリイミド前駆体をスピンコートし、前記再配線層７３ｆの一部に対応する第２コンタクト孔７３ｇを備えた第２有機絶縁膜７３ｈを形成する。次に、ウエハ７３Ａ裏面を研磨してウエハを薄形化した後、図８（ｅ）のようにダイシングして薄形化された半導体基板７３ａを有する複数の個片化された半導体素子７３を取り出す。なお、前記半導体素子の薄形化はパッケージ基板の薄形化の市場要求に伴って不可欠な状況にある。

ところで、前記半導体素子７３を内蔵するパッケージ基板の組立工程図を省略するが、この組立工程の際には、マウンタ設備の真空チャックによって一つ一つピックアップされた各半導体素子７３が、その再配線層７３ｆを貫通電極７１ｃに押し付けた状態（図７参照）で接着層材によって前記上側配線基板７１に仮止めされる。その後、前記半導体素子７３付の上側配線基板７１を下側配線基板７２上に、接着層７４を介在させて位置合わせして積層し、この積層体を挟む方向に一括加熱圧着することによって、素子内蔵パッケージ基板が形成される。

このような前記従来技術においては、無機絶縁膜７３ｃ上に多くの有機絶縁膜、即ち、前記第１及び第２有機絶縁膜７３ｅ、７３ｈが形成され、これら有機絶縁膜がその形成過程において硬化収縮を起こすため、前記半導体基板７３ａの上表面側に引張応力が発生する。従って、前記半導体基板７３ａは、十分に厚ければ前記引張応力に抗して平坦性を維持できるが、薄形化が進むと前記引張応力に耐えられずにチップ反りを生じ易い。

このようなチップ反りがあると、前記パッケージ基板組立工程の際に前記真空チャックによる素子の吸着（ピックアップ）ができず、マウント作業に支障を来すケースが増加する虞がある。仮にピックアップできても、前述のように半導体素子７３を貫通電極７１ｃに位置合わせして押し付けてマウントする際に、その位置合わせ精度が低下したり、半導体素子７３が押圧力で割れたりする虞がある。このように、半導体素子及びパッケージ基板の薄形化並びに確実かつ安定したマウント作業を共に得ることは困難な状況にある。
特開２００４― ９５８３６号特許公開公報 特開２００３―３１８５４６号特許公開公報

本発明は、前記従来の問題点を解決するものであり、特に平坦性維持可能な薄形化された半導体素子を内蔵し、組み立て容易な薄形化されたパッケージ構造を得るのに好適な積層配線基板及びその製造方法を提供することを目的とする。

請求項１に記載の本発明は、対面配置された第１基板材と第２基板材との間に半導体素子を内蔵して接着封止した積層配線基板であって、前記第１基板材は、絶縁基板の一方の面に配線層が形成された配線基板、及び前記絶縁基板を貫通し一端面が前記配線層に接続され他端面が前記絶縁基板の他方の面に露出する導電性ペーストからなる貫通電極を備えて構成され、前記半導体素子は、半導体基板の一部表面に形成された電極パッド、前記電極パッドに対するコンタクト孔を有して前記半導体基板表面に形成された無機絶縁膜、及び前記無機絶縁膜上に形成され前記電極パッドに接続された再配線層を備えて構成され、前記貫通電極の前記他端面が前記再配線層に接続されていることを特徴とする。

請求項２に記載の本発明は、請求項１に記載の積層配線基板において、前記第１基板材は、各々が絶縁基板の一方の面に配線層を有する複数の配線基板を積層した多層配線基板構造とされ、前記各配線基板には対応する配線層に接続されて前記絶縁基板を貫通する導電性ペーストからなる貫通電極が設けられ、前記半導体素子側の配線基板の貫通電極が前記半導体素子の再配線層に接続され、前記半導体素子から離隔する他の配線基板の貫通電極が隣接する配線基板の配線層に電気的に接続されていることを特徴とする。

請求項３に記載の本発明は、請求項１または請求項２に記載の積層配線基板において、前記貫通電極に対するコンタクト孔を有する有機絶縁膜が前記再配線層表面に設けられ、前記有機絶縁膜は感光性有機材料を素材として用いられていることを特徴とする。

請求項４に記載の本発明は、請求項１〜請求項３のうちいずれか一つの請求項に記載の積層配線基板において、前記絶縁基板の前記他方の面に接着層が形成され、前記貫通電極は前記絶縁基板及び接着層を貫通し、前記半導体素子は前記接着層中に埋め込まれていることを特徴とする。

請求項５に記載の本発明は、請求項１〜請求項４のうちいずれか一つの請求項に記載の積層配線基板において、前記第１基板材と第２基板材との間に第３基板材が配置され、前記第３基板材は前記半導体素子が挿入される開口部を有するフィルム状のスペーサからなり、前記第１乃至第３基板材相互間及び前記開口部に接着層材が充填されていることを特徴とする。

請求項６に記載の本発明は、請求項１〜請求項４のうちいずれか一つの請求項に記載の積層配線基板において、前記第１基板材と第２基板材との間に第３基板材が配置され、前記第３基板材は、絶縁基板の少なくとも一方の面に配線層を有する中間配線基板からなり、前記半導体素子が挿入される開口部を有し、前記第１乃至第３基板材相互間及び前記開口部に接着層材が充填されていることを特徴とする。

請求項７に記載の本発明は、請求項１〜請求項６のうちいずれか一つの請求項に記載の積層配線基板において、前記第２基板材は、絶縁基板の少なくとも一方の面に形成された配線層を有する配線基板、前記絶縁基板を貫通して設けられ前記配線層に接続された導電性ペーストからなる貫通電極、及び前記絶縁基板の前記第１基板材側の面に少なくとも部分的に設けられた接着層を備えて構成されていることを特徴とする。

請求項８に記載の本発明は、請求項１〜請求項６のうちいずれか一つの請求項に記載の積層配線基板において、前記第２基板材は、前記半導体素子の半導体基板の底面側に配置された放熱板であることを特徴とする。

請求項９に記載の本発明の積層配線基板の製造方法は、（Ａ）半導体基板の一部表面に形成された電極パッド、前記電極パッドに対するコンタクト孔を有して前記半導体基板表面に形成された無機絶縁膜、及び前記無機絶縁膜表面に形成され前記電極パッドに接続された再配線層を備えた半導体素子を提供する工程と、（Ｂ）第１基板材を作成するために、絶縁基板の一方の面に配線層をパターンニング形成して配線基板を形成する工程と、（Ｃ）前記絶縁基板の他方の面に接着層を形成する工程と、（Ｄ）前記半導体素子の再配線層及び前記配線層の一部に対応する位置関係にあって前記絶縁基板及び接着層を貫通する貫通孔を形成する工程と、（Ｅ）前記貫通孔に導電性ペーストを充填することによって、一端面が前記配線層に接続され他端面が前記絶縁基板の他方の面に露出された貫通電極を形成する工程と、（Ｆ）前記貫通電極の前記他端面を前記半導体素子の再配線層に位置合わせして接続し、前記半導体素子を前記接着層に仮止め接着して前記第１基板材と一体化する工程と、（Ｇ）前記第１基板材に対面させる第２基板材を提供する工程と、（Ｈ）前記第１基板材と一体化された前記半導体素子を前記第２基板材上に位置合わせして重ね合わせる工程と、（Ｉ）前記第１基板材と前記第２基板材とを重ね合わせ方向に一括加熱プレスし、前記接着層により前記半導体素子を囲み前記第１及び第２基板材を相互接着する工程とを備えることを特徴とする。

請求項１０に記載の本発明は、請求項９に記載の積層配線基板の製造方法において、前記（Ａ）の半導体素子の製造工程は、（Ａ−１）複数の半導体素子に対応する複数の素子領域を半導体ウエハ表面に設けて前記各素子領域毎に電極パッドを形成し、前記電極パッドに対する第１コンタクト孔を有する無機絶縁膜を前記ウエハ表面に形成する工程と、（Ａ−２）前記第１コンタクト孔を通じて前記電極パッドに接続された再配線層を前記無機絶縁膜上に形成する工程と、（Ａ−３）前記無機絶縁膜及び前記再配線層を覆って、前記ウエハ上に感光性有機材料膜を形成する工程と、（Ａ−４）前記感光性有機材料膜にフォトリソグラフィを施して前記再配線層に対する第２コンタクト孔を開けて焼成処理することによって、第２コンタクト孔を有する有機絶縁膜を前記ウエハ表面に形成する工程と、（Ａ−５）各素子領域に対するウエハ検査後、ダイシングを行って各素子領域に対応して個片化された各半導体素子を取り出す工程とを備えることを特徴とする。

本発明の積層配線基板の構造及び製造方法によれば、前記従来の問題点が解決され、特に平坦性を維持し薄形化された半導体素子を内蔵することができ組み立て容易な薄形化されたパッケージ構造を得ることができるという効果を奏することができる。

以下、本発明の積層配線基板の第１の実施形態について、まず、図１を参照して概略的に説明する。

パッケージタイプの積層配線基板の上面側を構成する第１基板材１は、例えばポリイミド樹脂フィルムからなる第１絶縁基板１ａ及びその一方の面（上面）にパターンニング形成された銅箔製の第１配線層１ｂを有する第１配線基板、及び前記第１絶縁基板１ａを貫通して設けられ一端（上端）が第１配線層１ｂの一部に接続された導電性ペーストからなる複数の第１貫通電極１ｃを備えて構成されている。

積層配線基板の下面側を構成する第２基板材２は、前記第１基板材１の下方に離間して対面配置され、例えばポリイミド樹脂フィルムからなる第２絶縁基板２ａ及びその一方の面（下面）にパターニング形成された銅箔製の第２配線層２ｂを有する第２配線基板、及び前記第２絶縁基板２ａを貫通して設けられ一端（下端）が第２配線層２ｂの一部に接続された導電性ペーストからなる複数の第２貫通電極２ｃを備えて構成されている。

前記第１基板材１と第２基板材２との間に配置された半導体素子３は、図中の左右中央に位置する例えば半導体ＩＣチップからなっていて、例えばシリコン製の半導体基板３ａの上面に形成された電極パッド３ｂ、電極パッド３ｂに対するコンタクト孔を有する酸化珪素や窒化珪素製の無機絶縁物からなる無機絶縁膜３ｃ、前記電極パッド３ｂ及び無機絶縁膜３ｃ上にパターンニング形成された例えば銅製の複数の再配線層３ｄ、及び前記無機絶縁膜３ｃ表面を被覆し、前記再配線層３ｄに対するコンタクト孔３ｅを有する有機絶縁膜３ｆを備えている。そして、前記第１基板材１の複数の第１貫通電極１ｃのうち図中左右中央部にある２つの第１貫通電極１ｃは、前記各再配線層３ｄにそれぞれ対向可能なピッチで配置されていて、その各下端部が前記各コンタクト孔３ｅを通じて前記各再配線層３ｄ表面にそれぞれ接続されている。

前記第１基板材１と第２基板材２との中間に配置された第３基板材４は、絶縁基板４ａの両表面にそれぞれパターンニング形成された例えば銅箔製の配線層４ｂ、４ｃ、両配線層４ｂ、４ｃ相互間のスルーホール型の層間導電路４ｄを有する両面配線タイプの中間配線基板で構成されている。そして、前記第３基板材４（中間配線基板）は前記半導体素子３が挿入される開口部４ｅを有する。前記開口部４ｅは、前記半導体素子の外径よりもやや大きめの口径をもって前記絶縁基板４ａに貫通して形成され、前記半導体素子の全側周との間に隙間をもって取り囲める形状及び寸法とされている。

前記第１乃至第３基板材１、２、４相互間及び前記開口部４ｅの隙間に充填された接着層材５は、これらの部材１、２、４を接着して一体化するものであり、前記半導体素子３が前記接着層材５（素材や形成方法の詳細は後述する）に埋め込まれて封止されるようになっている。

前記第３基板材４（中間配線基板）の上下面の配線層４ｂ及び４ｃは、図中の左右両側の位置において対向する前記第１基板材１の貫通電極１ｃ及び前記第２基板材２の貫通電極２ｃにそれぞれ接続されている。

このようにして、前記第１乃至第３基板材１、２、４は、いずれも回路配線基板で構成され、前記第１及び第２基板材１、２は、パッケージタイプの積層配線基板内の半導体素子などを含む内部回路要素に対して、いずれも貫通電極１ｃ、２ｃを通じて、パッケージ上下両面の配線層１ｂ、２ｂへの層間導通ビアを構成することができる。従って、パッケージの薄形化及び小サイズ化を図ると共に、前記半導体素子の高機能化や内蔵素子数の増加などに伴う配線数の増加にも容易に対応できる。更に前記半導体素子３のチップ面積よりもできるだけ広めの面積を有する前記各絶縁基板を使用した場合、前記第１乃至第３基板材１、２、４の各配線層は、前記半導体素子３外側方向へ引き延ばせるので配線層間ピッチに余裕をもたせることができ、より一層前記高機能化や内蔵素子数の増加に対応し易い。

また、前記第３基板材４は、その厚さが前記半導体素子３の厚さと同程度とされていて、後述する一括加熱圧着工程において、前記第１及び第２基板材１、２との平行性を保ちつつ接着層材５による接着を行うためのスペーサとしての役割を果たすこともできる。

ところで、前記半導体素子３は、その内蔵素子数や回路機能数に応じてその電極パッド数が種々異なったものが存在する。従って、組込対象の半導体素子３の種類に対応して前記各基板材１、２、４に形成される前記各配線層は、その種類に応じて配線層数、配線ピッチ及び配線長などを定めて形成された再配線層と称することもできる。

ところで、本発明の第１実施形態では、前記第１、第２基板材１、２をいわゆる片面配線基板で構成し、第３基板材４を両面配線基板で構成するが、前記第１、第２基板材１、２を両面配線基板としたり、第３基板材４を片面配線基板とするなど適宜変更してもよく、前記各基板材１、２、４は、いずれも絶縁基板の少なくとも一方の面に配線層が形成されていればよい。

また、図示していないが、前記第３基板材４は、その絶縁基板４ａを、パッケージタイプの積層配線基板の外側方に長尺状に延長させた延長部を有する形状とし、この延長部にパッケージ内の配線層に接続された外部端子層を設けることによって、外部のコネクタなどと電気的に接続できる構造とすることもできる。この場合は、前記第３基板材４はパッケージ内回路構成用の中間配線基板としてのみではなく、電源供給端子や電子機器などの外部回路との入出力端子を備えたフラットケーブルとしての機能をも持つことができる。

次に、本発明の一実施形態における前記積層配線基板の製造方法について、図２〜図５を参照して説明する。図２は前記半導体素子３の製造工程、図３は前記第１基板材１の製造工程、図４は前記第３基板材４の製造工程をそれぞれ示す断面図であり、図５は前記パッケージタイプの積層配線基板の組立方法を説明するための断面図である。

図２を参照して、前記半導体素子３の製造方法を説明すると、図２（ａ）の工程では、例えばシリコン製の半導体ウエハ３Ａの上表面に、選択拡散技術などにより、例えばＩＣ／ＬＳＩなどの前記半導体素子３に対応する単位素子領域（図示略）を多数形成し、各素子領域毎に複数ずつの素子用電極パッド３ｂを形成する。また、各電極パッド３ｂに対するコンタクト孔を有する酸化珪素や窒化珪素製の無機絶縁膜３ｃをウエハ３Ａ上面に形成する。

次に、図２（ｂ）のように、前記各電極パット３ｂ及び無機絶縁膜３ｃ上に、セミアディティブ法によって例えば銅めっき層によるパターン化された導体回路としての再配線層３ｄを形成する。

その後、図２（ｃ）のように前記ウエハ３Ａの上表面全体に亘って例えば液状感光性ポリイミド前駆体をスピンコートし、フォトリソグラフィにより前記各再配線層３ｄの一部表面を露出させるためのコンタクト孔３ｅを形成した後、焼成して感光性有機材料を素材とする有機絶縁膜３ｆを形成する。前記有機絶縁膜は半導体素子の表面保護膜として役立ち、感光性有機材料を使用するとコンタクト孔形成などのパターン化処理に役立つ。

前記有機絶縁膜３ｆの形成に際しては、他の感光性樹脂素材としてベンゾシクロブテン（ＢＣＢ）やポリベンゾオキサゾール（ＰＢＯ）などを用いることができる。また、感光性樹脂は、必ずしもスピンコートによって塗布される必要はなく、カーテンコートやスクリーン印刷、スプレーコートなどを用いてもよい。更に、感光性樹脂は液状に限定されることはなく、フィルム状の樹脂をウエハ３Ａ上にラミネートしてもよい。

次に、前記半導体素子３に対応する前記単位素子領域毎に、前記各再配線層３ｄを通じて、プロービング検査を行い特性の良否を判別する。その判別結果は必要に応じてウエハ上にマーキング表示してチップの良否分別し易くすることができる。

その後、ウエハ３Ａ裏面を研磨してウエハを薄形化した後、図２（ｄ）に示すように、ダイシングして薄形化された半導体基板３ａを有する複数の個片化された半導体素子３を取り出す。なお、前記半導体素子３は、半導体ＩＣ或いはＬＳＩなど種々の半導体製品に適用可能であり、通常の導電用回路の他にインダクタ、キャパシタ、抵抗などの回路要素を含ませることができる。

前記半導体素子３は、前記再配線層３ｄが無機絶縁膜３ｃ表面に直接的に形成され、図７に示された従来技術における第１有機絶縁膜７３ｅが省かれているために、前記従来技術よりも薄形化され、材料コストが削減されると共に有機絶縁膜の形成過程における硬化収縮及び前記半導体基板３ａの上表面側での引張応力が著しく低減される。従って、半導体基板３ａをより一層薄形化できるし、より薄形化しても半導体基板３ａのチップ反りが避けられその平坦性を保つことができるので、パッケージタイプの積層配線基板全体のより一層の薄形化を図ることができる。

ここで、本発明において、前記従来技術における第１有機絶縁膜７３ｅを省き、前記第１実施形態のような半導体素子３の構造とした理由について説明する。この分野においては、従来、特許文献１にも見られるように、層間導電ビアが、比較的大きな剛性を有する金属柱で構成され、半導体素子の電極層（パッド部）に突き合わせ状態で接続されるために、一般的に、前記突き合わせ押圧応力に対する緩衝層として前記第１有機絶縁膜７３ｅを設けることが必要と考えられてきた。そこで、本発明者が本発明の積層配線基板の開発過程において種々検討を重ねた結果、特許文献２のような剛性の比較的小さい導電性ペーストからなる貫通電極を用いる場合、従来、緩衝層として望まれていた前記第１有機絶縁膜７３ｅを省いても半導体素子の表面損傷等のダメージを避けることができるという結果を得たことにその理由がある。

次に、第１基板材１の製造方法について、図３を参照して説明する。まず、図３（ａ）
に示す工程では、例えばポリイミド樹脂フィルムからなるフレキシブルな第１絶縁基板１ａの一方の面（上面）に銅箔製の配線材料層１Ｂが設けられた片面銅張板（ＣＣＬ）を用意する。前記第１絶縁基板１ａ及び配線材料層１Ｂにはそれぞれ厚さ２５μｍ及び９μｍのものを使用した。

また、前記ＣＣＬは、銅箔にポリイミドワニスを塗布してワニスを硬化させたいわゆるキャスティング法により作製したもの、或いは、ポリイミドフィルム上にめっきシード層をスパッタし、銅電解めっきを成長させたもの、他にも圧延や電解による銅箔とをポリイミドフィルムとを貼り合わせたものなどを使用することができる。前記第１絶縁基板１ａは、ポリイミド樹脂に代えて、液晶ポリマーなどのプラスチックフィルムを使用することもできる。

図３（ｂ）に示す工程では、前記配線材料層１Ｂ表面にフォトリソグラフィにより所望の回路パターンに対応するエッチングレジストパターン（エッチングマスク）を形成した後、前記配線材料層１Ｂに化学的選択エッチングを行うことによって、所望回路にパターンニングされた第１配線層１ｂを有する第１配線基板を得た。前記エッチングには、例えば塩化第二鉄を主成分とするエッチャントを用いたが、塩化第二銅を主成分とするエッチャントを用いることもできる。

図３（ｃ）に示す工程では、前記第１絶縁基板１ａの第１配線層１ｂとは反対側となる他方の面（下面）に接着層５ａ及び樹脂フィルムＦを順次重ねて加熱圧着により貼り合わせる。前記接着層５ａには素材厚さ２５μｍのエポキシ系熱硬化性樹脂フィルム接着材を使用し、前記樹脂フィルムＦには厚さ２５μｍのポリイミド樹脂フィルムを使用した。前記加熱圧着は、真空ラミネータを用い、減圧下の雰囲気中にて、前記接着材の硬化温度以下の温度で、０．３ＭＰａの圧力によるプレスを行った。

前記接着層５ａの素材としては、前記エポキシ系熱硬化性樹脂に代えてアクリル系樹脂などの接着材、或いは熱可塑性ポリイミドに代表される熱可塑性接着材を使用することもできる。また、前記接着層５ａは、フィルム状素材に代えて例えばワニス状の樹脂接着剤を前記第１絶縁基板１ａ下表面に塗布して形成することもできる。

前記樹脂フィルムＦは、ポリイミドに代えてＰＥＴやＰＥＮなどのプラスチックフイルムを使用してもよく、前記接着層５ａの表面にＵＶ照射によって接着や剥離が可能なフイルムを被着形成してもよい。

次に、図３（ｄ）に示す工程では、前記第１絶縁基板１ａ、接着層５ａ及び樹脂フィルムＦを下面側から貫通するようにＹＡＧレ−ザで穿孔することによって、直径１００μｍのビアホールとしての複数の貫通孔１ｄ（図中では４箇所）を形成する。その後、ＣＦ４及びＯ２混合ガスによるプラズマデスミア処理を施す。

前記レーザ加工時に、配線層１ｂのうち各貫通孔１ｄに対応する中央の部分に直径３０μｍ程度の小孔（図示せず）を形成してもよい。前記貫通孔１ｄや小孔は、炭酸レーザやエキシマレーザなどによるレーザ加工或いはドリル加工や化学的エッチングによって形成することもできるし、ドリル加工や、化学的エッチングによって形成することもできる。

また、前記プラズマデスミア処理は、使用ガスの種類として、ＣＦ４及びＯ２混合ガスに限定されず、Ａｒなどの他の不活性ガスを使用することができるし、ドライ処理に代えてウエットデスミア処理を適用してもよい。

そして、図３（ｅ）に示す工程では、前記各貫通孔１ｄに、スクリーン印刷法により導電性ペーストをそれぞれの前記貫通孔１ｄの空間を埋め尽くすまで充填することによって複数の貫通電極１ｃを形成する。その後、前記樹脂フィルムＦを剥離する。その結果、前記各貫通電極１ｃの他端面（下面）の部分は、前記樹脂フィルムＦの厚さ寸法分の高さをもって前記接着層５ａの下面側に突出した状態で露出される。このように前記樹脂フィルムＦは、その厚さを適宜選定することによって貫通電極の突出高さを調整し、前記貫通電極１ｃと半導体素子３の再配線層３ｄとの押し付け接続の際、これら相互の低抵抗接続及び素子ダメージ回避が得られるようにその押圧力を調整することができる。

特に、前記貫通孔１ｄに連通する前記小孔が前記第１配線層１ｂに形成されている場合は、前記貫通電極１ｃの一端面（上側）が前記第１配線層１ｂの内面（下面）及び前記小孔内壁に亘って比較的広面積をもって係合して、より一層強固に接続される。以上の工程を経て前記第１基板材１が形成される。

ところで、前記貫通電極１ｃの導電ペーストは、ここでは、ニッケル、銀及び銅の群から選択された少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム及び鉛の群から選択された少なくとも１種類の低融点金属粒子とを含み、エポキシ樹脂を主成分とするバインダ成分を混合したペーストで構成した。また、前記バインダ成分の粘度等を調整することによって、前記貫通電極１ｃと再配線層３ｄとの押し付け接続の際、その接続抵抗を低くし、素子へのダメージを軽減できる。そして、前記導電ペーストは、接着層５ａの硬化温度程度の低温で、前記金属粒子がその粒子同士で拡散接合できたり、前記再配線層３ｄの金属と拡散接合できたりして合金化し易い金属組成を用いることにより、バルクの金属やめっきによる層間接続と同等の接続信頼性を確保できる。なお、前記導電ペーストは熱伝導性にも優れているので、発生熱を外部へ熱伝導並びに放散させる効果を得ることもできる。

ところで、前記第２基板材２は、その製造方法について図示していないが、前記第１基板材１同様に、例えばポリイミド樹脂フィルムからなるフレキシブルな第２絶縁基板２ａの一方の面（図１では下面）に銅箔製の第２配線層２ｂ用の配線材料層を設けた片面銅張板（ＣＣＬ）が使用される。そして、前記第２絶縁基板２ａの他方の面（図１では上側）には、前記第１基板材１の接着層５ａ及び樹脂フィルムＦと同様な接着層及び樹脂フィルムが貼り合わされている。更に、第２配線層２ｂのパターニング、貫通孔及び貫通電極２ｃの形成方法、更に各部材の使用素材は前記第１基板材１の場合と同様である。

次に、前記第３基板材４の製造方法について、図４を参照して説明する。まず、図４（ａ）に示す工程では、例えばポリイミド樹脂フイルムからなる絶縁基板４ａの両面に銅箔製の配線材料層４Ｂ及び４Ｃがそれぞれ設けられた両面銅張板（ＣＣＬ）を用意する。そこで、図４（ｂ）に示すように、例えばドリルによって前記両面ＣＣＬを貫通するスルーホールＴＨを形成し、ＣＦ４及びO2混合ガスによるプラズマデスミア処理を施す。

その後、図４（ｃ）に示すように、前記両面ＣＣＬの両表面及びスルーホールＴＨ内壁に全体的に銅めっきを成長させて配線材料層４ＢＣを形成する。このとき、スルーホールＴＨ内壁に層間導電路（ビア）４ｄが形成される。

そして、図４（ｄ）に示すように、前記両面ＣＣＬの両面において、前記第１基板材１の形成と同様な方法により、前記材料層４ＢＣに回路パターンニングを施して、一方の配線層４ｂ及び他方の配線層４ｃを絶縁基板４ａの上下両面にそれぞれ形成する。このパターンニングの際に、前記絶縁板４ａの中央部分４ａ１は、前記材料層４ＢＣのうち前記半導体素子３と対応する部分が除去されて、両面とも露出されている。即ち、前記配線層４ｂ及び配線層４ｃは、実装後の前記半導体素子３が接触しないようなピッチでパターンニングされている。

次に、図４（ｅ）に示すように、前記絶縁板４ａの中央部分４ａ１に、例えばドリルによって貫通させた開口部４ｅを形成する。前記開口部４ｅは、前記半導体素子３の外側壁を離間して取り囲むように、前記半導体素子３の外径よりも一回り大きい形状／寸法とされている。

前記スルーホールＴＨや開口部４ｅは、ＹＡＧレーザ、炭酸レーザ或いはエキシマレーザによっても化学的エッチングによっても形成することができる。前記プラズマデスミア処理は、使用ガスの種類として、ＣＦ４及びＯ２混合ガスに限定されず、Ａｒなどの他の不活性ガスを使用することができるし、ドライ処理に代えてウエットデスミア処理を適用してもよい。

なお、前記第１〜第３基板材１、２、４は、半導体素子の検査選別と同様に、いずれも製造後、パッケージ組立部品として、品質検査などによって良否選別される。

次に、前記第１実施形態のパッケージタイプ配線基板の組立てに係わる製造方法について図５を参照して説明する。なお、図１〜図４に示された各部分と同一または同様な部分については、同一の引用符号を付し、その詳細な説明を省略する。

まず、図５（ａ）に示す工程では、前述の図２（ｃ）に係わる工程で検査選別された良品に相当する半導体素子（チップ）３を用意する。この良品チップ３は、前述の図３（ｅ）に示す工程で製作された第１基板材（第１配線基板）１に、半導体素子チップ用マウンタで位置合わせして、前記接着層５ａの材料及び貫通電極１ｃの導電性ペーストの硬化温度以下で加熱圧着することによって仮留め接着される。具体的には前記半導体素子３の再配線層３ｄが前記第１基板材の貫通電極１ｃ及び前記接着層５ａの下面に仮留め接着される。

前記半導体素子３は、既に説明したように平坦な形状をもって製作されているので、前記第１基板材１へのマウントに際しては、真空チャックによって確実にピックアップされ、前記再配線層３ｄと貫通電極１ｃとの位置合わせ精度が高い状態で前記第１基板材１に確実にマウント（一体化）される。

そして、図５（ｂ）に示す工程では、第２基板材（第２配線基板）２を、その貫通電極２ｃ及び接着層５ｂを上方に向けて配置し、その上に第３基板材（中間配線基板）４を位置合わせして重ね合わせる。このとき、図中左右位置の前記貫通電極２ｃの上端面には、前記第３基板材２下面の配線層４ｃの一部が重なる。

次に、前記第１基板材（第１配線基板）１に一体化された前記半導体素子３を、前記第３基板材４の開口部４ｅに位置合わせして挿入すると共に、前記第１基板材１を、前記第３基板材４上に重ね合わせる。このとき、前記半導体素子３は、その半導体基板３ａの全外側周が前記開口部４ｅの内壁との間に隙間を保ち、前記第３基板材４の配線層４ｂ、４ｃと接触しないように配置される。また、前記第１基板材１の図中左右位置の貫通電極１ｃ下端面は、前記第２基板材２の一部の貫通電極２ｃと対向して、前記第３基板材４上面の配線層４ｂの一部に重なる。このようにして、前記第１乃至第３基板材基板材１、２、４及び半導体素子３の積層体が構成される。

そして、前記積層体を、真空キュアプレス機を用いて、１ｋＰａ以下の減圧雰囲気中で積層方向に加熱圧着することによって、図１に示すような一括多層化されたパッケージタイプ配線基板を完成する。この工程において、前記第１及び第２基板材１、２の各接着層５ａ及び５ｂは、加熱加圧により塑性流動して前記各基板材相互間、第３基板材４の開口部４ｅと半導体素子３の側周との間の隙間、及びスルーホールＴＨを埋め尽くし、図１のように単一層化された接着層材５になって最終的に熱硬化する。その結果、半導体素子３を前記接着層材５内に埋め込んだパッケージ接着封止が簡単に得られる。この段階では、前記パッケージ封止に並行して前記導電ペーストの硬化及び金属成分の合金化が行なわれる。その結果、前記各貫通電極が１ｃと半導体素子３の再配線層３ｄとの押し付け接続に際しても素子へのダメージが避けられ低抵抗接続が得られる。

このような第１実施形態に係る製造方法によれば、前記第１及び第２基板材１、2は、片面ＣＣＬのような金属箔張配線基板材を用い、層間接続のための前記第１、第２貫通電極１ｃ、２ｃは導電ペーストの印刷充填で簡単に形成することができる。従って、前述した従来のビルトアップ方式（特許文献１参照）に比べて、全パッケージ組み立て工程を通じて、めっき工程を排除することができ、生産時間及び生産コストを大幅に低減できる。

また、一括熱プレス工程によって、第１〜３基板材１、２、４が各接着層５ａ、５ｂを介して、相互に接着固定されてパッケージ基板積層構造が１回のプレスで得られるために、前記ビルトアップ方式に比較して、これら積層部材にかかる熱履歴並びに同部材の劣化を著しく低減できる。

更に、第１〜第３基板材１、２、４及び半導体素子３は、予め別々の工程ラインで製造されるので、製造工程毎にそれぞれの組み立て部材に不良が生じても、その都度不良品を排除することができ、歩留まり悪化の累積を避けることができる。

次に、本発明の第２の実施形態に係る積層配線基板について図６を参照して説明する。なお、図１〜図５に示された各部分と同一または同様な部分については、同一の引用符号を付しその詳細な説明を省略する。

第１基板材１ｘは多層配線基板構造で構成されている。即ち、第１基板材１ｘは、第１絶縁基板１ａ、第１配線層１ｂ及び導電ペースト製の貫通電極１ｃを有する下側配線基板（半導体素子３側）の上に、上側配線基板を積層して形成されている。前記上側配線基板は、他の絶縁基板１ｄの上面にパターン化された他の配線層１ｆ及び前記他の絶縁基板１ｄを貫通する他の導電ペースト製の複数の貫通電極１ｇ（図中４箇所）を有していて、接着層１ｅによって、前記第１配線層１ｂ及び第１絶縁基板１ａ上に接着されている。

前記各貫通電極１ｇは、その一端面（上端）が前記他の配線層１ｆの内面に接続され、他端面（下端）が前記第１配線層１ｂに熱圧着して接続されている。前記貫通電極１ｃ及び１ｇは、図６から分かるように、いずれも凸形状を有し貫通電極本体部分よりも径小な各突端部が、各々対応する配線層１ｅ及び１ｆに予め形成された小孔に充填かつ係合されている。

このような形状の前記貫通電極１ｃ、１ｇ及び配線層１ｅ、１ｆの小孔形成は、前記第１実施形態における貫通電極１ｃ、２ｃ及び配線層１ｂ、２ｂにも適用することができる。

前記他の絶縁基板１ｄ及び他の配線層１ｆ上には、ソルダーレジスト６が被着されている。前記ソルダーレジスト６は、前記各貫通電極１ｇに対応する他の配線層１ｆの各部分を露出させる複数のコンタクト孔を有し、前記上側配線基板上面に、はんだペーストをパターン印刷し、リフローさせることによって、ボール状のはんだバンプからなる複数の外部端子電極７が形成されている。前記外部端子電極７は、前記ボールバンプに限らず、搭載する電子機器等の接続端子構造などに応じて、例えばビームリードタイプなど他の外部端子構造を採用することも可能である。

前記第１基板材１ｘは、他の配線基板を更に積層して２層以上に多層化することができ、前記半導体素子３の多機能／高機能化に応じて、所望複数の配線基板を積層した多層配線基板構造を提供することによって、高機能化する電子機器への搭載対応が自在に行える。

第２基板材２ｘは、この例では、前記第１基板材１ｘや半導体素子３等に対する支持板としてフレキシブルな例えばポリイミド樹脂フィルムによって構成されている。支持板としての前記第２基板材２ｘは、ＰＥＮやＰＥＴなどの絶縁フィルム、リジッドなガラスエポキシ樹脂絶縁板或いは銅箔などの金属板などを用いて形成してもよい。

また、前記第２基板材２ｘは、良導熱性の材料、例えば銅箔などで構成すれば、前記支持板の役割のみならず、半導体素子３からの熱を外部に効果的に放熱させることができ、素子３の電気的動作を安定化させることができる。その場合は、従来技術では内蔵することが不可能であった発熱量の大きい半導体素子でも実装可能となり、種々の半導体素子に対するパッケージ基板の適用範囲を拡大できる。

第３基板材４ｘは、専らスペーサの役割を果たすためのもので、半導体素子３と同程度の厚さで、その側周を隙間をもって囲む開口部４ｅを有する例えばポリイミド樹脂フィルムが使用されている。このような第３基板材４ｘは、前記第１基板材１ｘ及び第２基板材２ｘ相互を接着層材５を介して加熱圧着する際の接着層材の不所望な流動変形を抑制し、基板材１ｘと２ｘとの平行性や前記半導体素子３の位置精度を高めることができる。

ところで、前記第１実施形態の第１〜第３基板材１、２、４と第２実施形態の第１〜第３基板材１ｘ、２ｘ、４ｘとの間で各部材の交換組み合わせしてもよい。例えば、前記第１実施形態において、その第１基板材１の代わりに第２実施形態の第１基板材１ｘを使用したり、前記第３基板材４の代わりに第３基板材４ｘを使用してもよい。このように前記第１及び第２実施形態の各第１〜第３基板材を適宜組み合わせることによって、前記半導体素子３の多機能／高機能化に応じた種々の形態のパッケージタイプの積層配線基板を提供することができる。

また、前記第２実施形態におけるソルダーレジスト及びはんだボールバンプからなる複数の外部端子電極の技術を、前記第１実施形態にも適用することが可能である。即ち、前記第１実施形態における前記第１基板材１の上面及び第２基板材２の下面に、このようなソルダーレジスト及び複数の外部端子電極を形成することができる。

ところで、前記第１及び第２実施形態の積層配線基板のいずれにおいても、前記第３基板材４、４ｘを省略して、前記第１基板材１、１ｘと第２基板材２、２ｘとを接着層材５のみによって接着し、パッケージをより一層薄形化することも可能である。このようなことは、例えば、半導体素子３の機能数やその電極パッド数が比較的少なく、チップサイズや厚さが小さい場合や前記第１基板材１、１ｘの配線層数、配線層ピッチ及び配線層長等並びに絶縁基板面積（サイズ）を小さくできる場合や前記接着層材５の層厚を半導体素子３厚に比して充分に厚くした場合などにおいて実施できる。なお、第２基板材２、２ｘに予め設けられる接着層は、必ずしも第２基板材２、２ｘの全面に設ける必要はなく、例えば、半導体素子に対応する部分を避けた周囲に限定して設けるなど、少なくとも部分的に設けておけばよい。

また、前記各実施形態において、前記半導体素子３の底面に銅箔などの良導熱層を形成しておくことによって、半導体素子３の放熱効果を向上することができる。更には、前記第２基板材２ｘが良導熱性材料である場合、第２基板材２ｘに、前記半導体素子３底面の良導熱層を、接着層を介せず直接的に接触させれば、前記放熱効果はより一層向上する。

本発明の第１実施形態に係る積層配線基板を示す断面図である。 本発明の第１実施形態に係る半導体素子の製造方法を説明するための図であり、（ａ）〜（ｄ）はその工程別断面図である。、 本発明の第１実施形態に係る第１基板材の製造方法を説明するための図であり、（ａ）〜（ｅ）はその工程別断面図である。 本発明の第１実施形態に係る第３基板材の製造方法を説明するための図であり、（ａ）〜（ｅ）はその工程別断面図である。 本発明の第１実施形態に係る積層配線基板の組立方法を説明するための図であり、（ａ）及び（ｂ）はその工程別断面図である。 本発明の第２実施形態に係る積層配線基板を示す断面図である。 従来技術における積層配線基板の要部を示す断面図である。 従来技術における積層配線基板に用いられる半導体素子の製造方法を説明するための図であり、（ａ）〜（ｅ）はその工程別断面図である。

符号の説明

１、１ｘ 第１基板材
１ａ、１ｄ、２ａ、４ａ 絶縁基板
１ｂ、１ｆ、２ｂ、４ｂ、４ｃ、 配線層
１ｃ、１ｇ、２ｃ、 貫通電極
２、２ｘ 第２基板材
３ 半導体素子
３ａ 半導体基板
３ｂ 電極パツト
３ｃ 無機絶縁膜
３ｄ 再配線層
３ｆ 有機絶縁膜
４、４ｘ 第３基板材
５ 接着層材５
１ｅ、５ａ、５ｂ、 接着層

Claims (10)

1. 対面配置された第１基板材と第２基板材との間に半導体素子を内蔵して接着封止した積層配線基板であって、前記第１基板材は、絶縁基板の一方の面に配線層が形成された配線基板、及び前記絶縁基板を貫通し一端面が前記配線層に接続され他端面が前記絶縁基板の他方の面に露出する導電性ペーストからなる貫通電極を備えて構成され、前記半導体素子は、半導体基板の一部表面に形成された電極パッド、前記電極パッドに対するコンタクト孔を有して前記半導体基板表面に形成された無機絶縁膜、及び前記無機絶縁膜上に形成され前記電極パッドに接続された再配線層を備えて構成され、前記貫通電極の前記他端面が前記再配線層に接続されていることを特徴とする積層配線基板。
2. 前記第１基板材は、各々が絶縁基板の一方の面に配線層を有する複数の配線基板を積層した多層配線基板構造とされ、前記各配線基板には対応する配線層に接続されて前記絶縁基板を貫通する導電性ペーストからなる貫通電極が設けられ、前記半導体素子側の配線基板の貫通電極が前記半導体素子の再配線層に接続され、前記半導体素子から離隔する他の配線基板の貫通電極が隣接する配線基板の配線層に電気的に接続されていることを特徴とする請求項１に記載の積層配線基板。
3. 前記貫通電極に対するコンタクト孔を有する有機絶縁膜が前記再配線層表面に設けられ、前記有機絶縁膜は感光性有機材料を素材として用いられていることを特徴とする請求項１または請求項２に記載の積層配線基板。
4. 前記絶縁基板の前記他方の面に接着層が形成され、前記貫通電極は前記絶縁基板及び接着層を貫通し、前記半導体素子は前記接着層中に埋め込まれていることを特徴とする請求項１〜請求項３のうちいずれか一つの請求項に記載の積層配線基板。
5. 前記第１基板材と第２基板材との間に第３基板材が配置され、前記第３基板材は前記半導体素子が挿入される開口部を有するフィルム状のスペーサからなり、前記第１乃至第３基板材相互間及び前記開口部に接着層材が充填されていることを特徴とする請求項１〜請求項４のうちいずれか一つの請求項に記載の積層配線基板。
6. 前記第１基板材と第２基板材との間に第３基板材が配置され、前記第３基板材は、絶縁基板の少なくとも一方の面に配線層を有する中間配線基板からなり、前記半導体素子が挿入される開口部を有し、前記第１乃至第３基板材相互間及び前記開口部に接着層材が充填されていることを特徴とする請求項１〜請求項４のうちいずれか一つの請求項に記載の積層配線基板。
7. 前記第２基板材は、絶縁基板の少なくとも一方の面に形成された配線層を有する配線基板、前記絶縁基板を貫通して設けられ前記配線層に接続された導電性ペーストからなる貫通電極、及び前記絶縁基板の前記第１基板材側の面に少なくとも部分的に設けられた接着層を備えて構成されていることを特徴とする請求項１〜請求項６のうちいずれか一つの請求項に記載の積層配線基板。
8. 前記第２基板材は、前記半導体素子の半導体基板の底面側に配置された放熱板であることを特徴とする請求項１〜請求項６のうちいずれか一つの請求項に記載の積層配線基板。
9. （Ａ）半導体基板の一部表面に形成された電極パッド、前記電極パッドに対するコンタクト孔を有して前記半導体基板表面に形成された無機絶縁膜、及び前記無機絶縁膜表面に形成され前記電極パッドに接続された再配線層を備えた半導体素子を提供する工程と、
   （Ｂ）第１基板材を作成するために、絶縁基板の一方の面に配線層をパターンニング形成して配線基板を形成する工程と、
   （Ｃ）前記絶縁基板の他方の面に接着層を形成する工程と、
   （Ｄ）前記半導体素子の再配線層及び前記配線層の一部に対応する位置関係にあって前記絶縁基板及び接着層を貫通する貫通孔を形成する工程と、
   （Ｅ）前記貫通孔に導電性ペーストを充填することによって、一端面が前記配線層に接続され他端面が前記絶縁基板の他方の面に露出された貫通電極を形成する工程と、
   （Ｆ）前記貫通電極の前記他端面を前記半導体素子の再配線層に位置合わせして接続し、前記半導体素子を前記接着層に仮止め接着して前記第１基板材と一体化する工程と、
   （Ｇ）前記第１基板材に対面させる第２基板材を提供する工程と、
   （Ｈ）前記第１基板材と一体化された前記半導体素子を前記第２基板材上に位置合わせして重ね合わせる工程と、
   （Ｉ）前記第１基板材と前記第２基板材とを重ね合わせ方向に一括加熱プレスし、前記接着層により前記半導体素子を囲み前記第１及び第２基板材を相互接着する工程と、
   を備えることを特徴とする積層配線基板の製造方法。
10. 前記（Ａ）の半導体素子の製造工程は、
    （Ａ−１）複数の半導体素子に対応する複数の素子領域を半導体ウエハ表面に設けて前記各素子領域毎に電極パッドを形成し、前記電極パッドに対する第１コンタクト孔を有する無機絶縁膜を前記ウエハ表面に形成する工程と、
    （Ａ−２）前記第１コンタクト孔を通じて前記電極パッドに接続された再配線層を前記無機絶縁膜上に形成する工程と、
    （Ａ−３）前記無機絶縁膜及び前記再配線層を覆って、前記ウエハ上に感光性有機材料膜を形成する工程と、
    （Ａ−４）前記感光性有機材料膜にフォトリソグラフィを施して前記再配線層に対する第２コンタクト孔を開けて焼成処理することによって、第２コンタクト孔を有する有機絶縁膜を前記ウエハ表面に形成する工程と、
    （Ａ−５）各素子領域に対するウエハ検査後、ダイシングを行って各素子領域に対応して個片化された各半導体素子を取り出す工程と、
    を備えることを特徴とする請求項９に記載の積層配線基板の製造方法。

Images