JP2000223837A - 電気素子搭載配線基板およびその製造方法 - Google Patents
電気素子搭載配線基板およびその製造方法Info
- Publication number
- JP2000223837A JP2000223837A JP11024425A JP2442599A JP2000223837A JP 2000223837 A JP2000223837 A JP 2000223837A JP 11024425 A JP11024425 A JP 11024425A JP 2442599 A JP2442599 A JP 2442599A JP 2000223837 A JP2000223837 A JP 2000223837A
- Authority
- JP
- Japan
- Prior art keywords
- electric element
- wiring board
- melting point
- insulating sheet
- hole conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】半導体素子や電子部品などの電気素子を搭載
し、基板の小型化と、素子の実装密度を高めることので
きる配線基板とそれを容易に作製することのできる製造
方法を提供する。 【解決手段】少なくとも熱硬化性樹脂を含む複数の絶縁
シート１、６、７を積層してなる絶縁基板と、絶縁基板
の表面および内部に形成された配線回路層３と、ビアホ
ール導体２とを具備する配線基板の空隙９内に電気素子
４が搭載され、電気素子４の電極５と接続されるビアホ
ール導体２ａに、熱硬化性樹脂の硬化温度Ｔ1 以下の低
い融点Ｔ2 を有する低融点金属を含有させて、絶縁シー
トの熱硬化時にビアホール導体２ａと電気素子４との接
続を同時に行う。
し、基板の小型化と、素子の実装密度を高めることので
きる配線基板とそれを容易に作製することのできる製造
方法を提供する。 【解決手段】少なくとも熱硬化性樹脂を含む複数の絶縁
シート１、６、７を積層してなる絶縁基板と、絶縁基板
の表面および内部に形成された配線回路層３と、ビアホ
ール導体２とを具備する配線基板の空隙９内に電気素子
４が搭載され、電気素子４の電極５と接続されるビアホ
ール導体２ａに、熱硬化性樹脂の硬化温度Ｔ1 以下の低
い融点Ｔ2 を有する低融点金属を含有させて、絶縁シー
トの熱硬化時にビアホール導体２ａと電気素子４との接
続を同時に行う。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、多層配線
基板及び半導体素子収納用パッケージなどに適し、特に
絶縁基板内部に電気素子が内蔵されてなる電気素子搭載
配線基板とその製造方法に関するものである。
基板及び半導体素子収納用パッケージなどに適し、特に
絶縁基板内部に電気素子が内蔵されてなる電気素子搭載
配線基板とその製造方法に関するものである。
【０００２】
【従来技術】電子機器は小型化が進んでいるが、近年携
帯情報端末の発達や、コンピューターを持ち運んで操作
する、いわゆるモバイルコンピューティングの普及によ
ってさらに小型、薄型且つ高精細の多層配線基板が求め
られる傾向にある。また、従来の多層配線基板に対し
て、半導体素子やコンデンサ素子、抵抗素子などの電気
素子を搭載させる場合には、予め作製されたプリント配
線基板の表面に素子を接着し、ワイヤボンディングによ
って配線基板の配線回路層と接続し、または配線基板の
表面に電気素子を半田等により直接実装し、実装した素
子を樹脂によってモールドする方法、絶縁基板の表面に
凹部を形成して、その凹部内に素子を収納して樹脂モー
ルドしたり、蓋体によって凹部を気密に封止する方法な
どが採用されている。
帯情報端末の発達や、コンピューターを持ち運んで操作
する、いわゆるモバイルコンピューティングの普及によ
ってさらに小型、薄型且つ高精細の多層配線基板が求め
られる傾向にある。また、従来の多層配線基板に対し
て、半導体素子やコンデンサ素子、抵抗素子などの電気
素子を搭載させる場合には、予め作製されたプリント配
線基板の表面に素子を接着し、ワイヤボンディングによ
って配線基板の配線回路層と接続し、または配線基板の
表面に電気素子を半田等により直接実装し、実装した素
子を樹脂によってモールドする方法、絶縁基板の表面に
凹部を形成して、その凹部内に素子を収納して樹脂モー
ルドしたり、蓋体によって凹部を気密に封止する方法な
どが採用されている。
【０００３】また、最近では、携帯情報端末等小型軽量
薄型化が要求される用途に用いる基板について、最近で
はＴＡＢ（tape automated bonding）といわれる方法が
用いられている。ＴＡＢ接続法は、所定箇所に半導体素
子を収納する穴が設けられたポリイミド樹脂などのフィ
ルムの全面に金属箔を接着した後、この金属箔をフォト
エッチングにより半導体素子の接続するためのインナー
リードとアウターリードからなるリード配線層が形成さ
れた，いわゆるＴＡＢテープに対して、半導体素子のバ
ンプとインナーリードとを接続する方法である。
薄型化が要求される用途に用いる基板について、最近で
はＴＡＢ（tape automated bonding）といわれる方法が
用いられている。ＴＡＢ接続法は、所定箇所に半導体素
子を収納する穴が設けられたポリイミド樹脂などのフィ
ルムの全面に金属箔を接着した後、この金属箔をフォト
エッチングにより半導体素子の接続するためのインナー
リードとアウターリードからなるリード配線層が形成さ
れた，いわゆるＴＡＢテープに対して、半導体素子のバ
ンプとインナーリードとを接続する方法である。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
電気素子を搭載する方法においては、予め作製した配線
基板の表面に、電気素子を搭載し、配線回路層と電気的
に接続する工程が必要であり、電気素子を含む電気装置
を完成するまでの製造工程が多く、コスト高を招いてい
た。しかも、電気素子の搭載部が配線基板の表面のみで
あるために、基板の薄層化、小型化および複数の電気素
子の高密度実装化を阻害していた。
電気素子を搭載する方法においては、予め作製した配線
基板の表面に、電気素子を搭載し、配線回路層と電気的
に接続する工程が必要であり、電気素子を含む電気装置
を完成するまでの製造工程が多く、コスト高を招いてい
た。しかも、電気素子の搭載部が配線基板の表面のみで
あるために、基板の薄層化、小型化および複数の電気素
子の高密度実装化を阻害していた。
【０００５】また、接続方法においても、半導体素子の
実装をワイヤボンディングによって行う場合、接続パッ
ドは２００μｍ程度のピッチが必要なので、それより小
さいピッチでの接続が難しくなり、小型化に対応できな
いものであった。また、個々の端子間を接続する必要が
あるために、接続に要する時間が長くなり、生産性が落
ちるという問題があった。しかも、ワイヤボンディング
による接続はワイヤーがループを描くように配線せざる
を得ないため、必然的にシリコンチップの厚さ方向に
０．５ｍｍ程度のクリアランスを作らざるを得なくな
り、半導体装置の薄型化を阻害していた。
実装をワイヤボンディングによって行う場合、接続パッ
ドは２００μｍ程度のピッチが必要なので、それより小
さいピッチでの接続が難しくなり、小型化に対応できな
いものであった。また、個々の端子間を接続する必要が
あるために、接続に要する時間が長くなり、生産性が落
ちるという問題があった。しかも、ワイヤボンディング
による接続はワイヤーがループを描くように配線せざる
を得ないため、必然的にシリコンチップの厚さ方向に
０．５ｍｍ程度のクリアランスを作らざるを得なくな
り、半導体装置の薄型化を阻害していた。
【０００６】これに対して、ＴＡＢ接続法は、半導体素
子とリードとを一度の接続処理で接続できることから、
短時間で接続できるため、量産性に優れているとの利点
を有する反面、ＴＡＢテープと呼ばれる銅箔を片面に接
着したポリイミド樹脂フィルムを使用することのみ実現
可能な接続方法であるため、接続端子が５００を越える
と２０μｍ以下の配線幅が必要となる等、シリコンチッ
プの端子数の増加に対応できないという問題があった。
子とリードとを一度の接続処理で接続できることから、
短時間で接続できるため、量産性に優れているとの利点
を有する反面、ＴＡＢテープと呼ばれる銅箔を片面に接
着したポリイミド樹脂フィルムを使用することのみ実現
可能な接続方法であるため、接続端子が５００を越える
と２０μｍ以下の配線幅が必要となる等、シリコンチッ
プの端子数の増加に対応できないという問題があった。
【０００７】従って、本発明は、半導体素子や電子部品
（コンデンサ素子、抵抗素子、フィルター素子、発振素
子など）の電気素子を搭載し、基板の小型化と、素子の
実装密度を高めることのできる電気素子搭載配線基板を
提供することを目的とするものである。さらに、本発明
は、配線基板内部に電気素子を内蔵することのできる配
線基板を容易に作製することのできる電気素子搭載配線
基板の製造方法を提供することを目的とするものであ
る。
（コンデンサ素子、抵抗素子、フィルター素子、発振素
子など）の電気素子を搭載し、基板の小型化と、素子の
実装密度を高めることのできる電気素子搭載配線基板を
提供することを目的とするものである。さらに、本発明
は、配線基板内部に電気素子を内蔵することのできる配
線基板を容易に作製することのできる電気素子搭載配線
基板の製造方法を提供することを目的とするものであ
る。
【０００８】
【課題を解決するための手段】本発明者は、電気素子を
搭載した配線基板の小型化および製造の簡略化について
検討を重ねた結果、電気素子の電極をビアホール導体と
接続させるとともに、ビアホール導体中に、絶縁基板中
に含まれる熱硬化性樹脂の硬化温度以下の低い融点を有
する低融点金属を含有せしめることによって、前記電気
素子の電極と前記ビアホール導体との接続を配線基板の
製造と同時に行うとともに、電気素子を多層配線基板内
に容易に内蔵できることを見いだし、本発明に至った。
搭載した配線基板の小型化および製造の簡略化について
検討を重ねた結果、電気素子の電極をビアホール導体と
接続させるとともに、ビアホール導体中に、絶縁基板中
に含まれる熱硬化性樹脂の硬化温度以下の低い融点を有
する低融点金属を含有せしめることによって、前記電気
素子の電極と前記ビアホール導体との接続を配線基板の
製造と同時に行うとともに、電気素子を多層配線基板内
に容易に内蔵できることを見いだし、本発明に至った。
【０００９】即ち、本発明の電気素子搭載配線基板は、
少なくとも熱硬化性樹脂を含む複数の絶縁層を積層して
なる絶縁基板と、該絶縁基板の表面および内部に形成さ
れた配線回路層と、金属粉末が充填されてなるビアホー
ル導体とを具備する配線基板の表面または内部に電気素
子が搭載され、前記電気素子の電極と前記ビアホール導
体とが電気的に接続してなる電気素子搭載配線基板にお
いて、前記電極と接続されるビアホール導体が、前記熱
硬化性樹脂の硬化温度以下の低い融点を有する低融点金
属を含有し、該ビアホール導体と前記電気素子の電極と
を前記低融点金属によって電気的に接続固定してなるこ
とを特徴とするものであり、特に、前記電気素子は前記
配線基板内部の密閉された空隙中に収納搭載されている
ことが望ましい。
少なくとも熱硬化性樹脂を含む複数の絶縁層を積層して
なる絶縁基板と、該絶縁基板の表面および内部に形成さ
れた配線回路層と、金属粉末が充填されてなるビアホー
ル導体とを具備する配線基板の表面または内部に電気素
子が搭載され、前記電気素子の電極と前記ビアホール導
体とが電気的に接続してなる電気素子搭載配線基板にお
いて、前記電極と接続されるビアホール導体が、前記熱
硬化性樹脂の硬化温度以下の低い融点を有する低融点金
属を含有し、該ビアホール導体と前記電気素子の電極と
を前記低融点金属によって電気的に接続固定してなるこ
とを特徴とするものであり、特に、前記電気素子は前記
配線基板内部の密閉された空隙中に収納搭載されている
ことが望ましい。
【００１０】また、本発明の電気素子搭載配線基板の製
造方法によれば、少なくとも熱硬化性樹脂を含有する未
硬化の絶縁シートにビアホールを形成し、該ビアホール
中に前記熱硬化性樹脂の硬化温度以下の低い融点を有す
る低融点金属を含有する導体ペーストを充填してビアホ
ール導体を形成するＡ工程と、前記絶縁シートの表面に
所定の電気素子を搭載し、前記電気素子の電極と前記ビ
アホール導体の端部の露出部とを当接させるＢ工程と、
前記電気素子を載置した絶縁シートを他の絶縁シートと
ともに積層するＣ工程と、該積層物を前記熱硬化性樹脂
の熱硬化温度に加熱して前記絶縁シートを硬化させると
同時に、前記ビアホール導体内の前記低融点金属を溶融
せしめ、前記電気素子の電極とビアホール導体とを電気
的に接続するＤ工程と、を具備することを特徴とするも
のであり、特に、前記Ｃ工程において、前記電気素子が
密閉された空隙中に収納搭載されるように他の絶縁シー
トを積層することが望ましい。
造方法によれば、少なくとも熱硬化性樹脂を含有する未
硬化の絶縁シートにビアホールを形成し、該ビアホール
中に前記熱硬化性樹脂の硬化温度以下の低い融点を有す
る低融点金属を含有する導体ペーストを充填してビアホ
ール導体を形成するＡ工程と、前記絶縁シートの表面に
所定の電気素子を搭載し、前記電気素子の電極と前記ビ
アホール導体の端部の露出部とを当接させるＢ工程と、
前記電気素子を載置した絶縁シートを他の絶縁シートと
ともに積層するＣ工程と、該積層物を前記熱硬化性樹脂
の熱硬化温度に加熱して前記絶縁シートを硬化させると
同時に、前記ビアホール導体内の前記低融点金属を溶融
せしめ、前記電気素子の電極とビアホール導体とを電気
的に接続するＤ工程と、を具備することを特徴とするも
のであり、特に、前記Ｃ工程において、前記電気素子が
密閉された空隙中に収納搭載されるように他の絶縁シー
トを積層することが望ましい。
【００１１】
【発明の実施の形態】以下、本発明を図面をもとに説明
する。図１は、本発明の電気素子搭載配線基板を製造す
るための製造工程を説明するための図である。
する。図１は、本発明の電気素子搭載配線基板を製造す
るための製造工程を説明するための図である。
【００１２】図１によれば、まず、図１（ａ）に示すよ
うに、硬化温度Ｔ1 の熱硬化性樹脂を含む軟質（Ｂステ
ージ状態）の絶縁シート１を作製し、この絶縁シート１
には、厚み方向に貫通するビアホールを形成し、そのビ
アホールのうち、電気素子の電極と接続されるビアホー
ル内に、前記熱硬化性樹脂の硬化温度Ｔ1 以下の低い融
点Ｔ2 を有する低融点金属を含有する導体ペーストをス
クリーン印刷や吸引処理しながら充填して、電気素子接
続用のビアホール導体２ａを形成する。また、図１
（ａ）によれば、電気素子接続用のビアホール導体２ａ
以外に、一般のビアホール導体２ｂも形成されている。
うに、硬化温度Ｔ1 の熱硬化性樹脂を含む軟質（Ｂステ
ージ状態）の絶縁シート１を作製し、この絶縁シート１
には、厚み方向に貫通するビアホールを形成し、そのビ
アホールのうち、電気素子の電極と接続されるビアホー
ル内に、前記熱硬化性樹脂の硬化温度Ｔ1 以下の低い融
点Ｔ2 を有する低融点金属を含有する導体ペーストをス
クリーン印刷や吸引処理しながら充填して、電気素子接
続用のビアホール導体２ａを形成する。また、図１
（ａ）によれば、電気素子接続用のビアホール導体２ａ
以外に、一般のビアホール導体２ｂも形成されている。
【００１３】ここで用いられる絶縁シート１は、熱硬化
性樹脂、または熱硬化性樹脂とフィラーなどの組成物を
混練機や３本ロールなどの手段によって十分に混合し、
これを圧延法、押し出し法、射出法、ドクターブレード
法などによってシート状に成形するか、または所望によ
り硬化温度よりもやや低い温度で熱処理して半硬化させ
ることにより作製される。
性樹脂、または熱硬化性樹脂とフィラーなどの組成物を
混練機や３本ロールなどの手段によって十分に混合し、
これを圧延法、押し出し法、射出法、ドクターブレード
法などによってシート状に成形するか、または所望によ
り硬化温度よりもやや低い温度で熱処理して半硬化させ
ることにより作製される。
【００１４】そして、絶縁シートへのビアホール（ビア
ホール）および空隙部の形成は、ドリル、パンチング、
サンドブラスト、あるいは炭酸ガスレーザ、ＹＡＧレー
ザ、及びエキシマレーザ等の照射による加工など公知の
方法が採用される。
ホール）および空隙部の形成は、ドリル、パンチング、
サンドブラスト、あるいは炭酸ガスレーザ、ＹＡＧレー
ザ、及びエキシマレーザ等の照射による加工など公知の
方法が採用される。
【００１５】なお、絶縁シートを形成する熱硬化性樹脂
としては、絶縁材料としての電気的特性、耐熱性、およ
び機械的強度を有する熱硬化性樹脂であれば特に限定さ
れるものでなく、例えば、アラミド樹脂、フェノール樹
脂、エポキシ樹脂、イミド樹脂、フッ素樹脂、フェニレ
ンエーテル樹脂、ビスマイレイドトリアジン樹脂、ユリ
ア樹脂、メラミン樹脂、シリコーン樹脂、ウレタン樹
脂、不飽和ポリエステル樹脂、アリル樹脂等が、単独ま
たは組み合わせて使用できる。
としては、絶縁材料としての電気的特性、耐熱性、およ
び機械的強度を有する熱硬化性樹脂であれば特に限定さ
れるものでなく、例えば、アラミド樹脂、フェノール樹
脂、エポキシ樹脂、イミド樹脂、フッ素樹脂、フェニレ
ンエーテル樹脂、ビスマイレイドトリアジン樹脂、ユリ
ア樹脂、メラミン樹脂、シリコーン樹脂、ウレタン樹
脂、不飽和ポリエステル樹脂、アリル樹脂等が、単独ま
たは組み合わせて使用できる。
【００１６】また、上記の絶縁シート１中には、絶縁基
板あるいは配線基板全体の強度を高めるために、有機樹
脂に対してフィラーを複合化させることもできる。有機
樹脂と複合化されるフィラーとしては、ＳｉＯ2 、Ａｌ
2 Ｏ3 、ＺｒＯ2 、ＴｉＯ2、ＡｌＮ、ＳｉＣ、ＢａＴ
ｉＯ3 、ＳｒＴｉＯ3 、ゼオライト、ＣａＴｉＯ3 、ほ
う酸アルミニウム等の無機質フィラーが好適に用いられ
る。また、ガラスやアラミド樹脂からなる不織布、織布
などに上記樹脂を含浸させて用いてもよい。なお、有機
樹脂とフィラーとは、体積比率で１５：８５〜５０：５
０の比率で複合化されるのが適当である。
板あるいは配線基板全体の強度を高めるために、有機樹
脂に対してフィラーを複合化させることもできる。有機
樹脂と複合化されるフィラーとしては、ＳｉＯ2 、Ａｌ
2 Ｏ3 、ＺｒＯ2 、ＴｉＯ2、ＡｌＮ、ＳｉＣ、ＢａＴ
ｉＯ3 、ＳｒＴｉＯ3 、ゼオライト、ＣａＴｉＯ3 、ほ
う酸アルミニウム等の無機質フィラーが好適に用いられ
る。また、ガラスやアラミド樹脂からなる不織布、織布
などに上記樹脂を含浸させて用いてもよい。なお、有機
樹脂とフィラーとは、体積比率で１５：８５〜５０：５
０の比率で複合化されるのが適当である。
【００１７】これらの中でもパンチング又はレーザー等
により加工の容易性の点で、エポキシ樹脂、イミド樹
脂、フェニレンエーテル樹脂の群から選ばれる少なくと
も１種の熱硬化性樹脂と、フイラー成分としてシリカま
たはアラミド不織布との混合物であることが最も望まし
い。
により加工の容易性の点で、エポキシ樹脂、イミド樹
脂、フェニレンエーテル樹脂の群から選ばれる少なくと
も１種の熱硬化性樹脂と、フイラー成分としてシリカま
たはアラミド不織布との混合物であることが最も望まし
い。
【００１８】一方、電気素子の電極と接続されるビアホ
ール導体２ａに充填する導体ペースト中に含まれる低融
点金属としては、錫（Ｓｎ）、亜鉛（Ｚｎ）、ビスマス
（Ｂｉ）及びこれらと銀（Ａｇ）、銅（Ｃｕ）などとの
合金が好適に用いられる。
ール導体２ａに充填する導体ペースト中に含まれる低融
点金属としては、錫（Ｓｎ）、亜鉛（Ｚｎ）、ビスマス
（Ｂｉ）及びこれらと銀（Ａｇ）、銅（Ｃｕ）などとの
合金が好適に用いられる。
【００１９】低融点金属の融点Ｔ2 と熱硬化性樹脂の硬
化温度Ｔ1 とは、Ｔ2 ≦Ｔ1 、Ｔ1−Ｔ2 ≧１０℃の関
係を満足することが望ましい。Ｔ1 −Ｔ2 が１０よりも
大きいと、熱硬化性樹脂の硬化中に低融点金属が溶融
し、電気素子との結合が強固となる。
化温度Ｔ1 とは、Ｔ2 ≦Ｔ1 、Ｔ1−Ｔ2 ≧１０℃の関
係を満足することが望ましい。Ｔ1 −Ｔ2 が１０よりも
大きいと、熱硬化性樹脂の硬化中に低融点金属が溶融
し、電気素子との結合が強固となる。
【００２０】また、この低融点金属は、導体ペースト中
の金属成分の全部を構成することもできるが、後述する
熱硬化時に溶融した時にビアホール導体内での保形性が
悪くなる可能性があることから、融点が熱硬化性樹脂の
硬化温度よりも高い高融点金属と混合して用いることが
望ましい。融点が熱硬化性樹脂の硬化温度よりも高融点
金属としては、銅、銀、銅銀合金あるいはそれらの混合
物が好適に使用される。前記高融点金属と前記低融点金
属は、体積比率で９０〜１０：１０〜９０の比率で混合
することが望ましい。
の金属成分の全部を構成することもできるが、後述する
熱硬化時に溶融した時にビアホール導体内での保形性が
悪くなる可能性があることから、融点が熱硬化性樹脂の
硬化温度よりも高い高融点金属と混合して用いることが
望ましい。融点が熱硬化性樹脂の硬化温度よりも高融点
金属としては、銅、銀、銅銀合金あるいはそれらの混合
物が好適に使用される。前記高融点金属と前記低融点金
属は、体積比率で９０〜１０：１０〜９０の比率で混合
することが望ましい。
【００２１】また、電気素子と接続されないビアホール
導体２ｂは、必ずしも低融点金属を含む必要はなく、通
常の銅、銀、あるいはそれらを含む合金などの高融点の
金属粉末を含む導体ペーストを充填すればよい。
導体２ｂは、必ずしも低融点金属を含む必要はなく、通
常の銅、銀、あるいはそれらを含む合金などの高融点の
金属粉末を含む導体ペーストを充填すればよい。
【００２２】導体ペーストを調製する場合、低融点金
属、あるいは高融点金属と低融点金属は、平均粒径が
０．５〜５０μｍの金属粉末として調製することが望ま
しく、金属粉末の平均粒径が０．５μｍよりも小さいと
金属粉末同士の接触抵抗が増加してビアホール導体の抵
抗が高くなる傾向にあり、５０μｍを越えるとビアホー
ル導体の低抵抗化が難しくなる傾向にある。
属、あるいは高融点金属と低融点金属は、平均粒径が
０．５〜５０μｍの金属粉末として調製することが望ま
しく、金属粉末の平均粒径が０．５μｍよりも小さいと
金属粉末同士の接触抵抗が増加してビアホール導体の抵
抗が高くなる傾向にあり、５０μｍを越えるとビアホー
ル導体の低抵抗化が難しくなる傾向にある。
【００２３】また、導体ペースト中には、前述したよう
な金属粉末に対して、前述したような結合用有機樹脂や
溶剤を添加混合して調製される。ペースト中に添加され
る溶剤としては、用いる結合用有機樹脂が溶解可能な溶
剤であればよく、例えば、イソプロピルアルコール、テ
ルピネオール、２−オクタノール、ブチルカルビトール
アセテート等が用いられる。
な金属粉末に対して、前述したような結合用有機樹脂や
溶剤を添加混合して調製される。ペースト中に添加され
る溶剤としては、用いる結合用有機樹脂が溶解可能な溶
剤であればよく、例えば、イソプロピルアルコール、テ
ルピネオール、２−オクタノール、ブチルカルビトール
アセテート等が用いられる。
【００２４】導体ペースト中の結合用有機樹脂として
は、前述した種々の絶縁層を構成する有機樹脂の他、セ
ルロースなども使用される。この有機樹脂は、前記金属
粉末同士を互いに接触させた状態で結合するとともに、
金属粉末を絶縁シートに接着させる作用をなしている。
この有機樹脂は、金属ペースト中において、０．１乃至
４０体積％、特に０．３乃至３０体積％の割合で含有さ
れることが望ましい。これは、樹脂量が０．１体積％よ
りも少ないと、金属粉末同士を強固に結合することが難
しく、低抵抗金属を絶縁層に強固に接着させることが困
難となり、逆に４０体積％を越えると、金属粉末間に樹
脂が介在することになり粉末同士を十分に接触させるこ
とが難しくなり、ビアホール導体の抵抗が大きくなるた
めである。次に、図１（ｂ）に示すように、絶縁シート
１の表面あるいは裏面に適宜、配線回路層３を形成す
る。配線回路層３の形成は、１）絶縁シート１の表面に
金属箔を貼り付けた後、エッチング処理して回路パター
ンを形成する方法、２）絶縁シート１表面にレジストを
形成して、メッキにより形成する方法、３）転写フィル
ム表面に金属箔を貼り付け、金属箔をエッチング処理し
て回路パターンを形成した後、この金属箔からなる回路
パターンを絶縁シート１表面に転写させる方法等が挙げ
られる。この時、電気素子の電極と接続されるビアホー
ル導体２ａに対しては、配線回路層を形成しないか、ま
たは前記低融点金属を含む接続用パッドを設けてもよ
い。
は、前述した種々の絶縁層を構成する有機樹脂の他、セ
ルロースなども使用される。この有機樹脂は、前記金属
粉末同士を互いに接触させた状態で結合するとともに、
金属粉末を絶縁シートに接着させる作用をなしている。
この有機樹脂は、金属ペースト中において、０．１乃至
４０体積％、特に０．３乃至３０体積％の割合で含有さ
れることが望ましい。これは、樹脂量が０．１体積％よ
りも少ないと、金属粉末同士を強固に結合することが難
しく、低抵抗金属を絶縁層に強固に接着させることが困
難となり、逆に４０体積％を越えると、金属粉末間に樹
脂が介在することになり粉末同士を十分に接触させるこ
とが難しくなり、ビアホール導体の抵抗が大きくなるた
めである。次に、図１（ｂ）に示すように、絶縁シート
１の表面あるいは裏面に適宜、配線回路層３を形成す
る。配線回路層３の形成は、１）絶縁シート１の表面に
金属箔を貼り付けた後、エッチング処理して回路パター
ンを形成する方法、２）絶縁シート１表面にレジストを
形成して、メッキにより形成する方法、３）転写フィル
ム表面に金属箔を貼り付け、金属箔をエッチング処理し
て回路パターンを形成した後、この金属箔からなる回路
パターンを絶縁シート１表面に転写させる方法等が挙げ
られる。この時、電気素子の電極と接続されるビアホー
ル導体２ａに対しては、配線回路層を形成しないか、ま
たは前記低融点金属を含む接続用パッドを設けてもよ
い。
【００２５】配線回路層３としては、銅、アルミニウ
ム、金、銀の群から選ばれる少なくとも１種、または２
種以上の合金からなることが望ましく、特に、銅、また
は銅を含む合金が最も望ましい。また、場合によって
は、導体組成物として回路の抵抗調整のためにＮｉ−Ｃ
ｒ合金などの高抵抗の金属を混合、または合金化しても
よい。さらには、配線回路層の低抵抗化のために、前記
低抵抗金属よりも低融点の金属、例えば、半田、錫など
の低融点金属を導体組成物中の金属成分中に２〜２０重
量％の割合で含んでもよい。
ム、金、銀の群から選ばれる少なくとも１種、または２
種以上の合金からなることが望ましく、特に、銅、また
は銅を含む合金が最も望ましい。また、場合によって
は、導体組成物として回路の抵抗調整のためにＮｉ−Ｃ
ｒ合金などの高抵抗の金属を混合、または合金化しても
よい。さらには、配線回路層の低抵抗化のために、前記
低抵抗金属よりも低融点の金属、例えば、半田、錫など
の低融点金属を導体組成物中の金属成分中に２〜２０重
量％の割合で含んでもよい。
【００２６】その後、図１（ｃ）に示すように、上記絶
縁シート１の表面に電気素子４を載置し、電気素子４の
裏面に形成された電極５をビアホール導体２ａの端面の
露出部と当接させる。
縁シート１の表面に電気素子４を載置し、電気素子４の
裏面に形成された電極５をビアホール導体２ａの端面の
露出部と当接させる。
【００２７】この時の電気素子４としては、半導体素
子、コンデンサ素子、抵抗素子、フィルター素子、発振
素子などが挙げられ、特に、耐熱温度が硬化温度Ｔ1 よ
りも高いことが望ましい。
子、コンデンサ素子、抵抗素子、フィルター素子、発振
素子などが挙げられ、特に、耐熱温度が硬化温度Ｔ1 よ
りも高いことが望ましい。
【００２８】そして、電気素子４を搭載した絶縁シート
１を、ビアホール導体２ｂや配線回路層３が形成された
他の絶縁シート６，７、８とともに積層する。この時、
図１（ｄ）に示すように、絶縁シート１の直上の絶縁シ
ート６に対しては、電気素子４を収納するための開口９
を形成して積層することにより、電気素子４を絶縁シー
ト１、６、７によって形成される密閉された空隙中に収
納搭載することができる。
１を、ビアホール導体２ｂや配線回路層３が形成された
他の絶縁シート６，７、８とともに積層する。この時、
図１（ｄ）に示すように、絶縁シート１の直上の絶縁シ
ート６に対しては、電気素子４を収納するための開口９
を形成して積層することにより、電気素子４を絶縁シー
ト１、６、７によって形成される密閉された空隙中に収
納搭載することができる。
【００２９】その後、上記のようにして作製された積層
物を絶縁シート１中の熱硬化性樹脂の硬化温度Ｔ1 以上
に加熱することにより、絶縁シート１、６、７を完全硬
化させる。
物を絶縁シート１中の熱硬化性樹脂の硬化温度Ｔ1 以上
に加熱することにより、絶縁シート１、６、７を完全硬
化させる。
【００３０】この時、ビアホール導体２ａ内の低融点導
体材料はその融点Ｔ2 が硬化温度Ｔ1 よりも低いため
に、上記熱硬化時に溶融する結果、電気素子４の電極５
とビアホール導体２ａとを電気的に接続することができ
る。
体材料はその融点Ｔ2 が硬化温度Ｔ1 よりも低いため
に、上記熱硬化時に溶融する結果、電気素子４の電極５
とビアホール導体２ａとを電気的に接続することができ
る。
【００３１】その結果、図１（ｅ）に示すように、電気
素子４を多層配線基板Ａ内部の密閉された空隙１０中に
収納搭載され、空隙１０内においてビアホール導体２ａ
と電気的に接続された電気素子を搭載した多層配線基板
を作製することができる。
素子４を多層配線基板Ａ内部の密閉された空隙１０中に
収納搭載され、空隙１０内においてビアホール導体２ａ
と電気的に接続された電気素子を搭載した多層配線基板
を作製することができる。
【００３２】なお、本発明によれば、上記の方法を発展
させて、あらゆる形態の電気素子を搭載した配線基板を
作製することができ、例えば、多層配線基板内の同一層
内、あるいは異なる層に、複数の空隙部を形成してそれ
ぞれ電気素子を収納搭載させて、複数の電気素子を搭載
させることができる。また、熱硬化性樹脂を硬化前に流
動させ、電気素子４の周辺の絶縁相との隙間を極力小さ
くすることが信頼性を高める上で望ましい。
させて、あらゆる形態の電気素子を搭載した配線基板を
作製することができ、例えば、多層配線基板内の同一層
内、あるいは異なる層に、複数の空隙部を形成してそれ
ぞれ電気素子を収納搭載させて、複数の電気素子を搭載
させることができる。また、熱硬化性樹脂を硬化前に流
動させ、電気素子４の周辺の絶縁相との隙間を極力小さ
くすることが信頼性を高める上で望ましい。
【００３３】また、上記の方法は、電気素子を基板内部
に収納した場合について述べたが、電気素子を基板の表
面においてビアホール導体と接続させる場合においても
適用でき、さらには、上記のように基板内部への収納搭
載とともに、基板表面への搭載も同時に行うことも可能
である。
に収納した場合について述べたが、電気素子を基板の表
面においてビアホール導体と接続させる場合においても
適用でき、さらには、上記のように基板内部への収納搭
載とともに、基板表面への搭載も同時に行うことも可能
である。
【００３４】このように、本発明によれば、配線基板の
内部に、単一のみならず、複数の電気素子を容易に搭載
することができるために、配線基板の小型化と、電気素
子の実装密度を高めることのできる電気素子搭載配線基
板を提供できる。しかも、本発明の製造方法によれば、
電気素子の配線基板への接続と、多層配線基板との製造
を同時に行うことができる結果、製造工程の簡略化が可
能であり、製造の歩留りを高め、コストの低減を図るこ
とができる。
内部に、単一のみならず、複数の電気素子を容易に搭載
することができるために、配線基板の小型化と、電気素
子の実装密度を高めることのできる電気素子搭載配線基
板を提供できる。しかも、本発明の製造方法によれば、
電気素子の配線基板への接続と、多層配線基板との製造
を同時に行うことができる結果、製造工程の簡略化が可
能であり、製造の歩留りを高め、コストの低減を図るこ
とができる。
【００３５】
【実施例】（１）ＰＰＥ（ポリフェニレンエーテル）樹
脂（硬化温度Ｔ1 ＝２００℃）５０体積％、シリカ粉末
５０体積％の割合となるように、ワニス状態の樹脂と粉
末を混合しドクターブレード法により、厚さ７５ｍｍの
絶縁シートａを作製し、その絶縁シートａにパンチング
で直径０．１ｍｍのビアホールを複数個形成し、そのう
ち、電気素子の電極と接続されるビアホール内に表面に
銀をメッキした平均粒径が５μｍの銅粉末を５０体積
％、低融点金属としてＳｎ−Ｐｂ共晶ハンダからなる平
均粒径が３μｍの粉末（融点Ｔ2 ＝１８３℃）を５０体
積％とからなる金属成分に対して、トリアリルイソシア
ヌレートを５体積％の割合で添加した導体ペーストを充
填してビアホール導体を形成した。また、電気素子と接
続されないビアホールにも、同様の導体ペーストを充填
した。
脂（硬化温度Ｔ1 ＝２００℃）５０体積％、シリカ粉末
５０体積％の割合となるように、ワニス状態の樹脂と粉
末を混合しドクターブレード法により、厚さ７５ｍｍの
絶縁シートａを作製し、その絶縁シートａにパンチング
で直径０．１ｍｍのビアホールを複数個形成し、そのう
ち、電気素子の電極と接続されるビアホール内に表面に
銀をメッキした平均粒径が５μｍの銅粉末を５０体積
％、低融点金属としてＳｎ−Ｐｂ共晶ハンダからなる平
均粒径が３μｍの粉末（融点Ｔ2 ＝１８３℃）を５０体
積％とからなる金属成分に対して、トリアリルイソシア
ヌレートを５体積％の割合で添加した導体ペーストを充
填してビアホール導体を形成した。また、電気素子と接
続されないビアホールにも、同様の導体ペーストを充填
した。
【００３６】（２）一方、ポリエチレンテレフタレート
（ＰＥＴ）樹脂からなる転写シートの表面に接着剤を塗
布し、厚さ１２μｍ、表面粗さ０．８μｍの銅箔を一面
に接着した。そして、フォトレジスト（ドライフィル
ム）を塗布し露光現像を行った後、これを塩化第二鉄溶
液中に浸漬して非パターン部をエッチング除去して配線
回路層を形成した。なお、作製した配線回路層は、線幅
が２０μｍ、配線と配線との間隔が２０μｍの微細なパ
ターンである。
（ＰＥＴ）樹脂からなる転写シートの表面に接着剤を塗
布し、厚さ１２μｍ、表面粗さ０．８μｍの銅箔を一面
に接着した。そして、フォトレジスト（ドライフィル
ム）を塗布し露光現像を行った後、これを塩化第二鉄溶
液中に浸漬して非パターン部をエッチング除去して配線
回路層を形成した。なお、作製した配線回路層は、線幅
が２０μｍ、配線と配線との間隔が２０μｍの微細なパ
ターンである。
【００３７】（３）そして、（１）で作製した絶縁シー
トａの表面に、転写シートの配線回路層側を絶縁シート
ａに５０ｋｇ／ｃｍ2 の圧力で圧着した後、転写シート
を剥がして、配線回路層を絶縁シートａに転写させた。
トａの表面に、転写シートの配線回路層側を絶縁シート
ａに５０ｋｇ／ｃｍ2 の圧力で圧着した後、転写シート
を剥がして、配線回路層を絶縁シートａに転写させた。
【００３８】（４）次に、ビアホール導体および配線回
路層が形成された絶縁シートａの表面に、シリコン半導
体メモリチップ（耐熱温度２５０℃）を載置し、チップ
の裏面に形成された電極とビアホール導体の端部の露出
部が当接するように位置合わせし、接着剤によって仮固
定した。
路層が形成された絶縁シートａの表面に、シリコン半導
体メモリチップ（耐熱温度２５０℃）を載置し、チップ
の裏面に形成された電極とビアホール導体の端部の露出
部が当接するように位置合わせし、接着剤によって仮固
定した。
【００３９】（５）その後、上記と同様にしてビアホー
ル導体または配線回路層を形成した絶縁シートｂに対し
て、電気素子の大きさよりもわずかに大きい開口をパン
チングによって形成し、それを電気素子の厚さ分積層
し、最後に開口を有しない絶縁シートｃを積層し、２０
ｋｇ／ｃｍ2 の圧力を印加して圧着した。
ル導体または配線回路層を形成した絶縁シートｂに対し
て、電気素子の大きさよりもわずかに大きい開口をパン
チングによって形成し、それを電気素子の厚さ分積層
し、最後に開口を有しない絶縁シートｃを積層し、２０
ｋｇ／ｃｍ2 の圧力を印加して圧着した。
【００４０】（６）そして、この積層物を２００℃で１
時間加熱して完全硬化させて多層配線基板を作製した。
なお、加熱による樹脂の流動で絶縁シートの開口部が収
縮して絶縁層とチップとが密着し、チップと絶縁層との
隙間はほとんどなくなっていた。
時間加熱して完全硬化させて多層配線基板を作製した。
なお、加熱による樹脂の流動で絶縁シートの開口部が収
縮して絶縁層とチップとが密着し、チップと絶縁層との
隙間はほとんどなくなっていた。
【００４１】得られた多層配線基板に対して、断面にお
ける配線回路層やビアホール導体の形成付近を観察した
結果、ＩＣ素子とビアホール導体とはビアホール導体中
の低融点金属の溶融によって良好な接続状態であり、各
配線間の導通テストを行った結果、配線の断線も認めら
れなかった。また、ＩＣ素子の動作においても何ら問題
はなかった。得られた多層配線基板を湿度８５％、温度
８５℃の高温多湿雰囲気に１００時間放置したが、目視
で判別できる程度の変化は全く生じていなかった。
ける配線回路層やビアホール導体の形成付近を観察した
結果、ＩＣ素子とビアホール導体とはビアホール導体中
の低融点金属の溶融によって良好な接続状態であり、各
配線間の導通テストを行った結果、配線の断線も認めら
れなかった。また、ＩＣ素子の動作においても何ら問題
はなかった。得られた多層配線基板を湿度８５％、温度
８５℃の高温多湿雰囲気に１００時間放置したが、目視
で判別できる程度の変化は全く生じていなかった。
【００４２】
【発明の効果】以上詳述したとおり、本発明によれば、
配線基板の内部に、単一あるいは複数の電気素子を容易
に搭載することができるために、配線基板の小型化と、
電気素子の実装密度を高めることのできる電気素子搭載
配線基板を提供できる。しかも、本発明の製造方法によ
れば、電気素子の配線基板への接続と、多層配線基板と
の製造を同時に行うことができる結果、製造工程の簡略
化が可能であり、製造の歩留りを高め、コストの低減を
図ることができる。
配線基板の内部に、単一あるいは複数の電気素子を容易
に搭載することができるために、配線基板の小型化と、
電気素子の実装密度を高めることのできる電気素子搭載
配線基板を提供できる。しかも、本発明の製造方法によ
れば、電気素子の配線基板への接続と、多層配線基板と
の製造を同時に行うことができる結果、製造工程の簡略
化が可能であり、製造の歩留りを高め、コストの低減を
図ることができる。
【図１】本発明の電気素子搭載配線基板の製造方法を説
明するための工程図である。
明するための工程図である。
１，６，７，８ 絶縁シート ２ ビアホール導体 ３ 配線回路層 ４ 電気素子 ５ 電極 ９ 開口 １０ 空隙
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年１２月９日（１９９９．１２．
９）
９）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】
【課題を解決するための手段】本発明者は、電気素子を
搭載した配線基板の小型化および製造の簡略化について
検討を重ねた結果、電気素子の電極をビアホール導体と
接続させるとともに、ビアホール導体中に、絶縁基板中
に含まれる熱硬化性樹脂の硬化温度以下の低い融点を有
する低融点金属と融点が熱硬化性樹脂の硬化温度よりも
高い高融点金属との混合物を含有せしめることによっ
て、前記電気素子の電極と前記ビアホール導体との接続
を配線基板の製造と同時に行うとともに、電気素子を多
層配線基板内に容易に内蔵できることを見いだし、本発
明に至った。
搭載した配線基板の小型化および製造の簡略化について
検討を重ねた結果、電気素子の電極をビアホール導体と
接続させるとともに、ビアホール導体中に、絶縁基板中
に含まれる熱硬化性樹脂の硬化温度以下の低い融点を有
する低融点金属と融点が熱硬化性樹脂の硬化温度よりも
高い高融点金属との混合物を含有せしめることによっ
て、前記電気素子の電極と前記ビアホール導体との接続
を配線基板の製造と同時に行うとともに、電気素子を多
層配線基板内に容易に内蔵できることを見いだし、本発
明に至った。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】即ち、本発明の電気素子搭載配線基板は、
少なくとも熱硬化性樹脂を含む複数の絶縁層を積層して
なる絶縁基板と、該絶縁基板の表面および内部に形成さ
れた配線回路層と、金属粉末が充填されてなるビアホー
ル導体とを具備する配線基板の表面または内部に電気素
子が搭載され、前記電気素子の電極と前記ビアホール導
体とが電気的に接続してなる電気素子搭載配線基板にお
いて、前記電極と接続されるビアホール導体が、前記熱
硬化性樹脂の硬化温度以下の低い融点を有する低融点金
属と融点が熱硬化性樹脂の硬化温度よりも高い高融点金
属との混合物を含有し、該ビアホール導体と前記電気素
子の電極とを前記ビアホール導体中の少なくとも前記低
融点金属によって電気的に接続固定してなることを特徴
とするものであり、特に、前記電気素子は前記配線基板
内部の密閉された空隙中に収納搭載されていることが望
ましい。
少なくとも熱硬化性樹脂を含む複数の絶縁層を積層して
なる絶縁基板と、該絶縁基板の表面および内部に形成さ
れた配線回路層と、金属粉末が充填されてなるビアホー
ル導体とを具備する配線基板の表面または内部に電気素
子が搭載され、前記電気素子の電極と前記ビアホール導
体とが電気的に接続してなる電気素子搭載配線基板にお
いて、前記電極と接続されるビアホール導体が、前記熱
硬化性樹脂の硬化温度以下の低い融点を有する低融点金
属と融点が熱硬化性樹脂の硬化温度よりも高い高融点金
属との混合物を含有し、該ビアホール導体と前記電気素
子の電極とを前記ビアホール導体中の少なくとも前記低
融点金属によって電気的に接続固定してなることを特徴
とするものであり、特に、前記電気素子は前記配線基板
内部の密閉された空隙中に収納搭載されていることが望
ましい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】また、本発明の電気素子搭載配線基板の製
造方法によれば、少なくとも熱硬化性樹脂を含有する未
硬化の絶縁シートにビアホールを形成し、該ビアホール
中に前記熱硬化性樹脂の硬化温度以下の低い融点を有す
る低融点金属と融点が熱硬化性樹脂の硬化温度よりも高
い高融点金属との混合物を含有する導体ペーストを充填
してビアホール導体を形成するＡ工程と、前記絶縁シー
トの表面に所定の電気素子を搭載し、前記電気素子の電
極と前記ビアホール導体の端部の露出部とを当接させる
Ｂ工程と、前記電気素子を載置した絶縁シートを他の絶
縁シートとともに積層するＣ工程と、該積層物を前記熱
硬化性樹脂の熱硬化温度に加熱して前記絶縁シートを硬
化させると同時に、前記ビアホール導体内の前記低融点
金属を溶融せしめ、前記電気素子の電極とビアホール導
体とを電気的に接続するＤ工程と、を具備することを特
徴とするものであり、特に、前記Ｃ工程において、前記
電気素子が密閉された空隙中に収納搭載されるように他
の絶縁シートを積層することが望ましい。
造方法によれば、少なくとも熱硬化性樹脂を含有する未
硬化の絶縁シートにビアホールを形成し、該ビアホール
中に前記熱硬化性樹脂の硬化温度以下の低い融点を有す
る低融点金属と融点が熱硬化性樹脂の硬化温度よりも高
い高融点金属との混合物を含有する導体ペーストを充填
してビアホール導体を形成するＡ工程と、前記絶縁シー
トの表面に所定の電気素子を搭載し、前記電気素子の電
極と前記ビアホール導体の端部の露出部とを当接させる
Ｂ工程と、前記電気素子を載置した絶縁シートを他の絶
縁シートとともに積層するＣ工程と、該積層物を前記熱
硬化性樹脂の熱硬化温度に加熱して前記絶縁シートを硬
化させると同時に、前記ビアホール導体内の前記低融点
金属を溶融せしめ、前記電気素子の電極とビアホール導
体とを電気的に接続するＤ工程と、を具備することを特
徴とするものであり、特に、前記Ｃ工程において、前記
電気素子が密閉された空隙中に収納搭載されるように他
の絶縁シートを積層することが望ましい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】図１によれば、まず、図１（ａ）に示すよ
うに、硬化温度Ｔ1の熱硬化性樹脂を含む軟質（Ｂステ
ージ状態）の絶縁シート１を作製し、この絶縁シート１
には、厚み方向に貫通するビアホールを形成し、そのビ
アホールのうち、電気素子の電極と接続されるビアホー
ル内に、前記熱硬化性樹脂の硬化温度Ｔ1以下の低い融
点Ｔ2を有する低融点金属と融点が熱硬化性樹脂の硬化
温度よりも高い高融点金属とを含有する導体ペーストを
スクリーン印刷や吸引処理しながら充填して、電気素子
接続用のビアホール導体２ａを形成する。また、図１
（ａ）によれば、電気素子接続用のビアホール導体２ａ
以外に、一般のビアホール導体２ｂも形成されている。
うに、硬化温度Ｔ1の熱硬化性樹脂を含む軟質（Ｂステ
ージ状態）の絶縁シート１を作製し、この絶縁シート１
には、厚み方向に貫通するビアホールを形成し、そのビ
アホールのうち、電気素子の電極と接続されるビアホー
ル内に、前記熱硬化性樹脂の硬化温度Ｔ1以下の低い融
点Ｔ2を有する低融点金属と融点が熱硬化性樹脂の硬化
温度よりも高い高融点金属とを含有する導体ペーストを
スクリーン印刷や吸引処理しながら充填して、電気素子
接続用のビアホール導体２ａを形成する。また、図１
（ａ）によれば、電気素子接続用のビアホール導体２ａ
以外に、一般のビアホール導体２ｂも形成されている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】また、この低融点金属は、導体ペースト中
の金属成分の全部を構成することもできるが、後述する
熱硬化時に溶融した時にビアホール導体内での保形性が
悪くなる可能性があることから、融点が熱硬化性樹脂の
硬化温度よりも高い高融点金属と混合して用いることが
重要である。融点が熱硬化性樹脂の硬化温度よりも高融
点金属としては、銅、銀、銅銀合金あるいはそれらの混
合物が好適に使用される。前記高融点金属と前記低融点
金属は、体積比率で９０〜１０：１０〜９０の比率で混
合することが望ましい。
の金属成分の全部を構成することもできるが、後述する
熱硬化時に溶融した時にビアホール導体内での保形性が
悪くなる可能性があることから、融点が熱硬化性樹脂の
硬化温度よりも高い高融点金属と混合して用いることが
重要である。融点が熱硬化性樹脂の硬化温度よりも高融
点金属としては、銅、銀、銅銀合金あるいはそれらの混
合物が好適に使用される。前記高融点金属と前記低融点
金属は、体積比率で９０〜１０：１０〜９０の比率で混
合することが望ましい。
Claims (4)
- 【請求項１】少なくとも熱硬化性樹脂を含む複数の絶縁
層を積層してなる絶縁基板と、該絶縁基板の表面および
内部に形成された配線回路層と、金属粉末が充填されて
なるビアホール導体とを具備する配線基板の表面または
内部に電気素子が搭載され、前記電気素子の電極と前記
ビアホール導体とが電気的に接続してなる電気素子搭載
配線基板において、前記電極と接続されるビアホール導
体が、前記熱硬化性樹脂の硬化温度以下の低い融点を有
する低融点金属を含有し、該ビアホール導体と前記電気
素子の電極とを前記低融点金属によって電気的に接続固
定してなることを特徴とする電気素子搭載配線基板。 - 【請求項２】前記電気素子が、前記配線基板内部の密閉
された空隙中に収納搭載されていることを特徴とする請
求項１記載の電気素子搭載配線基板。 - 【請求項３】少なくとも熱硬化性樹脂を含有する未硬化
の絶縁シートにビアホールを形成し、該ビアホール中に
前記熱硬化性樹脂の硬化温度以下の低い融点を有する低
融点金属を含有する導体ペーストを充填してビアホール
導体を形成するＡ工程と、前記絶縁シートの表面に所定
の電気素子を搭載し、前記電気素子の電極と前記ビアホ
ール導体の端部の露出部とを当接させるＢ工程と、前記
電気素子を載置した絶縁シートを他の絶縁シートととも
に積層するＣ工程と、該積層物を前記熱硬化性樹脂の熱
硬化温度に加熱して前記絶縁シートを硬化させると同時
に、前記ビアホール導体内の前記低融点金属を溶融せし
め、前記電気素子の電極とビアホール導体とを電気的に
接続するＤ工程と、を具備することを特徴とする電気素
子搭載配線基板の製造方法。 - 【請求項４】前記Ｃ工程において、前記電気素子が密閉
された空隙中に収納搭載されるように他の絶縁シートを
積層することを特徴とする請求項３記載の電気素子搭載
配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02442599A JP3207174B2 (ja) | 1999-02-01 | 1999-02-01 | 電気素子搭載配線基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02442599A JP3207174B2 (ja) | 1999-02-01 | 1999-02-01 | 電気素子搭載配線基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000223837A true JP2000223837A (ja) | 2000-08-11 |
| JP3207174B2 JP3207174B2 (ja) | 2001-09-10 |
Family
ID=12137807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02442599A Expired - Fee Related JP3207174B2 (ja) | 1999-02-01 | 1999-02-01 | 電気素子搭載配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3207174B2 (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002109956A (ja) * | 2000-09-28 | 2002-04-12 | Kyocera Corp | 導体ペーストおよびそれを用いた配線基板の製造方法 |
| JP2002204043A (ja) * | 2000-10-31 | 2002-07-19 | Kyocera Corp | 配線基板及びその製造方法 |
| JP2003046215A (ja) * | 2001-07-27 | 2003-02-14 | Kyocera Corp | 電子素子付配線基板およびその製造方法 |
| JP2003243797A (ja) * | 2002-02-19 | 2003-08-29 | Matsushita Electric Ind Co Ltd | モジュール部品 |
| WO2004006332A1 (ja) * | 2002-07-03 | 2004-01-15 | Sony Corporation | モジュール基板装置及び高周波モジュール並びにこれらの製造方法 |
| JP2006261373A (ja) * | 2005-03-17 | 2006-09-28 | Dainippon Printing Co Ltd | 受動部品内蔵モジュール |
| US7165321B2 (en) | 2001-06-13 | 2007-01-23 | Denso Corporation | Method for manufacturing printed wiring board with embedded electric device |
| JP2007165810A (ja) * | 2005-12-16 | 2007-06-28 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
| US7285862B2 (en) * | 2003-01-23 | 2007-10-23 | Shinko Electric Industries Co., Ltd. | Electronic parts packaging structure in which a semiconductor chip is mounted on a wiring substrate and buried in an insulation film |
| JP2008159682A (ja) * | 2006-12-21 | 2008-07-10 | Fujikura Ltd | 多層プリント配線板およびその製造方法 |
| JP2008227302A (ja) * | 2007-03-14 | 2008-09-25 | Sony Chemical & Information Device Corp | 多層プリント配線板製造用の積層シート、多層プリント配線板及び多層プリント配線板の製造方法 |
| JP2008270362A (ja) * | 2007-04-17 | 2008-11-06 | Fujikura Ltd | 積層配線基板及びその製造方法 |
| CN100435302C (zh) * | 2004-05-31 | 2008-11-19 | 新光电气工业株式会社 | 芯片内置基板的制造方法 |
| JP2011216636A (ja) * | 2010-03-31 | 2011-10-27 | Murata Mfg Co Ltd | 電子部品内蔵基板、電子回路モジュール、および電子部品内蔵基板の製造方法 |
| US8168471B2 (en) | 2006-03-27 | 2012-05-01 | Fujitsu Limited | Semiconductor device and manufacturing method of a semiconductor device |
| JP2012238874A (ja) * | 2005-07-04 | 2012-12-06 | Schweizer Electronic Ag | 組み込まれた電気部品を備える多層プリント回路基板構造およびそれを製造するための方法 |
| US8863378B2 (en) | 2005-06-03 | 2014-10-21 | Ngk Spark Plug Co., Ltd. | Method for manufacturing a wiring board |
| WO2014203718A1 (ja) * | 2013-06-18 | 2014-12-24 | 株式会社村田製作所 | 樹脂多層基板の製造方法 |
| CN112640098A (zh) * | 2020-01-14 | 2021-04-09 | 深圳市大疆创新科技有限公司 | 一种芯片封装结构及封装方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI20031341A (fi) | 2003-09-18 | 2005-03-19 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
| FI119714B (fi) | 2005-06-16 | 2009-02-13 | Imbera Electronics Oy | Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi |
| FI20095557A0 (fi) | 2009-05-19 | 2009-05-19 | Imbera Electronics Oy | Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille |
-
1999
- 1999-02-01 JP JP02442599A patent/JP3207174B2/ja not_active Expired - Fee Related
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002109956A (ja) * | 2000-09-28 | 2002-04-12 | Kyocera Corp | 導体ペーストおよびそれを用いた配線基板の製造方法 |
| JP2002204043A (ja) * | 2000-10-31 | 2002-07-19 | Kyocera Corp | 配線基板及びその製造方法 |
| JP4605939B2 (ja) * | 2000-10-31 | 2011-01-05 | 京セラ株式会社 | 配線基板の製造方法 |
| US7165321B2 (en) | 2001-06-13 | 2007-01-23 | Denso Corporation | Method for manufacturing printed wiring board with embedded electric device |
| JP2003046215A (ja) * | 2001-07-27 | 2003-02-14 | Kyocera Corp | 電子素子付配線基板およびその製造方法 |
| JP2003243797A (ja) * | 2002-02-19 | 2003-08-29 | Matsushita Electric Ind Co Ltd | モジュール部品 |
| EP1478023A1 (en) * | 2002-02-19 | 2004-11-17 | Matsushita Electric Industrial Co., Ltd. | Module part |
| EP1478023A4 (en) * | 2002-02-19 | 2008-12-31 | Panasonic Corp | MODULE PART |
| US7470977B2 (en) | 2002-07-03 | 2008-12-30 | Sony Corporation | Modular board device, high frequency module, and method of manufacturing same |
| WO2004006332A1 (ja) * | 2002-07-03 | 2004-01-15 | Sony Corporation | モジュール基板装置及び高周波モジュール並びにこれらの製造方法 |
| US7498200B2 (en) | 2003-01-23 | 2009-03-03 | Shinko Electric Industries Co., Ltd. | Electronic-parts-packaging structure in which a semiconductor chip is mounted on a wiring substrate and buried in an insulation film |
| US7285862B2 (en) * | 2003-01-23 | 2007-10-23 | Shinko Electric Industries Co., Ltd. | Electronic parts packaging structure in which a semiconductor chip is mounted on a wiring substrate and buried in an insulation film |
| US7573135B2 (en) | 2003-01-23 | 2009-08-11 | Shinko Electric Industries Co., Ltd. | Electronic parts packaging structure in which a semiconductor chip is mounted on a wiring substrate and buried in an insulation film |
| CN100435302C (zh) * | 2004-05-31 | 2008-11-19 | 新光电气工业株式会社 | 芯片内置基板的制造方法 |
| JP4598573B2 (ja) * | 2005-03-17 | 2010-12-15 | 大日本印刷株式会社 | 受動部品内蔵モジュールの製造方法 |
| JP2006261373A (ja) * | 2005-03-17 | 2006-09-28 | Dainippon Printing Co Ltd | 受動部品内蔵モジュール |
| US8863378B2 (en) | 2005-06-03 | 2014-10-21 | Ngk Spark Plug Co., Ltd. | Method for manufacturing a wiring board |
| JP2012238874A (ja) * | 2005-07-04 | 2012-12-06 | Schweizer Electronic Ag | 組み込まれた電気部品を備える多層プリント回路基板構造およびそれを製造するための方法 |
| JP4673207B2 (ja) * | 2005-12-16 | 2011-04-20 | イビデン株式会社 | 多層プリント配線板およびその製造方法 |
| JP2007165810A (ja) * | 2005-12-16 | 2007-06-28 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
| US8168471B2 (en) | 2006-03-27 | 2012-05-01 | Fujitsu Limited | Semiconductor device and manufacturing method of a semiconductor device |
| JP2008159682A (ja) * | 2006-12-21 | 2008-07-10 | Fujikura Ltd | 多層プリント配線板およびその製造方法 |
| JP2008227302A (ja) * | 2007-03-14 | 2008-09-25 | Sony Chemical & Information Device Corp | 多層プリント配線板製造用の積層シート、多層プリント配線板及び多層プリント配線板の製造方法 |
| JP2008270362A (ja) * | 2007-04-17 | 2008-11-06 | Fujikura Ltd | 積層配線基板及びその製造方法 |
| JP2011216636A (ja) * | 2010-03-31 | 2011-10-27 | Murata Mfg Co Ltd | 電子部品内蔵基板、電子回路モジュール、および電子部品内蔵基板の製造方法 |
| WO2014203718A1 (ja) * | 2013-06-18 | 2014-12-24 | 株式会社村田製作所 | 樹脂多層基板の製造方法 |
| CN105165129A (zh) * | 2013-06-18 | 2015-12-16 | 株式会社村田制作所 | 树脂多层基板的制造方法 |
| JPWO2014203718A1 (ja) * | 2013-06-18 | 2017-02-23 | 株式会社村田製作所 | 樹脂多層基板の製造方法 |
| US9961780B2 (en) | 2013-06-18 | 2018-05-01 | Murata Manufacturing Co., Ltd. | Method for manufacturing resin multilayer board |
| CN112640098A (zh) * | 2020-01-14 | 2021-04-09 | 深圳市大疆创新科技有限公司 | 一种芯片封装结构及封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3207174B2 (ja) | 2001-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3207174B2 (ja) | 電気素子搭載配線基板およびその製造方法 | |
| JP3051700B2 (ja) | 素子内蔵多層配線基板の製造方法 | |
| JP3236818B2 (ja) | 素子内蔵多層配線基板の製造方法 | |
| JP3619395B2 (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
| JPH11126978A (ja) | 多層配線基板 | |
| JP4568718B2 (ja) | ３次元全有機相互接続構造体の作製方法 | |
| JP3849573B2 (ja) | 電子装置 | |
| JP3588230B2 (ja) | 配線基板の製造方法 | |
| US6335076B1 (en) | Multi-layer wiring board and method for manufacturing the same | |
| JP3199664B2 (ja) | 多層配線基板の製造方法 | |
| US20120111616A1 (en) | Electronic-component-mounted wiring substrate and method of manufacturing the same | |
| JPH1174648A (ja) | 配線基板 | |
| JP2004007006A (ja) | 多層配線基板 | |
| JP2002246542A (ja) | パワーモジュール及びその製造方法 | |
| JP3574738B2 (ja) | 配線基板 | |
| JP2000022071A (ja) | バンプを有する電子部品 | |
| JP2008091377A (ja) | プリント配線基板及びその製造方法 | |
| JP2002198654A (ja) | 電気素子内蔵配線基板およびその製造方法 | |
| JP3472523B2 (ja) | 電気素子内蔵配線基板 | |
| JP2005235807A (ja) | 積層型電子部品およびその製造方法 | |
| JP2001339164A (ja) | コンデンサ素子内蔵配線基板 | |
| JP2007027255A (ja) | 半導体実装基板及びその製造方法 | |
| JP4663470B2 (ja) | 半導体素子内蔵型多層回路基板 | |
| JP2002335081A (ja) | 多層配線基板及びその製造方法 | |
| JP3441340B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090706 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |