JP3441340B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3441340B2 JP3441340B2 JP20165297A JP20165297A JP3441340B2 JP 3441340 B2 JP3441340 B2 JP 3441340B2 JP 20165297 A JP20165297 A JP 20165297A JP 20165297 A JP20165297 A JP 20165297A JP 3441340 B2 JP3441340 B2 JP 3441340B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor element
- tab
- layer
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、多層配線
基板に半導体素子を搭載した半導体装置の製造方法に関
するものである。
基板に半導体素子を搭載した半導体装置の製造方法に関
するものである。
【０００２】
【従来技術】従来より、半導体素子収納用パッケージ
は、絶縁基板の一部にシリコンチップ等の半導体素子を
収納するためのキャビティが形成され、そのキャビティ
内の絶縁基板表面には、配線回路層が被着形成されてお
り、この配線回路層に半導体素子が実装される。
は、絶縁基板の一部にシリコンチップ等の半導体素子を
収納するためのキャビティが形成され、そのキャビティ
内の絶縁基板表面には、配線回路層が被着形成されてお
り、この配線回路層に半導体素子が実装される。
【０００３】半導体素子の実装方法としては、ワイヤー
ボンディングが最も一般的であるが、ワイヤボンディン
グによる場合、接続パッドは２００μｍ程度のピッチが
必要なので、それより小さいピッチでの接続が難しくな
り、小型化に対応できないものであった。また、個々の
端子間を接続する必要があるために、接続に要する時間
が長くなり、生産性が落ちるという問題があった。
ボンディングが最も一般的であるが、ワイヤボンディン
グによる場合、接続パッドは２００μｍ程度のピッチが
必要なので、それより小さいピッチでの接続が難しくな
り、小型化に対応できないものであった。また、個々の
端子間を接続する必要があるために、接続に要する時間
が長くなり、生産性が落ちるという問題があった。
【０００４】そこで、最近では、ＴＡＢ（tape automat
ed bonding）といわれる方法も実用化されている。この
ＴＡＢ接続法は、所定箇所に半導体素子を収納する穴が
設けられたポリイミド樹脂などのフィルムの全面に金属
箔を接着した後、この金属箔をホトエッチングにより半
導体素子の接続するためのインナーリードとアウターリ
ードからなるリード配線層が形成された，いわゆるＴＡ
Ｂテープに対して、半導体素子のバンプとインナーリー
ドとを接続する方法である。この方法は、半導体素子と
リードとを一度の接続処理で接続できることから、短時
間で接続できるため、量産性に優れ、また、金メッキし
た端子を圧着するので、不純物の混入が少なく、信頼性
の点で優れている。また、半田などの鉛合金を含まない
ので、環境への負荷が少ない点でも優れている。さら
に、ＴＡＢ（tape automated bonding ）は６０μｍ
程度のピッチでも接続が可能でしかも短時間に一括して
接続が可能である点でも優れている。
ed bonding）といわれる方法も実用化されている。この
ＴＡＢ接続法は、所定箇所に半導体素子を収納する穴が
設けられたポリイミド樹脂などのフィルムの全面に金属
箔を接着した後、この金属箔をホトエッチングにより半
導体素子の接続するためのインナーリードとアウターリ
ードからなるリード配線層が形成された，いわゆるＴＡ
Ｂテープに対して、半導体素子のバンプとインナーリー
ドとを接続する方法である。この方法は、半導体素子と
リードとを一度の接続処理で接続できることから、短時
間で接続できるため、量産性に優れ、また、金メッキし
た端子を圧着するので、不純物の混入が少なく、信頼性
の点で優れている。また、半田などの鉛合金を含まない
ので、環境への負荷が少ない点でも優れている。さら
に、ＴＡＢ（tape automated bonding ）は６０μｍ
程度のピッチでも接続が可能でしかも短時間に一括して
接続が可能である点でも優れている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
ＴＡＢ接続は、ＴＡＢテープと呼ばれる銅箔を片面に接
着したポリイミド樹脂フィルムを使用することのみ実現
可能な接続方法であるため、リード配線層を展開する際
に接続端子を設ける領域が狭いために、接続端子が５０
０を越えると、パッケージ自体が大きくなりすぎる問題
があった。
ＴＡＢ接続は、ＴＡＢテープと呼ばれる銅箔を片面に接
着したポリイミド樹脂フィルムを使用することのみ実現
可能な接続方法であるため、リード配線層を展開する際
に接続端子を設ける領域が狭いために、接続端子が５０
０を越えると、パッケージ自体が大きくなりすぎる問題
があった。
【０００６】また、最近では、半導体素子を搭載した配
線基板の小型化および多素子化に対して、ＭＣＭ（マル
チチップモジュール）と呼ばれる１つの基板に多数の半
導体素子を実装した配線基板が要求されているが、ＴＡ
Ｂテープのように、片面のみに銅箔を接着したポリイミ
ド樹脂フィルムでは、導体および支持体となるポリイミ
ド樹脂がそれぞれ１層のみからなるため、回路の交差が
不可能であり、多層化および多素子化が難しいものであ
った。このため、半導体素子の多ピン化と、ＭＣＭが普
及するに伴い、ＴＡＢ接続はその優れた特性にもかかわ
らず、衰退すると推測されている。このため、最近で
は，ＭＣＭにも対応できる接続方法として、半田によっ
て半導体素子と基板とを半田バンプにより接続する方法
や、導電性接着剤を使用して半導体素子の接続を行うス
タッドバンプボンディング、導電性粒子を配合した異方
性導電性シートなどを利用した各種フリップチップ接続
が開発されてつつある。しかし、これらはいずれも複雑
な工程を経て実現可能なもので作業性は極度に悪化す
る。また、これらの実施にあたっては新たな設備投資が
必要であり、コストダウンの観点からは不利であった。
線基板の小型化および多素子化に対して、ＭＣＭ（マル
チチップモジュール）と呼ばれる１つの基板に多数の半
導体素子を実装した配線基板が要求されているが、ＴＡ
Ｂテープのように、片面のみに銅箔を接着したポリイミ
ド樹脂フィルムでは、導体および支持体となるポリイミ
ド樹脂がそれぞれ１層のみからなるため、回路の交差が
不可能であり、多層化および多素子化が難しいものであ
った。このため、半導体素子の多ピン化と、ＭＣＭが普
及するに伴い、ＴＡＢ接続はその優れた特性にもかかわ
らず、衰退すると推測されている。このため、最近で
は，ＭＣＭにも対応できる接続方法として、半田によっ
て半導体素子と基板とを半田バンプにより接続する方法
や、導電性接着剤を使用して半導体素子の接続を行うス
タッドバンプボンディング、導電性粒子を配合した異方
性導電性シートなどを利用した各種フリップチップ接続
が開発されてつつある。しかし、これらはいずれも複雑
な工程を経て実現可能なもので作業性は極度に悪化す
る。また、これらの実施にあたっては新たな設備投資が
必要であり、コストダウンの観点からは不利であった。
【０００７】従って、本発明は、有機樹脂を含む絶縁材
料からなる絶縁基板とする多層配線基板に対して、半導
体素子のリード配線層への実装を簡便で高い生産性をも
って実現することのできるとともに、ＭＣＭに適用可能
な半導体装置の製造方法を提供するものである。
料からなる絶縁基板とする多層配線基板に対して、半導
体素子のリード配線層への実装を簡便で高い生産性をも
って実現することのできるとともに、ＭＣＭに適用可能
な半導体装置の製造方法を提供するものである。
【０００８】
【課題を解決するための手段】本発明者は、半導体素子
のリード配線層への実装方法について鋭意検討した結
果、転写フィルム表面に金属箔をエッチングしてリード
配線層を形成したＴＡＢテープに半導体素子をＴＡＢ接
続した後、それを多層配線基板表面に転写して形成する
ことにより簡便で生産性の高い半導体装置が作製できる
ことを見いだし、本発明に至った。
のリード配線層への実装方法について鋭意検討した結
果、転写フィルム表面に金属箔をエッチングしてリード
配線層を形成したＴＡＢテープに半導体素子をＴＡＢ接
続した後、それを多層配線基板表面に転写して形成する
ことにより簡便で生産性の高い半導体装置が作製できる
ことを見いだし、本発明に至った。
【０００９】
【００１０】即ち、本発明の半導体装置の製造方法は、
転写フィルム表面に、金属箔からなるリード配線層を形
成したＴＡＢテープを作製する工程と、該ＴＡＢテープ
の前記リード配線層に半導体素子をＴＡＢ接続する工程
と、熱硬化性樹脂を含有する複数の絶縁層を積層した絶
縁基板に、配線回路層と、該配線回路層間を電気的に接
続するためのビアホール導体とが形成された未硬化状態
の多層配線基板を作製する工程と、前記半導体素子をＴ
ＡＢ接続したＴＡＢテープを前記多層配線基板表面に積
層した後、前記転写フィルムを剥がすことにより、前記
リード配線層とそれにＴＡＢ接続された半導体素子とを
前記多層配線基板表面に転写する工程と、該多層配線基
板を加熱して完全硬化する工程とを具備することを特徴
とするものである。
転写フィルム表面に、金属箔からなるリード配線層を形
成したＴＡＢテープを作製する工程と、該ＴＡＢテープ
の前記リード配線層に半導体素子をＴＡＢ接続する工程
と、熱硬化性樹脂を含有する複数の絶縁層を積層した絶
縁基板に、配線回路層と、該配線回路層間を電気的に接
続するためのビアホール導体とが形成された未硬化状態
の多層配線基板を作製する工程と、前記半導体素子をＴ
ＡＢ接続したＴＡＢテープを前記多層配線基板表面に積
層した後、前記転写フィルムを剥がすことにより、前記
リード配線層とそれにＴＡＢ接続された半導体素子とを
前記多層配線基板表面に転写する工程と、該多層配線基
板を加熱して完全硬化する工程とを具備することを特徴
とするものである。
【００１１】
【発明の実施の形態】以下、本発明を図面をもとに説明
する。図１は、本発明における半導体装置を製造するた
めの工程を説明するための図である。
する。図１は、本発明における半導体装置を製造するた
めの工程を説明するための図である。
【００１２】本発明によれば、まず、ＴＡＢテープを準
備する。このＴＡＢテープは、例えば、図１（ａ）に示
すように、まず、樹脂フィルム１に対して、半導体素子
を実装する箇所に穴２を形成し、その穴２を含むフィル
ム１表面に金属箔３を接着する。その後、図１（ｂ）に
示すように、その金属箔をフォトエッチング（ドライフ
ィルムなどのフォトレジストを用いた銅箔をエッチング
し、回路を形成する方法）等を用いて、半導体素子と接
続可能なリード配線層４を形成する。このリード配線層
４は、一般には、半導体素子が実装されるインナーリー
ド４ａと、外部電気回路に接続するためのアウターリー
ド４ｂから構成され、インナーリード４ａは、フィルム
１に設けられた穴２内に延設される。その結果、図１
（ａ）に示されるようなＴＡＢテープ５が作製される。
備する。このＴＡＢテープは、例えば、図１（ａ）に示
すように、まず、樹脂フィルム１に対して、半導体素子
を実装する箇所に穴２を形成し、その穴２を含むフィル
ム１表面に金属箔３を接着する。その後、図１（ｂ）に
示すように、その金属箔をフォトエッチング（ドライフ
ィルムなどのフォトレジストを用いた銅箔をエッチング
し、回路を形成する方法）等を用いて、半導体素子と接
続可能なリード配線層４を形成する。このリード配線層
４は、一般には、半導体素子が実装されるインナーリー
ド４ａと、外部電気回路に接続するためのアウターリー
ド４ｂから構成され、インナーリード４ａは、フィルム
１に設けられた穴２内に延設される。その結果、図１
（ａ）に示されるようなＴＡＢテープ５が作製される。
【００１３】なお、リード配線層４を形成する樹脂フィ
ルム１は、ポリエステル、ポリエチレンテレフタレー
ト、ポリイミド、ポリフェニレンサルファイド、塩化ビ
ニル、ポリプロピレン等公知のものが使用できる。樹脂
フィルムの厚みは、１０〜５００μｍが適当であり、望
ましくは２０〜３００μｍが良い。これは、樹脂フィル
ムの厚みが１０μｍより小さいとフィルムの変形や折れ
曲がりにより形成したリード配線層が断線を引き起こし
易くなり、厚みが５００μｍより大きいとフィルムの柔
軟性がなくなるため転写時のフィルムの剥離が難しくな
るためである。
ルム１は、ポリエステル、ポリエチレンテレフタレー
ト、ポリイミド、ポリフェニレンサルファイド、塩化ビ
ニル、ポリプロピレン等公知のものが使用できる。樹脂
フィルムの厚みは、１０〜５００μｍが適当であり、望
ましくは２０〜３００μｍが良い。これは、樹脂フィル
ムの厚みが１０μｍより小さいとフィルムの変形や折れ
曲がりにより形成したリード配線層が断線を引き起こし
易くなり、厚みが５００μｍより大きいとフィルムの柔
軟性がなくなるため転写時のフィルムの剥離が難しくな
るためである。
【００１４】この樹脂フィルム１の表面の金属箔３の接
着は、アクリル系、ゴム系、シリコン系、エポキシ系等
公知の接着剤が使用できる。また、接着層の厚みは、接
着力とも関係するが、１〜２０μｍが適当である。ま
た、上記樹脂フィルム上に、ＰＶＤ、メッキなどの方法
で直接銅を被着形成したものであってもよい。
着は、アクリル系、ゴム系、シリコン系、エポキシ系等
公知の接着剤が使用できる。また、接着層の厚みは、接
着力とも関係するが、１〜２０μｍが適当である。ま
た、上記樹脂フィルム上に、ＰＶＤ、メッキなどの方法
で直接銅を被着形成したものであってもよい。
【００１５】次に、図１（ｃ）に示すように、このＴＡ
Ｂテープ５に、半導体素子６を実装する。実装には、半
導体素子６に金メッキを施したバンプを形成した後、Ｔ
ＡＢテープ５の穴２内に設置して、同じく金メッキを施
したインナーリード４ａと加圧圧着することにより強固
に接続される。所望によりＴＡＢ接続後の半導体素子６
をエポキシ樹脂等の封止材で保護してもよい。
Ｂテープ５に、半導体素子６を実装する。実装には、半
導体素子６に金メッキを施したバンプを形成した後、Ｔ
ＡＢテープ５の穴２内に設置して、同じく金メッキを施
したインナーリード４ａと加圧圧着することにより強固
に接続される。所望によりＴＡＢ接続後の半導体素子６
をエポキシ樹脂等の封止材で保護してもよい。
【００１６】一方、図１（ｄ）に示すような多層配線基
板を作製する。この多層配線基板７は、熱硬化性樹脂を
含有する複数の絶縁層８を積層した絶縁基板９の表面お
よび内部に複数の配線回路層１０と、該配線回路層１０
間を電気的に接続するためのビアホール導体１１とを具
備するものであり、その表面は、熱硬化性樹脂や半硬化
または未硬化状態であることが必要である。
板を作製する。この多層配線基板７は、熱硬化性樹脂を
含有する複数の絶縁層８を積層した絶縁基板９の表面お
よび内部に複数の配線回路層１０と、該配線回路層１０
間を電気的に接続するためのビアホール導体１１とを具
備するものであり、その表面は、熱硬化性樹脂や半硬化
または未硬化状態であることが必要である。
【００１７】このような多層配線基板７は、例えば、図
２（ａ）に示すように、まず、熱硬化性樹脂を含む軟質
（Ｂステージ状態）の絶縁層２１を作製する。また、こ
の絶縁層２１には、所望により厚み方向に貫通するビア
ホールを形成し、そのビアホール内に金属粉末を含む導
体ペーストをスクリーン印刷や吸引処理しながら充填し
て、ビアホール導体１１を形成する。ビアホールの形成
は、ドリル、パンチング、サンドブラスト、あるいは炭
酸ガスレーザ、ＹＡＧレーザ、及びエキシマレーザ等の
照射による加工など公知の方法が採用される。
２（ａ）に示すように、まず、熱硬化性樹脂を含む軟質
（Ｂステージ状態）の絶縁層２１を作製する。また、こ
の絶縁層２１には、所望により厚み方向に貫通するビア
ホールを形成し、そのビアホール内に金属粉末を含む導
体ペーストをスクリーン印刷や吸引処理しながら充填し
て、ビアホール導体１１を形成する。ビアホールの形成
は、ドリル、パンチング、サンドブラスト、あるいは炭
酸ガスレーザ、ＹＡＧレーザ、及びエキシマレーザ等の
照射による加工など公知の方法が採用される。
【００１８】次に、図２（ｂ）に示すように、絶縁層２
１の表面に配線回路層１０を形成して単層の配線基板２
２を作製する。配線回路層１０は、１）絶縁層２１の表
面に金属箔を貼り付けた後、エッチング処理して回路パ
ターンを形成する方法、２）絶縁層２１表面にレジスト
を形成して、メッキにより形成する方法、３）転写フィ
ルム表面に金属箔を貼り付け、金属箔をエッチング処理
して回路パターンを形成した後、この金属箔からなる回
路パターンを絶縁層２１表面に転写させる方法等が挙げ
られる。その後、図２（ｃ）に示すように、図２（ａ）
（ｂ）と同様にしてビアホール導体または配線回路層を
形成した配線基板２３、２４を作製し、これを配線基板
２２とともに積層する。
１の表面に配線回路層１０を形成して単層の配線基板２
２を作製する。配線回路層１０は、１）絶縁層２１の表
面に金属箔を貼り付けた後、エッチング処理して回路パ
ターンを形成する方法、２）絶縁層２１表面にレジスト
を形成して、メッキにより形成する方法、３）転写フィ
ルム表面に金属箔を貼り付け、金属箔をエッチング処理
して回路パターンを形成した後、この金属箔からなる回
路パターンを絶縁層２１表面に転写させる方法等が挙げ
られる。その後、図２（ｃ）に示すように、図２（ａ）
（ｂ）と同様にしてビアホール導体または配線回路層を
形成した配線基板２３、２４を作製し、これを配線基板
２２とともに積層する。
【００１９】図２に示した方法によって作製される多層
配線基板７は、熱硬化性樹脂を含む絶縁基板を用いなが
ら、ビアホール導体を任意の箇所に複数形成することが
できるとともに、ビアホール導体を金属箔からなる金属
層によって封止した構造からなるためにビアホール導体
の長期安定性に優れる等のメリットを有する。また、従
来のメッキに比較すると生産性が高く、有害が薬品も使
用することもない。
配線基板７は、熱硬化性樹脂を含む絶縁基板を用いなが
ら、ビアホール導体を任意の箇所に複数形成することが
できるとともに、ビアホール導体を金属箔からなる金属
層によって封止した構造からなるためにビアホール導体
の長期安定性に優れる等のメリットを有する。また、従
来のメッキに比較すると生産性が高く、有害が薬品も使
用することもない。
【００２０】なお、図２の製造方法において、用いられ
る熱硬化性樹脂を含有する絶縁層は、熱硬化性樹脂、ま
たは熱硬化性樹脂とフィラーなどの組成物を混練機や３
本ロールなどの手段によって十分に混合し、これを圧延
法、押し出し法、射出法、ドクターブレード法などによ
ってシート状に成形する。そして、所望により熱処理し
て熱硬化性樹脂を半硬化させる。半硬化には、樹脂が完
全硬化するに十分な温度よりもやや低い温度に加熱す
る。
る熱硬化性樹脂を含有する絶縁層は、熱硬化性樹脂、ま
たは熱硬化性樹脂とフィラーなどの組成物を混練機や３
本ロールなどの手段によって十分に混合し、これを圧延
法、押し出し法、射出法、ドクターブレード法などによ
ってシート状に成形する。そして、所望により熱処理し
て熱硬化性樹脂を半硬化させる。半硬化には、樹脂が完
全硬化するに十分な温度よりもやや低い温度に加熱す
る。
【００２１】なお、絶縁層を形成する熱硬化性樹脂とし
ては、絶縁材料としての電気的特性、耐熱性、および機
械的強度を有する熱硬化性樹脂であれば特に限定される
ものでなく、例えば、アラミド樹脂、フェノール樹脂、
エポキシ樹脂、イミド樹脂、フッ素樹脂、フェニレンエ
ーテル樹脂、ビスマイレイドトリアジン樹脂、ユリア樹
脂、メラミン樹脂、シリコーン樹脂、ウレタン樹脂、不
飽和ポリエステル樹脂、アリル樹脂等が、単独または組
み合わせて使用できる。
ては、絶縁材料としての電気的特性、耐熱性、および機
械的強度を有する熱硬化性樹脂であれば特に限定される
ものでなく、例えば、アラミド樹脂、フェノール樹脂、
エポキシ樹脂、イミド樹脂、フッ素樹脂、フェニレンエ
ーテル樹脂、ビスマイレイドトリアジン樹脂、ユリア樹
脂、メラミン樹脂、シリコーン樹脂、ウレタン樹脂、不
飽和ポリエステル樹脂、アリル樹脂等が、単独または組
み合わせて使用できる。
【００２２】また、上記の絶縁層中には、絶縁基板ある
いは配線基板全体の強度を高めるために、有機樹脂に対
してフィラーを複合化させることもできる。有機樹脂と
複合化されるフィラーとしては、ＳｉＯ2 、Ａｌ
2 Ｏ3 、ＺｒＯ2 、ＴｉＯ2 、ＡｌＮ、ＳｉＣ、ＢａＴ
ｉＯ3 、ＳｒＴｉＯ3 、ゼオライト、ＣａＴｉＯ3 、ほ
う酸アルミニウム等の無機質フィラーが好適に用いられ
る。また、ガラスやアラミド樹脂からなる不織布、織布
などに上記樹脂を含浸させて用いてもよい。なお、有機
樹脂とフィラーとは、体積比率で１５：８５〜５０：５
０の比率で複合化されるのが適当である。
いは配線基板全体の強度を高めるために、有機樹脂に対
してフィラーを複合化させることもできる。有機樹脂と
複合化されるフィラーとしては、ＳｉＯ2 、Ａｌ
2 Ｏ3 、ＺｒＯ2 、ＴｉＯ2 、ＡｌＮ、ＳｉＣ、ＢａＴ
ｉＯ3 、ＳｒＴｉＯ3 、ゼオライト、ＣａＴｉＯ3 、ほ
う酸アルミニウム等の無機質フィラーが好適に用いられ
る。また、ガラスやアラミド樹脂からなる不織布、織布
などに上記樹脂を含浸させて用いてもよい。なお、有機
樹脂とフィラーとは、体積比率で１５：８５〜５０：５
０の比率で複合化されるのが適当である。
【００２３】一方、ビアホール導体１１を形成する金属
ペーストは、銅粉末、銀粉末、銀被覆銅粉末、銅銀合金
などの、平均粒径が０．５〜５０μｍの金属粉末を含
む。金属粉末の平均粒径が０．５μｍよりも小さいと、
金属粉末同士の接触抵抗が増加してスルーホール導体の
抵抗が高くなる傾向にあり、５０μｍを越えるとスルー
ホール導体の低抵抗化が難しくなる傾向にある。
ペーストは、銅粉末、銀粉末、銀被覆銅粉末、銅銀合金
などの、平均粒径が０．５〜５０μｍの金属粉末を含
む。金属粉末の平均粒径が０．５μｍよりも小さいと、
金属粉末同士の接触抵抗が増加してスルーホール導体の
抵抗が高くなる傾向にあり、５０μｍを越えるとスルー
ホール導体の低抵抗化が難しくなる傾向にある。
【００２４】また、導体ペーストは、前述したような金
属粉末に対して、結合用有機樹脂や溶剤を添加混合して
調製される。ペースト中に添加される溶剤としては、用
いる結合用有機樹脂が溶解可能な溶剤であればよく、例
えば、イソプロピルアルコール、テルピネオール、２−
オクタノール、ブチルカルビトールアセテート等が用い
られる。
属粉末に対して、結合用有機樹脂や溶剤を添加混合して
調製される。ペースト中に添加される溶剤としては、用
いる結合用有機樹脂が溶解可能な溶剤であればよく、例
えば、イソプロピルアルコール、テルピネオール、２−
オクタノール、ブチルカルビトールアセテート等が用い
られる。
【００２５】導体ペースト中の結合用有機樹脂として
は、前述した種々の絶縁層を構成する有機樹脂の他、セ
ルロースなども使用される。この有機樹脂は、前記金属
粉末同士を互いに接触させた状態で結合するとともに、
金属粉末を絶縁シートに接着させる作用をなしている。
この有機樹脂は、金属ペースト中において、０．１乃至
４０体積％、特に０．３乃至３０体積％の割合で含有さ
れることが望ましい。これは、樹脂量が０．１体積％よ
りも少ないと、金属粉末同士を強固に結合することが難
しく、低抵抗金属を絶縁層に強固に接着させることが困
難となり、逆に４０体積％を越えると、金属粉末間に樹
脂が介在することになり粉末同士を十分に接触させるこ
とが難しくなり、ビアホール導体の抵抗が大きくなるた
めである。
は、前述した種々の絶縁層を構成する有機樹脂の他、セ
ルロースなども使用される。この有機樹脂は、前記金属
粉末同士を互いに接触させた状態で結合するとともに、
金属粉末を絶縁シートに接着させる作用をなしている。
この有機樹脂は、金属ペースト中において、０．１乃至
４０体積％、特に０．３乃至３０体積％の割合で含有さ
れることが望ましい。これは、樹脂量が０．１体積％よ
りも少ないと、金属粉末同士を強固に結合することが難
しく、低抵抗金属を絶縁層に強固に接着させることが困
難となり、逆に４０体積％を越えると、金属粉末間に樹
脂が介在することになり粉末同士を十分に接触させるこ
とが難しくなり、ビアホール導体の抵抗が大きくなるた
めである。
【００２６】次に、図１（ｅ）に示すように、図１
（ｃ）によって半導体素子６がＴＡＢ接続されたＴＡＢ
テープ５を多層配線基板７の表面に積層圧着した後、Ｔ
ＡＢテープ５の樹脂フィルム１を剥がすことにより、多
層配線基板７の表面に、インナーリード４ａとアウター
リード４ｂからなるリード配線層４とともに、半導体素
子６を多層配線基板７の表面に転写する。
（ｃ）によって半導体素子６がＴＡＢ接続されたＴＡＢ
テープ５を多層配線基板７の表面に積層圧着した後、Ｔ
ＡＢテープ５の樹脂フィルム１を剥がすことにより、多
層配線基板７の表面に、インナーリード４ａとアウター
リード４ｂからなるリード配線層４とともに、半導体素
子６を多層配線基板７の表面に転写する。
【００２７】そして、転写後の多層配線基板７を熱硬化
性樹脂が完全に硬化するに十分な温度で加熱して多層配
線基板を完全硬化させて、図１（ｆ）の半導体素子６を
多層配線基板７に実装した半導体装置を作製することが
できる。
性樹脂が完全に硬化するに十分な温度で加熱して多層配
線基板を完全硬化させて、図１（ｆ）の半導体素子６を
多層配線基板７に実装した半導体装置を作製することが
できる。
【００２８】また、本発明の半導体装置において、リー
ド配線層４や、多層配線基板７の配線回路層１０を形成
する金属層は、銅、アルミニウム、金、銀の群から選ば
れる少なくとも１種、または２種以上の合金からなるこ
とが望ましく、特に、銅、または銅を含む合金が最も望
ましい。また、場合によっては、導体組成物として回路
の抵抗調整のためにＮｉ−Ｃｒ合金などの高抵抗の金属
を混合、または合金化してもよい。さらには、配線層の
低抵抗化のために、前記低抵抗金属よりも低融点の金
属、例えば、半田、錫などの低融点金属を導体組成物中
の金属成分中にて２〜２０重量％の割合で含んでもよ
い。
ド配線層４や、多層配線基板７の配線回路層１０を形成
する金属層は、銅、アルミニウム、金、銀の群から選ば
れる少なくとも１種、または２種以上の合金からなるこ
とが望ましく、特に、銅、または銅を含む合金が最も望
ましい。また、場合によっては、導体組成物として回路
の抵抗調整のためにＮｉ−Ｃｒ合金などの高抵抗の金属
を混合、または合金化してもよい。さらには、配線層の
低抵抗化のために、前記低抵抗金属よりも低融点の金
属、例えば、半田、錫などの低融点金属を導体組成物中
の金属成分中にて２〜２０重量％の割合で含んでもよ
い。
【００２９】前記配線層４の厚みは１〜１００μｍが良
く、望ましくは５〜５０μｍが良い。これらの金属層の
厚みが１μｍより小さいとリードとしての抵抗率が高く
なり、また、１００μｍより大きいと、積層時に絶縁基
板の変形が大きくなったり、絶縁基板への金属層の埋め
込み量が多くなり、絶縁基板の歪みが大きくなり金属層
の埋め込み時に基板が変形を起こしやすいなどの問題が
ある。また、エッチングしにくくなるため精度のよい微
細な回路が得られないという問題もある。好適には、５
〜１８μｍのの電解銅箔が良好に用いられる。
く、望ましくは５〜５０μｍが良い。これらの金属層の
厚みが１μｍより小さいとリードとしての抵抗率が高く
なり、また、１００μｍより大きいと、積層時に絶縁基
板の変形が大きくなったり、絶縁基板への金属層の埋め
込み量が多くなり、絶縁基板の歪みが大きくなり金属層
の埋め込み時に基板が変形を起こしやすいなどの問題が
ある。また、エッチングしにくくなるため精度のよい微
細な回路が得られないという問題もある。好適には、５
〜１８μｍのの電解銅箔が良好に用いられる。
【００３０】また、多層配線基板７とリード配線層４と
の密着強度を高める上では、多層配線基板７の絶縁層表
面の絶縁層のリード配線層４の転写箇所および／または
リード配線層４の表面粗さが０．１μｍ以上、特に０．
３μｍ〜３μｍ、最適には０．３〜１．５μｍとなるよ
うに粗面加工することが望ましい。
の密着強度を高める上では、多層配線基板７の絶縁層表
面の絶縁層のリード配線層４の転写箇所および／または
リード配線層４の表面粗さが０．１μｍ以上、特に０．
３μｍ〜３μｍ、最適には０．３〜１．５μｍとなるよ
うに粗面加工することが望ましい。
【００３１】このように、本発明の半導体装置によれ
ば、半導体素子のリード配線層への実装を自動化が可能
なＴＡＢ接続によって行うと同時に、そのＴＡＢ接続構
造を転写させることにより、ＴＡＢ接続による量産性に
優れた実装方法を多層配線基板に適用して半導体装置を
作製できる。それと同時に、１つの基板上の任意の箇所
にＴＡＢ接続された半導体素子を搭載させることができ
るために、多数の半導体素子をを実装するマルチチップ
モジュール（ＭＣＭ）の作製の容易に行うことができ
る。さらに、実装に対して鉛合金を必要としないために
環境への負荷も少ない等のメリットを有する。
ば、半導体素子のリード配線層への実装を自動化が可能
なＴＡＢ接続によって行うと同時に、そのＴＡＢ接続構
造を転写させることにより、ＴＡＢ接続による量産性に
優れた実装方法を多層配線基板に適用して半導体装置を
作製できる。それと同時に、１つの基板上の任意の箇所
にＴＡＢ接続された半導体素子を搭載させることができ
るために、多数の半導体素子をを実装するマルチチップ
モジュール（ＭＣＭ）の作製の容易に行うことができ
る。さらに、実装に対して鉛合金を必要としないために
環境への負荷も少ない等のメリットを有する。
【００３２】
【発明の効果】以上詳述した通り、本発明の半導体装置
は、熱硬化性樹脂を含有する複数の絶縁層を積層してな
る多層配線基板の表面に形成されたリード配線層に対し
て、ＴＡＢ接続した半導体素子を任意の箇所に搭載させ
ることができるために、マルチチップモジュールにＴＡ
Ｂ接続構造を適用することができる結果、量産性に優れ
た半導体装置を提供することができる。
は、熱硬化性樹脂を含有する複数の絶縁層を積層してな
る多層配線基板の表面に形成されたリード配線層に対し
て、ＴＡＢ接続した半導体素子を任意の箇所に搭載させ
ることができるために、マルチチップモジュールにＴＡ
Ｂ接続構造を適用することができる結果、量産性に優れ
た半導体装置を提供することができる。
【図１】本発明の半導体装置の製造方法を説明するため
の工程図である。
の工程図である。
【図２】本発明の図１における多層配線基板７を作製す
るための方法を説明するための図である。
るための方法を説明するための図である。
１ 樹脂フィルム
２ 穴
３ 金属箔
４ リード配線層
５ ＴＡＢテープ
６ 半導体素子
７ 多層配線基板
８ 絶縁層
９ 絶縁基板
１０ 配線回路層
１１ ビアホール導体
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
H01L 23/12
Claims (2)
- 【請求項１】転写フィルム表面に、金属箔からなるリー
ド配線層を形成したＴＡＢテープを作製する工程と、該
ＴＡＢテープの前記リード配線層に半導体素子をＴＡＢ
接続する工程と、熱硬化性樹脂を含有する複数の絶縁層
を積層した絶縁基板に、配線回路層と該配線回路層間を
電気的に接続するためのビアホール導体とが形成された
未硬化状態の多層配線基板を作製する工程と、前記半導
体素子をＴＡＢ接続したＴＡＢテープを前記多層配線基
板表面に積層した後、前記転写フィルムを剥がすことに
より、前記リード配線層とそれにＴＡＢ接続された半導
体素子とを前記多層配線基板表面に転写する工程と、該
多層配線基板を加熱して完全硬化する工程とを具備する
ことを特徴とする半導体装置の製造方法。 - 【請求項２】前記ビアホール導体を、金属粉末を含む導
体ペーストの充填によって形成したことを特徴とする請
求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20165297A JP3441340B2 (ja) | 1997-07-28 | 1997-07-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20165297A JP3441340B2 (ja) | 1997-07-28 | 1997-07-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1145907A JPH1145907A (ja) | 1999-02-16 |
| JP3441340B2 true JP3441340B2 (ja) | 2003-09-02 |
Family
ID=16444651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20165297A Expired - Fee Related JP3441340B2 (ja) | 1997-07-28 | 1997-07-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3441340B2 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040028739A (ko) * | 2001-04-23 | 2004-04-03 | 가부시키가이샤 요코오 | 이동체 통신용 광대역 안테나 |
| JP2003332818A (ja) * | 2002-03-04 | 2003-11-21 | Hitachi Metals Ltd | 表面実装型アンテナおよびこれを搭載したアンテナ装置 |
| JP3855893B2 (ja) * | 2002-09-06 | 2006-12-13 | 日立電線株式会社 | アンテナ及びそれを備えた電気機器 |
| JP2005072902A (ja) * | 2003-08-22 | 2005-03-17 | Ngk Spark Plug Co Ltd | 逆ｆ型アンテナ、無線装置 |
| KR101464510B1 (ko) * | 2007-10-17 | 2014-11-26 | 삼성전자주식회사 | Ｍｉｍｏ 안테나 장치 |
| US7924225B2 (en) * | 2008-06-23 | 2011-04-12 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Direction finding antenna systems and methods for use thereof |
| WO2013012403A1 (en) * | 2011-07-15 | 2013-01-24 | Research In Motion Limited | Diversity antenna module and associated method for a user equipment (ue) device |
-
1997
- 1997-07-28 JP JP20165297A patent/JP3441340B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1145907A (ja) | 1999-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3051700B2 (ja) | 素子内蔵多層配線基板の製造方法 | |
| US7341890B2 (en) | Circuit board with built-in electronic component and method for manufacturing the same | |
| JP3236818B2 (ja) | 素子内蔵多層配線基板の製造方法 | |
| EP1250033B1 (en) | Printed circuit board and electronic component | |
| US6147311A (en) | Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same | |
| CN1906758B (zh) | 复合陶瓷基板 | |
| JP3207174B2 (ja) | 電気素子搭載配線基板およびその製造方法 | |
| JP2001237512A (ja) | 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法 | |
| JPH11126978A (ja) | 多層配線基板 | |
| JP2001044641A (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
| JP2002026171A (ja) | 多層配線板の製造方法および多層配線板 | |
| JP3416658B2 (ja) | 転写材及びその製造方法並びにこれを用いて製造される配線基板 | |
| US6596620B2 (en) | BGA substrate via structure | |
| JP2001028482A (ja) | 多層配線基板およびその製造方法 | |
| JP3199664B2 (ja) | 多層配線基板の製造方法 | |
| JP2002076637A (ja) | チップ部品内蔵基板及びその製造方法 | |
| JPH1174648A (ja) | 配線基板 | |
| JPWO2005004567A1 (ja) | 部品内蔵基板の製造方法 | |
| JP3574738B2 (ja) | 配線基板 | |
| JP3378171B2 (ja) | 半導体パッケージの製造方法 | |
| JP3441340B2 (ja) | 半導体装置の製造方法 | |
| WO1995013901A1 (en) | Metallurgically bonded polymer vias | |
| JP2007300038A (ja) | 電子部品実装体とその製造方法 | |
| JP2005045228A (ja) | 光学情報記録媒体とその製造方法 | |
| JP2006310543A (ja) | 配線基板及びその製造方法、半導体回路素子付き配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140620 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |