JP2002335081A - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法

Info

Publication number
JP2002335081A
JP2002335081A JP2001138359A JP2001138359A JP2002335081A JP 2002335081 A JP2002335081 A JP 2002335081A JP 2001138359 A JP2001138359 A JP 2001138359A JP 2001138359 A JP2001138359 A JP 2001138359A JP 2002335081 A JP2002335081 A JP 2002335081A
Authority
JP
Japan
Prior art keywords
wiring board
opening
wiring
insulating substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001138359A
Other languages
English (en)
Inventor
Mamoru Onda
護 御田
Norio Okabe
則夫 岡部
Takeshi Ishihara
剛 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2001138359A priority Critical patent/JP2002335081A/ja
Publication of JP2002335081A publication Critical patent/JP2002335081A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 (修正有) 【課題】多層配線基板の高周波特性の劣化を低減させ
る。 【解決手段】絶縁基板1の表面に導体配線2を設けた配
線板をN枚(Nは2以上の整数)設け、N枚の配線板を積
層した多層配線基板であって、M層目(Mは2以上N以
下の整数のいずれか)の配線板は、絶縁基板の所定位置
が開口されていることにより比誘電率が小さくし、高周
波特性の劣化を抑える。また、M層目の開口部4内にチ
ップ型の機能素子5を設けることにより、表面実装に比
べて信号の遅延を小さくした多層配線基板とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層配線基板及び
その製造方法に関し、特に、抵抗素子、容量素子等の機
能素子が内蔵された部品内蔵型の多層配線基板に適用し
て有効な技術に関するものである。
【0002】
【従来の技術】従来、コンピュータや携帯電話等の電子
機器には、MCM(Multi Chip Module)のように、絶
縁基板上に所定のパターンの導体配線が形成された配線
板に、半導体チップやCSP(Chip Size Package)、
BGA(Ball Grid Array)等の半導体装置(半導体パ
ッケージ)、あるいは抵抗素子や容量素子などの電子部
品を実装して、一つのまとまった機能をもたせた電子装
置が用いられている。
【0003】前記MCMのような電子装置では、実装す
る半導体チップや半導体パッケージの高集積化や、前記
電子部品の小型化などにより、前記配線板に形成される
導体配線の数及び配線密度が増加している。そのため、
前記導体配線を微細化するとともに、前記絶縁基板の表
面及び内部に複数層の導体配線層を設けた多層配線基板
が用いられている。
【0004】前記多層配線基板には、例えば、図20に
示すように、複数枚の積層された絶縁基板1の表面(露
出面)、及び各絶縁基板間に導体配線2が層状に設けら
れており、各層の導体配線2は、所定位置でビア3によ
り層間接続されている。また、図20に示した多層配線
基板では、8層の配線層が設けられており、例えば、第
1絶縁基板101と第2絶縁基板102の間の導体配線
2はグランド信号配線201A、前記第1絶縁基板10
1の露出面、言い換えると前記グランド信号配線201
Aが形成された面と対向する面の導体配線2は電源信号
配線201B、前記第2絶縁基板102と第3絶縁基板
103の間の導体配線2は第1信号配線層202、前記
第3絶縁基板103と第4絶縁基板104の間の導体配
線2は第2信号配線203、前記第4絶縁基板104と
第5絶縁基板105の間の導体配線2は第3信号配線2
04、前記第5絶縁基板105と第6絶縁基板106の
間の導体配線2は第4信号配線205、前記第6絶縁基
板106と第7絶縁基板107の間の導体配線2は第5
信号配線206、前記第7絶縁基板107の表面(露出
面)の導体配線2は第6信号配線207というように割
り当てられている。
【0005】また、前記第7絶縁基板107の露出面に
設けられた第6信号配線207は、前記半導体装置や電
子部品などを接続するための端子が設けられており、図
20に示したような、QFP(Quad Flat Package)型
半導体装置8AやBGA(Ball Grid Array)型半導体
装置8Bのような半導体装置や、抵抗素子あるいは容量
素子のようなチップ状の電子部品が実装される。
【0006】また、前記多層配線基板では、前記絶縁基
板1として、例えば、熱硬化性のエポキシ系樹脂や、ガ
ラスエポキシ系樹脂、ポリイミド樹脂などが用いられる
場合が多いが、近年では、前記絶縁基板1の代わりに、
熱放散特性や、耐湿性のよいセラミック基板を用いる場
合が増えてきている。
【0007】前記電子装置は、小型化、高機能化ととも
に、動作の高速化(高周波化)が進んでおり、前記多層
配線基板に設けられる導体配線2を微細化が進むと前記
導体配線2を伝送する高周波信号によるノイズ等で信号
が劣化しやすくなるので、ノイズ等による信号の劣化を
防ぐために、前記抵抗素子や容量素子などを導体配線間
に接続しているが、図20に示したような多層配線基板
では、チップ状の前記抵抗素子や容量素子を表面実装し
ている。そのため、前記抵抗素子や容量素子の数が多く
なると前記多層配線基板表面の前記抵抗素子や容量素子
を実装する面積が増え、前記多層配線基板の小型化が難
しくなる。
【0008】また、前記抵抗素子や容量素子を表面実装
している場合、前記多層配線基板の内部に設けられてい
る導体配線に抵抗素子や容量素子を接続しようとする
と、ビアを用いて前記導体配線を前記多層配線基板の表
面に引き出さなければならないため、前記導体配線を引
き出す分、前記導体配線の配線長が長くなり信号遅延の
原因になりやすい。また、前記多層配線基板内部の導体
配線を表面に引き出すためのスペースが必要であり、前
記導体配線を効率よく高密度化することが難しくなる。
【0009】そこで、近年では、前記抵抗素子や容量素
子等の機能素子を、前記多層配線基板の内部に設けた機
能内蔵型の多層配線基板が提案されている。前記抵抗素
子や容量素子のような機能素子を前記多層配線基板の内
部に設けることにより、前記抵抗素子や容量素子を接続
する際の配線長の増加を防ぐとともに、多層配線基板を
小型化できる。
【0010】前記機能内蔵型の多層配線基板は、例え
ば、図21に示すように、複数枚のセラミック基板15
が積層され、前記各セラミック基板間及び露出面に導体
配線が設けられており、例えば、第2セラミック基板1
502と第3セラミック基板1503の間や第4セラミ
ック基板1504と第5セラミック基板1505の間の
ように、前記導体配線2の途中に薄膜抵抗16を設けて
いる。前記薄膜抵抗16には、チタン(Ti)やタング
ステン(W)、あるいは二酸化ルテニウム(RuO2
などが用いられ、適当な膜厚、面積等を選択することに
より所定の抵抗値を得ることができる。
【0011】また、例えば、前記第5セラミック基板1
505のように開口部1C内に誘電体材料17を埋め込
んでおき、前記第5セラミック基板1505と第4セラ
ミック基板1504の間の導体配線204を第1電極
(下部電極)とし、前記第5セラミック基板1505と
第6セラミック基板1506の間の導体配線205を第
2電極(上部電極)とした容量素子が設けられている。
前記誘電体材料17には、例えば、酸化タンタル(Ta
25)や誘電率の高い樹脂などが用いられる。
【0012】前記セラミック基板を用いた多層配線基板
は、一般に、アルミナなどのセラミック粉末を粘結剤で
シート状に加工したグリーンシートを用いた積層法で製
造される。前記積層法では、前記グリーンシートの所定
位置に開口部(ビア穴)を形成し、前記ビア穴内に導電
性ペーストを埋め込み、前記グリーンシート表面に導電
性ペーストで所定の導体配線パターンを印刷したものを
複数枚用意し、それらを積層し、各層のグリーンシート
を一括して焼成する。また、前記ビア穴は、例えば、金
型を用いた打ち抜き加工により形成し、前記導体配線
は、例えば、スクリーン版を用いて前記グリーンシート
上にモリブデン(Mo)やタングステン(W)等の導電
性ペーストを印刷する方法(厚膜法)や、スパッタリン
グで形成する方法(薄膜蒸着法)で形成する。
【0013】前記積層法を用いて、図21に示したよう
な機能内蔵型の多層配線基板を製造する場合には、例え
ば、図22(a)に示すように、第1グリーンシート1
801の両面に、導体配線201A,201Bを印刷し
た配線板と、図22(b)に示すような、第2グリーン
シート1802の所定位置を開口してビア3を形成し、
前記第2グリーンシート1802の表面に前記薄膜抵抗
16を形成した後、導体配線202を印刷した配線板を
形成し、図22(c)に示すように積層する方法があ
る。この場合、図では省略しているが、その他の第3セ
ラミック基板1503から第7セラミック基板1507
に対応する配線板もそれぞれ同様の手順で形成してお
り、前記各配線板を順次、あるいは一括して積層する。
その後、前記各グリーンシートを積層した積層体を約8
00℃から1600℃の高温に加熱した焼成炉内で焼成
する。
【0014】また、その他にも、例えば、図23(a)
に示すように、第1グリーンシート1801の両面に前
記導体配線201A,201Bを印刷した配線板を形成
した後、前記導体配線201Aを印刷した面に、図23
(b)に示すように、ビア穴18Aが形成された第2グ
リーンシート1802を積層し、図23(c)に示すよ
うに、前記ビア穴18A内に導電性ペーストを埋め込
み、前記第2グリーンシート1802表面に前記導体配
線202を印刷していく方法もある。この場合は、グリ
ーンシートの積層、ビア穴の埋め込み、導体配線の印刷
を所定回数だけ繰り返した後、焼成炉内で焼成する。
【0015】
【発明が解決しようとする課題】しかしながら、前記従
来の技術では、例えば、前記セラミック基板を用いた多
層配線基板の場合、セラミックの比誘電率が約9から1
0と高いため、各層の導体配線とその間のセラミック基
板による容量素子が形成され、寄生容量が発生しやすく
なる。前記寄生容量が発生することにより、信号の減衰
やインピーダンスの低下が起こり、前記多層配線基板内
の回路定数にさまざまな変化が生じ、前記多層配線基板
内に設けた抵抗素子や容量素子などの機能素子の本来の
特性による回路定数との間にずれが生じ、高周波特性が
劣化するという問題があった。
【0016】特に、近年の電子装置では、動作の高速化
(高周波化)により動作周波数が数百メガヘルツ(MH
z)から数ギガヘルツ(GHz)になっており、今後さ
らに高周波化することが予想されるため、前記セラミッ
ク基板を用いた多層配線基板での高周波特性の劣化が問
題になってくる。
【0017】前記セラミック基板を用いた多層配線基板
での高周波特性の劣化を防ぐために、例えば、特開平1
1−150373号公報では、前記機能素子上や高周波
信号を伝送する導体配線上に空洞を設けた多層配線基板
が提案されている。
【0018】しかしながら、前記特開平11−1503
73号公報に記載された多層配線基板では、セラミック
基板上に導電性ペーストで導体配線を印刷したものを積
層し、焼成するため、前記導体配線を印刷するときに前
記空洞上に突出する導体配線を形成することができな
い。そのため、前記導体配線を印刷するときに、前記空
洞を回避するようなパターンで導体配線を印刷しなけれ
ばならないため、空洞が大きくなるとグリーンシートが
大型化し、前記多層配線基板の小型化が難しくなるとい
う問題があった。
【0019】また、セラミック基板を用いた多層配線基
板の場合、約800℃から1600℃という高温で前記
グリーンシートを焼成しなければならないため、前記導
体配線、薄膜抵抗及び誘電体材料として、耐熱性の高い
導電性材料を用いなければならないため、材料費が高く
なり、製造コストが上昇するという問題があった。
【0020】本発明の目的は、多層配線基板の高周波特
性の劣化を低減させることが可能な技術を提供すること
にある。
【0021】本発明の他の目的は、多層配線基板の小型
化が可能な技術を提供することにある。
【0022】本発明の他の目的は、多層配線基板の製造
方法を容易にすることが可能な技術を提供することにあ
る。
【0023】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面によって明ら
かになるであろう。
【0024】
【課題を解決するための手段】本発明において開示され
る発明の概要を説明すれば、以下のとおりである。
【0025】(1)絶縁基板の表面に導体配線を設けた
配線板をN枚(Nは2以上の整数)設け、前記N枚の配線
板を積層した多層配線基板であって、M層目(Mは2以
上N以下の整数のいずれか)の配線板は、前記絶縁基板
の所定位置に開口部が設けられている多層配線基板であ
る。
【0026】前記(1)の手段によれば、前記M層目の
絶縁基板の開口部内は比誘電率が1程度になるため、開
口部内では導体配線間の寄生容量が発生しにくくなる。
そのため、前記導体配線のうち高周波信号を伝送する配
線上などに前記開口部を設けることにより高周波特性の
劣化等を防ぐことができる。
【0027】また、前記絶縁基板としてポリイミド樹脂
やエポキシ系樹脂のような熱硬化性樹脂を用いると、例
えば、前記開口部上に突出した配線(空中配線)を設け
ることができるので、従来のセラミック多層配線基板の
ように前記導体配線を、前記開口部を回避するように設
けなくてよく、配線長を短くできるとともに、多層配線
基板をさらに小型化することができる。
【0028】また、前記絶縁基板として、従来のセラミ
ックの比誘電率よりも低い比誘電率の材料である、ポリ
イミド樹脂やエポキシ系樹脂のような熱硬化性樹脂等を
用いると、前記絶縁基板を介した導体配線間で発生する
寄生容量を小さくすることができるので、回路全体の動
作が高速化(高周波化)した場合でも高周波特性の劣化
を低減させることができる。
【0029】また、前記M層目の配線板を開口して空洞
を設けることにより、従来の多層配線基板では基板表面
に実装していた抵抗素子や容量素子といった機能素子を
前記空洞内に設けることができ、前記多層配線基板を小
型化することが可能になる。また、前記機能素子を前記
空洞内に設けることにより、前記導体配線中のもっとも
好ましい位置に前記機能素子を接続することができ、従
来の表面実装の場合と比べ、信号の遅延などが少なく、
動作信頼性の高い配線基板を得ることができる。
【0030】またこのとき、前記絶縁基板として、ポリ
イミド樹脂やエポキシ系樹脂のような熱硬化性樹脂等を
用いると、従来のセラミック基板のように1000℃以
上の高温での工程がないため、前記開口部内にチップ状
の前記機能素子を設けることができる。
【0031】また、前記(1)の手段において、前記M
層目の配線板上に積層されたM+1層目の配線板、ある
いはM層目の配線板の下部に積層されたM−1層目の配
線板の絶縁基板は、前記M層目の配線板の絶縁基板に設
けられた開口部と平面的に重なる領域が開口されている
と、例えば、前記M層目の配線板の開口部に前記空中配
線を設けた場合には、前記空中配線の上下に空洞ができ
るため、前記空中配線の上下の層に設けられた導体配線
との間での寄生容量を減少させることができる。
【0032】また、前記M層目の配線板に設けられた開
口部と大気を連通する通気孔を設けることにより、動作
中の発熱などで前記空洞内の空気が膨張した際の熱衝撃
での絶縁基板の剥離などを防ぐことができる。
【0033】また、前記通気孔を設ける代わりに、前記
絶縁基板の一部または全部に多孔質材料を用いることに
より、前記空洞内の空気が膨張しても熱衝撃での絶縁基
板の剥離などが起こりにくくなる。
【0034】また、前記機能素子が設けられた開口部内
は、前記通気孔を設けたり、多孔質材料を用いたりする
代わりに、例えば、前記開口部内を絶縁体で充塞しても
よい。この場合には、前記機能素子が樹脂封止された状
態になるため、空洞の状態に比べ、酸化や空気中の水分
により前記導体配線あるいは前記機能素子の金属部分が
腐食することを防げ、動作信頼性が低下することを防げ
る。
【0035】またこのとき、前記開口部を充塞する絶縁
体の誘電率が、前記絶縁基板の誘電率よりも低くなるよ
うにすると、寄生容量を小さくでき、動作信頼性が低下
することを防げる。
【0036】(2)絶縁基板の表面に所定のパターンの
導体配線が形成された配線板を形成する配線板形成工程
と、前記配線板形成工程により形成されたN枚(Nは2
以上の整数)の配線板を順次積層する配線板積層工程と
を備える多層配線基板の製造方法であって、前記各配線
板はそれぞれ個別の配線板形成工程により形成され、第
M−1配線板(Mは2以上N以下の整数のいずれか)上
に積層する第M配線板を形成する配線板形成工程は、テ
ープ状の絶縁基板の所定位置に第1開口部及び第2開口
部を形成する工程と、前記絶縁基板の表面に薄膜導体を
形成する工程と、前記絶縁基板の第1開口部内に導電体
を埋め込む工程と、前記薄膜導体をエッチング処理して
所定のパターンの導体配線を形成する工程とを有する多
層配線基板の製造方法である。
【0037】前記(2)の手段によれば、前記第M配線
板を形成する配線板形成工程として、従来、TAB(Ta
pe Automated Bonding)などの配線テープで用いられて
いる製造方法を利用することにより、内部に空洞を有す
る多層配線基板を容易に製造することができる。このと
き、前記第M配線板には、必要に応じて前記第2開口部
上に突出する配線(空中配線)を形成することができる
ため、高周波信号を伝送する導体配線の周辺の比誘電率
を小さくして高周波特性の劣化を防ぐとともに、前記高
周波信号を伝送する導体配線の周辺の配線密度を高くす
ることができる。
【0038】またこのとき、前記第M配線板の第1開口
部及び第2開口部を形成する工程では、前記導体配線の
高周波信号を伝送する部分、あるいは前記第M−1配線
基板上の機能素子を接続する位置に前記第2開口部を形
成する。
【0039】また、前記(2)の手段の多層配線基板の
製造方法では、前記第M−1配線板上に前記第M配線板
を積層する配線板積層工程は、前記第M−1配線板上に
チップ状の機能素子を配置し、前記機能素子を前記第M
−1配線板に形成された導体配線と接続した後、前記第
M−1配線板上に前記第M配線板を配置し、前記機能素
子が前記第M配線板の第2開口部内に収まるように位置
合わせをして接着する方法がある。このとき、例えば、
前記第M配線板側に接着剤を塗布する方法や、前記機能
素子を前記第M−1配線板に形成された導体配線と接続
した後、前記第M−1配線板上に接着剤を塗布する方法
の他、前記各配線板に用いる絶縁基板に、硬化反応を中
間段階まで進めた熱硬化性樹脂(Bステージ樹脂)を用
い、各配線板を積層した後、前記熱硬化性樹脂を完全硬
化させて接着する方法などがある。
【0040】また、前記第M−1配線板上に前記第M配
線板を積層する配線板積層工程は、前記第M−1配線板
上に前記第M配線板を接着した後、前記第M配線板の第
2開口部内に前記機能素子を収め、前記M−1配線板の
導体配線と接続する方法がある。
【0041】また、前記第M配線板の前記第2開口部内
に前記機能素子を収める場合には、1つの開口部内に1
つずつ収めてもよいし、1つの開口部内に複数個の機能
素子を収めてもよい。特に、前記機能素子の数が多い場
合には、1つの開口部内にまとめて収めることにより、
前記絶縁基板に設ける第2開口部の数を少なくし、前記
絶縁基板の強度が低下することを防げる。
【0042】また、前記(2)の手段のように、それぞ
れ個別の工程で形成した複数枚の配線板を順次接着して
積層する多層配線基板の製造方法では、前記配線板積層
工程において、一枚の配線板を接着積層した直後に導通
試験を行うことができ、るため、前記多層配線基板が完
成した後での導通不良による不良品の数を低減させるこ
とができる。
【0043】(3)前記(2)の手段において、前記第
M配線板の上部あるいは下部に積層する1枚または複数
枚の配線板を形成する配線板形成工程は、前記絶縁基板
の所定位置の前記第1開口部、及び前記第M配線板の第
2開口部と大気を連通する第3開口部を形成する工程
と、前記絶縁基板の表面に薄膜導体を形成する工程と、
前記第1開口部内に導電体を埋め込む工程と、前記薄膜
導体をエッチング処理して導体配線を形成する工程とを
有する。
【0044】前記(3)の手段によれば、前記第M配線
板の上部あるいは下部に積層する配線板を形成する際
に、前記絶縁基板に前記第3開口部を形成することによ
り、各配線板を積層した後、前記第M配線板の第2開口
部は前記第3開口部により前記多層配線基板の外部(大
気)と連通する。そのため、前記第2開口部内の空気が
膨張してクラックや剥離の原因となることを防げる。
【0045】また、前記(3)の手段において、前記第
1開口部及び第3開口部を形成する際に、前記第M配線
板の第2開口部と平面的に重なる位置あるいは別の位置
に第2開口部を形成してもよい。このとき、例えば、前
記第M+1配線板の絶縁基板に、前記第M配線板の第2
開口部と平面的に重なる位置に第2開口部を形成する
と、前記配線板を積層したときに、およそ前記絶縁基板
2層分の高さの空洞を形成することができるため、前記
絶縁基板1層分の厚さよりも厚い電子部品を前記空洞内
に収容することができ、前記多層配線基板内に収容でき
る電子部品の種類、数が増えるため、前記多層配線基板
をさらに小型化することが可能になると考えられる。
【0046】以下、本発明について、図面を参照して実
施の形態(実施例)とともに詳細に説明する。
【0047】なお、実施例を説明するための全図におい
て、同一機能を有するものは、同一符号をつけ、その繰
り返しの説明は省略する。
【0048】
【発明の実施の形態】(実施例1)図1及び図2は、本
発明による実施例1の多層配線基板の概略構成を示す模
式図であり、図1は本実施例1の多層配線基板の内部構
成を示す断面図、図2(a)は図1の電子部品が収納さ
れた空洞周辺の平面図、図2(b)は図2(a)のA−
A’線での断面図である。
【0049】図1において、1は絶縁基板、1Aはビア
穴(第1開口部)、1Bは空洞用の開口部(第2開口
部)、101は第1絶縁基板、102は第2絶縁基板、
103は第3絶縁基板、104は第4絶縁基板、105
は第5絶縁基板、106は第6絶縁基板、107は第7
絶縁基板、2は導体配線、3はビア、4は空洞、5はチ
ップ状の機能素子、6は接続部材(はんだ)、7は通気
穴(第3開口部)、8AはQFP型半導体装置、8Bは
BGA型半導体装置である。また、図2において、5A
はチップ抵抗、501は抵抗材料、502は接続端子、
9Aは配線表面のめっき層、9Bは接続部材、10は接
着剤である。
【0050】本実施例1の多層配線基板は、図1に示す
ように、複数枚の絶縁基板1が積層され、前記各絶縁基
板1の間及び露出面(表面)に導体配線が層状に設けら
れており、各層の導体配線2は、前記各絶縁基板1に設
けられたビア3により接続されている。ここで、前記各
絶縁基板1を区別する場合は、図1に示したように、下
層の絶縁基板から順に、第1絶縁基板101、第2絶縁
基板102、第3絶縁基板103、第4絶縁基板10
4、第5絶縁基板105、第6絶縁基板106、第7絶
縁基板107と称することにする。
【0051】また、本実施例1の多層配線基板では、図
1に示したように、8層の導体配線層が設けられてお
り、例えば、前記第1絶縁基板101と前記第2絶縁基
板102の間の導体配線2はグランド信号線201A、
前記第1絶縁基板101の前記グランド信号線201A
と対向する面の導体配線2は電源信号線201B、前記
第2絶縁基板102と前記第3絶縁基板103の間の導
体配線2は第1信号線202、前記第3絶縁基板103
と前記第4絶縁基板104の間の導体配線2は第2信号
線203、前記第4絶縁基板104と前記第5絶縁基板
105の間の導体配線2は第3信号線204、前記第5
絶縁基板105と前記第6絶縁基板106の間の導体配
線2は第4信号線205、前記第6絶縁基板106と前
記第7絶縁基板107の間の導体配線2は第5信号線2
06、前記第7絶縁基板107の表面(露出面)の導体
配線2は第6信号線207というように割り当てられて
いるものとする。
【0052】また、本実施例1の多層配線基板は、前記
第1絶縁基板の両面に前記グランド信号線201A及び
前記電源信号線201Bを設けた第1配線板、前記第2
絶縁基板102の表面に前記第1信号線202を設けた
第2配線板、前記第3絶縁基板103の表面に前記第2
信号線203を設けた第3配線板、前記第4絶縁基板1
04の表面に前記第3信号線204を設けた第4配線
板、前記第5絶縁基板105の表面に前記第4信号線2
05を設けた第5配線板、前記第6絶縁基板106の表
面に前記第5信号線206を設けた第6配線板、前記第
7絶縁基板106の表面に前記第6信号線207を設け
た第7配線板のそれぞれを積層接着させた多層配線基板
である。なお、図1では、前記各配線板を接着する接着
剤は省略して示している。
【0053】また、本実施例1の多層配線基板は、図1
に示すように、例えば、前記第3絶縁基板103の所定
位置に開口部1Bが設けられており、前記開口部1B
は、前記第2絶縁基板102及び前記第4絶縁基板10
4でふさがれて空洞4になっている。前記第3絶縁基板
103に設けられた空洞4の内部には、チップ状の機能
素子5が収納されている。ここで、前記機能素子5は、
例えば、抵抗素子5Aや容量素子5Bであり、前記多層
配線基板内での信号の遅延やインピーダンスの変化を防
ぐために前記導体配線2の所定位置に接続されるもので
ある。また、前記第5絶縁基板105及び前記第6絶縁
基板106の開口部1Bも同様に、開口面が前記第4絶
縁基板104及び前記第7絶縁基板107によりふさが
れて空洞4になっており、前記導体配線2が突出してい
る。また、前記空洞4は、例えば、図1に示したような
通気穴7により前記多層配線基板の外部(大気)と連通
している。
【0054】また、本実施例1の多層配線基板は、MC
M(Multi Chip Module)などに用いられる配線板であ
り、図1に示すように、前記第7絶縁基板107上に、
例えば、QFP型半導体装置8AやBGA型半導体装置
8Bなどが実装される。
【0055】また、前記抵抗素子5Aは、図2(a)及
び図2(b)に示すように、チップ状の抵抗材料501
の両端に接続端子502が設けられたものであり、前記
抵抗素子5Aの接続端子と前記第1信号線202は、前
記第1信号線202の表面に設けられためっき層9A及
び接続部材(はんだ)6を介して接続されている。
【0056】また、前記第2絶縁基板102と前記第3
絶縁基板103は、例えば、接着剤10により接着され
ており、前記第3絶縁基板103のビア3は、露出部分
が凸状になっており、前記第1信号線202の表面のめ
っき層9A及び接続部材9Bを介して接続されている。
【0057】本実施例1の多層配線基板の製造方法は、
大きく分けると、前記第1配線板、前記第2配線板、前
記第3配線板、前記第4配線板、前記第5配線板、前記
第6配線板、前記第7配線板のそれぞれを形成する配線
板形成工程と、前記配線基板形成工程で形成された前記
各配線板を接着積層する配線板積層工程の二つに分けら
れる。
【0058】前記配線板形成工程は、前記絶縁基板1の
所定位置にビア穴や空洞4用の開口部を形成する工程
と、前記絶縁基板の表面に薄膜導体を形成する工程と、
前記絶縁基板のビア穴内に導電体を埋め込む工程と、前
記薄膜導体をエッチング処理して所定のパターンの導体
配線2を形成する工程とを備えており、前記各配線板は
前記導体配線2のパターン及びビア3の位置が異なるた
め、それぞれ個別の工程で形成される。
【0059】また、前記配線板形成工程には、従来、T
ABテープなどの製造工程で用いられているリールツー
リール(reel to reel)方式が用いられ、前記絶縁基板
1は一方向に長尺なテープ状に加工されている。このと
き、前記絶縁基板1には、例えば、ポリイミド樹脂やガ
ラス布にエポキシ樹脂を含浸させたガラス布基材エポキ
シ樹脂、PET(ポリエチレンテレフタレート)樹脂、
PTFE(ポリテトラフルオロエチレン)樹脂などが用
いられ、前記薄膜導体には銅箔が用いられる。
【0060】前記絶縁基板1の所定位置に開口部を形成
する工程は、例えば、金型を用いた打ち抜き加工、炭酸
ガスレーザやエキシマレーザなどを用いたレーザ加工な
どにより形成される。また、前記薄膜導体を形成する工
程は、前記絶縁基板1の表面に圧延銅箔あるいは電解銅
箔などの銅箔を接着する方法や、スパッタリングにより
銅の薄膜層を形成する方法などがある。また、前記絶縁
基板のビア穴内に導電体を埋め込む工程は無電解めっき
法や電気めっき法などのめっき法を用いる方法や、導電
性ペーストを印刷する方法などがある。また、前記導体
配線を形成する工程は、アディティブ法やサブトラクテ
ィブ法が用いられる。
【0061】なお、前記配線板形成工程では、前記絶縁
基板1に開口部を形成する工程と、前記薄膜導体を形成
する工程はどちらが先であってもよい。
【0062】図3乃至図8は、本実施例1の多層配線基
板の製造方法を説明するための模式図であり、図3
(a)、図3(b)、及び図3(c)はそれぞれ前記第
1配線板を製造する各工程の断面図、図4(a)、図4
(b)、図4(c)、及び図5はそれぞれ前記第2配線
板を製造する各工程の断面図、図6(a)、図6
(b)、及び図6(c)はそれぞれ前記第3配線板を製
造する各工程の断面図、図7(a)、図7(b)、図7
(c)、及び図7(d)はそれぞれ前記第4配線板、前
記第5配線板、前記第6配線板、及び前記第7配線板の
断面図、図8(a)は図7(b)の空中配線部分の拡大
平面図、図8(b)は図8(a)のB−B’線での断面
図である。
【0063】以下、図3乃至図8に沿って、本実施例1
の多層配線基板に用いられる各配線板を製造する配線板
形成工程について説明する。
【0064】まず、前記第1配線板を形成する配線板形
成工程は、例えば、図3(a)に示すような、テープ状
の絶縁基板1の両面に銅箔などの薄膜導体2’が形成さ
れた両面銅張積層板を形成した後、図3(b)に示すよ
うに、前記両面銅張積層板の所定位置に通気穴7及びビ
ア穴(図示しない)を形成する。
【0065】次に、前記通気穴7及びビア穴(図示しな
い)が形成された前記両面銅張積層板の前記ビア穴内に
導電性部材を埋め込んでビアを形成した後、図3(c)
に示すように、前記両面銅張積層板の前記薄膜導体2’
をエッチング処理して、前記グランド信号配線201A
及び電源信号線201Bを形成する。このとき、前記両
面銅張積層板のビア穴内に導電性部材を埋め込む方法と
しては、例えば、無電解めっき法や電気めっき法などの
めっき法を用いる方法、あるいは導電性ペーストを印刷
して埋め込む方法などがある。また、前記グランド信号
配線201A及び前記電源信号線201Bを形成した
後、図示はしないが前記グランド信号配線201A及び
電源信号配線201Bの表面に、錫めっきあるいは金め
っきなどのめっき層を形成する。
【0066】次に、前記第1配線板上に積層する前記第
2配線板を形成する配線板形成工程では、例えば、図4
(a)に示すように、ビア穴1A及び通気穴7が形成さ
れた絶縁基板1の表面に前記薄膜導体2’を形成した
後、図4(b)に示すように、前記絶縁基板1の前記薄
膜導体2’が形成されていない面に裏止め剤11を塗布
して前記通気穴7をふさぎ、電気めっき法等を用いて前
記ビア穴1A内にビア3を形成する。
【0067】次に、図4(c)に示すように、前記絶縁
基板1の前記薄膜導体2’が形成されていない面の全面
に裏止め剤11を形成し、前記薄膜導体2’をエッチン
グ処理して第1信号線202を形成する。その後、図5
に示すように、前記裏止め剤11を除去して前記第1信
号線202の表面のめっき層9A及び前記ビア3の表面
(露出面)のめっき層9Bを形成する。前記めっき層9
A及びめっき層9Bは、それぞれ同種の金属材料により
形成してもよいし、異なる材料で形成してもよい。この
とき、前記めっき層9A及びめっき層9Bの組み合わせ
としては、例えば、前記めっき層9Aを錫めっきで形成
し前記めっき層9Bを金めっきで形成する場合や、前記
めっき層9Aを金めっきで形成し前記めっき層9Bを錫
めっきあるいは錫銀合金めっきで形成する場合、前記め
っき層9A及びめっき層9Bをともに金めっきで形成す
る場合などが考えられる。
【0068】次に、前記第2配線板上に積層する第3配
線板を形成する配線板形成工程では、例えば、図6
(a)に示すように、前記ビア穴1A及び空洞用の開口
部1Bが形成された絶縁基板1の表面に前記薄膜導体
2’を形成した後、図4(b)に示すように、前記絶縁
基板1の前記薄膜導体2’が形成されていない面に裏止
め剤11を塗布して前記空洞用の開口部1Bをふさぎ、
電気めっき法等を用いて前記ビア穴1A内にビア3を形
成する。
【0069】次に、図6(c)に示すように、前記絶縁
基板1の前記薄膜導体2’が形成されていない面の全面
に裏止め剤11を形成し、前記薄膜導体2’をエッチン
グ処理して第2信号線203を形成する。その後、図示
はしないが、前記裏止め剤11を除去して前記第2信号
線203の表面のめっき層9A及び前記ビア3の表面
(露出面)のめっき層9Bを形成する。このときも、前
記めっき層9A及びめっき層9Bは、それぞれ同種の金
属材料により形成してもよいし、異なる材料で形成して
もよく、前記めっき層9A及びめっき層9Bの組み合わ
せとしては、例えば、前記めっき層9Aを錫めっきで形
成し前記めっき層9Bを金めっきで形成する場合や、前
記めっき層9Aを金めっきで形成し前記めっき層9Bを
錫めっきあるいは錫銀合金めっきで形成する場合、前記
めっき層9A及びめっき層9Bをともに金めっきで形成
する場合などが考えられる。
【0070】以下、前記各配線板形成工程と同様の手順
により、図7(a)に示すような第4配線板、図7
(b)に示すような第5配線板、図7(c)に示すよう
な第6配線板、及び図7(d)に示すような第7配線板
のそれぞれを形成する。
【0071】このとき、前記TABテープの製造方法を
適用すると、例えば、図8(a)及び図8(b)に示す
ように、前記絶縁基板1の空洞用の開口部1B上に突出
した導体配線2(空中配線)を形成することができる。
【0072】前記各配線板形成工程により、それぞれ個
別に形成された前記各配線板は、前記配線板積層工程に
より順次、接着積層されて多層配線基板となる。
【0073】図9乃至図12は、本実施例1の多層配線
基板の製造方法を説明するための模式図であり、図9、
図10(a)、図10(b)はそれぞれ第1配線板上に
第2配線板を接着積層する工程の断面図、図11(a)
及び図11(b)はそれぞれ前記第2配線板上に第3配
線板を接着積層する工程の断面図、図12は前記第3配
線板上に第4配線板を接着積層する工程の断面図であ
る。
【0074】以下、図9乃至図12に沿って、本実施例
1の多層配線基板の製造方法における前記配線板積層工
程について説明する。
【0075】まず、前記第1配線板上に前記第2配線板
を接着積層する配線板積層工程では、図9に示すよう
に、例えば、前記第2配線板の前記第1信号線202が
形成されていない面に、未硬化の熱硬化性樹脂などの接
着剤10を塗布(印刷)して前記第1配線板と向かい合
わせ、前記通気穴7及びビア(図示しない)の位置合わ
せをした後、図10(a)に示すように圧着する。この
とき、前記接着剤10で前記通気穴7がふさがれないよ
うに、スクリーン板などを用いて前記通気穴7の周辺に
は前記接着剤10が塗布(印刷)されないようにする。
【0076】次に、前記第1配線板及び前記第2配線板
を加熱加圧して、図10(b)に示すように、前記接着
剤10を硬化させるとともに、前記ビア3と前記グラン
ド信号線201を電気的に接続する。このとき、前記接
着剤10として、例えば、熱硬化性のエポキシ系樹脂を
用いると、170℃で90分程度加熱することにより完
全硬化する。またこのとき、例えば、前記ビア3の表面
のめっき層9Bを錫銀合金めっきとすると、221℃程
度の加熱で錫銀合金のはんだ接合により前記ビア3と前
記グランド信号線201Aが接続される。また、前記グ
ランド信号線201Aの表面のめっき層9Aを錫めっ
き、前記ビア3の表面のめっき層9Bを金めっきとした
場合には、金錫接合により前記ビア3と前記グランド信
号線201Aが接続される。
【0077】次に、図11(a)に示すように、前記第
2配線板上に抵抗素子5Aや容量素子5Bなどのチップ
状の機能素子5を接続(実装)する。前記機能素子5を
実装する方法には、前記第2配線板上に形成された第1
信号線202の所定位置に、例えば、クリームはんだ等
の接続部材6あるいは導電性樹脂を印刷した後、前記機
能素子5を載置してリフローする方法がある。また、前
記機能素子5を接続したあと、必要に応じて前記各配線
板に設けられた所定の導体配線を利用して前記ビア3と
前記グランド信号線201Aの導通テスト等を行う。
【0078】前記チップ状の機能素子5を実装した後、
図11(b)に示すように、前記第2配線板上に前記第
3配線板を接着積層する。前記第3配線板を接着積層す
る工程は前記第1配線板上に前記第2配線板を積層する
工程と同様であり、例えば、前記第3配線板の前記第2
配線板との接着面に接着剤10を塗布して位置合わせを
した後、加熱加圧して前記接着剤10を硬化させるとと
もに前記ビア3を接続する。このとき、前記チップ状の
機能素子5は、図11(b)に示したように、前記第3
配線板の空洞用の開口部1B内に収納される。
【0079】次に、図12に示したように、前記第3配
線板上に前記第4配線板を積層接着する。前記第4配線
基板を接着積層する際にも前記接着剤10を用いるた
め、従来のセラミック基板のように高温にすることなく
接着積層することができ、前記チップ状の機能素子5の
動作特性が変化することを防げる。またこのとき、前記
第3配線板に開口された空洞用の開口部1Bは、前記第
2配線板及び前記第4配線板により開口面がふさがれて
空洞4となるが、前記第1配線板及び前記第2配線板に
形成された通気穴7により外部と連通している。そのた
め、前記各配線板を接着積層する際の加熱等で前記空洞
4内部の空気が膨張しても前記通気穴7を通して外部に
逃げるため、空洞4内部の空気の膨張による熱衝撃等で
前記配線板が剥離したり、前記機能素子5にクラックが
発生したりすることを防げる。
【0080】その後、前記手順と同様の手順で残りの各
配線板を順次接着積層していくと図1に示したような多
層配線基板が形成される。
【0081】以上説明したように、本実施例1の多層配
線基板によれば、積層された絶縁基板1の所定位置を開
口して空洞4を設けることにより、前記空洞4に、従来
の多層配線基板では表面実装されていたチップ状の機能
素子5を収容することができ、多層配線基板を小型化す
ることができる。
【0082】また、前記多層配線基板の内部に前記機能
素子5を収容することができるため、もっとも好ましい
位置に前記機能素子5を設けることができるとともに、
従来の表面実装型の多層配線基板に比べ、配線長を短く
できるため、信号遅延などによる動作特性の劣化を低減
することができる。
【0083】また、前記絶縁基板1として、例えば、比
誘電率が約3.5のポリイミド樹脂を用いることによ
り、従来のセラミック基板を用いた多層配線基板に比べ
て寄生容量が発生しにくくなり、動作が高速化(高周波
化)したときの高周波特性の劣化を防ぐことができる。
特に、数百メガヘルツ(MHz)から数ギガヘルツ(G
Hz)の高周波信号を伝送する信号配線では、寄生容量
による高周波特性が劣化しやすいが、本実施例1の多層
配線基板のように、前記高周波信号を伝送する信号配線
を空洞内に突出させた空中配線にすることにより、前記
信号配線の上層及び下層の導体配線との間の寄生容量を
低くし、高周波特性の劣化を防ぐことができる。
【0084】また、本実施例1の多層配線基板の製造方
法によれば、絶縁基板上に形成された薄膜導体をエッチ
ング処理して導体配線を形成するため、前記空洞4に突
出する導体配線(空中配線)を形成することができる。
そのため、従来のセラミック多層配線基板に比べ、配線
長を短くし、効率のよい配線パターンを形成できるた
め、信号遅延などによる動作特性の劣化を低減すること
ができる。
【0085】また、前記配線板形成工程において形成さ
れた前記各配線板を、例えば、エポキシ系樹脂などの接
着剤10を用いて接着積層することにより、従来のセラ
ミック多層配線基板の製造方法に比べ、低温で製造する
ことができるため、チップ状の機能素子を用いて多層配
線基板を製造することができる。そのため、耐熱性の高
い導電性材料を用いたり、薄膜形成プロセスを用いたり
することなく、前記多層配線基板を製造することがで
き、前記多層配線基板の製造工程が容易になるとともに
製造コストを低減させることができる。
【0086】また、前記配線板形成工程で形成された前
記各配線板は、前記配線板積層工程において、一枚ずつ
接着積層することができる。そのため、前記各配線板を
積層した直後に導通試験を行うことができ、前記多層配
線基板が完成した後での導通不良による不良品を低減さ
せ、歩留まりを向上させることができる。
【0087】また、本実施例1の多層配線基板では、前
記絶縁基板1に通気穴7を設けて前記空洞4と外部を連
通させているが、例えば、前記絶縁基板1にPTFE樹
脂などの多孔質材料を用いることにより、前記空洞4内
の空気を前記絶縁基板1に吸収できるので特別に前記通
気穴7を設ける必要は無くなる。
【0088】また、本実施例1の多層配線基板の製造方
法では、前記配線板積層工程において、前記接着剤10
を用いて前記各配線板を接着したが、これに限らず、例
えば、半硬化状態の絶縁基板1、言い換えると、前記絶
縁基板1として硬化反応が中間段階の熱硬化性樹脂(B
ステージ樹脂)を用い、前記絶縁基板1に前記導体配線
2及びビア3などを形成した配線板を積層した後、前記
絶縁基板1の硬化反応を進めて完全硬化させる方法でも
よい。
【0089】図13は、前記実施例1の多層配線基板の
変形例を示す模式平面図である。
【0090】前記実施例1の多層配線基板では、図2
(a)に示したように、1つの空洞4内に1つの機能素
子5を収納しているが、これに限らず、例えば、図13
に示すように、1つの空洞4内に、複数個の機能素子5
を収納してもよいことは言うまでもない。それぞれの機
能素子を別々の空洞に収納した場合には、それぞれの空
洞に前記通気穴7が必要になるため、機能素子の数が多
くなると前記通気穴7の数も多くなり、配線パターンの
高密度化が難しくなる場合があるが、図13に示すよう
に、複数個の機能素子5をまとめて収納することによ
り、通気穴の数を減らすことができ、配線パターンの制
約を少なくして高密度化しやすくなる。また、前記多層
配線基板の外周部に近い位置に空洞4を設けて各機能素
子を収容することにより、動作時に前記機能素子から発
生する熱を外部に放出しやすくなり、前記機能素子の発
熱による高温化での熱暴走や誤動作等を防ぐことができ
る。
【0091】図14は、前記実施例1の多層配線基板の
応用例を示す模式図であり、図14(a)は空洞部の拡
大平面図、図14(b)は図14(a)のC−C’線で
の断面図である。
【0092】前記実施例1の多層配線基板では、前記空
洞4に収容する機能素子5は、チップ抵抗やチップコン
デンサ等などの単一機能の部品であったが、これに限ら
ず、図14(a)及び図14(b)に示すように、例え
ば、前記抵抗や容量、インダクタンス等を組み合わせた
回路が作りこまれたチップモジュールや、薄型の半導体
チップ12などを収納してもよい。この場合、例えば、
所定の回路が形成されたシリコン基板1201の表面に
設けられた接続端子1202上にバンプ13を形成し
て、前記半導体チップ12を前記第2配線板上にフリッ
プチップ実装し、前記半導体チップ12と前記第2配線
板の間にアンダーフィル剤14を流し込んで封止する。
ただし、前記実施例1の多層配線基板では、各配線板の
形成にもちいる前記絶縁基板1の厚さが、0.2mmか
ら0.5mm程度であるため、前記空洞4に収容できる
チップ状部品の高さに制限があるが、例えば、前記第3
配線板上に積層する第4配線板に、前記第3配線板の空
洞用開口部と同じ位置に空洞用開口部を形成して、2層
分の高さの空洞を形成することにより、前記絶縁基板1
の板厚よりも厚いチップ状電子部品を収納することが可
能になる。
【0093】(実施例2)図15及び図16は、本発明
による実施例2の多層配線基板の概略構成を示す模式図
であり、図15は多層配線基板全体の模式断面図、図1
6は図15の機能素子が収容された部分の拡大断面図で
ある。
【0094】本実施例2の多層配線基板は、前記実施例
1の多層配線基板とほぼ同様の構成であり、図15に示
すように、複数枚の絶縁基板1が積層され、前記各絶縁
基板1の間及び露出面(表面)に導体配線2が層状に設
けられており、各層の導体配線2は、前記各絶縁基板1
に設けられたビア3により接続されている。本実施例2
でも、前記各絶縁基板1を区別する場合は、図15に示
したように、下層の絶縁基板から順に、第1絶縁基板1
01、第2絶縁基板102、第3絶縁基板103、第4
絶縁基板104、第5絶縁基板105、第6絶縁基板1
06、第7絶縁基板107と称することにする。
【0095】また、本実施例2の多層配線基板でも、図
15に示したように、8層の導体配線層が設けられてお
り、例えば、前記第1絶縁基板101と前記第2絶縁基
板102の間の導体配線はグランド信号線201A、前
記第1絶縁基板101の前記グランド信号線201Aと
対向する面の導体配線は電源信号線201B、前記第2
絶縁基板102と前記第3絶縁基板103の間の導体配
線は第1信号線202、前記第3絶縁基板103と前記
第4絶縁基板104の間の導体配線は第2信号線20
3、前記第4絶縁基板104と前記第5絶縁基板105
の間の導体配線は第3信号線204、前記第5絶縁基板
105と前記第6絶縁基板106の間の導体配線は第4
信号線205、前記第6絶縁基板106と前記第7絶縁
基板107の間の導体配線は第5信号線206、前記第
7絶縁基板107の表面(露出面)の導体配線は第6信
号線207というふうに割り当てられているものとす
る。
【0096】また、本実施例2の多層配線基板は、前記
第1絶縁基板の両面に前記グランド信号線201A及び
前記電源信号線201Bを設けた第1配線板、前記第2
絶縁基板102の表面に前記第1信号線202を設けた
第2配線板、前記第3絶縁基板103の表面に前記第2
信号線203を設けた第3配線板、前記第4絶縁基板1
04の表面に前記第3信号線204を設けた第4配線
板、前記第5絶縁基板105の表面に前記第4信号線2
05を設けた第5配線板、前記第6絶縁基板106の表
面に前記第5信号線206を設けた第6配線板、前記第
7絶縁基板106の表面に前記第6信号線207を設け
た第7配線板を積層接着させた多層配線基板である。
【0097】また、本実施例2の多層配線基板は、図1
5及び図16に示すように、前記各絶縁基板1の所定位
置に空洞4が設けられており、例えば、第3絶縁基板1
03に設けられた空洞4の内部には、チップ状の機能素
子5が収納されている。ここで、前記機能素子5は、例
えば、抵抗素子5Aや容量素子5Bであり、前記多層配
線基板内での信号の遅延やインピーダンスの変化を防ぐ
ために前記導体配線2の所定位置に接続されるものであ
る。また、前記チップ状の機能素子5が設けられた空洞
4は、例えば、絶縁性の接着剤10などで充塞されてお
り、前記機能素子5を封止した状態になっている。
【0098】また、前記第5絶縁基板105及び前記第
6絶縁基板106のように、内部に前記機能素子5が設
けられていない開口部4には、前記導体配線2が突出し
ている。また、前記機能素子5が収容されていない開口
部4は、空洞状になっており、図示はしていないが通気
穴7により前記多層配線基板の外部(大気)と連通して
いる。
【0099】また、本実施例2の多層配線基板は、MC
M(Multi Chip Module)などに用いられる配線板であ
り、図15に示すように、前記第7絶縁基板107上
に、例えば、QFP型半導体装置8AやBGA型半導体
装置8Bなどが実装されている。
【0100】また、前記抵抗素子5Aは、図16に示す
ように、チップ状の抵抗材料501の両端に接続端子5
02が設けられたものであり、前記抵抗素子5Aの接続
端子と前記第1信号線202は、前記第1信号線202
の表面に設けられためっき層9A及び接続部材(はん
だ)6を介して接続されている。
【0101】また、前記第2絶縁基板102と前記第3
絶縁基板103は、例えば、接着剤10により接着され
ており、前記第3絶縁基板103のビア3は、露出部分
が凸状になっており、前記第1信号線202の表面のめ
っき層9A及び接続部材9Bを介して接続されている。
【0102】本実施例2の多層配線基板の製造方法も前
記実施例1の多層配線基板の製造方法と同様の手順であ
り、前記第1配線板、前記第2配線板、前記第3配線
板、前記第4配線板、前記第5配線板、前記第6配線
板、前記第7配線板のそれぞれを形成する配線板形成工
程と、前記配線基板形成工程で形成された前記各配線板
を接着積層する配線板積層工程の二つに分けられる。こ
のとき、前記配線基板形成工程に関しては、前記実施例
1の多層配線基板の製造方法と同様であるため、その詳
細な説明は省略する。
【0103】図17乃至図19は、本実施例2の多層配
線基板の製造方法を説明するための模式図であり、図1
7及び図18は第2配線板上に第3配線板を接着積層す
る工程の断面図であり、図19は前記第3配線板上に第
4配線板を接着積層する工程の断面図である。
【0104】以下、図17乃至図19を用いて、本実施
例2の多層配線基板の製造方法について説明する。
【0105】まず、前記実施例1の多層配線基板の製造
方法で説明した前記配線板形成工程により、図3(c)
に示した前記第1配線板、図4(c)に示した前記第2
配線板、図6(c)に示した前記第3配線板、図7
(a)に示した前記第4配線板、図7(b)に示した前
記第5配線板、図7(c)に示した前記第6配線板、及
び図7(d)に示した前記第7配線板のそれぞれを形成
する。
【0106】次に、前記実施例1の多層配線基板の製造
方法で説明したように、前記配線板積層工程により、前
記第1配線板上に前記第2配線板を接着積層する。
【0107】次に、前記第2配線板上に、例えば、抵抗
素子5Aや容量素子5Bのようなチップ状の機能素子5
を接続した後、図17に示すように、前記第2配線板上
に熱硬化性樹脂などの接着剤10’を塗布し、前記第3
配線板を積層する。このとき、前記接着剤10’は前記
機能素子5の周囲にも塗布されており、前記第3配線板
を積層して加熱加圧することにより、図18に示すよう
に、前記第2配線板と前記第3配線板の間の接着剤が前
記第3配線板の開口部1Bに押し出され、前記接着剤1
0により前記機能素子5が封止された状態になる。
【0108】次に、前記第3配線板上に前記第4配線板
を接着積層するための接着剤10’を塗布すると、図1
9に示すように、前記第3配線板の開口部1Bがふさが
る。
【0109】その後、同様の手順で残りの配線板を積層
すると図15に示したような多層配線基板を製造するこ
とができる。ただし、前記第5配線板の開口部1Bに突
出した導体配線(空中配線)のように、例えば、高周波
特性の劣化を防ぐための空洞を設ける必要が場合には、
前記空洞4を形成するために、前記接着剤10を塗布す
る際にマスクをかけ、前記空中配線部に接着剤10が付
着しないようにする必要がある。
【0110】以上説明したように、本実施例2の多層配
線基板によれば、積層された絶縁基板1の所定位置を開
口し、前記開口部1Bに、従来の多層配線基板では表面
実装されていたチップ状の機能素子を収容することがで
き、多層配線基板を小型化することができる。
【0111】また、前記多層配線基板の内部に前記機能
素子を収容することができるため、もっとも好ましい位
置に前記機能素子を設けることができるとともに、従来
の表面実装型の多層配線基板に比べ、配線長を短くでき
るため、信号遅延などによる動作特性の劣化を低減する
ことができる。
【0112】また、前記絶縁基板として、例えば、比誘
電率が約3.5のポリイミド樹脂を用いることにより、
従来のセラミックを用いた多層配線基板に比べて寄生容
量が発生しにくくなり、動作が高速化(高周波化)した
ときの高周波特性の劣化を防ぐことができる。特に、数
百メガヘルツ(MHz)から数ギガヘルツ(GHz)の
高周波信号を伝送する信号配線では、寄生容量による高
周波特性が劣化しやすいが、本実施例2の多層配線基板
のように、前記高周波信号を伝送する信号配線を空洞内
に突出させた空中配線にすることにより、前記信号配線
の上層及び下層の導体配線との間の寄生容量を低くし、
高周波特性の劣化を防ぐことができる。
【0113】また、前記高周波信号を伝送する信号配線
(空中配線)を設ける開口部は、空洞にした場合、比誘
電率が1となり、寄生容量の発生を最も抑えられるが、
これに限らず、例えば、前記絶縁基板1よりも比誘電率
の低い絶縁体を充満させることにより、寄生容量を低減
させることができる。また、前記絶縁基板1内で開口部
4が占める領域が多くなると前記多層配線基板の強度が
低下する恐れがあるが、前記開口部内に低誘電率の絶縁
材料を充満させることにより強度の低下を防ぐことがで
きる。
【0114】また、本実施例2の多層配線基板の製造方
法によれば、絶縁基板上に形成された薄膜導体をエッチ
ング処理して導体配線を形成するため、前記空洞4に突
出する導体配線(空中配線)を形成することができる。
そのため、従来のセラミック多層配線基板に比べ、配線
長を短くし、効率のよい配線パターンを形成できるた
め、信号遅延などによる動作特性の劣化を低減すること
ができる。
【0115】また、前記配線板形成工程において形成さ
れた前記各配線板を、例えば、エポキシ系樹脂などの接
着剤10を用いて接着積層することにより、従来のセラ
ミック多層配線基板の製造方法に比べ、非常に低温で製
造することができるため、チップ状の機能素子を用いて
多層配線基板を製造することができる。そのため、耐熱
性の高い導電性材料を用いたり、薄膜形成プロセスを用
いたりすることなく、前記多層配線基板を製造すること
ができ、前記多層配線基板の製造工程が容易になるとと
もに製造コストを低減させることができる。
【0116】以上、本発明を、前記実施例に基づき具体
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることはもちろんである。
【0117】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0118】(1)多層配線基板の高周波特性の劣化を
低減させることができる。
【0119】(2)多層配線基板の小型化ができる。
【0120】(3)多層配線基板の製造方法を容易にす
ることができる。
【図面の簡単な説明】
【図1】本発明による実施例1の多層配線基板の概略構
成を示す模式図である。
【図2】本実施例1の多層配線基板の概略構成を示す模
式図であり、図2(a)は図1の機能素子が収納された
空洞周辺の平面図、図2(b)は図2(a)のA−A’
線での断面図である。
【図3】本実施例1の多層配線基板の製造方法を説明す
るための模式図であり、図3(a)、図3(b)、及び
図3(c)はそれぞれ第1配線板を形成する各工程の断
面図である。
【図4】本実施例1の多層配線基板の製造方法を説明す
るための模式図であり、図4(a)、図4(b)、及び
図4(c)はそれぞれ第2配線板を形成する各工程の断
面図である。
【図5】本実施例1の多層配線基板の製造方法を説明す
るための模式図であり、前記第2配線板を形成する工程
の断面図である。
【図6】本実施例1の多層配線基板の製造方法を説明す
るための模式図であり、図6(a)、図6(b)、及び
図6(c)はそれぞれ第3配線板を形成する各工程の断
面図である。
【図7】本実施例1の多層配線基板の製造方法を説明す
るための模式図であり、図7(a)は第4配線板の断面
図、図7(b)は第5配線板の断面図、図7(c)は第
6配線板の断面図、図7(d)は第7配線板の断面図で
ある。
【図8】本実施例1の多層配線基板の製造方法を説明す
るための模式図であり、図8(a)は図7(b)の空中
配線部分の拡大平面図、図8(b)は図8(a)のB−
B’線での断面図である。
【図9】本実施例1の多層配線基板の製造方法を説明す
るための模式図であり、第1配線板上に第2配線板を接
着積層する工程の断面図である。
【図10】本実施例1の多層配線基板の製造方法を説明
するための模式図であり、図10(a)、図10(b)
はそれぞれ第1配線板上に第2配線板を接着積層する工
程の断面図である。
【図11】本実施例1の多層配線基板の製造方法を説明
するための模式図であり、図11(a)及び図11
(b)はそれぞれ前記第2配線板上に第3配線板を接着
積層する工程の断面図である。
【図12】本実施例1の多層配線基板の製造方法を説明
するための模式図であり、図12は前記第3配線板上に
第4配線板を接着積層する工程の断面図である。
【図13】前記実施例1の多層配線基板の変形例を示す
模式断面図である。
【図14】前記実施例1の多層配線基板の応用例を示す
模式断面図である。
【図15】本発明による実施例2の多層配線基板の概略
構成を示す模式断面図である。
【図16】本実施例2の多層配線基板の概略構成を示す
模式図であり、図15の機能素子が収容された部分の拡
大断面図である。
【図17】本実施例2の多層配線基板の製造方法を説明
するための模式図であり、第2配線板上に第3配線板を
積層する工程の断面図である。
【図18】本実施例2の多層配線基板の製造方法を説明
するための模式図であり、第2配線板上に第3配線板を
積層する工程の拡大断面図である。
【図19】本実施例2の多層配線基板の製造方法を説明
するための模式図であり、第3配線板上に第4配線板を
積層する工程の拡大断面図である。
【図20】従来の多層配線基板の概略構成を示す模式断
面図である。
【図21】従来の機能内蔵型の多層配線基板の概略構成
を示す模式断面図である。
【図22】従来の機能内蔵型の多層配線基板の製造方法
を説明するための模式図であり、図22(a)、図22
(b)、及び図22(c)はそれぞれ各工程での断面図
である。
【図23】従来の機能内蔵型の多層配線基板の他の製造
方法を説明するための模式図であり、図23(a)、図
23(b)、及び図23(c)はそれぞれ各工程での断
面図である。
【符号の説明】
1 絶縁基板 101 第1絶縁基板 102 第2絶縁基板 103 第3絶縁基板 104 第4絶縁基板 105 第5絶縁基板 106 第6絶縁基板 107 第7絶縁基板 1A ビア穴 2 導体配線 201A グランド信号線 201B 電源信号線 202 第1信号線 203 第2信号線 204 第3信号線 205 第4信号線 206 第5信号線 207 第7信号線 2’ 薄膜導体 3 ビア 4 空洞(第2開口部) 5 チップ状の機能素子 5A 抵抗素子 5B 容量素子 501 抵抗材料 502 接続端子 6 はんだ 7 通気穴 8A QFP型半導体装置 8B BGA型半導体装置 9A 導体配線表面のめっき層 9B ビア表面のめっき層 10 接着剤 11 裏止め剤 12 チップモジュール 1201 半導体基板 1202 接続端子 13 バンプ 14 アンダーフィル剤 15 セラミック基板 16 薄膜抵抗 17 容量用誘電体膜 18 グリーンシート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 石原 剛 茨城県日立市助川町3丁目1番1号 日立 電線株式会社電線工場内 Fターム(参考) 5E346 AA22 AA23 AA43 BB02 BB06 CC04 CC08 CC09 CC10 CC32 DD12 DD17 DD32 DD33 EE02 FF04 FF18 GG15 GG17 GG22 GG25 GG28 HH06 HH22 HH32

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板の表面に導体配線を設けた配線板
    をN枚(Nは2以上の整数)設け、前記N枚の配線板を積
    層した多層配線基板であって、 M層目(Mは2以上N以下の整数のいずれか)の配線板
    は、前記絶縁基板の所定位置に開口部が設けられている
    ことを特徴とする多層配線基板。
  2. 【請求項2】前記M層目の配線板の前記開口部内に前記
    導体配線が突出していることを特徴とする請求項1記載
    の多層配線基板。
  3. 【請求項3】前記M層目の配線板の前記開口部内に機能
    素子が設けられていることを特徴とする請求項1記載の
    多層配線基板。
  4. 【請求項4】前記機能素子はチップ状であることを特徴
    とする請求項3記載の多層配線基板。
  5. 【請求項5】前記M層目の配線板上に積層されたM+1
    層目の配線板、あるいは前記M層目の配線板の下部に積
    層されたM−1層目の配線板の絶縁基板は、前記M層目
    の配線板の前記開口部と平面的に重なる領域に開口部が
    設けられていることを特徴とする請求項1乃至請求項4
    のいずれか1項に記載の多層配線基板。
  6. 【請求項6】前記M層目の配線板の前記開口部と大気を
    連通する通気孔が設けられていることを特徴とする請求
    項1乃至請求項5のいずれか1項に記載の多層配線基
    板。
  7. 【請求項7】前記各配線板の絶縁基板の一部または全部
    が多孔質材料でなることを特徴とする請求項1乃至請求
    項5のいずれか1項に記載の多層配線基板。
  8. 【請求項8】前記M層目の配線板の前記開口部内に絶縁
    体が充塞されていることを特徴とする請求項1乃至請求
    項5のいずれか1項に記載の多層配線基板。
  9. 【請求項9】前記開口部内を充塞する絶縁体の誘電率
    が、前記絶縁基板の誘電率よりも低いことを特徴とする
    請求項8記載の多層配線基板。
  10. 【請求項10】絶縁基板の表面に所定のパターンの導体
    配線が形成された配線板を形成する配線板形成工程と、
    前記配線板形成工程により形成されたN枚(Nは2以上
    の整数)の配線板を順次接着して積層する配線板積層工
    程とを備える多層配線基板の製造方法であって、 前記各配線板はそれぞれ個別の配線板形成工程により形
    成され、 第M−1配線板(Mは2以上N以下の整数のいずれか)
    上に積層する第M配線板を形成する配線板形成工程は、 テープ状の絶縁基板の所定位置に第1開口部及び第2開
    口部を形成する工程と、 前記絶縁基板の表面に薄膜導体を形成する工程と、 前記絶縁基板の第1開口部内に導電体を埋め込む工程
    と、 前記薄膜導体をエッチング処理して導体配線を形成する
    工程とを有することを特徴とする多層配線基板の製造方
    法。
  11. 【請求項11】前記導体配線を形成する工程は、 前記導体配線の一部が前記第2開口部内に突出するよう
    に形成することを特徴とする請求項10記載の多層配線
    基板の製造方法。
  12. 【請求項12】前記第1開口部及び第2開口部を形成す
    る工程は、 前記第M−1配線板に形成された導体配線と前記第M配
    線板に形成される導体配線をビアで接続する位置に前記
    第1開口部を形成し、前記第M−1配線基板上の機能素
    子を接続する位置に前記第2開口部を形成することを特
    徴とする請求項10または請求項11に記載の多層配線
    基板の製造方法。
  13. 【請求項13】前記第M−1配線板上に前記第M配線板
    を積層する配線板積層工程は、 前記第M−1配線板上にチップ状の機能素子を配置し、
    前記機能素子を前記第M−1配線板に形成された導体配
    線と接続した後、前記第M−1配線板上に前記第M配線
    板を配置し、前記機能素子が前記第M配線板の第2開口
    部内に収まるように位置合わせをして接着することを特
    徴とする請求項10乃至請求項12のいずれか1項に記
    載の多層配線基板の製造方法。
  14. 【請求項14】前記機能素子を前記第M−1配線板に形
    成された導体配線と接続した後、前記第M−1配線板上
    に接着剤を塗布し、前記第M配線板を接着することを特
    徴とする請求項13記載の多層配線基板の製造方法。
  15. 【請求項15】前記第M−1配線板上に前記第M配線板
    を積層する配線板積層工程は、 前記第M−1配線板上に前記第M配線板を接着した後、
    前記第M配線板の第2開口部内にチップ状の機能素子を
    収め、前記M−1配線板の導体配線と接続することを特
    徴とする請求項10乃至請求項12のいずれか1項に記
    載の多層配線基板の製造方法。
  16. 【請求項16】前記第M配線板の上部あるいは下部に積
    層する1枚または複数枚の配線板を形成する配線板形成
    工程は、 前記絶縁基板の所定位置の前記第1開口部、及び前記第
    M配線板の第2開口部と大気を連通する第3開口部を形
    成する工程と、 前記絶縁基板の表面に薄膜導体を形成する工程と、 前記第1開口部内に導電体を埋め込む工程と、 前記薄膜導体をエッチング処理して所定のパターンの導
    体配線を形成する工程とを有することを特徴とする請求
    項10乃至請求項15のいずれか1項に記載の多層配線
    基板の製造方法。
  17. 【請求項17】前記第M配線板の上部あるいは下部に積
    層する1枚または複数枚の配線板を形成する配線板形成
    工程は、 前記絶縁基板の所定位置の前記第1開口部及び前記第2
    開口部、ならびに前記第M配線板の第2開口部と大気を
    連通する第3開口部を形成する工程と、 前記絶縁基板の表面に薄膜導体を形成する工程と、 前記第1開口部内に導電体を埋め込む工程と、 前記薄膜導体をエッチング処理して所定のパターンの導
    体配線を有することを特徴とする請求項10乃至請求項
    15のいずれか1項に記載の多層配線基板の製造方法。
JP2001138359A 2001-05-09 2001-05-09 多層配線基板及びその製造方法 Withdrawn JP2002335081A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001138359A JP2002335081A (ja) 2001-05-09 2001-05-09 多層配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001138359A JP2002335081A (ja) 2001-05-09 2001-05-09 多層配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002335081A true JP2002335081A (ja) 2002-11-22

Family

ID=18985308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001138359A Withdrawn JP2002335081A (ja) 2001-05-09 2001-05-09 多層配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002335081A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306077A (ja) * 2007-06-11 2008-12-18 Panasonic Corp 電子部品内蔵モジュールおよびその製造方法
JP2010166074A (ja) * 2010-03-12 2010-07-29 Dainippon Printing Co Ltd 電子部品内蔵配線基板
JP2011518437A (ja) * 2008-04-18 2011-06-23 ギガレーン・カンパニー・リミテッド 信号伝送ラインの周りのボンディングシートを除去した印刷回路基板
US11064616B2 (en) * 2017-07-20 2021-07-13 International Business Machines Corporation Method of implementing stub-less PCB vias

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306077A (ja) * 2007-06-11 2008-12-18 Panasonic Corp 電子部品内蔵モジュールおよびその製造方法
JP2011518437A (ja) * 2008-04-18 2011-06-23 ギガレーン・カンパニー・リミテッド 信号伝送ラインの周りのボンディングシートを除去した印刷回路基板
JP2010166074A (ja) * 2010-03-12 2010-07-29 Dainippon Printing Co Ltd 電子部品内蔵配線基板
US11064616B2 (en) * 2017-07-20 2021-07-13 International Business Machines Corporation Method of implementing stub-less PCB vias

Similar Documents

Publication Publication Date Title
US7569925B2 (en) Module with built-in component
US7777328B2 (en) Substrate and multilayer circuit board
US5519176A (en) Substrate and ceramic package
US7541278B2 (en) Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
JP3236818B2 (ja) 素子内蔵多層配線基板の製造方法
JP2003347741A (ja) 複合多層基板およびそれを用いたモジュール
WO2006011320A1 (ja) 複合型電子部品及びその製造方法
JP3207174B2 (ja) 電気素子搭載配線基板およびその製造方法
JPH07263619A (ja) 半導体装置
JP3691995B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JPH1174648A (ja) 配線基板
JP2012064600A (ja) 多層基板およびその製造方法
JP2003124380A (ja) 電子部品内蔵モジュールおよびその製造方法
WO2006011508A1 (ja) 複合型電子部品及びその製造方法
JP2006128229A (ja) 複合多層基板
JP5286072B2 (ja) 配線基板及びその製造方法
JP2002335081A (ja) 多層配線基板及びその製造方法
US20020048666A1 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JP4283523B2 (ja) 複合多層基板およびそれを用いたモジュール
JP2004056115A (ja) 多層配線基板
US7820490B2 (en) Method for LTCC circuitry
WO2005101934A1 (ja) 複合型電子部品及びその製造方法
JP2004071698A (ja) 半導体パッケージ
JP2001077536A (ja) 電子回路内蔵プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080805