WO2005101934A1 - 複合型電子部品及びその製造方法 - Google Patents

複合型電子部品及びその製造方法 Download PDF

Info

Publication number
WO2005101934A1
WO2005101934A1 PCT/JP2004/019231 JP2004019231W WO2005101934A1 WO 2005101934 A1 WO2005101934 A1 WO 2005101934A1 JP 2004019231 W JP2004019231 W JP 2004019231W WO 2005101934 A1 WO2005101934 A1 WO 2005101934A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
circuit board
resin
composite electronic
composite
Prior art date
Application number
PCT/JP2004/019231
Other languages
English (en)
French (fr)
Inventor
Yuki Yamamoto
Jun Harada
Katsuro Hirayama
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to TW094105104A priority Critical patent/TW200540927A/zh
Publication of WO2005101934A1 publication Critical patent/WO2005101934A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Definitions

  • the present invention relates to a composite electronic component having a built-in electronic component and modularized, and a method of manufacturing the same. More specifically, the present invention relates to a composite electronic component capable of promoting miniaturization, reduction in height, and enhancement of functions. The present invention relates to an electronic component and a method for manufacturing the same.
  • Patent Literature 1 proposes a multilayer substrate
  • Patent Literature 2 proposes a component built-in module and a method of manufacturing the same as techniques aimed at miniaturizing a composite electronic component
  • Patent Document 3 proposes a printed wiring board with a built-in electronic component.
  • the multilayer board described in Patent Document 1 is a wiring board having a core board and a build-up layer, and has electronic components built in the build-up layer.
  • electronic components 2 are mounted on a core board 1 as shown in FIG. 13 (a), and a built-in board is mounted on the mounting surface of the core board 1 as shown in FIG. 13 (b).
  • a copper wiring pattern 4 is formed on the surface of the build-up layer 3.
  • a multilayer substrate is manufactured by laminating the build-up layer 5 on the upper surface of the vinole-up layer 3. As the density of the wiring on the substrate increases, the number of build-up layers and the number of stacked copper wiring patterns also increases.
  • the component built-in module described in Patent Document 2 has an electrical insulating layer, a plurality of first wiring patterns stacked via the electrical insulating layer, and a first wiring pattern on a different layer. It has a first inner via electrically connected and an electronic component provided inside the electric insulating layer.
  • an electrical insulating material made of an uncured thermosetting resin having a first wiring pattern 2A and a first inner via 3A is used.
  • the layer 1A and the electric insulating layer 1B having the first inner via 3B are produced respectively.
  • the electronic component 4A is mounted as shown in (c) of FIG. Carrier 5A prepared.
  • the uncured electrical insulating layers 1A and IB are laminated on the carrier 5A and pressed to obtain a laminate.
  • the laminate is heat-treated to thermally cure the electrical insulating layers 1A and IB, and the carrier 5A is removed to obtain a component built-in module.
  • the printed wiring board with a built-in electronic component described in Patent Document 3 is formed by laminating a plurality of substrates each having an inner layer circuit, and a perforation hole in which no conductor is arranged is formed in the peripheral wall.
  • the electronic components are arranged in the circuit and connected to the inner layer circuit.
  • a through hole in which no conductor is arranged is drilled in the peripheral wall and the electronic component is arranged in this through hole, so that the height of the printed wiring board can be reduced. Also, no solder is required.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2002-084071
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2002-290051
  • Patent Document 3 Japanese Patent Application Laid-Open No. 2003-168871
  • the thickness is smaller than the height of the electronic component 2
  • the build-up layer 3 is laminated on the core board 1, and then the copper wiring is formed. Since it is necessary to immerse the laminate in a desmear treatment liquid, an electroless plating liquid, an electrolytic plating liquid, an etching liquid, etc. to form the pattern 4A, the electronic component 1 is moved up every time the copper wiring pattern 4 is formed. Exposure to each of the treatment liquids may deteriorate the characteristics of the electronic component 2.
  • the uncured electrical insulating layers 1A and IB are laminated and pressed on the carrier 5A from above the electronic component 4A.
  • the uncured electrical insulating layers 1A and IB are removed around by the electronic component 4A as shown by the arrow in FIG. 14 (d), and the first inner layer made of the conductive via paste in the electrical insulating layers 1A and IB.
  • the vias 3A and 3B are curved and displaced, causing poor conduction between the first wiring pattern 2A and the first inner vias 3A and 3B or between the first inner vias 3A and 3B, that is, the internal wiring of the board. Was likely to occur.
  • the present invention has been made to solve the above-mentioned problems, and it is possible to reliably prevent deterioration of characteristics of built-in electronic components and conduction failure of internal wiring, thereby improving reliability, miniaturization, and low profile. It is an object of the present invention to provide a composite electronic component capable of realizing integration and a method of manufacturing the same.
  • the present invention it is possible to reliably prevent deterioration of characteristics of built-in electronic components and conduction failure of internal wiring, to improve reliability, and to realize a reduction in size, height, and functionality. It is an object of the present invention to provide a composite electronic component and a method of manufacturing the same. Another object of the present invention is to provide a composite electronic component that can be transferred to a mounting substrate.
  • the composite electronic component according to claim 1 of the present invention has a first circuit board on which at least one electronic component is mounted, and a through-hole for accommodating the electronic component, and the through-hole.
  • a second circuit board electrically connected to the first circuit board in a state in which the electronic component is accommodated, wherein the second circuit board comprises a plurality of laminated insulating layers, And an in-plane wiring conductor formed on one surface of the layer.
  • the composite electronic component according to a second aspect of the present invention is the composite electronic component according to the first aspect, wherein the resin portion formed at least in the gap between the electronic component in the through hole. It is characterized by having.
  • the in-plane wiring conductor is formed such that the in-plane wiring conductor has one main surface of the electronic component and the other main surface. It is characterized by being formed at a height between the main surface.
  • the composite electronic component according to claim 4 of the present invention is the composite electronic component according to any one of claims 1 to 3, wherein the first circuit board and the second circuit board are connected to each other. A spacer or a resin layer is interposed between the substrate and the substrate.
  • the composite electronic component according to claim 5 of the present invention is the same as that of claim 4 of the present invention. Further, the spacer or the resin layer has a conductor portion for electrically connecting the first circuit board and the second circuit board.
  • the composite electronic component according to claim 6 of the present invention is the composite electronic component according to any one of claims 2 to 5, and in the invention according to claim 1, wherein the resin part includes the electronic component and the second circuit. It is characterized by coating the surface of the substrate.
  • the composite electronic component according to claim 7 of the present invention is the composite electronic component according to any one of claims 1 to 6, wherein in the invention according to claim 1, the first circuit board includes a plurality of What is claimed is: 1.
  • a multi-layer circuit board comprising an insulating layer, comprising: an in-plane wiring conductor formed on one surface of the insulating layer; and a via conductor connected to the in-plane wiring conductor. It is.
  • the composite electronic component according to claim 8 of the present invention is the composite electronic component according to any one of claims 1 to 7, wherein the second circuit board is provided with the in-plane wiring. It has a via conductor connected to the conductor.
  • the composite electronic component according to claim 9 of the present invention is the composite electronic component according to any one of claims 1 to 8, wherein the second circuit board includes a chip electronic component. It is characterized by being built-in.
  • the composite electronic component according to claim 10 of the present invention is the composite electronic component according to any one of claims 11 to 9, wherein the second circuit board includes a film element.
  • the feature is that it is built-in.
  • the second circuit board is a resin board. This is the feature.
  • a method of manufacturing a composite electronic component according to a twelfth aspect of the present invention includes a first circuit board on which at least one electronic component is mounted, and a through hole in which the electronic component is accommodated.
  • the method of manufacturing a composite electronic component according to claim 13 of the present invention is the method according to claim 12, wherein at least a gap between the electronic component and the electronic component formed in the through hole is provided.
  • the method further comprises a step of filling the resin.
  • a spacer is disposed on the first circuit board. It is characterized by having a process.
  • the spacer includes the first circuit board and the second circuit board. And a conductor portion for electrically conducting the electric current.
  • the method of manufacturing a composite electronic component according to claim 16 of the present invention is the method according to claim 12 or 13, wherein the second circuit board is provided on the first circuit board side. Characterized in that it has a resin layer on its surface.
  • the resin layer includes the first circuit board and the second circuit board. And a conductor portion for electrically conducting the electric current.
  • the method for manufacturing a composite electronic component according to claim 18 of the present invention is characterized in that, in the invention according to claim 16 or claim 17, the resin layer contains an uncured resin. It is assumed that.
  • the method for manufacturing a composite electronic component according to the nineteenth aspect of the present invention is the method according to any one of the thirteenth to eighteenth aspects, wherein the electronic component and the second (2) It is characterized in that the surface of the circuit board is covered.
  • a method for manufacturing a composite electronic component according to claim 20 of the present invention is characterized in that, in the invention described in claim 19, the resin includes an uncured resin. .
  • the composite electronic component according to claim 21 of the present invention has a first circuit board on which at least one electronic component is mounted, and is mounted side by side with the electronic component on the first circuit board.
  • a composite electronic component comprising: at least one second circuit board; and a resin portion that fills a gap between the electronic component and the second circuit board on the first circuit board.
  • the circuit board is characterized in that it is formed as a laminate in which a plurality of insulating layers are stacked, and includes at least a circuit pattern integrated with the first circuit board.
  • the composite electronic component according to claim 22 of the present invention is the same as that of claim 21.
  • a third circuit board having a chip-type electronic component built therein.
  • a shield electrode is formed on an upper surface of the resin portion, and the composite electronic component is provided inside the resin portion.
  • a via conductor for connecting the shield electrode and an external terminal electrode of the first circuit board is formed.
  • the second circuit board has a mounting terminal on a lower surface. And a shield connection terminal on the upper surface.
  • the mounting terminal is connected to an external terminal electrode on the first circuit board, and the shield connection terminal is connected via a via conductor of the resin portion. It is characterized in that it is connected to the shield electrode.
  • the method for manufacturing a composite electronic component according to claim 25 of the present invention is a method for manufacturing a composite electronic component, wherein the composite electronic component is formed on a first circuit board as a laminate in which at least one electronic component and a plurality of insulating layers are laminated. Mounting at least one second circuit board, each of which includes a circuit pattern integrated with at least the first circuit board, and the electronic component and the second circuit board on the first circuit board. And filling the gap with a resin.
  • the composite electronic component according to claim 27 of the present invention includes at least one electronic component, at least one circuit board arranged side by side with the electronic component, the electronic component and the circuit. And a resin part that integrates the two by filling a gap with the substrate.
  • a composite electronic component according to a twenty-eighth aspect of the present invention is characterized in that, in the invention according to the twenty-seventh aspect, the composite electronic component has a circuit board having a chip-type electronic component built therein.
  • the composite electronic component according to claim 29 of the present invention is a composite electronic component according to claim 27 or claim 2.
  • a shield electrode is formed on an upper surface of the resin portion, and a via conductor for connecting the shield electrode and the mounting board is formed in the resin portion.
  • the circuit board has mounting terminals on a lower surface.
  • a shield connection terminal is provided on the upper surface, the mounting terminal is configured to be connectable to the mounting board, and the shield connection terminal is connected to the shield electrode via a via conductor of the resin portion. It is characterized in that it can be connected to
  • FIGS. 1 (a) and 1 (c) are cross-sectional views each showing an embodiment of the composite electronic component of the present invention
  • (a) is a cross-sectional view showing the whole
  • (b) and (c) are respectively
  • FIG. 2 is an enlarged cross-sectional view showing a circuit pattern applicable to a part of the second wiring circuit.
  • FIG. 2 is an exploded perspective view showing the first and second circuit boards used in the composite electronic component shown in FIG. 3 and 4 are explanatory views showing the manufacturing process of the composite electronic component shown in FIG. 1, respectively
  • FIG. 5 is a cross-sectional view showing another embodiment of the composite electronic component of the present invention
  • FIG. 8 is an explanatory view showing a manufacturing process of the composite electronic component shown in FIG. 5, and FIGS. 8A to 8C are explanatory views showing a manufacturing process of the composite electronic component according to still another embodiment of the present invention.
  • 9 (a) and 9 (d) show the composite electronic component of the present invention, respectively.
  • 10A and 10B are diagrams showing still another embodiment, in which (a) is a cross-sectional view showing the whole, and (b), (c), and (d) are the second, third, and fourth parts shown in (a) of FIG.
  • FIG. 10 is a cross-sectional view showing the circuit board in an enlarged scale.
  • FIGS. 10A to 10E are explanatory views showing manufacturing steps of the composite electronic component shown in FIG. 9, respectively.
  • FIG. 11 is a composite electronic component shown in FIG.
  • FIG. 12 is a perspective view showing a state before the resin portion is formed.
  • FIG. 12 is a view showing still another embodiment of the composite electronic component of the present invention.
  • FIG. 12 (a) shows the composite electronic component integrated with the support.
  • FIG. 2B is a cross-sectional view showing the state of the composite electronic component, and FIG.
  • the composite electronic component 10 of the present embodiment includes a first circuit board 12 on which a plurality of electronic components 11 are mounted, and an upper surface (mounting surface) of the first circuit board 12. And a second circuit board 14 electrically connected through a plurality of spacers 13, wherein the first circuit board 12 is disposed in an empty space between the electronic components 11. It is configured as a circuit board integrated with 14, for example, mounted on a motherboard (not shown) or the like for use.
  • the upper surface of the second circuit board 14 and the upper surface of the tallest electronic component 11 are at the same height from the mounting surface of the first circuit board 12.
  • the upper surface of the electronic component 11 may be higher or lower than the upper surface of the second circuit board 14.
  • the electronic component 11 include an active chip component such as a semiconductor integrated circuit element and a passive chip component using a ceramic sintered body such as a multilayer capacitor and a multilayer inductor as a body.
  • the first and second circuit boards 12, 14 can be formed as a multilayer circuit board by a multilayer resin board or a multilayer ceramic board having a predetermined wiring pattern, respectively, according to the purpose.
  • the first circuit board 12 includes a plurality of laminated insulating layers 12A and an in-plane wiring conductor 12B formed in a predetermined pattern on the surface of each insulating layer 12A.
  • a first via conductor 12C for electrically connecting the upper and lower in-plane wiring conductors 12B, first and second external terminal electrodes 12D and 12E formed on the upper and lower surfaces with predetermined patterns, and a second via conductor 12C.
  • a second via conductor 12F electrically connected to the external terminal electrode 12E, and an in-plane wiring conductor 12B, first and second via conductors 12C and 12F, and first and second external terminal electrodes 12D.
  • a predetermined wiring pattern is formed by 12E.
  • the first circuit board 12 can be configured as either a multilayer resin board or a multilayer ceramic board as described above. In consideration of this, a multilayer resin substrate such as a printed wiring board having high versatility is preferable.
  • the insulating layer 12A is preferably formed of a mixed resin composition of a thermosetting resin and an inorganic filler.
  • a thermosetting resin for example, an epoxy resin, a phenol resin, a cyanate resin, or the like can be used.
  • the inorganic filler for example, alumina, silica, titania, or the like can be used.
  • the in-plane wiring conductor 12B and the first and second external terminal electrodes 12D and 12E are formed by patterning a metal foil such as a copper foil by applying, for example, a photolithography technique and an etching technique. Can be.
  • the first via conductor 12C can be formed by filling a via hole formed in the insulating layer 12A with a conductive paste.
  • the conductive paste is a conductive resin composition containing, for example, metal particles and a thermosetting resin.
  • the metal particles for example, metals such as gold, silver, copper, and nickel can be used.
  • thermosetting resin for example, resins such as an epoxy resin, a phenol resin, and a cyanate resin can be used.
  • the second via conductor 12F can be formed of, for example, electroless plated copper and electrolytic plated copper.
  • passive chip parts such as multilayer capacitors and multilayer inductors and / or active chip parts such as semiconductor integrated circuit elements can be used as required. Can be built-in.
  • the insulating layer 12A is formed of a ceramic material.
  • a ceramic material a low temperature co-fired ceramic (LTCC) material is preferred.
  • LTCC low temperature co-fired ceramic
  • Low-temperature sintered ceramic material refers to a ceramic material that can be fired at a temperature of 1050 ° C. or less.
  • the low-temperature sintering ceramic material include a glass composite LTCC material obtained by mixing borosilicate glass with ceramic powder such as alumina forsterite and cordierite, and Zn__Mg-A1-.
  • Lath-based LTCC materials and the like By using a low-temperature sintered ceramic material for the multilayer ceramic substrate, it is possible to use a metal with low resistance and low melting point, such as Ag or Cu, for the in-plane wiring conductors, external terminal electrodes, and via conductors. Simultaneous firing at low temperature can be integrated.
  • a metal with low resistance and low melting point such as Ag or Cu
  • Simultaneous firing at low temperature can be integrated.
  • passive chip components such as a multilayer capacitor or a multilayer inductor having a ceramic sintered body as a body, a resistor element, A film element such as a dielectric element can be incorporated.
  • the passive chip component a ceramic sintered body that is sintered at a firing temperature higher than the firing temperature of the multilayer ceramic substrate is used.
  • the resin portion 15 not only fills the gap between the electronic component 11 and the second circuit board 14, but also fills the gap between the first circuit board 12 and the second circuit board 14,
  • the upper surface of the substrate 14 is also covered, and all the electronic components 11 and the second circuit substrate 14 are sealed and fixed.
  • a shield electrode 16 is formed on the upper surface of the resin portion 15 by a metal foil such as a copper foil, and the inside is shielded from the outside by the shield electrode 16 so as not to be affected by electromagnetic waves from the outside.
  • the shield electrode 16 can also be formed by metal sputtering, vapor deposition, electroless plating, electrolytic plating, or the like. Note that the above-described chip component may be mounted on the second circuit board 14.
  • the second circuit board 14 includes a plurality of laminated insulating layers 14B, in-plane wiring conductors 14C, via conductors 14D, and first and second external terminal electrodes 14E and 14F. It is configured as a multi-layer circuit board.
  • the in-plane wiring conductor 14C is formed in an appropriate plane of the plurality of insulating layers 14B, and has a height between one main surface (upper surface) and the other main surface (lower surface) of each electronic component 11. They are arranged and formed, and are arranged by effectively utilizing the gaps between the electronic components 11.
  • the second circuit board 14 is made of either a multilayer resin board or a multilayer ceramic board. It can be configured as a multilayer circuit board.
  • the multilayer resin substrate can be formed from a mixed resin composition of a thermosetting resin and an inorganic filler. From the viewpoint of preventing peeling or the like due to the difference in the coefficient of thermal expansion between the first and second circuit boards 12 and 14, it is preferable that both of these boards 12 and 14 are formed of the same type of multilayer board. However, it is also possible to use the first circuit board 12 as a ceramic board and the second circuit board 14 as a resin board. In this case, the difference in the coefficient of thermal expansion between the first and second circuit boards 12 and 14 depends on the resin part 15 (particularly, since the resin part contains an inorganic filler, the coefficient of thermal expansion of the ceramic substrate and the coefficient of thermal expansion of the resin substrate are different. Having a coefficient of thermal expansion between the coefficients of expansion). Note that the second circuit board 14 has substantially the same area as the first circuit board 12, including the portion where the through hole 14A is formed.
  • the second circuit board 14 includes, for example, in-plane wiring conductors 14C and vias as shown in (b) of FIG.
  • Chip-type electronic components such as the active chip component 14G and the passive chip component 14H can be incorporated in addition to the wiring pattern composed of the conductor 14D.
  • a film element such as a resistance element 141 or a dielectric element 1J can be built in as shown in FIG.
  • the chip-type electronic components such as the active chip component 14G and the passive chip component 14H and the membrane element can be appropriately combined according to the purpose and incorporated in the second circuit board 14.
  • a ground electrode is formed on the upper surface of the second circuit board 14 by a conductive thin film such as a copper foil, and the ground electrode is formed in the resin portion 15 by a third via conductor arranged in a predetermined pattern. It is connected to a shield electrode 16 via 17. Further, the third via conductor 17 can suppress or prevent electromagnetic mutual interference between the adjacent electronic components 11, and thus can mount a plurality of electronic components 11 at high density. The miniaturization of the composite electronic component 10 can be promoted.
  • the first and second circuit boards 12 and 14 are electrically connected to each other through spacers 13 arranged at a plurality of locations as shown in FIG. 1A and FIG. It is integrated as one circuit board (circuit module). It is difficult for the plurality of spacers 13 to electrically connect the first circuit board 12 and the second circuit board 14 due to irregularities such as undulations of the first and second circuit boards 12 and 14. Therefore, it has a function of absorbing the unevenness due to the undulations and the like, adjusting the height of the second circuit board 14, and electrically connecting the two 12 and 14 reliably. ing. Therefore, some of the plurality of spacers 13 have only the height adjusting function, and others have both the height adjusting function and the electrical connection function. The height adjusting function of the spacer 13 can align the upper surface of the second circuit board 14 with the upper surface of the tallest electronic component 11.
  • the spacer 13 described above can be formed in various forms such as a columnar shape, a prismatic shape, and the like, for example, with ceramic, resin, or metal.
  • a conductor portion 13A penetrating the spacer 13 up and down is formed.
  • a ceramic spacer it is formed by sintering a conductive paste together with a ceramic material
  • a resin spacer 13 it is formed by thermosetting a conductive resin.
  • the resin spacer 13 is preferable because it has elasticity as compared with ceramic and metal, and easily absorbs irregularities due to undulations and the like.
  • the metallic spacer 13 itself forms a conductor.
  • a resin portion 15 is formed in a gap between the electronic component 11 formed in the through hole 14A of the second circuit board 14.
  • the resin portion 15 is formed of, for example, a mixed resin composition of a thermosetting resin and an inorganic filler.
  • the resin portion 15 may be formed at least in a gap in the through hole 14A of the second circuit board 14.
  • the resin portion 15 covers the upper surfaces of the electronic component 11 and the second circuit board 14 with a predetermined thickness, and completely seals the electronic component 11 and the second circuit board 14. You.
  • the copper foil used in this embodiment has a roughened surface on the resin portion side.
  • the surface roughening treatment for example, silane coupling treatment, excimer light irradiation treatment, corona discharge treatment, blackening treatment and the like are used. An anchor effect is imparted by such a roughening treatment, so that the copper foil is firmly adhered to the resin portion, and it is difficult for the copper foil to peel off from the resin portion.
  • the composite electronic component 10 has the first circuit board 12 on which the plurality of electronic components 11 are mounted, the plurality of through holes 14A, and the through holes 14A.
  • a second circuit board 14 electrically connected to the first circuit board 12 in a state in which the electronic components 11 are accommodated in the holes 14A, respectively. Since the layer 14B and the in-plane wiring conductor 14C formed on one surface of the insulating layer 14B, the wiring pattern and the active chip component 14 are provided in the empty space between the first circuit board 12 and each electronic component 11.
  • a passive chip component 14H, or a second circuit board 14 having a built-in chip-type electronic component such as a film element such as a resistive element 141 or a dielectric element 14J can constitute one circuit board. This makes it possible to effectively use the space between the electronic components 11 and to realize high-density wiring and high functionality without poor connection. Shortening can be promoted. Further, since a general-purpose printed wiring board can be used as the first and second circuit boards 12 and 14, the composite electronic component 10 can be manufactured at low cost.
  • the composite electronic component 10 includes the resin portion 15 formed in the gap with the electronic component 11 in each through hole 14A of the second circuit board 14, Therefore, the gap between each electronic component 11 and the second circuit board 14 on the first circuit board 12 can be reliably sealed by the resin portion 15, and the reliability of the composite electronic component 10 can be improved. Can be. Furthermore, by covering the surface of each electronic component 11 and the second circuit board 14 with the resin portion 15, each electronic component 11 and the second circuit board 14 can be completely sealed, so that a more reliable composite Molded electronic parts can be obtained.
  • the in-plane wiring conductor 14C of the second circuit board 14 is formed in an appropriate plane of the plurality of insulating layers 14B and formed at a height between the upper and lower surfaces of each of the electronic components 11. Therefore, the gap between the electronic components 11 can be effectively used as an installation space for the wiring pattern. Since the spacer 13 is interposed between the first circuit board 12 and the second circuit board 14, the spacer 13 absorbs the irregularities such as the undulations of the first and second circuit boards 12, 14 and both of them. 12 and 14 can be accurately and reliably bonded together. Furthermore, since the spacer 13 has the conductor portion 13A, the first and second circuit boards 12, 14 can be electrically connected reliably.
  • a first circuit board 12 previously prepared as a multilayer resin board is prepared.
  • a first external terminal electrode 12D is formed in a predetermined pattern on an upper surface of the first circuit board 12, and a copper foil 12'E for forming a second external terminal electrode 12E is adhered to a lower surface of the first external terminal electrode 12D.
  • a plurality of electronic components 11 are mounted on the first circuit board 12 in accordance with predetermined positions of the first external terminal electrodes 12D on the upper surface thereof.
  • a plurality of spacers 13 are fixed. The electronic component 11 and the spacer 13 can be mounted on the first circuit board 12 via a conductive resin or solder cream.
  • the first circuit board 12 is aligned with the second circuit board 14 previously formed as a multilayer resin board, and the first circuit board 12 is positioned above the first circuit board 12.
  • the first and second circuit boards 12, 14 are held together at a predetermined pressure.
  • they are bonded via each spacer 13.
  • each electronic component 11 on the first circuit board 12 is accommodated in each through hole 14A of the second circuit board 14.
  • the first and second circuit boards 12 and 14 are securely connected electrically via the conductor 13A of the spacer 13. Further, since via conductors are formed on the first and second circuit boards 12 and 14 in advance, connection failure due to deformation of these via conductors does not occur.
  • the copper foil 16 ′ having the uncured (B-stage) resin portion 15 ′ prepared in advance is placed on the first side with the resin portion 15 ′ down as shown in FIG. 3 (d).
  • the resin flows and fills the gaps and the like in the through holes 14 A of the second circuit board 14, and the electronic components 11 and
  • An uncured resin portion 15 ' is formed so as to cover the upper surface of the second circuit board 14, as shown in FIG.
  • the resin portion 15 ' is heat-treated at a temperature higher than its thermosetting temperature to cure the resin portion 15, thereby obtaining a semi-finished product 10' of the composite electronic component 10.
  • the upper and lower surfaces of the semi-finished product 10 'shown in Fig. 3 (e) are subjected to an etching treatment in a predetermined pattern to provide openings ⁇ in the copper foils 12'E and 16'.
  • the second external terminal electrode 12E and the shield electrode 16 are formed.
  • a laser beam is irradiated to form via holes H in the first circuit board 12 and the resin portion 15 from each opening O, and then, as shown in FIG.
  • the composite electronic component 10 can be obtained by applying an electroless copper plating and an electrolytic copper plating to form the second and third via conductors 12F and 17 in the via hole H.
  • the first circuit board 12 on which the plurality of electronic components 11 are mounted and the second circuit having the plurality of through holes 14A corresponding to the plurality of electronic components 11 The process of aligning with the substrate 14 and each electronic component 11 is accommodated in each through hole 14A And bonding the first circuit board 12 and the second circuit board 14 to each other, so that the first and second circuit boards 12 and 14 prepared in advance are prepared, and the second circuit board is prepared.
  • the gap between the electronic components 11 on the first circuit board 12 is effectively used to form a single circuit board, and high density with no conduction failure Wiring and high functionality can be realized, and in turn, it is possible to promote the miniaturization and height reduction of the composite electronic component 10 at low cost. Further, since a single circuit board can be formed by simply attaching the first and second circuit boards 12 and 14, deterioration of the characteristics of the electronic component can be reliably prevented.
  • the gap between each of the electronic components 11 formed in each through-hole 14A is filled with the uncured mixed resin composition so that each of the electronic components 11 and the second Since the circuit board 14 is sealed, the electronic component 11 and the second circuit board 14 can be reliably protected from the outside environment by the resin portion 15 and the reliability of the composite electronic component 10 can be improved. it can.
  • a step of disposing the spacer 13 on the first circuit board 12 is provided, irregularities between the first and second circuit boards 12 and 14 are surely absorbed to adjust the distance between the two.
  • the first circuit board 12 and the second circuit board 14 can be securely bonded to each other, and since the spacer 13 has the conductor portion 13A, the first circuit board 12 and the second circuit board 14 can be bonded together. Can be reliably connected electrically.
  • a resin layer 23 may be applied to the lower surface of the second circuit board 14 as shown in FIG. 5 instead of the spacer 13 of the above embodiment.
  • the composite electronic component 10A shown in FIG. 5 has the same configuration as the composite electronic component 10 shown in FIGS. 1 and 2 except for the resin layer 23 formed on the lower surface of the second circuit board 14, so The same or corresponding parts as those of the embodiment are denoted by the same reference numerals, and description of the same parts is omitted. Since the resin layer 23 formed on the lower surface of the second circuit board 14 has elasticity, it is possible to absorb the undulations and irregularities of the first and second circuit boards 12 and 14 and securely bond the two 12 and 14 together. it can.
  • This resin layer 23 can be formed of, for example, a thermosetting resin or a mixed resin composition of a thermosetting resin and an inorganic filler, similarly to the insulating layer 14B of the second circuit board 14. In the case of this resin layer 23 as well, as shown in FIG. 23A is formed.
  • This conductor portion 23A can be formed of a conductive resin.
  • chip-type electronic components such as active chip components and passive chip components, and membrane elements can be incorporated in the second circuit board 14 as in the above-described embodiment. it can.
  • the composite electronic component 10A of the present embodiment is the same as the above embodiment except that the spacer 13 of the above embodiment is replaced by a resin layer 23 applied to the lower surface of the second circuit board 14. Can be manufactured in
  • FIG. 6A a plurality of electronic components 11 are mounted at predetermined locations on the first external terminal electrodes 12 D of the first circuit board 12.
  • FIG. 6B after the second circuit board 14 on which the resin layer 23 is formed and the first circuit board 12 are aligned, the first and second circuit boards 12, 14 are bonded to each other with a predetermined pressure via a resin layer 23 as shown in FIG. Thereby, each electronic component 11 on the first circuit board 12 is accommodated in each through hole 14A of the second circuit board 14. At this time, the first and second circuit boards 12 and 14 can be reliably electrically connected via the conductor 23A of the resin layer 23.
  • a copper foil 16 ′ having a resin portion 15 ′ is arranged above the first circuit board 12, and then laminated and pressed on the first circuit board 12.
  • the uncured resin portion 15 fills the gaps and the like in the through holes 14A of the second circuit board 14 and covers the upper surfaces of the electronic components 11 and the second circuit board 14.
  • the resin part 15' is cured to obtain a semi-finished product 10'A of the composite electronic component 10A.
  • openings O are provided in the copper foils 12'E and 16 'on the upper and lower surfaces of the semi-finished product 10'A shown in Fig. 6 (e), as shown in Fig. 7 (a).
  • the second external terminal electrode 12E and the shield electrode 16 are formed.
  • a via hole H is formed in each of the openings ⁇ in the first circuit board 12 and the resin portion 15 by irradiating a laser beam as shown in FIG.
  • the resin layer 23 Since the resin layer 23 is interposed between the second circuit boards 14, the resin layer 23 absorbs the irregularities such as the undulations of the first and second circuit boards 12, 14 and accurately and reliably couples the two. Can be laminated. Further, since the resin layer 23 has the conductor portion 23A, the first and second circuit boards 12, 14 can be electrically connected reliably.
  • chip-type electronic components such as active chip components and passive chip components can be built in the first and second circuit boards 12 and 14.
  • the first circuit board 12 has built-in film elements such as resistive elements and dielectric elements
  • the second circuit board 14 has built-in chip-type electronic components such as active chip components and passive chip components.
  • the composite electronic component 10B will be described.
  • the composite electronic component 10B of the present embodiment is configured in accordance with the above embodiments, except that the first and second circuit boards 12, 14 incorporate chip-type electronic components and membrane elements. Therefore, the description of the same or corresponding portions as those in the above embodiments will be omitted, and the description will be focused on the features of this embodiment. Therefore, also in the present embodiment, the first and second circuit boards 12, 14 can be formed as a multilayer circuit board composed of a multilayer resin substrate and a multilayer ceramic substrate, similarly to the above embodiments.
  • the first circuit board 12 used in the present embodiment includes a plurality of film elements 12G such as resistance elements and dielectric elements, and ceramics such as multilayer capacitors and multilayer inductors. It is configured in accordance with each of the above embodiments, except that it is formed as a multilayer ceramic substrate incorporating a passive chip component (not shown) whose main body is a sintered body.
  • the plurality of film elements 12G are respectively connected between predetermined in-plane wiring conductors 12B, 12B.
  • the space for mounting the electronic components 11 such as active chip components on the mounting surface of the first circuit board 12 is secured by incorporating the membrane element 12G and the passive chip components (not shown) in the first circuit board 12. At the same time, it is possible to promote the enhancement of the functions of the first circuit board 12 itself, and it is possible to reduce the height of the first circuit board 12.
  • the second circuit board 14 is formed as a multilayer resin board having a through-hole 14A, for example, as shown in FIG. Further, the second circuit board 14 incorporates chip-type electronic components such as an active chip component (not shown) and a passive chip component 14H as shown in FIG. In-plane wiring conductors 14C where the components are arranged on the same plane, It is connected to the placed in-plane wiring conductor 14C. Although not shown, the second circuit board 14 may include a film element such as a resistance element or a dielectric element instead of the chip-type electronic component or together with the chip-type electronic component.
  • chip-type electronic components such as an active chip component (not shown) and a passive chip component 14H as shown in FIG. In-plane wiring conductors 14C where the components are arranged on the same plane, It is connected to the placed in-plane wiring conductor 14C.
  • the second circuit board 14 may include a film element such as a resistance element or a dielectric element instead of the chip-type electronic component or together with the
  • the second circuit board 14 includes, for example, a lower layer 141 composed of a lowermost via conductor 14D and an insulating layer 14B including the same, and an in-plane wiring conductor 14C, a via conductor 14D and an active layer It can be divided into an upper layer 142 made of an insulating layer 14B including a chip-type electronic component such as a chip component (not shown) and a passive chip component 14H.
  • the lower layer 141 is preferably formed by bonding to the lower surface of the upper layer 142 when the second circuit board 14 is mounted on the first circuit board 12.
  • Each of the insulating layers 14B forming the lower layer 141 and the upper layer 142 is made of a mixed resin composition of a thermosetting resin and an inorganic filler, and the lower layer 141 at the time of shellfish divination is in a semi-hardened state (B-stage). ). Since the lower layer 141 of the second circuit board 14 is formed as a resin layer, the same operation and effect as in the second embodiment can be expected.
  • the through-hole 14A can be formed by pasting the lower layer 141 and the upper layer 142 and then piercing a place where the through-hole 14A is to be formed.
  • a plurality of electronic components 11 are provided at predetermined positions of the first external terminal electrodes 12 D of the first circuit board 12.
  • the through-hole 14A of the second circuit board 14 to which the lower layer 141 is bonded is aligned with the electronic component 11 of the first circuit board 12, and then, as shown in FIG. As shown in (b), the first and second circuit boards 12, 14 are pressure-bonded with a predetermined pressure.
  • each electronic component 11 on the first circuit board 12 is accommodated in each through hole 14A of the second circuit board 14.
  • the first and second circuit boards 12 and 14 can be electrically connected reliably via the via conductors 14D of the lower layer 141 of the second circuit board 14.
  • a copper foil having a resin portion in an uncured state (B stage) is laminated on the first circuit board 12 with the resin portion facing downward, and then pressed and bonded. 15 is cured to form a shield electrode 16 with a copper foil, and further, a via hole is formed from the upper surface of the second circuit board 14 with a predetermined pattern, and then subjected to an electroless copper plating and an electrolytic copper plating to form a via hole.
  • the composite electronic component 10B can be obtained.
  • the electronic component 11 has a second length from the mounting surface (upper surface) of the first circuit board 12.
  • the height is higher than the circuit board 14, the height of the electronic component 11 and the height of the second circuit board 14 may be higher.
  • a lower layer 141 having a via conductor 14D is provided on the second circuit board 14, and the second circuit board 14 and the first circuit board 12 are electrically connected via the via conductor 14D.
  • a spacer may be interposed instead of the via conductor 14D of the lower layer 141.
  • the passive chip component 12G is built in the first circuit board 12, the electronic component 11 is mounted on the upper surface thereof, and the active chip component is mounted on the second circuit board 14. (Not shown) and chip-type electronic components such as passive chip components 14H are built-in, so the space that can be provided beside the electronic components 11 not only requires wiring patterns but also active chip components (not shown). Passive chip components Can be effectively used as a space for arranging chip-type electronic components such as 14H, membrane elements, etc., and further promote the miniaturization, lower profile, and higher functionality of the composite electronic component 10B. be able to.
  • FIG. 9 is a view showing still another embodiment of the composite electronic component of the present invention.
  • the composite electronic component 50 of this embodiment is configured in accordance with each of the above embodiments, except that the second circuit board in each of the above embodiments is divided into a plurality of parts according to functions.
  • the composite electronic component 50 of the present embodiment is configured in the same manner as the above embodiments, except for the points described below.
  • the composite electronic component 50 of the present embodiment includes a first circuit board 52 on which a plurality of electronic components 51 (see FIG. 11) are mounted,
  • the second, third, and fourth circuit boards 53, 54, and 55 mounted side by side with the electronic component 51 on the circuit board 52, and the electronic component 51 and the second, third, and fourth circuits on the first circuit board 52.
  • the first circuit board 52 includes a plurality of stacked insulating layers 52A, in-plane wiring conductors (not shown) formed on each of the insulating layers 52A, A via conductor (not shown) for connecting between the in-plane wiring conductors of the first and second, and first and second external terminal electrodes 52B and 52C formed in a predetermined pattern on both upper and lower surfaces. It is configured according to the first circuit board of the embodiment.
  • the first circuit board 52 may be a multilayer ceramic substrate or a multilayer resin substrate.
  • the first circuit board 52 can incorporate a passive chip component, an active chip component, and a film element such as a resistance element or a dielectric element, in addition to the wiring pattern as described above.
  • the second, third, and fourth circuit boards 53, 54, and 55 have the same height and are set higher than the electronic component 51. However, the upper surface of the electronic component 51 may be higher or lower than the upper surface of the second circuit board 53.The second, third, and fourth circuit boards 53, 54, and 55 may have the same height, respectively. You don't have to.
  • the electronic component 51 is an active chip component such as a semiconductor integrated circuit device or a passive chip component using a ceramic sintered body as a body, as in the above embodiments.
  • the first, second, third, and fourth circuit boards 52, 53, 54, and 55 may be formed of a multilayer resin substrate or a multilayer ceramic substrate having a predetermined wiring pattern, similarly to the above embodiments. it can.
  • the second circuit board 53 includes a plurality of laminated insulating layers (resin layers) 53 A, in-plane wiring conductors 53 B, via conductors 53 C, A terminal 53D and a chip-type electronic component 53E are provided, and are electrically connected to the first external terminal electrode 52B of the first circuit board 52 via the mounting terminal 53D.
  • the chip-type electronic component 53E is configured by an active chip component or a passive chip component as in the above embodiments, and is connected to a wiring pattern including an in-plane wiring conductor 53B and a via conductor 53C. That is, the second circuit board 53 is configured as a multilayer circuit board including the chip-type electronic component 53E, and is integrated with the first circuit board 52.
  • the third circuit board 54 includes a plurality of laminated insulating layers (resin layers) 54A, in-plane wiring conductors 54B, via conductors 54C, mounting terminals 54D and A shield connection terminal 54E is provided.
  • the shield connection terminal 54E is connected to the first external terminal 52B of the first circuit board 52 via the mounting terminal 54D.
  • the shield connection terminal 54E and the via conductor 54F in the resin portion 56 see FIG. (See (a) to protect the composite electronic component 10B from the external magnetic environment.
  • a first circuit board 52 previously prepared as a multilayer ceramic substrate is prepared.
  • a first external terminal electrode 52B is formed in a predetermined pattern on the upper surface of the first circuit board 52, and a second external terminal electrode 52C is formed on the lower surface.
  • the electronic component 51 and the second, third, and fourth circuit boards 53, 54, and 55, each of which has been previously manufactured as a multilayer resin board, are respectively provided on the first circuit board 12 with a predetermined first external circuit board. It is mounted individually as shown in (b) of the same figure while aligning with the terminal electrode 52B.
  • FIG. 11 shows this state.
  • the resin sheet (not shown) prepared in an uncured state (B stage) prepared in advance is disposed above the first circuit board 52, the resin sheet is laminated and crimped on the first circuit board 52. Then, the resin flows to fill the gap between the electronic component 51 and the second, third, and fourth circuit boards 53, 54, 55, and the electronic component 51 and the second, third, and fourth circuit boards 53, 54 The electronic component 51 and the second, third, and fourth circuit boards 53, 54, and 55 are sealed with an uncured resin portion 56 'as shown in FIG. . Thereafter, the resin portion 56 'is heat-treated at a temperature higher than its thermosetting temperature to form a cured resin portion 56, and a semi-finished product 50' of the composite electronic component 50 is obtained.
  • a via hole H is formed in the resin part 56 by irradiating a laser beam on the upper surface of the resin part 56 in a predetermined pattern.
  • a shield electrode (not shown) is simultaneously formed by plating to obtain the composite electronic component 50 of the present embodiment.
  • the resin portion 56 may be formed using a resin sheet whose one surface is previously covered with a copper foil.
  • the above-mentioned chip components may be mounted on the first, second, and third fourth circuit boards 52, 53, 54, 55.
  • the electronic component 51 is mounted on the first circuit board 52, and the second, third, and fourth circuit boards 53, 54, and 55 are mounted on the first circuit board 52.
  • a high-density wiring with no conduction failure can be realized by forming a single circuit board, which can promote the miniaturization and reduction in height of the composite electronic component 50 at low cost.
  • the operation and effect according to each embodiment can be expected.
  • FIG. 12 is a view showing still another embodiment of the composite electronic component of the present invention.
  • the composite electronic component 60 of the present embodiment includes an electronic component 51 mounted on the first circuit board 52 of the composite electronic component 50 shown in FIG. 9, and second, third, and fourth circuit boards 53, 54. , 55 are arranged on a transfer support having a predetermined wiring pattern and a terminal electrode pattern serving as a connection terminal to a mounting substrate such as a motherboard. is there. Therefore, the second, third, and fourth circuit boards 63, 64, and 65 of the present embodiment are configured similarly to the second, third, and fourth circuit boards 53, 54, and 55 of the fourth embodiment. I have.
  • the composite electronic component 60 of the present embodiment includes one electronic component 61 and second and third electronic components 61 arranged side by side with the electronic component 61.
  • a fourth circuit board 63, 64, 65, and a resin part 66 that fills the gap between the electronic component 61 and the second, third, and fourth circuit boards 63, 64, 65 and integrates them. It is supported so as to be detachable on a support 70, and is formed so as to be mountable on a mounting board such as a mother board.
  • a shield electrode 67 is formed on the upper surface of the resin part 66, and the shield electrode 67 and the support 70 are formed in the resin part 66.
  • a via conductor 68 electrically connected to the electrode 62B disposed thereon is formed.
  • the electronic component 61 and the second, third, and fourth circuit boards 63, 64, and 65 are also electrically connected to the electrodes 62B disposed on the support 62 via the respective mounting terminals.
  • the support 70 for example, a resin film, a stainless steel plate, or the like can be used. That is, in the composite electronic component 60 of the present embodiment, the predetermined terminal electrode pattern provided on the surface of the support body 70 has the electronic component 61, the second, third, and fourth circuit boards 62, 63, 64, 65. This is a composite electronic component which is transferred to the side and uses the electrode 62B as a terminal electrode.
  • the composite electronic component 60 of the present embodiment separates the electrode 62 B on the support 70 from the electronic component and each circuit as shown in FIG.
  • the second, third, and fourth circuit boards 63, 64, and 65 are integrated with the circuit pattern of the mother board when mounted on the mother board, and as a whole the circuit pattern of one circuit board Be composed.
  • the present invention is not limited to the above embodiments.
  • High-density wiring can be formed without causing poor conduction, and furthermore, by using a spacer or a resin layer, the first and second circuit boards can be securely bonded to establish electrical conduction between the two. Anything is included in the present invention.
  • the present invention can be suitably used for a composite electronic component widely used for a mobile communication device such as a mobile phone and general electronic equipment and a method for manufacturing the same.
  • FIG. 1 (a) One (c) is a cross-sectional view showing one embodiment of the composite electronic component of the present invention, (a) is a cross-sectional view showing the whole, (b), (c) [FIG. 3] is an enlarged sectional view showing a circuit pattern applicable to a part of the second wiring circuit.
  • FIG. 2 is an exploded perspective view showing first and second circuit boards used in the composite electronic component shown in FIG. 1. It is.
  • FIG. 5 is a cross-sectional view showing another embodiment of the composite electronic component of the present invention.
  • FIG. 11 is a perspective view showing a state before forming a resin part of the composite electronic component shown in FIG. 9.
  • FIG. 12 is a view showing still another embodiment of the composite electronic component of the present invention, wherein (a) is a cross-sectional view showing a state where the composite electronic component is integrated with a support, and (b) is a composite type.
  • FIG. 2 is a cross-sectional view showing an electronic component.
  • FIG. 13 (a)-(c) are explanatory views showing an example of a manufacturing process of a conventional composite electronic component.
  • FIGS. 14 (a) and (d) are explanatory views each showing an example of a manufacturing process of another conventional composite electronic component.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】特許文献１に記載の多層基板を製造する場合には、電子部品２の高さよりも薄いビルドアップ層３をコア基板１上に積層した後、銅配線パターン４Ａを形成するために積層体を酸性メッキ浴に浸漬した後、アルカリ性のデスミア液によってデスミア処理を行うことによって銅配線パターン４を形成するため、銅配線パターン４を形成する度毎に電子部品１を酸性メッキ液及びデスミア液に曝すことになって電子部品２の特性を劣化させる虞があった。 【解決手段】本発明の複合型電子部品１０は、電子部品１１が実装された第１回路基板１２と、電子部品１１が収容される貫通孔１４Ａを有し且つこの貫通孔１４Ａに電子部品１１を収容した状態で第１回路基板１２に電気的に接続された第２回路基板１４と、貫通孔１４Ａ内で電子部品１１との隙間に形成された樹脂部１５とを備えている。

Description

明 細 書
複合型電子部品及びその製造方法
技術分野
[0001] 本発明は、電子部品を内蔵してモジュール化された複合型電子部品及びその製造 方法に関し、更に詳しくは、小型化、低背化及び高機能化を促進することができる複 合型電子部品及びその製造方法に関するものである。
背景技術
[0002] 近年、携帯電話等の移動体通信機器や電子機器の小型化に伴い、電子部品の小 型化が急速に進展している。特に省スペース化の要請から電子部品を内蔵してモジ ユール化された複合型電子部品の小型化、低背化が強く望まれている。複合型電子 部品の小型化を目的とした技術として、例えば特許文献 1では多層基板が提案され 、特許文献 2では部品内蔵モジュール及びその製造方法が提案されている。また、 特許文献 3では電子部品内蔵プリント配線基板が提案されている。
[0003] 特許文献 1に記載の多層基板は、コア基板とビルドアップ層とを有する配線基板で あって、ビルドアップ層内に電子部品を内蔵したものである。この多層基板を製造す る場合には、図 13の（a)に示すようにコア基板 1に電子部品 2を搭載し、同図の（b) に示すようにコア基板 1の搭載面にビルドアップ層 3を形成した後、ビルドアップ層 3 の表面に銅配線パターン 4を形成する。次いで、図 13の（c)に示すように、ビノレドアッ プ層 3の上面にビルドアップ層 5を積層することによって多層基板を製造する。基板 が高密度配線になるほどビルドアップ層及び銅配線パターンの積層数も増加する。
[0004] また、特許文献 2に記載の部品内蔵モジュールは、電気絶縁層と、電気絶縁層を 介して積層された複数層の第 1配線パターンと、異なる層にある第 1配線パターン間 をそれぞれ電気的に接続する第 1インナービアと、電気絶縁層の内部に坦設された 電子部品と、を有している。この部品内蔵モジュールを製造する場合には、図 14の（ a)、 (b)に示すように第 1配線パターン 2A及び第 1インナービア 3Aを有する未硬化 状態の熱硬化性樹脂からなる電気絶縁層 1 Aと、第 1インナービア 3Bを有する電気 絶縁層 1Bをそれぞれ作製する。また、同図の（c)に示すように電子部品 4Aが実装さ れたキャリア 5Aを作製する。そして、キャリア 5A上に未硬化状態の電気絶縁層 1A、 IBを積層、圧着して積層体を得る。次いで、この積層体を熱処理して電気絶縁層 1 A、 IBを熱硬化させ、キャリア 5Aを除去することによって部品内蔵モジュールを得る
[0005] また、特許文献 3に記載の電子部品内蔵プリント配線基板は、内層回路を備えた基 板が複数積層されて成り、周壁に導体を配置しない貫通孔を穿設し、該貫通孔内に 電子部品を配置して内層回路に接続したものである。電子部品内蔵プリント配線基 板の場合には、周壁に導体を配置しない貫通孔をドリルによって穿設し、この貫通孔 内に電子部品を配置するため、プリント配線基板を低背化することができると共にハ ンダが不要である。
[0006] 特許文献 1 :特開 2002— 084071号公報
特許文献 2：特開 2002 - 290051号公報
特許文献 3：特開 2003 - 168871号公報
発明の開示
発明が解決しょうとする課題
[0007] し力、しながら、特許文献 1に記載の多層基板を製造する場合には、電子部品 2の高 さよりも薄レ、ビルドアップ層 3をコア基板 1上に積層した後、銅配線パターン 4Aを形 成するために積層体をデスミア処理液、無電解メツキ液、電解メツキ液、エッチング液 等に浸漬する必要があるため、銅配線パターン 4を形成する度毎に電子部品 1を上 記各処理液に曝すことになつて電子部品 2の特性を劣化させる虞があった。
[0008] また、特許文献 2に記載の部品内蔵モジュールを製造する場合には、未硬化状態 の電気絶縁層 1A、 IBを、電子部品 4Aの上方からキャリア 5A上に積層、圧着するた め、未硬化状態の電気絶縁層 1A、 IBが図 14の（d)に矢印で示すように電子部品 4 Aによって周囲に排除され、電気絶縁層 1A、 IB内の導電性ビアペーストからなる第 1インナービア 3A、 3Bが湾曲して位置ズレを起こし、第 1配線パターン 2Aと第 1イン ナービア 3A、 3Bとの間や、第 1インナービア 3A、 3B間、つまり基板の内部配線にお いて導通不良を生じる虞があった。
[0009] また、特許文献 3に記載の電子部品内蔵プリント配線基板の場合には、貫通孔内 に配置された電子部品に到達するビアホールを形成したり、ビアホールに電子部品 に接続する導体膜を形成したりする際に、上述した場合と同様にエッチング液ゃメッ キ液等の処理液が侵入して電子部品を傷つける虞があった。
[0010] 本発明は、上記課題を解決するためになされたもので、内蔵電子部品の特性劣化 や内部配線の導通不良を確実に防止して信頼性を高めることができると共に小型化 及び低背化を実現することができる複合型電子部品及びその製造方法を提供するこ とを目的としている。
[0011] また、本発明は、内蔵電子部品の特性劣化や内部配線の導通不良を確実に防止 して信頼性を高めることができると共に小型化、低背化及び高機能化を実現すること がでる複合型電子部品及びその製造方法を提供することを目的としている。また、本 発明は、実装用基板へ転写することができる複合型電子部品を併せて提供すること を目的としている。
課題を解決するための手段
[0012] 本発明の請求項 1に記載の複合型電子部品は、少なくとも 1個の電子部品が実装 された第 1回路基板と、上記電子部品が収容される貫通孔を有し且つこの貫通孔に 上記電子部品が収容された状態で上記第 1回路基板に電気的に接続された第 2回 路基板と、を備え、上記第 2回路基板は、積層された複数の絶縁層と、この絶縁層の 一面に形成された面内配線導体と、を有することを特徴とするものである。
[0013] また、本発明の請求項 2に記載の複合型電子部品は、請求項 1に記載の発明にお いて、少なくとも上記貫通孔内で上記電子部品との隙間に形成された樹脂部を備え たことを特徴とするものである。
[0014] また、本発明の請求項 3に記載の複合型電子部品は、請求項 1または請求項 2に 記載の発明において、上記面内配線導体が上記電子部品の一方の主面と他方の主 面との間の高さに形成されていることを特徴とするものである。
[0015] また、本発明の請求項 4に記載の複合型電子部品は、請求項 1一請求項 3のいず れカ 1項に記載の発明において、上記第 1回路基板と上記第 2回路基板との間に、ス ぺーサまたは樹脂層が介在することを特徴とするものである。
[0016] また、本発明の請求項 5に記載の複合型電子部品は、請求項 4に記載の発明にお いて、上記スぺーサまたは上記樹脂層は、上記第 1回路基板と上記第 2回路基板と を電気的に接続する導体部を有することを特徴とするものである。
[0017] また、本発明の請求項 6に記載の複合型電子部品は請求項 2—請求項 5のいずれ 力、 1項に記載の発明において、上記樹脂部は、上記電子部品及び第 2回路基板の 表面を被覆することを特徴とするものである。
[0018] また、本発明の請求項 7に記載の複合型電子部品は、請求項 1一請求項 6のいず れカ、 1項に記載の発明において、上記第 1回路基板は、複数の絶縁層を積層してな る多層回路基板であり、上記絶縁層の一面に形成された面内配線導体と、この面内 配線導体に接続されたビア導体と、を有することを特徴とするものである。
[0019] また、本発明の請求項 8に記載の複合型電子部品は、請求項 1一請求項 7のいずれ 力、 1項に記載の発明において、上記第 2回路基板は、上記面内配線導体に接続され たビア導体を有することを特徴とするものである。
[0020] また、本発明の請求項 9に記載の複合型電子部品は、請求項 1一請求項 8のいずれ 力 1項に記載の発明において、上記第 2回路基板は、チップ型電子部品を内蔵する ことを特徴とするものである。
[0021] また、本発明の請求項 10に記載の複合型電子部品は、請求項 1一請求項 9のいず れカ 1項に記載の発明において、上記第 2回路基板は、膜素子を内蔵することを特 徴とするものである。
[0022] また、本発明の請求項 11に記載の複合型電子部品は、請求項 1一請求項 10のい ずれ力 1項に記載の発明において、上記第 2回路基板は、樹脂基板であることを特 徴とするものである。
[0023] また、本発明の請求項 12に記載の複合型電子部品の製造方法は、少なくとも 1個 の電子部品が搭載された第 1回路基板と、上記電子部品が収容される貫通孔を有す る第 2回路基板との位置合わせを行う工程と、上記貫通孔に上記電子部品が収容さ れるように第 1回路基板と第 2回路基板との貼り合せを行う工程と、を備えたことを特 徴とするものである。
[0024] また、本発明の請求項 13に記載の複合型電子部品の製造方法は、請求項 12に記 載の発明において、少なくとも上記貫通孔内で形成された上記電子部品との隙間に 樹脂を充填する工程を備えたことを特徴とするものである。
[0025] また、本発明の請求項 14に記載の複合型電子部品の製造方法は、請求項 12また は請求項 13に記載の発明において、上記第 1回路基板上にスぺーサを配置するェ 程を備えたことを特徴とするものである。
[0026] また、本発明の請求項 15に記載の複合型電子部品の製造方法は、請求項 14に記 載の発明において、上記スぺーサは、上記第 1回路基板と上記第 2回路基板とを電 気的に導通させる導体部を有することを特徴とするものである。
[0027] また、本発明の請求項 16に記載の複合型電子部品の製造方法は、請求項 12また は請求項 13に記載の発明において、上記第 2回路基板は、上記第 1回路基板側の 面に樹脂層を有することを特徴とするものである。
[0028] また、本発明の請求項 17に記載の複合型電子部品の製造方法は、請求項 16に記 載の発明において、上記樹脂層は、上記第 1回路基板と上記第 2回路基板とを電気 的に導通させる導体部を有することを特徴とするものである。
[0029] また、本発明の請求項 18に記載の複合型電子部品の製造方法は、請求項 16また は請求項 17に記載の発明において、上記樹脂層は、未硬化樹脂を含むことを特徴 とするものである。
[0030] また、本発明の請求項 19に記載の複合型電子部品の製造方法は、請求項 13— 請求項 18のいずれ力 1項に記載の発明において、上記樹脂で上記電子部品及び 上記第 2回路基板の表面を被覆することを特徴とするものである。
[0031] また、本発明の請求項 20に記載の複合型電子部品の製造方法は、請求項 19に記 載の発明において、上記樹脂は、未硬化樹脂を含むことを特徴とするものである。
[0032] また、本発明の請求項 21に記載の複合型電子部品は、少なくとも 1個の電子部品 が実装された第 1回路基板と、この第 1回路基板に上記電子部品と並べて実装され た少なくとも 1個の第 2回路基板と、上記第 1回路基板上で上記電子部品と上記第 2 回路基板との隙間を坦める樹脂部と、を備えた複合型電子部品であって、上記第 2 回路基板は、複数の絶縁層が積層された積層体として形成され且つ少なくとも上記 第 1回路基板と一体となる回路パターンを内蔵することを特徴とするものである。
[0033] また、本発明の請求項 22に記載の複合型電子部品は、請求項 21に記載の発明に おいて、チップ型電子部品を内蔵する第 3回路基板を有することを特徴とするもので ある。
[0034] また、本発明の請求項 23に記載の複合型電子部品は、請求項 21または請求項 2 2に記載の発明において、上記樹脂部の上面にシールド電極を形成すると共に上記 樹脂部内に上記シールド電極と上記第 1回路基板の外部端子電極とを接続するビア 導体を形成したことを特徴とするものである。
[0035] また、本発明の請求項 24に記載の複合型電子部品は、請求項 21—請求項 23の いずれ力 4項に記載の発明において、上記第 2回路基板は、下面に実装用端子を有 すると共に上面にシールド接続用端子を有し、上記実装用端子は上記第 1回路基板 上の外部端子電極に接続されていると共に上記シールド接続用端子は上記樹脂部 のビア導体を介して上記シールド電極に接続されていることを特徴とするものである。
[0036] また、本発明の請求項 25に記載の複合型電子部品の製造方法は、第 1回路基板 上に少なくとも 1個の電子部品、及び複数の絶縁層が積層された積層体として形成さ れ且つ少なくとも上記第 1回路基板と一体となる回路パターンを内蔵する、少なくとも 1個の第 2回路基板をそれぞれ実装する工程と、上記第 1回路基板上で上記電子部 品と上記第 2回路基板との隙間に樹脂を充填する工程と、を備えたことを特徴とする ものである。
[0037] また、本発明の請求項 26に記載の複合型電子部品の製造方法は、請求項 25に記 載の発明において、上記樹脂で上記電子部品及び上記第 2回路基板の表面を被覆 することを特 ί数とするものである。
[0038] また、本発明の請求項 27に記載の複合型電子部品は、少なくとも 1個の電子部品 と、この電子部品と並べて配置された少なくとも 1個の回路基板と、上記電子部品と 上記回路基板との隙間を坦めてこれら両者を一体化する樹脂部と、を備えていること を特徴とするものである。
[0039] また、本発明の請求項 28に記載の複合型電子部品は、請求項 27に記載の発明に おいて、チップ型電子部品を内蔵する回路基板を有することを特徴とするものである
[0040] また、本発明の請求項 29に記載の複合型電子部品は、請求項 27または請求項 2 8に記載の発明において、上記樹脂部の上面にシールド電極を形成すると共に上記 樹脂部内に上記シールド電極と上記実装用基板とを接続するビア導体を形成したこ とを特徴とするものである。
[0041] また、本発明の請求項 30に記載の複合型電子部品は、請求項 27—請求項 29の いずれ力 4項に記載の発明において、上記回路基板は、下面に実装用端子を有す ると共に上面にシールド接続用端子を有し、上記実装用端子は上記実装用基板に 接続可能に構成されていると共に上記シールド接続用端子は上記樹脂部のビア導 体を介して上記シールド電極に接続可能に構成されていることを特徴とするものであ る。
発明の効果
[0042] 本発明の請求項 1一請求項 26に記載の発明によれば、電子部品の特性劣化や内 部配線の導通不良を確実に防止して信頼性を高めることができると共に小型化、低 背化及び高機能化を実現することができる複合型電子部品及びその製造方法を提 供すること力 Sできる。
[0043] また、本発明の請求項 27—請求項 30に記載の発明によれば、電子部品の特性劣 化や内部配線の導通不良を確実に防止して信頼性を高めることができると共に小型 ィ匕、低背化及び高機能化を実現することができ、しかも実装用基板へ転写することが できる複合型電子部品を併せて提供することができる。
発明を実施するための最良の形態
[0044] 以下、図 1一図 12に示す実施形態に基づいて本発明を説明する。尚、図 1の（a) 一 (c)はそれぞれ本発明の複合型電子部品の一実施形態を示す断面図で、（a)は 全体を示す断面図、 （b)、（c)はそれぞれ第 2配線回路の一部に適用可能な回路パ ターンを拡大して示す断面図、図 2は図 1に示す複合型電子部品に用いられる第 1、 第 2回路基板を示す分解斜視図、図 3及び図 4はそれぞれ図 1に示す複合型電子部 品の製造工程を示す説明図、図 5は本発明の複合型電子部品の他の実施形態を示 す断面図、図 6及び図 7はそれぞれ図 5に示す複合型電子部品の製造工程を示す 説明図、図 8の（a)—（c)はそれぞれ本発明の更に他の実施形態の複合型電子部品 の製造工程を示す説明図、図 9の（a) (d)はそれぞれ本発明の複合型電子部品の 更に他の実施形態を示す図で、 （a)は全体を示す断面図、（b)、（c)、（d)は同図の（ a)に示された第 2、第 3、第 4回路基板をそれぞれ拡大して示す断面図、図 10の（a) - (e)はそれぞれ図 9に示す複合型電子部品の製造工程を示す説明図、図 11は図 9に示す複合型電子部品の樹脂部を形成する前の状態を示す斜視図、図 12は本発 明の複合型電子部品の更に他の実施形態を示す図で、（a)は複合型電子部品が支 持体と一体化した状態を示す断面図、（b)は複合型電子部品を示す断面図である。
[0045] 第 1の実施形態
本実施形態の複合型電子部品 10は、例えば図 1の（a)に示すように、複数の電子 部品 11が実装された第 1回路基板 12と、第 1回路基板 12の上面（実装面）に複数箇 所のスぺーサ 13を介して電気的に接続された第 2回路基板 14とを備え、第 1回路基 板 12が各電子部品 11間の空きスペースに配置された第 2回路基板 14と一体化した 回路基板として構成され、例えばマザ一ボード（図示せず)等に実装して用いられる 。第 2回路基板 14の上面と、最も丈の高い電子部品 11 (図 1では全ての電子部品 11 が同じ高さに揃えられている）の上面とは第 1回路基板 12の実装面から同じ高さに設 定されている。但し、電子部品 11の上面は、第 2回路基板 14の上面よりも高くても低 くても良い。電子部品 11としては、例えば半導体集積回路素子等の能動チップ部品 や、積層コンデンサ、積層インダクタ等のセラミック焼結体を素体とした受動チップ部 品がある。また、第 1、第 2回路基板 12、 14は、 目的に応じて、それぞれ所定の配線 パターンを有する多層樹脂基板または多層セラミック基板によって多層回路基板とし て形成すること力できる。
[0046] 第 1回路基板 12は、図 1の（a)に示すように、積層された複数の絶縁層 12Aと、各 絶縁層 12Aの表面に所定のパターンで形成された面内配線導体 12Bと、上下の面 内配線導体 12B間を電気的に接続する第 1ビア導体 12Cと、上下両面に所定のバタ ーンで形成された第 1、第 2外部端子電極 12D、 12Eと、第 2外部端子電極 12Eに電 気的に接続された第 2ビア導体 12Fと、を備え、面内配線導体 12B、第 1、第 2ビア導 体 12C、 12F及び第 1、第 2外部端子電極 12D、 12Eによって所定の配線パターン が構成されている。第 1回路基板 12は、上述のように多層樹脂基板、多層セラミック 基板のいずれかの多層回路基板として構成することができるが、曲げ強度やコスト面 を勘案すれば、汎用性の高いプリント配線基板等の多層樹脂基板が好ましい。
[0047] 第 1回路基板 12が多層樹脂基板の場合には、絶縁層 12Aは、熱硬化性樹脂と無 機フイラ一との混合樹脂組成物によって形成されたものが好ましい。熱硬化性樹脂と しては、例えばエポキシ樹脂、フエノール樹脂、シァネート樹脂等を用いることができ 、無機フイラ一としては例えばアルミナ、シリカ、チタニア等を用いることができる。この ように無機フィラーを添加することによって、第 1回路基板 12の放熱性を向上させるこ とができ、また、第 1回路基板 12の製造時に樹脂の流動性や充填性を適宜制御する こと力 Sできる。電子部品 11として高周波用電子部品を実装する場合には、絶縁層 12 Aは誘電率の低レ、方が好ましレ、。
[0048] 面内配線導体 12B及び第 1、第 2外部端子電極 12D、 12Eは、例えばフォトリソグ ラフィー技術及びエッチング技術を適用して、銅箔等の金属箔をパターユングするこ とによって形成することができる。また、第 1ビア導体 12Cは、絶縁層 12Aに形成され たビアホール内に導電性ペーストを充填することによって形成することができる。導電 性ペーストは、例えば金属粒子と熱硬化性樹脂とを含む導電性樹脂組成物である。 金属粒子としては、例えば金、銀、銅、ニッケル等の金属を用いることができ、熱硬化 性樹脂としては、例えばエポキシ樹脂、フエノール樹脂、シァネート樹脂等の樹脂を 用いることができる。また、第 2ビア導体 12Fは、例えば無電解メツキ銅及び電解メッ キ銅によって形成することができる。このように第 1回路基板 12が多層樹脂基板の場 合には、配線パターンの他、 目的に応じて積層コンデンサや積層インダクタ等の受動 チップ部品及び/または半導体集積回路素子等の能動チップ部品を内蔵させること ができる。
[0049] 第 1回路基板 12が多層セラミック基板の場合には、絶縁層 12Aは、セラミック材料 によって形成されてレ、る。セラミック材料としては低温焼結セラミック（LTCC： Low Temperature Co-fired Ceramic)材料が好ましレ、。低温焼結セラミック材料とは、 10 50°C以下の温度で焼成することができるセラミック材料のことを云う。低温焼結セラミ ック材料としては、例えば、アルミナゃフォルステライト、コージヱライト等のセラミック 粉末にホウ珪酸系ガラスを混合したガラス複合系 LTCC材料、 Zn〇_Mg〇一 A1〇 -
2 3
Si〇系の結晶化ガラスを用いた結晶化ガラス系 LTCC材料、 Ba〇一 A1〇— Si〇系 セラミック粉末や Al O -CaO-SiO -MgO-B O系セラミック粉末等を用いた非ガ
2 3 2 2 3
ラス系 LTCC材料等を挙げることができる。多層セラミック基板に低温焼結セラミック 材料を用いることによって、面内配線導体、外部端子電極及びビア導体に対して Ag または Cu等の低抵抗で低融点をもつ金属を用いることができ、セラミック層と低温で 同時焼成して一体的化することができる。このように第 1回路基板 12が多層セラミック 基板の場合には、配線パターンの他、 目的に応じてセラミック焼結体を素体とする積 層コンデンサや積層インダクタ等の受動チップ部品や抵抗素子、誘電体素子等の膜 素子を内蔵させることができる。この受動チップ部品としては多層セラミック基板の焼 成温度よりも高い焼成温度で焼結するセラミック焼結体力 なる素体が用レ、られる。
[0050] 第 2回路基板 14は、図 1の（a)、図 2に示すように、各電子部品 11が収容され且つ 各電子部品 11の平面寸法より大きな開口面積を有する複数の貫通孔 14Aを有する プレート状の基板で、図 1に示すように第 1回路基板 12上面で各電子部品 11間の空 きスペースを坦めるように配置されている。そして、各貫通孔 14Aの内周面と電子部 品 11の隙間には絶縁層として機能する樹脂部 15が形成されている。この樹脂部 15 は、単に電子部品 11と第 2回路基板 14間の隙間のみならず、第 1回路基板 12と第 2 回路基板 14の隙間を坦めると共に、各電子部品 11と第 2回路基板 14の上面をも被 覆し、全ての電子部品 11及び第 2回路基板 14を封止、固定している。また、樹脂部 15の上面には銅箔等の金属箔によってシールド電極 16が形成され、このシールド 電極 16によって外部からの電磁気的影響を受けないように内部を外部から遮蔽して いる。シールド電極 16は、金属のスパッタリング、蒸着、無電解メツキ、電解メツキ等 によっても形成することができる。尚、第 2回路基板 14上に上述のチップ部品が搭載 されていても良い。
[0051] 第 2回路基板 14は、第 1回路基板 12と同様に、積層された複数の絶縁層 14B、面 内配線導体 14C、ビア導体 14D及び第 1、第 2外部端子電極 14E、 14Fを備えた多 層回路基板として構成されている。面内配線導体 14Cは、複数の絶縁層 14Bの適宜 の面内に形成され、各電子部品 11それぞれの一方の主面（上面）と他方の主面（下 面）との間の高さに配置して形成され、各電子部品 11間の隙間を有効に利用して配 置されている。第 2回路基板 14は、多層樹脂基板、多層セラミック基板のいずれかの 多層回路基板として構成することができる。多層樹脂基板は、熱硬化性樹脂と無機フ イラ一との混合樹脂組成物によって形成することができる。第 1、第 2回路基板 12、 1 4間の熱膨張率の差に起因する剥離等を防止する観点から、これら両者 12、 14は同 一材料種の多層基板によって構成することが好ましい。但し、第 1回路基板 12をセラ ミック基板として、第 2回路基板 14を樹脂基板としても良レ、。この場合には第 1、第 2 回路基板 12、 14間の熱膨張率の差は、樹脂部 15 (特に、樹脂部は無機フィラーを 含有するため、セラミック基板の熱膨張率と樹脂基板の熱膨張率の間の熱膨張率を 有する）によって緩和される。尚、第 2回路基板 14は、貫通孔 14Aが形成された部分 を含めると、第 1回路基板 12と略同一面積になっている。
[0052] 第 2回路基板 14には例えば図 1の（a)に〇で囲んだ部分やその他の部分に、 目的 に応じて図 1の（b)に示すように面内配線導体 14C及びビア導体 14Dからなる配線 パターンの他、能動チップ部品 14Gや受動チップ部品 14H等のチップ型電子部品 を内蔵させることができる。これと同様に、チップ型電子部品の他、同図の（c)に示す ように抵抗素子 141や誘電体素子 1 J等の膜素子を内蔵させることもできる。能動チ ップ部品 14Gや受動チップ部品 14H等のチップ型電子部品及び膜素子は、 目的に 応じて適宜組み合わせて第 2回路基板 14内に内蔵させることができる。
[0053] また、例えば第 2回路基板 14の上面には銅箔等の導電性薄膜によってグランド電 極が形成され、このグランド電極は樹脂部 15内に所定のパターンで配置された第 3 ビア導体 17を介してシールド電極 16に接続されている。また、第 3ビア導体 17は、 隣り合う電子部品 11同士の電磁気的な相互干渉を抑制し、あるいは防止することが でき、延いては複数の電子部品 11を高密度に実装することができ、複合型電子部品 10の小型化を促進することができる。
[0054] また、第 1、第 2回路基板 12、 14は、図 1の（a)、図 2に示すように複数箇所に配置 されたスぺーサ 13を介して電気的に接続されて一つの回路基板（回路モジュール） として一体化されている。複数のスぺーサ 13は、第 1、第 2回路基板 12、 14それぞれ のうねり等の凹凸に起因して第 1回路基板 12と第 2回路基板 14とを電気的に接続す ることが難しいことがあるため、これらのうねり等による凹凸を吸収して第 2回路基板 1 4の高さを調整すると共にこれら両者 12、 14を電気的に確実に接続する機能を有し ている。従って、複数のスぺーサ 13の中には単に高さ調整機能のみを有するものと、 高さ調整機能と電気的接続機能の双方を有するものがある。スぺーサ 13の高さ調整 機能によって、第 2回路基板 14の上面を最も丈の高い電子部品 11の上面に揃える こと力 Sできる。
[0055] 上述のスぺーサ 13は、例えばセラミック、樹脂または金属によって円柱状、角柱状 等種々の形態に形成することができる。スぺーサ 13がセラミック製あるいは樹脂製の 場合には、スぺーサ 13を上下に貫通する導体部 13Aが形成されている。セラミック 製スぺーサの場合には導電性ペーストをセラミック材料と一緒に焼結することによつ て形成され、樹脂製スぺーサ 13の場合には導電性樹脂を熱硬化させることによって 形成される。殊に、樹脂製スぺーサ 13は、セラミック、金属と比較して弾力性があり、 うねり等による凹凸を吸収し易いため好ましい。また、金属製スぺーサ 13は、それ自 体が導体部を形成する。
[0056] また、第 2回路基板 14の貫通孔 14A内に形成された電子部品 11との隙間には樹 脂部 15が形成されている。この樹脂部 15は、例えば熱硬化性樹脂と無機フィラーと の混合樹脂組成物によって形成されている。この樹脂部 15は、少なくとも第 2回路基 板 14の貫通孔 14A内の隙間に形成されたものであれば良い。しかし、本実施形態 では、樹脂部 15は電子部品 11及び第 2回路基板 14それぞれの上面を所定の厚さ で被覆し、電子部品 11及び第 2回路基板 14を完全に封止してレ、る。
[0057] 本実施形態で用いられる銅箔は、樹脂部側の面がそれぞれ粗面化されている。粗 面化処理としては、例えばシランカップリング処理、エキシマ光照射処理、コロナ放電 処理及び黒化処理等が用いられる。このような粗面化処理によりアンカー効果が付 与され、銅箔が樹脂部と強固に密着し、樹脂部から剥離し難くなる。
[0058] 以上説明したように本実施形態によれば、複合型電子部品 10は、複数の電子部品 11が実装された第 1回路基板 12と、複数の貫通孔 14Aを有し且つこれらの貫通孔 1 4Aに各電子部品 11がそれぞれ収容された状態で第 1回路基板 12に電気的に接続 された第 2回路基板 14と、を備え、第 2回路基板 14は、積層された複数の絶縁層 14 Bと、絶縁層 14Bの一面に形成された面内配線導体 14Cを有しているため、第 1回 路基板 12と、各電子部品 11間の空きスペースに配線パターンや能動チップ部品 14 G、受動チップ部品 14Hあるいは抵抗素子 141や誘電体素子 14J等の膜素子等のチ ップ型電子部品を内蔵して配置された第 2回路基板 14とで一つの回路基板を構成 することができ、各電子部品 11間のスペースを有効に利用することができると共に導 通不良のない高密度配線と高機能化を実現することができ、延いては複合型電子部 品 10の小型化及び低背化を促進することができる。また、第 1、第 2回路基板 12、 14 として汎用のプリント配線基板を用いることができるため、複合型電子部品 10を低コ ストで製造することができる。
[0059] また、本実施形態によれば、複合型電子部品 10は、第 2回路基板 14の各貫通孔 1 4A内で電子部品 11との隙間に形成された樹脂部 15を備えてレ、るため、樹脂部 15 によって第 1回路基板 12上で各電子部品 11と第 2回路基板 14のとの隙間を確実に 封止することができ、複合型電子部品 10としての信頼性を高めることができる。更に 、各電子部品 11及び第 2回路基板 14の表面をも樹脂部 15で被覆することによって、 各電子部品 11及び第 2回路基板 14を完全に封止することができより信頼性の高い 複合型電子部品を得ることができる。また、第 2回路基板 14の面内配線導体 14Cは 、複数の絶縁層 14Bの適宜の面内に形成され、各電子部品 11それぞれの上面と下 面との間の高さに位置して形成されてレ、るため、各電子部品 11間の隙間を配線パタ ーンの設置空間として有効に利用することができる。第 1回路基板 12と第 2回路基板 14の間にスぺーサ 13が介在するため、スぺーサ 13によって第 1、第 2回路基板 12、 14それぞれのうねり等の凹凸を吸収してこれら両者 12、 14を精度良く確実に貼り合 わせることができる。更に、スぺーサ 13は導体部 13Aを有するため、第 1、第 2回路 基板 12、 14を電気的に確実に接続することができる。
[0060] 次に、図 1の（a)に示す複合型電子部品の製造方法の一実施形態について図 2 図 4を参照しながら主要部のみに符号を付して説明する。
まず、例えば図 3の（a)に示すように予め多層樹脂基板として作製された第 1回路 基板 12を準備する。この第 1回路基板 12の上面には所定のパターンで第 1外部端 子電極 12Dが形成され、その下面には第 2外部端子電極 12Eを形成するための銅 箔 12' Eが貼着されている。この第 1回路基板 12上面の第 1外部端子電極 12Dの所 定箇所に合わせて同図に示すように複数の電子部品 11をそれぞれ実装すると共に 複数のスぺーサ 13を固定する。電子部品 11及びスぺーサ 13は、導電性樹脂または 半田クリーム等を介して第 1回路基板 12に実装することができる。
[0061] 次いで、図 3の (b)に示すように第 1回路基板 12と予め多層樹脂基板として作製さ れた第 2回路基板 14との位置合わせを行って、第 1回路基板 12の上方で第 2回路 基板 14の貫通孔 14Aが電子部品 11の真上に位置するように第 2回路基板 14を配 置した後、第 1、第 2回路基板 12、 14が互いに所定の圧力で同図の（c)に示すように 各スぺーサ 13を介して貼り合せる。これによつて第 1回路基板 12上の各電子部品 11 が第 2回路基板 14の各貫通孔 14A内に納まる。この際、第 1、第 2回路基板 12、 14 はスぺーサ 13の導体部 13Aを介して電気的に確実に接続される。また、第 1、第 2回 路基板 12、 14には予めビア導体が形成されているため、これらのビア導体の変形に よる接続不良が生じることもない。
[0062] 次いで、予め準備された未硬化状態（Bステージ）の樹脂部 15'を有する銅箔 16 ' を、図 3の（d)に示すように樹脂部 15'を下側にして第 1回路基板 12の上方に配置し た後、第 1回路基板 12上に積層、圧着すると、樹脂が流動して第 2回路基板 14の各 貫通孔 14A内の隙間等を埋めると共に各電子部品 11及び第 2回路基板 14の上面 を覆って、同図の（e)に示すように未硬化状態の樹脂部 15 'を形成する。その後、榭 脂部 15'をその熱硬化温度より高い温度で熱処理して樹脂部 15を硬化させると複合 型電子部品 10の半製品 10'が得られる。
[0063] 然る後、図 3の（e)に示す半製品 10'の上下両面それぞれに所定のパターンでエツ チング処理を施して銅箔 12' E、 16 'に開口部〇を設けることによって、図 4の（a)に 示すように第 2外部端子電極 12E及びシールド電極 16を形成する。次いで、図 4の（ b)に示すようにレーザ光を照射して各開口部 Oから第 1回路基板 12及び樹脂部 15 内にビアホール Hを形成した後、図 4の（c)に示すように、無電解銅メツキ及び電解 銅メツキを施してビアホール H内に第 2、第 3ビア導体 12F、 17を形成することによつ て複合型電子部品 10を得ることができる。
[0064] 以上説明したように本実施形態によれば、複数の電子部品 11が搭載された第 1回 路基板 12と、複数の電子部品 11に対応する複数の貫通孔 14Aを有する第 2回路基 板 14との位置合わせを行う工程と、各電子部品 11をそれぞれの貫通孔 14Aに収容 して第 1回路基板 12と第 2回路基板 14との貼り合せを行う工程と、を備えているため 、予め作製された第 1、第 2回路基板 12、 14を用意し、第 2回路基板 14を第 1回路基 板 12上で位置合わせを行うだけで第 1回路基板 12上の電子部品 11間の隙間を有 効に利用して一つの回路基板を構成して導通不良のない高密度配線と高機能化を 実現することができ、延いては複合型電子部品 10の小型化及び低背化を低コストで 促進すること力 Sできる。また、第 1、第 2回路基板 12、 14を貼り合わせるだけで一つの 回路基板を構成することができるため、電子部品の特性劣化を確実に防止すること ができる。
[0065] また、本実施形態によれば、各貫通孔 14A内で形成されたそれぞれの電子部品 1 1との隙間に未硬化状態の混合樹脂組成物を充填して各電子部品 11及び第 2回路 基板 14を封止するため、電子部品 11と第 2回路基板 14とを樹脂部 15によって外部 環境力 内部を確実に保護することができ、複合型電子部品 10の信頼性を高めるこ とができる。また、第 1回路基板 12上にスぺーサ 13を配置する工程を備えているた め、第 1、第 2回路基板 12、 14間の凹凸を確実に吸収して両者間の間隔を調整する ことができ、第 1回路基板 12と第 2回路基板 14とを確実に貼り合せることができ、しか もスぺーサ 13が導体部 13Aを有するため、第 1回路基板 12と第 2回路基板 14とを電 気的に確実に接続することができる。
[0066] 第 2の実施形態
本実施形態では、上記実施形態のスぺーサ 13に代えて図 5に示すように第 2回路 基板 14の下面に樹脂層 23を塗布しても良い。図 5に示す複合型電子部品 10Aは、 第 2回路基板 14の下面に形成された樹脂層 23以外は図 1、図 2に示す複合型電子 部品 10と同様に構成されているため、上記実施形態と同一または相当部分には同 一の符号を付し、同一部分の説明は省略する。第 2回路基板 14の下面に形成され た樹脂層 23は弾性を有するため、第 1、第 2回路基板 12、 14のうねりや凹凸を吸収 してこれら両者 12、 14を確実に貼り合わせることができる。この樹脂層 23は、第 2回 路基板 14の絶縁層 14Bと同様に例えば熱硬化性樹脂、または熱硬化性樹脂と無機 フィラーとの混合樹脂組成物によって形成することができる。この樹脂層 23の場合に も同図に示すように第 1、第 2回路基板 12、 14を電気的に接続する部分には導体部 23Aが形成されている。この導体部 23Aは、導電性樹脂によって形成することができ る。また、図示してないが本実施形態においても上記実施形態と同様に、第 2回路基 板 14には能動チップ部品や受動チップ部品等のチップ型電子部品や、膜素子を内 蔵させることができる。
[0067] 次に、図 5に示す複合型電子部品 10Aの製造方法の一実施形態について図 6、図 7 を参照しながら主要部のみに符号を付して説明する。本実施形態の複合型電子部 品 10Aは、上記実施形態のスぺーサ 13に代えて第 2回路基板 14の下面に塗布され た樹脂層 23を用いている以外は上記実施形態と同一の工法で製造することができる
[0068] 即ち、図 6の（a)に示すように第 1回路基板 12の第 1外部端子電極 12Dの所定箇 所に複数の電子部品 11を実装する。次いで、図 6の（b)に示すように樹脂層 23が形 成された第 2回路基板 14と第 1回路基板 12との位置合わせを行った後、第 1、第 2回 路基板 12、 14が互いに所定の圧力で同図の（c)に示すように樹脂層 23を介して貼 り合せる。これによつて第 1回路基板 12上の各電子部品 11が第 2回路基板 14の各 貫通孔 14A内に納まる。この際、第 1、第 2回路基板 12、 14は樹脂層 23の導体部 2 3Aを介して電気的に確実に接続することができる。
[0069] 次いで、図 6の（d)に示すように樹脂部 15'を有する銅箔 16 'を第 1回路基板 12の 上方に配置した後、第 1回路基板 12上に積層、圧着して第 2回路基板 14の各貫通 孔 14A内の隙間等を埋めると共に各電子部品 11及び第 2回路基板 14の上面を覆 つて、同図の（e)に示すように未硬化状態の樹脂部 15'を形成した後、樹脂部 15'を 硬化させると複合型電子部品 10Aの半製品 10' Aが得られる。
[0070] 然る後、図 6の（e)に示す半製品 10' Aの上下両面の銅箔 12' E、 16 'に、図 7の（a )に示すように開口部 Oを設けて第 2外部端子電極 12E及びシールド電極 16を形成 する。そして、同図の（b)に示すようにレーザ光を照射して各開口部〇から第 1回路 基板 12及び樹脂部 15内にビアホール Hを形成し、同図の（c)に示すように無電解 銅メツキ及び電解銅メツキを施してビアホール H内に第 2、第 3ビア導体 12F、 17を形 成することによって複合型電子部品 10Aを得ることができる。従って、本実施形態に よれば、上記実施形態と同様の作用効果を期することができる他、第 1回路基板 12と 第 2回路基板 14の間に樹脂層 23が介在するため、樹脂層 23によって第 1、第 2回路 基板 12、 14それぞれのうねり等の凹凸を吸収してこれら両者 12、 14を精度良く確実 に貼り合わせることができる。更に、樹脂層 23は導体部 23Aを有するため、第 1、第 2 回路基板 12、 14を電気的に確実に接続することができる。
[0071] 第 3の実施形態
上記各実施形態では、第 1、第 2回路基板 12、 14内に能動チップ部品や受動チッ プ部品等のチップ型電子部品を内蔵させることができる点に言及したが、本実施形 態では図 8に示すように、第 1回路基板 12は抵抗素子や誘電体素子等の膜素子を 内蔵し、第 2回路基板 14は能動チップ部品や受動チップ部品等のチップ型電子部 品を内蔵している複合型電子部品 10Bについて説明する。本実施形態の複合型電 子部品 10Bは、第 1、第 2回路基板 12、 14がチップ型電子部品や膜素子を内蔵して いること以外は、上記各実施形態に準じて構成されているため、上記各実施形態と 同一または相当部分の説明を省略し、本実施形態の特徴を中心に説明する。従って 、本実施形態においても第 1、第 2回路基板 12、 14は、上記各実施形態と同様に多 層樹脂基板、多層セラミック基板からなる多層回路基板として形成することができる。
[0072] 本実施形態に用いられる第 1回路基板 12は、図 8の（a)に示すように、複数の抵抗 素子や誘電体素子等の膜素子 12Gや積層コンデンサや積層インダクタ等のセラミツ ク焼結体を素体とする受動チップ部品（図示せず）を内蔵する多層セラミック基板とし て形成されている以外は、上記各実施形態に準じて構成されている。複数の膜素子 12Gは、それぞれ所定箇所の面内配線導体 12B、 12B間に接続されている。第 1回 路基板 12内に膜素子 12Gや受動チップ部品（図示せず）を内蔵させることによって、 第 1回路基板 12の実装面に能動チップ部品等の電子部品 11を実装するスペースを 確保すると共にそれ自体の高機能化を促進することができ、しかも第 1回路基板 12 の低背化を実現することができる。
[0073] 第 2回路基板 14は、例えば図 2に示すものと同様に、貫通孔 14Aを有する多層樹脂 基板として形成されている。更に、第 2回路基板 14は、図 8の（a)に示すように能動チ ップ部品（図示せず）や受動チップ部品 14H等のチップ型電子部品を内蔵し、各チ ップ型電子部品がそれぞれ同一面内に配置された面内配線導体 14Cや、上下に配 置された面内配線導体 14Cに接続されている。図示してないが、第 2回路基板 14は 、チップ型電子部品に代えて、あるいはチップ型電子部品と共に抵抗素子や誘電体 素子等の膜素子を内蔵してレ、ても良レ、。
[0074] また、第 2回路基板 14は、例えば最下段のビア導体 14D及びこれを含む絶縁層 1 4Bからなる下部層 141と、これらより上の面内配線導体 14C、ビア導体 14D及び能 動チップ部品（図示せず）や受動チップ部品 14H等のチップ型電子部品を含む絶縁 層 14Bからなる上部層 142と、に分けることができる。下部層 141は、好ましくは、第 2 回路基板 14を第 1回路基板 12に実装する時に、上部層 142の下面に貼り合わせて 形成する。下部層 141及び上部層 142を形成する絶縁層 14Bは、いずれも熱硬化 性樹脂と無機フィラーとの混合樹脂組成物からなり、貝占り付け時の下部層 141は半硬 化状態（Bステージ)である。第 2回路基板 14の下部層 141は樹脂層として形成され ているため、第 2の実施形態と同様の作用効果を期することができる。尚、貫通孔 14 Aは、下部層 141と上部層 142とを貼り合わせた後に、貫通孔 14Aとなるべき場所を くり貫いて形成することができる。
[0075] 本実施形態の複合型電子部品 10Bを製造する場合には、図 8の（a)に示すように 第 1回路基板 12の第 1外部端子電極 12Dの所定箇所に複数の電子部品 11を実装 する。次いで、同図の（a)に示すように下部層 141が貼り合わされた第 2回路基板 14 の貫通孔 14Aと第 1回路基板 12の電子部品 11との位置合わせを行った後、同図に (b)に示すように第 1、第 2回路基板 12、 14とを所定の圧力で圧着する。これによつ て第 1回路基板 12上の各電子部品 11が第 2回路基板 14の各貫通孔 14A内に納ま る。この際、第 1、第 2回路基板 12、 14は第 2回路基板 14の下部層 141のビア導体 1 4Dを介して電気的に確実に接続することができる。
[0076] 次いで、上記各実施形態と同様に未硬化状態 (Bステージ)の樹脂部を有する銅箔 を、樹脂部を下側にして第 1回路基板 12上に積層、圧着した後、樹脂部 15を硬化さ せて銅箔でシールド電極 16を形成し、更に、第 2回路基板 14の上面から所定のパタ ーンでヒアホールを形成した後、無電解銅メツキ及び電解銅メツキを施してビアホー ル内に第 3ビア導体 17を形成することによって複合型電子部品 10Bを得ることができ る。図 8の（c)では、電子部品 11は第 1回路基板 12の実装面（上面）からの丈が第 2 回路基板 14より高くなつているが、電子部品 11の高さと第 2回路基板 14の高さはい ずれが高くても良い。尚、本実施形態では第 2回路基板 14にビア導体 14Dを有する 下部層 141を設け、ビア導体 14Dを介して第 2回路基板 14と第 1回路基板 12とを電 気的に接続しているが、下部層 141のビア導体 14Dに代えて第 1の実施形態と同様 にスぺーサを介在させても良レ、。
[0077] 本実施形態によれば、第 1回路基板 12には受動チップ部品 12Gが内蔵されている と共にその上面には電子部品 11が実装され、また、第 2回路基板 14には能動チップ 部品（図示せず）や受動チップ部品 14H等のチップ型電子部品が内蔵されているた め、電子部品 11の横にできるスペースを、配線パターンのみならず、能動チップ部 品（図示せず)や受動チップ部品 14H等のチップ型電子部品や膜素子等を配置す るためのスペースとして有効に利用することができ、複合型電子部品 10Bの小型化、 低背化及び高機能化を更に促進することができる。
[0078] 第 4の実施形態
また、図 9は本発明の複合型電子部品の更に他の実施形態を示す図である。本実 施形態の複合型電子部品 50は、上記各実施形態における第 2回路基板を機能別に 複数に分割した以外は上記各実施形態に準じて構成されている。本実施形態では 分割された複数の回路基板を第 1回路基板に個別に実装するため、上記各実施形 態におけるスぺーサが不要である。従って、本実施形態の複合型電子部品 50は、以 下で説明する点以外は、上記各実施形態と同様に構成されている。
[0079] 即ち、本実施形態の複合型電子部品 50は、例えば図 9に示すように、複数個（図 1 1参照）の電子部品 51が実装された第 1回路基板 52と、この第 1回路基板 52に電子 部品 51と並べて実装された第 2、第 3、第 4回路基板 53、 54、 55と、第 1回路基板 5 2上で電子部品 51と第 2、第 3、第 4回路基板 53、 54、 55との隙間を坦める樹脂部 5 6と、を備え、上記各実施形態と同様に第 1回路基板 52の配線パターンと第 2、第 3、 第 4回路基板 53、 54、 55の配線パターンとが一体化し、全体で一つの回路基板の 回路パターンとして構成され、例えばマザ一ボード（図示せず）等に実装して用いら れる。そして、樹脂部 56の上面にシールド電極 57が形成されていると共に樹脂部 56 内にシールド電極 57と第 1回路基板 52とを接続するビア導体 58が形成されている。 [0080] 第 1回路基板 52は、図 9の（a)に示すように、積層された複数の絶縁層 52Aと、各 絶縁層 52Aに形成された面内配線導体（図示せず）、上下の面内配線導体間を接 続するビア導体（図示せず)及び上下両面に所定のパターンで形成された第 1、第 2 外部端子電極 52B、 52Cと、を備え、実質的に上記各実施形態の第 1回路基板に準 じて構成されている。第 1回路基板 52は、多層セラミック基板であっても多層樹脂基 板であっても良い。第 1回路基板 52には、上述したように配線パターンの他、受動チ ップ部品、能動チップ部品、抵抗素子や誘電体素子等の膜素子を内蔵させることが できる。
[0081] 第 2、第 3、第 4回路基板 53、 54、 55はそれぞれ同一高さで電子部品 51より丈が 高く設定されている。但し、電子部品 51の上面は、第 2回路基板 53の上面よりも高く ても低くても良ぐまた、第 2、第 3、第 4回路基板 53、 54、 55はそれぞれ同一の高さ でなくても良い。電子部品 51は、上記各実施形態と同様に半導体集積回路素子等 の能動チップ部品やセラミック焼結体を素体とする受動チップ部品である。また、第 1 、第 2、第 3第、 4回路基板 52、 53、 54、 55は、上記各実施形態と同様に所定の配 線パターンを有する多層樹脂基板または多層セラミック基板によって形成することが できる。
[0082] 而して、第 2回路基板 53は、図 9の（b)に示すように、積層された複数の絶縁層（榭 脂層） 53A、面内配線導体 53B、ビア導体 53C、実装用端子 53D及びチップ型電子 部品 53Eを備え、実装用端子 53Dを介して第 1回路基板 52の第 1外部端子電極 52 Bと電気的に接続されている。チップ型電子部品 53Eは、上記各実施形態と同様に 能動チップ部品や受動チップ部品によって構成され、面内配線導体 53B及びビア導 体 53Cからなる配線パターンに接続されている。つまり、第 2回路基板 53は、チップ 型電子部品 53Eを内蔵する多層回路基板として構成され、第 1回路基板 52と一体化 されている。
[0083] 第 3回路基板 54は、図 9の（c)に示すように、積層された複数の絶縁層（樹脂層） 5 4A、面内配線導体 54B、ビア導体 54C、実装用端子 54D及びシールド接続用端子 54Eを備え、実装用端子 54Dを介して第 1回路基板 52の第 1外部端子 52Bに接続 されていると共にシールド接続用端子 54E及び樹脂部 56内のビア導体 54F (同図の (a)参照）を介してシールド電極 57に接続され、複合型電子部品 10Bを外部の磁気 環境力 保護している。
[0084] 第 4回路基板 55は、図 9の (d)に示すように、積層された複数の絶縁層（樹脂層） 55 A、面内配線導体 55B、ビア導体 55C、実装用端子 55D、膜素子 55Fを備え、実装 用端子 55Dを介して第 1回路基板 52の第 1外部端子 52Bに接続されている。つまり 、第 4回路基板 55は、シールド接続用端子を有しない点、膜素子を備える点を除き、 第 3回路基板 54と同様に構成されている。尚、第 2、第 3、第 4回路基板 53、 54、 55 は、いずれも多層セラミック基板であっても良い。
[0085] 以上説明したように本実施形態によれば、スぺーサに関する作用効果を除き、上記 各実施形態に準じた作用効果を期することができる。
[0086] 次に、図 9に示す複合型電子部品の製造方法の一実施形態について図 10及び図
11を参照しながら主要部のみに符号を付して説明する。まず、図 10の（a)に示すよう に予め多層セラミック基板として作製された第 1回路基板 52を準備する。この第 1回 路基板 52の上面には所定のパターンで第 1外部端子電極 52Bが形成され、その下 面には第 2外部端子電極 52Cを形成されている。同図に示すように電子部品 51及 び予め多層樹脂基板として作製された第 2、第 3、第 4回路基板 53、 54、 55それぞ れを第 1回路基板 12上面で所定の第 1外部端子電極 52Bに位置合わせしながら同 図の（b)に示すように個別に実装する。図 11はこの状態を示してレ、る。
[0087] 次レ、で、予め準備された未硬化状態 (Bステージ)の樹脂シート（図示せず)を第 1 回路基板 52の上方に配置した後、第 1回路基板 52上に積層、圧着すると、樹脂が 流動して電子部品 51及び第 2、第 3、第 4回路基板 53、 54、 55の隙間を埋めると共 に電子部品 51及び第 2、第 3、第 4回路基板 53、 54、 55の上面を覆って、図 10の（c )に示すように未硬化状態の樹脂部 56 'で電子部品 51及び第 2、第 3、第 4回路基板 53、 54、 55を封止する。その後、樹脂部 56 'をその熱硬化温度より高い温度で熱処 理して硬化した樹脂部 56を形成して複合型電子部品 50の半製品 50'が得られる。 然る後、同図の（d)に示すように樹脂部 56の上面に所定のパターンでレーザ光を照 射して樹脂部 56内にビアホール Hを形成した後、同図の（e)に示すように無電解銅 メツキ及び電解銅メツキを施してビアホール H、 H'内にビア導体 58、 54Fを形成する 。この際、同時にシールド電極（図示せず）をメツキにより形成し、本実施形態の複合 型電子部品 50を得る。尚、本実施例においても上記各実施形態と同様に一面が予 め銅箔で被覆された樹脂シートを用いて樹脂部 56を形成しても良い。また、第 1、第 2、第 3第 4回路基板 52、 53、 54、 55上に上述のチップ部品が搭載されていても良 レ、。
[0088] 以上説明したように本実施形態によれば、電子部品 51を第 1回路基板 52に実装 すると共に第 2、第 3、第 4回路基板 53、 54、 55を第 1回路基板 52に実装する工程と 、第 1回路基板 42上に樹脂を充填して電子部品 51と第 2、第 3、第 4回路基板 53、 5 4、 55との隙間を充填する工程と、を備えているため、予め作製された第 2、第 3、第 4 回路基板 53、 54、 55を用意し、第 2回路基板 14を第 1回路基板 12上で位置合わせ を行うだけで第 1回路基板 52とで一つの回路基板を構成して導通不良のない高密 度配線を実現することができ、延いては複合型電子部品 50の小型化及び低背化を 低コストで促進することができる他、上記各実施形態に準じた作用効果を期すること ができる。
[0089] 第 5の実施形態
また、図 12は本発明の複合型電子部品の更に他の実施形態を示す図である。本 実施形態の複合型電子部品 60は、図 9に示す複合型電子部品 50の第 1回路基板 5 2上に実装されている電子部品 51及び第 2、第 3、第 4回路基板 53、 54、 55に相当 する回路基板を、所定の配線パターン、更にはマザ一ボード等の実装用基板への接 続端子となる端子電極パターンを有する転写用支持体上に配置して構成されたもの である。従って、本実施形態の第 2、第 3、第 4回路基板 63、 64、 65は、第 4の実施 形態の第 2、第 3、第 4回路基板 53、 54、 55と同様に構成されている。
[0090] 即ち、本実施形態の複合型電子部品 60は、例えば図 12の（a)に示すように、 1個 の電子部品 61と、この電子部品 61と並べて配置された第 2、第 3、第 4回路基板 63、 64、 65と、電子部品 61と第 2、第 3、第 4回路基板 63、 64、 65との隙間を埋めてこれ ら両者を一体化する樹脂部 66と、を備え、支持体 70上で剥離自在に支持され、マザ 一ボード等の実装用基板に実装可能に形成されている。そして、樹脂部 66の上面に シールド電極 67が形成されていると共に樹脂部 66内にシールド電極 67と支持体 70 上に配置された電極 62Bと電気的に接続するビア導体 68が形成されている。尚、電 子部品 61及び第 2、第 3、第 4回路基板 63、 64、 65もそれぞれの実装用端子を介し て支持体 62上に配置された電極 62Bと電気的に接続されている。この支持体 70とし ては、例えば樹脂フィルム、ステンレス板等を用いることができる。即ち、本実施形態 の複合型電子部品 60は、支持体 70の表面に設けられた所定の端子電極パターン が、電子部品 61、第 2、第 3、第 4回路基板 62、 63、 64、 65側に転写され、電極 62 Bを端子電極とする複合型電子部品である。
[0091] 而して、本実施形態の複合型電子部品 60は、例えば図 12の（b)に示すように支持 体 70から剥離して支持体 70上の電極 62Bを、電子部品及び各回路基板側に転写 すると、マザ一ボードへの実装時には、第 2、第 3、第 4回路基板 63、 64、 65がマザ 一ボードの回路パターンと一体化し、全体で一つの回路基板の回路パターンとして 構成される。
[0092] 尚、本発明は上記各実施形態に何等制限されるものではない。要は、予め作製さ れた第 1、第 2回路基板を用い、しかも第 1回路基板に実装される電子部品に対応す る位置に貫通孔が形成された第 2回路基板を用いることによって、導通不良を生じさ せることなく高密度配線を形成することができ、更にスぺーサまたは樹脂層を用いる ことによって第 1、第 2回路基板を確実に貼り合わせて両者間の電気的導通を取った ものであれば、全て本発明に包含される。また、第 1回路基板に少なくとも 1個の第 2 回路基板を実装して構成された複合型電子部品や少なくとも 1個の回路基板及び電 子部品を含み樹脂で一体的に構成された複合型電子部品も本発明に包含される。 産業上の利用可能性
[0093] 本発明は、携帯電話等の移動体通信装置や一般の電子機器に広く用いられる複 合型電子部品及びその製造方法に好適に用いることができる。
図面の簡単な説明
[0094] [図 1] (a)一 (c)はそれぞれ本発明の複合型電子部品の一実施形態を示す断面図で 、（a)は全体を示す断面図、（b)、（c)はそれぞれ第 2配線回路の一部に適用可能な 回路パターンを拡大して示す断面図である。
[図 2]図 1に示す複合型電子部品に用いられる第 1、第 2回路基板を示す分解斜視図 である。
園 3] (a)一 (e)はそれぞれ図 1に示す複合型電子部品の製造工程を示す説明図で ある。
園 4] (a)一 (c)はそれぞれ図 3に示す工程に続く製造工程を示す説明図である。
[図 5]本発明の複合型電子部品の他の実施形態を示す断面図である。
園 6] (a)一 (e)はそれぞれ図 5に示す複合型電子部品の製造工程を示す説明図で ある。
園 7] (a)一 (c)はそれぞれ図 6に示す工程に続く製造工程を示す説明図である。 園 8] (a)一 (c)はそれぞれ本発明の更に他の実施形態の複合型電子部品の製造ェ 程を示す説明図である。
園 9] (a)一 (d)はそれぞれ本発明の複合型電子部品の更に他の実施形態を示す図 で、（a)は全体を示す断面図、（b)、（c)、（d)は同図の（a)に示された第 2、第 3、第 4 回路基板をそれぞれ拡大して示す断面図である。
[図 10] (a)一 (d)はそれぞれ図 9に示す複合型電子部品の製造工程を示す説明図で ある。
[図 11]図 9に示す複合型電子部品の樹脂部を形成する前の状態を示す斜視図であ る。
[図 12]本発明の複合型電子部品の更に他の実施形態を示す図で、（a)は複合型電 子部品が支持体と一体化した状態を示す断面図、（b)は複合型電子部品を示す断 面図である。
[図 13] (a)一 (c)はそれぞれ従来の複合型電子部品の製造工程の一例を示す説明 図である。
[図 14] (a)一 (d)はそれぞれ従来の他の複合型電子部品の製造工程の一例を示す 説明図である。
符号の説明
10、 10A、 10B、 50、 60 複合型電子部品
11、 51、 61 電子部品
12、 52 第 1回路基板 2A 樹脂層（絶縁層）
2B 面内配線導体
2C 第 1ビア導体
2D、 52D 第 1外部端子電極
2E、 52E 第 2外部端子電極
2F 第 2ビア導体
2G 膜素子
3 スぺーサ
3A 導体部
4 第 2回路基板
4A 貫通孔
4B 樹脂層（絶縁層）
4C 面内配線導体
4D 第 1ビア導体
4E 第 1外部端子電極
4F 第 2外部端子電極
G 能動チップ部品（チップ型電子部品)H 受動チップ部品（チップ型電子部品)4H 膜素子
6、 57、 67 シールド電極
5、 56、 66 樹脂部
3 樹脂層
3A 導体部

Claims

請求の範囲
[I] 少なくとも 1個の電子部品が実装された第 1回路基板と、上記電子部品が収容され る貫通孔を有し且つこの貫通孔に上記電子部品が収容された状態で上記第 1回路 基板に電気的に接続された第 2回路基板と、を備え、上記第 2回路基板は、積層され た複数の絶縁層と、この絶縁層の一面に形成された面内配線導体と、を有することを 特徴とする複合型電子部品
[2] 少なくとも上記貫通孔内で上記電子部品との隙間に形成された樹脂部を備えたこ とを特徴とする請求項 1に記載の複合型電子部品。
[3] 上記面内配線導体が上記電子部品の一方の主面と他方の主面との間の高さに形 成されていることを特徴とする請求項 1または請求項 2に記載の複合型電子部品。
[4] 上記第 1回路基板と上記第 2回路基板との間に、スぺーサまたは樹脂層が介在す ることを特徴とする請求項 1一請求項 3のいずれか 1項に記載の複合型電子部品。
[5] 上記スぺーサまたは上記樹脂層は、上記第 1回路基板と上記第 2回路基板とを電 気的に接続する導体部を有することを特徴とする請求項 4に記載の複合型電子部品
[6] 上記樹脂部は、上記電子部品及び第 2回路基板の表面を被覆することを特徴とす る請求項 2 請求項 5のいずれ力、 1項に記載の複合型電子部品。
[7] 上記第 1回路基板は、複数の絶縁層を積層してなる多層回路基板であり、上記絶 縁層の一面に形成された面内配線導体と、この面内配線導体に接続されたビア導体 と、を有することを特徴とする請求項 1一請求項 6のいずれ力、 1項に記載の複合型電 子部品。
[8] 上記第 2回路基板は、上記面内配線導体に接続されたビア導体を有することを特 徴とする請求項 1一請求項 7のいずれか 1項に記載の複合型電子部品。
[9] 上記第 2回路基板は、チップ型電子部品を内蔵することを特徴とする請求項 1一請 求項 8のいずれ力 1項に記載の複合型電子部品。
[10] 上記第 2回路基板は、膜素子を内蔵することを特徴とする請求項 1一請求項 9のい ずれか 1項に記載の複合型電子部品。
[II] 上記第 2回路基板は、樹脂基板であることを特徴とする請求項 1一請求項 10のい ずれか 1項に記載の複合型電子部品。
[12] 少なくとも 1個の電子部品が搭載された第 1回路基板と、上記電子部品が収容され る貫通孔を有する第 2回路基板との位置合わせを行う工程と、上記貫通孔に上記電 子部品が収容されるように第 1回路基板と第 2回路基板との貼り合せを行う工程と、を 備えたことを特徴とする複合型電子部品の製造方法。
[13] 少なくとも上記貫通孔内で形成された上記電子部品との隙間に樹脂を充填するェ 程を備えたことを特徴とする請求項 12に記載の複合型電子部品の製造方法。
[14] 上記第 1回路基板上にスぺーサを配置する工程を備えたことを特徴とする請求項 1
2または請求項 13に記載の複合型電子部品の製造方法。
[15] 上記スぺーサは、上記第 1回路基板と上記第 2回路基板とを電気的に導通させる 導体部を有することを特徴とする請求項 14に記載の複合型電子部品の製造方法。
[16] 上記第 2回路基板は、上記第 1回路基板側の面に樹脂層を有することを特徴とする 請求項 12または請求項 13に記載の複合型電子部品の製造方法。
[17] 上記樹脂層は、上記第 1回路基板と上記第 2回路基板とを電気的に導通させる導 体部を有することを特徴とする請求項 16に記載の複合型電子部品の製造方法。
[18] 上記樹脂層は、未硬化樹脂を含むことを特徴とする請求項 16または請求項 17に 記載の複合型電子部品の製造方法。
[19] 上記樹脂で上記電子部品及び上記第 2回路基板の表面を被覆することを特徴とす る請求項 13—請求項 18のいずれか 1項に記載の複合型電子部品の製造方法。
[20] 上記樹脂は、未硬化樹脂を含むことを特徴とする請求項 19に記載の複合型電子 部品の製造方法。
[21] 少なくとも 1個の電子部品が実装された第 1回路基板と、この第 1回路基板に上記 電子部品と並べて実装された少なくとも 1個の第 2回路基板と、上記第 1回路基板上 で上記電子部品と上記第 2回路基板との隙間を埋める樹脂部と、を備えた複合型電 子部品であって、上記第 2回路基板は、複数の絶縁層が積層された積層体として形 成され且つ少なくとも上記第 1回路基板と一体となる回路パターンを内蔵することを 特徴とする複合型電子部品。
[22] チップ型電子部品を内蔵する第 3回路基板を有することを特徴とする請求項 21に 記載の複合型電子部品。
[23] 上記樹脂部の上面にシールド電極を形成すると共に上記樹脂部内に上記シール ド電極と上記第 1回路基板の外部端子電極とを接続するビア導体を形成したことを特 徴とする請求項 21または請求項 22に記載の複合型電子部品。
[24] 上記第 2回路基板は、下面に実装用端子を有すると共に上面にシールド接続用端 子を有し、上記実装用端子は上記第 1回路基板上の外部端子電極に接続されてい ると共に上記シールド接続用端子は上記樹脂部のビア導体を介して上記シールド電 極に接続されていることを特徴とする請求項 21—請求項 23のいずれ力 4項に記載 の複合型電子部品。
[25] 第 1回路基板上に少なくとも 1個の電子部品、及び複数の絶縁層が積層された積 層体として形成され且つ少なくとも上記第 1回路基板と一体となる回路パターンを内 蔵する、少なくとも 1個の第 2回路基板をそれぞれ実装する工程と、上記第 1回路基 板上で上記電子部品と上記第 2回路基板との隙間に樹脂を充填する工程と、を備え たことを特徴とする複合型電子部品の製造方法。
[26] 上記樹脂で上記電子部品及び上記第 2回路基板の表面を被覆することを特徴とす る請求項 25に記載の複合型電子部品の製造方法。
[27] 少なくとも 1個の電子部品と、この電子部品と並べて配置された少なくとも 1個の回 路基板と、上記電子部品と上記回路基板との隙間を埋めてこれら両者を一体化する 樹脂部と、を備えていることを特徴とする複合型電子部品。
[28] チップ型電子部品を内蔵する回路基板を有することを特徴とする請求項 27に記載 の複合型電子部品。
[29] 上記樹脂部の上面にシールド電極を形成すると共に上記樹脂部内に上記シール ド電極と上記実装用基板とを接続するビア導体を形成したことを特徴とする請求項 2 7または請求項 28に記載の複合型電子部品。
[30] 上記回路基板は、下面に実装用端子を有すると共に上面にシールド接続用端子を 有し、上記実装用端子は上記実装用基板に接続可能に構成されていると共に上記 シールド接続用端子は上記樹脂部のビア導体を介して上記シールド電極に接続可 能に構成されてレ、ることを特徴とする請求項 27—請求項 29のレ、ずれか 1項に記載 の複合型電子部品。
PCT/JP2004/019231 2004-04-06 2004-12-22 複合型電子部品及びその製造方法 WO2005101934A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW094105104A TW200540927A (en) 2004-04-06 2005-02-21 Composite electronic component, and manufacturing method thereof

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2004-111977 2004-04-06
JP2004111977 2004-04-06
JP2004-212335 2004-07-20
JP2004212335 2004-07-20
JP2004298445 2004-10-13
JP2004-298445 2004-10-13

Publications (1)

Publication Number Publication Date
WO2005101934A1 true WO2005101934A1 (ja) 2005-10-27

Family

ID=35150384

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/019231 WO2005101934A1 (ja) 2004-04-06 2004-12-22 複合型電子部品及びその製造方法

Country Status (2)

Country Link
TW (1) TW200540927A (ja)
WO (1) WO2005101934A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1699277A1 (en) * 2003-12-26 2006-09-06 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
EP2031946A1 (en) * 2006-05-24 2009-03-04 Dai Nippon Printing Co., Ltd. Wiring board with built-in component and method for manufacturing wiring board with built-in component
WO2010018708A1 (ja) * 2008-08-12 2010-02-18 株式会社村田製作所 部品内蔵モジュールの製造方法及び部品内蔵モジュール
WO2010041589A1 (ja) * 2008-10-08 2010-04-15 株式会社村田製作所 複合モジュール
WO2010067731A1 (ja) * 2008-12-08 2010-06-17 イビデン株式会社 配線板及びその製造方法
WO2011067946A1 (ja) * 2009-12-04 2011-06-09 パナソニック株式会社 回路基板、回路モジュール、及び電子機器
US8125793B2 (en) 2008-05-16 2012-02-28 Polar Electro Oy Electric circuitry arrangement

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0579995U (ja) * 1992-04-03 1993-10-29 日本無線株式会社 高周波シールド構造を有する多層配線基板
JPH06120671A (ja) * 1991-03-12 1994-04-28 Japan Radio Co Ltd 部品埋め込み多層配線基板
JPH1174648A (ja) * 1997-08-27 1999-03-16 Kyocera Corp 配線基板
JP2002164467A (ja) * 2000-09-14 2002-06-07 Sony Corp 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
JP2002290051A (ja) * 2001-01-19 2002-10-04 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2002344146A (ja) * 2001-05-15 2002-11-29 Tdk Corp 高周波モジュールとその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120671A (ja) * 1991-03-12 1994-04-28 Japan Radio Co Ltd 部品埋め込み多層配線基板
JPH0579995U (ja) * 1992-04-03 1993-10-29 日本無線株式会社 高周波シールド構造を有する多層配線基板
JPH1174648A (ja) * 1997-08-27 1999-03-16 Kyocera Corp 配線基板
JP2002164467A (ja) * 2000-09-14 2002-06-07 Sony Corp 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
JP2002290051A (ja) * 2001-01-19 2002-10-04 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP2002344146A (ja) * 2001-05-15 2002-11-29 Tdk Corp 高周波モジュールとその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1699277A4 (en) * 2003-12-26 2007-08-15 Murata Manufacturing Co CERAMIC MULTILAYER SUBSTRATE
EP1699277A1 (en) * 2003-12-26 2006-09-06 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
EP2031946A4 (en) * 2006-05-24 2011-07-13 Dainippon Printing Co Ltd PCB WITH AN INTEGRATED COMPONENT AND METHOD FOR PRODUCING A PCB WITH AN INTEGRATED COMPONENT
EP2031946A1 (en) * 2006-05-24 2009-03-04 Dai Nippon Printing Co., Ltd. Wiring board with built-in component and method for manufacturing wiring board with built-in component
US8737085B2 (en) 2006-05-24 2014-05-27 Dai Nippon Printing Co., Ltd. Wiring board with a built-in component and method for manufacturing the same
US8125793B2 (en) 2008-05-16 2012-02-28 Polar Electro Oy Electric circuitry arrangement
JP5093353B2 (ja) * 2008-08-12 2012-12-12 株式会社村田製作所 部品内蔵モジュールの製造方法及び部品内蔵モジュール
CN102119588A (zh) * 2008-08-12 2011-07-06 株式会社村田制作所 元器件内置模块的制造方法及元器件内置模块
CN102119588B (zh) * 2008-08-12 2014-03-05 株式会社村田制作所 元器件内置模块的制造方法及元器件内置模块
CN103747616A (zh) * 2008-08-12 2014-04-23 株式会社村田制作所 元器件内置模块
WO2010018708A1 (ja) * 2008-08-12 2010-02-18 株式会社村田製作所 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP4711026B2 (ja) * 2008-10-08 2011-06-29 株式会社村田製作所 複合モジュール
WO2010041589A1 (ja) * 2008-10-08 2010-04-15 株式会社村田製作所 複合モジュール
US8461463B2 (en) 2008-10-08 2013-06-11 Murata Manufacturing Co., Ltd. Composite module
WO2010067731A1 (ja) * 2008-12-08 2010-06-17 イビデン株式会社 配線板及びその製造方法
JP5059950B2 (ja) * 2008-12-08 2012-10-31 イビデン株式会社 配線板及びその製造方法
WO2011067946A1 (ja) * 2009-12-04 2011-06-09 パナソニック株式会社 回路基板、回路モジュール、及び電子機器

Also Published As

Publication number Publication date
TW200540927A (en) 2005-12-16

Similar Documents

Publication Publication Date Title
US7684207B2 (en) Composite electronic component
US7161371B2 (en) Module part
US7569925B2 (en) Module with built-in component
JP3236818B2 (ja) 素子内蔵多層配線基板の製造方法
US7718901B2 (en) Electronic parts substrate and method for manufacturing the same
WO2005067359A1 (ja) セラミック多層基板
US7656677B2 (en) Multilayer electronic component and structure for mounting multilayer electronic component
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
JP2002016327A (ja) 配線基板およびその製造方法
JP2002076637A (ja) チップ部品内蔵基板及びその製造方法
EP1776002B1 (en) Composite electronic component and method for manufacturing the same
TW200540927A (en) Composite electronic component, and manufacturing method thereof
JPH1174648A (ja) 配線基板
JP2004007006A (ja) 多層配線基板
JP4432517B2 (ja) 複合多層基板
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP2004056115A (ja) 多層配線基板
JP4403820B2 (ja) 積層型電子部品およびその製造方法
JP2005235807A (ja) 積層型電子部品およびその製造方法
JP2004146419A (ja) 複合多層基板およびそれを用いたモジュール
KR100828925B1 (ko) 복합형 전자부품 및 그 제조방법
US11289412B2 (en) Package substrate with partially recessed capacitor
JP2002335081A (ja) 多層配線基板及びその製造方法
JP2007305631A (ja) 樹脂多層基板、複合型電子部品及びそれぞれの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP