JP2003046215A - 電子素子付配線基板およびその製造方法 - Google Patents
電子素子付配線基板およびその製造方法Info
- Publication number
- JP2003046215A JP2003046215A JP2001228420A JP2001228420A JP2003046215A JP 2003046215 A JP2003046215 A JP 2003046215A JP 2001228420 A JP2001228420 A JP 2001228420A JP 2001228420 A JP2001228420 A JP 2001228420A JP 2003046215 A JP2003046215 A JP 2003046215A
- Authority
- JP
- Japan
- Prior art keywords
- electronic element
- conductor
- wiring board
- wiring
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
した場合、耐熱衝撃性・接続信頼性を満足できない。 【解決手段】 絶縁層1aと、絶縁層1aに配設された
配線導体2と、配線導体2に電気的に接続されるととも
に電子素子4の電極4aに電気的に接続される貫通導体
3bと、絶縁層1a上に搭載され、その電極4aが貫通
導体3bと電気的に接続された電子素子4とを具備して
なる電子素子付配線基板5であって、電子素子4の電極
4aは突起状であるとともに、その先端部が貫通導体3
b埋め込まれていることを特徴とする。電子素子4の電
極4aが貫通導体3bにアンカー効果により強固に接続
されるため、熱衝撃試験・半田リフローを行なった場合
でも、電子素子4と配線導体2間で剥離して断線してし
まうことはなく、耐熱衝撃性・接続信頼性に優れた電子
素子付配線基板5となる。
Description
電機器・通信機器・コンピュータやその周辺機器等の電
子機器に使用される配線基板に関し、特に配線基板の一
部に電子素子を搭載して成る電子素子付配線基板に関す
る。
のセラミックス材料から成る絶縁層あるいはガラスエポ
キシ樹脂等の有機樹脂材料から成る絶縁層の内部および
表面に複数の配線導体を形成し、この表面に半導体素子
やコンデンサ・抵抗素子等の電子素子を搭載取着すると
ともにこれらの電極を各配線導体に接続することによっ
て形成されている。
通信機器に代表されるように小型・薄型・軽量化が要求
されてきており、このような電子機器に搭載される電子
素子付配線基板も小型・高密度化が要求されるようにな
ってきている。このため、電子素子付配線基板に搭載す
る電子素子も小型のものが採用され、できるだけ実装面
積を小さくすることが必要になってきている。
に実装される電子素子の数を減らして電子素子付配線基
板を小型化する目的で、配線基板内部に電子素子を実装
することも提案されている。
ますます小型・高密度化が要求されるようになり、電子
素子付配線基板の配線導体が微細化するとともに、電子
素子付配線基板表面あるいは内部に実装される電子素子
も小型化し、電子素子と配線導体との接続部の面積が小
さくなり、高温と低温のサイクル試験である熱衝撃試験
を行なった場合、電子素子の電極と絶縁層との熱膨張係
数の差により両者に大きな応力が発生して、電子素子と
配線導体間で剥離して断線してしまうという問題点を有
していた。
の、高温リフロー工程において、絶縁層の熱膨張と電子
素子の熱膨張の差によって、電子素子の位置ずれが発生
してしまい、その結果、電子素子の電極と配線導体の接
続が正常にできないという問題点も有していた。
出されたものであり、その目的は、耐熱衝撃性・接続信
頼性に優れた小型で軽量な電子素子付配線基板を提供す
ることにある。
基板は、絶縁層と、この絶縁層に配設された配線導体
と、この配線導体に電気的に接続されるとともに電子素
子の電極に電気的に接続される貫通導体と、絶縁層上に
搭載され、その電極が貫通導体と電気的に接続された電
子素子とを具備してなる電子素子付配線基板であって、
電子素子の電極は突起状であるとともに、その先端部が
貫通導体に埋め込まれていることを特徴とするものであ
る。
通導体が導電性ペーストから成ることを特徴とするもの
である。
造方法は、絶縁層に貫通孔を形成し、この貫通孔に導電
性ペーストを充填するとともに、この導電性ペーストと
電気的に接続される配線導体を形成する工程と、絶縁層
上に突起状の電極を有する電子素子を搭載するととも
に、電極の先端部を導電性ペーストに埋め込む工程と、
しかる後、導電性ペーストを硬化させる工程とを具備す
ることを特徴とするものである。
子素子の電極を突起状とするとともに、その先端部が貫
通導体に埋め込まれていることから、電子素子の電極が
貫通導体にアンカー効果により強固に接続され、高温と
低温のサイクル試験である熱衝撃試験を行なった場合に
おいても、電子素子と配線導体間で剥離して断線してし
まうことがない。また、電子素子を実装する際の高温リ
フローの際に、電子素子と絶縁層の熱膨張に差が生じた
としても、突起状電極が貫通導体に埋めこまれているた
め位置ずれを抑制することができ、その結果、電子素子
の電極と配線導体の接続が良好な接続信頼性に優れた電
子素子付配線基板とすることができる。
ば、上記構成において、貫通導体を導電性ペーストから
成るものとしたことから、電子素子の突起状の電極の先
端部を貫通導体に埋め込んだ際に導電性ペーストが電極
全体を覆うことができ、その結果、両者の接続面積が大
きくなり接続を強固とすることができ、接続信頼性の高
い電子素子付配線基板とすることができる。
造方法によれば、絶縁層に貫通孔を形成し、この貫通孔
に導電性ペーストを充填するとともに、この導電性ペー
ストと電気的に接続される配線導体を形成する工程と、
絶縁層上に突起状の電極を有する電子素子を搭載すると
ともに、電極の先端部を導電性ペーストに埋め込む工程
と、しかる後、導電性ペーストを硬化させる工程とを具
備することから、電子素子の突起状の電極を貫通導体に
埋め込む際に、貫通導体が未硬化状態であるために容易
に埋め込むことができるとともに導電性ペーストを硬化
させることによって電子素子の電極を貫通導体に強固に
固着することができ、その結果、熱衝撃試験を行なった
場合においても、電子素子と配線導体間で剥離して断線
してしまうことのない電子素子付配線基板を容易に製作
することができる。
を添付の図面に基づいて詳細に説明する。
施形態の一例を示す断面図であり、また、図2は、本発
明の電子素子付配線基板において電子素子を配線基板内
部に搭載した場合の実施形態の一例を示す断面図であ
る。これらの図において、1aは絶縁層、1は複数の絶
縁層1aから成る絶縁基板、2は配線導体、3aは貫通
孔、3bは貫通導体、4はコンデンサ等の電子素子で、
主にこれらで本発明の電子素子付配線基板5が構成され
ている。なお、図1には2層の絶縁層1aを積層して、
図2には5層の絶縁層1aを積層して電子素子付配線基
板5を製作した例を示している。また、図2の実施例で
は、絶縁層1aの一部(本例では二層)には電子素子4
を収納する貫通穴6が設けられており、この貫通穴6に
電子素子4が埋設されている。さらに、絶縁層1a表面
には配線導体2が配設され、貫通導体3bを介して電子
素子4の電極4aと電気的に接続している。また、本発
明の電子素子付配線基板5では電子素子4の電極4aは
突起状であり、貫通導体3bに埋め込まれている。
支持体としての機能を有し、アルミナやガラスセラミッ
クス等のセラミック材料、あるいはエポキシ樹脂やビス
マレイミドトリアジン樹脂・熱硬化性ポリフェニレンエ
ーテル樹脂・液晶ポリマー樹脂等の有機樹脂材料から成
り、特に、軽量化・微細化・高周波特性・加工性の観点
からは熱硬化性ポリフェニレンエーテル樹脂や液晶ポリ
マー樹脂等の有機樹脂材料から成ることが好ましい。
場合は、機械的強度を向上させるためのシラン系やチタ
ネート系等のカップリング剤、熱安定性を改善するため
の酸化防止剤や耐光性を改善するための紫外線吸収剤等
の光安定剤、難燃性を改善するためのハロゲン系もしく
はリン酸系の難燃性剤、アンチモン系化合物やホウ酸亜
鉛・メタホウ酸バリウム・酸化ジルコニウム等の難燃助
剤、潤滑性を改善するための高級脂肪酸や高級脂肪酸エ
ステル・高級脂肪酸金属塩・フルオロカーボン系界面活
性剤等の滑剤、熱膨張係数を調整するためおよび/また
は機械的強度を向上させるための酸化アルミニウム・酸
化珪素・酸化チタン・酸化バリウム・酸化ストロンチウ
ム・酸化ジルコニウム・酸化カルシウム・ゼオライト・
窒化珪素・窒化アルミニウム・炭化珪素・チタン酸カリ
ウム・チタン酸バリウム・チタン酸ストロンチウム・チ
タン酸カルシウム・ホウ酸アルミニウム・スズ酸バリウ
ム・ジルコン酸バリウム・ジルコン酸ストロンチウム等
の充填材、あるいは、繊維状ガラスを布状に織り込んだ
ガラスクロス等を含有させてもよい。
1〜15μm程度の酸化アルミニウム・窒化珪素・窒化ア
ルミニウム・炭化珪素・酸化チタン・酸化バリウム・酸
化ストロンチウム・酸化ジルコニウム・酸化カルシウム
等の無機絶縁粉末に、エポキシ樹脂・フェノール樹脂・
ポリイミド樹脂・ビスマレイミド樹脂・熱硬化性ポリフ
ェニレンエーテル樹脂等の熱硬化性樹脂または液晶ポリ
エステル・ポリフェニレンエーテル樹脂等の熱可塑性樹
脂と溶剤・可塑剤・分散剤等を添加して得たペーストを
従来周知のドクタブレード法等のシート成型法を採用し
てシート状となすことによって、あるいは、上記のペー
スト中に繊維状ガラスを布状に織り込んだガラスクロス
ガラスを浸漬し垂直に引き上げ乾燥することによって絶
縁層1aと成る前駆体シートを形成し、しかる後、所望
の大きさに切断することによって得られる。
図で示すように絶縁基板1の内部に形成される場合は、
一部の絶縁層1aに電子素子4を収容するための貫通穴
6が穿設されている。このような貫通穴6は、従来周知
のレーザ加工法による穿設加工やパンチング法による打
ち抜き加工を施すことにより絶縁層1aに、電子素子4
の大きさ・形状に合わせて形成される。
も1つの面に配線導体2が被着形成されている。配線導
体2は、その厚みが2〜30μm程度で銅・金等の良導電
性の金属箔や銅や銀・タングステン・モリブデン等の導
電性ペーストから成り、電子素子付配線基板5に搭載さ
れる電子素子4を外部電気回路(図示せず)に電気的に
接続する機能を有する。
る前駆体シートに、公知のフォトレジストを用いたサブ
トラクティブ法によりパターン形成した、例えば銅から
成る金属箔を転写法等により被着形成することによっ
て、あるいは銅や銀・タングステン・モリブデン等の金
属粉末を熱硬化性樹脂または熱可塑性樹脂および溶剤・
可塑剤・分散剤等を添加して得た導電性ペーストを従来
周知のスクリーン印刷法を用いて印刷することによって
形成される。
μm程度の貫通導体3bが形成されている。貫通導体3
bは、絶縁層1aを挟んで上下に位置する配線導体2同
士および配線導体2と電子素子4の電極4aとを電気的
に接続する機能を有する。このような貫通導体3aは、
絶縁層1aにレーザにより穿設加工を施すことにより貫
通孔3aを形成した後、この貫通孔3aに銅・銀・金・
半田等から成る導電性ペーストを従来周知のスクリーン
印刷法により埋め込むことによって形成される。
される電子素子4の各電極4aが電気的に接続されお
り、本発明の電子素子付配線基板5においては、電子素
子4の電極4aが突起状であるとともに、その先端部が
貫通導体3bに埋め込まれている。また、このことが重
要である。
電子素子4の電極4aを突起状とするとともに、その先
端部が貫通導体3bに埋め込まれていることから、電子
素子4の電極4aが貫通導体3bにアンカー効果により
強固に接続され、高温と低温のサイクル試験である熱衝
撃試験を行なった場合でも、電子素子4と配線導体2間
で剥離して断線してしまうことがない。また、電子素子
4を実装する際の高温リフローの際に、電子素子4と絶
縁層1aの熱膨張に差が生じたとしても、突起状の電極
4aが貫通導体3bにアンカー効果により強固に接続さ
れるため電子素子4の位置ずれを抑制することができ、
その結果、電子素子4の電極4aと配線導体2の接続が
良好な接続信頼性に優れた電子素子付配線基板5とする
ことができる。
は、電子素子4の表面に銅や銀・タングステン・モリブ
デン等の導電性ペーストを従来周知のスクリーン印刷法
を採用して繰り返し印刷することにより形成される。
は、絶縁層1aに平行な方向の断面が円形や楕円形ある
いは多角形でもよいが、接続部の応力を緩和するという
観点からは、円形や楕円形であることが好ましい。ま
た、絶縁層1aに平行な方向の電極4aの断面積は、突
起状の電極4aを貫通導体3bに埋め込む際に空気のか
み込みを防止するという観点からは、電子素子4との接
続部よりも先端部の方が小さくなっていることが好まし
い。さらに、電極4aの高さTは、絶縁層1aの厚さを
tとした時に0.1t〜0.5tの範囲が好ましく、電極4a
の高さTが0.1t未満であると十分なアンカー効果が得ら
れず、その結果、熱衝撃試験で接続部が断線してしまう
傾向があり、0.5tを超えると電子素子付配線基板5を最
終的に加圧・加熱して多層化する際、導電性ペーストが
貫通孔3aから大きくはみだしてしまい、絶縁層1a同
士の密着不良を発生させてしまう危険性がある。従っ
て、電極4aの高さTは、絶縁層1の厚さtに対して0.
1t〜0.5tであることが好ましい。
行な方向の断面の径は、貫通穴6の直径よりやや小さ
く、求められる位置精度により決めればよい。さらに、
電子素子4と貫通導体3bの接続は、電子素子4の突起
状の電極4aを未硬化の貫通導体3b中に差し込こみ、
しかる後、加熱して貫通導体3bを硬化することによっ
て行なわれる このような電子素子付配線基板5は、次の方法により製
作される。まず、絶縁層1aと成る前駆体シートの所望
の位置にレーザ穿設加工等により貫通孔3aを形成し、
この貫通孔3aに銅等から成る導電性ペーストを、例え
ばスクリーン印刷法を用いて充填し貫通導体3bを形成
した後、パターン形成した、例えば銅の金属箔を、温度
が100〜200℃、圧力が0.5〜10MPaの条件で10分〜1
時間ホットプレスして絶縁層1aに転写して配線導体2
と貫通導体3bとを電気的に接続し、配線導体2および
貫通導体3bが形成された第1の絶縁層1aを得る。な
お、この時、貫通導体3bは完全に硬化していない未硬
化状態としておくことが好ましい。次に、上記の絶縁層
1aとは別に、絶縁層1aと成る前駆体シートの所望の
位置にレーザ穿設加工等により貫通孔3aを形成し、こ
の貫通孔3aに銅等から成る導電性ペーストを、例えば
スクリーン印刷法を用いて充填して貫通導体3bを形成
した後、電子素子4をその突起状の電極4aが貫通導体
3bに埋入されるように搭載し、電子素子4を有する第
2の絶縁層1aを得る。そして、第1および第2の絶縁
層1aを、第1の絶縁層1aの配線導体2と第2のの絶
縁層1aの貫通導体3bとが重なるように積層し、しか
る後、温度が150〜300℃、圧力が0.5〜10MPaの条件
で30分〜24時間ホットプレスして前駆体シートおよび導
電性ペーストを完全硬化させることによって製作され
る。
る場合は、第2の絶縁層1aの上面に、電子素子4と対
応する領域に電子素子4よりも若干大きめの貫通穴6を
形成した第1の絶縁層1aを積層し、しかる後、上記と
同様の条件でホットプレスすればよい。また、電子素子
4を搭載した第2の絶縁層1に配線導体2を形成してお
いてもよい。この場合、貫通導体3bを完全に硬化して
いない未硬化状態にしておくことにより、電子素子4の
突起状の電極4aを貫通導体3bに容易に埋入すること
ができる。
よれば、電子素子4の電極4aを突起状とするととも
に、その先端部が貫通導体3bに埋め込まれていること
から、電子素子4の電極4aが貫通導体3bにアンカー
効果により強固に接続され、高温と低温のサイクル試験
である熱衝撃試験を行なった場合においても、電子素子
4と配線導体2間で剥離して断線してしまうことがな
い。また、電子素子4を実装する際の高温リフローの際
に、電子素子4と絶縁層1aの熱膨張に差が生じたとし
ても、突起状電極4aが貫通導体3bに埋めこまれてい
ることから位置ずれを抑制することができ、その結果、
電子素子4の電極4aと配線導体2の接続が良好な接続
信頼性に優れた電子素子付配線基板5とすることができ
る。
方法を図3に基づいて詳細に説明する。図3は、図2の
電子素子付配線基板を製作するための工程毎の断面図で
ある。
絶縁層11aと成る未硬化の前駆体シートを準備し、この
前駆体シートにレーザ加工により所望の個所に直径が20
〜150μm程度の貫通孔13aを穿設する。
体シートは、アルミナやガラスセラミックス等のセラミ
ック材料、あるいはエポキシ樹脂やビスマレイミドトリ
アジン樹脂・熱硬化性ポリフェニレンエーテル樹脂・液
晶ポリマー樹脂等の有機樹脂材料から成り、絶縁層11a
が有機樹脂材料から成る場合は、機械的強度を向上させ
るためのシラン系やチタネート系等のカップリング剤、
熱安定性を改善するための酸化防止剤や耐光性を改善す
るための紫外線吸収剤等の光安定剤、難燃性を改善する
ためのハロゲン系もしくはリン酸系の難燃性剤、アンチ
モン系化合物やホウ酸亜鉛・メタホウ酸バリウム・酸化
ジルコニウム等の難燃助剤、潤滑性を改善するための高
級脂肪酸や高級脂肪酸エステル・高級脂肪酸金属塩・フ
ルオロカーボン系界面活性剤等の滑剤、熱膨張係数を調
整するためおよび/または機械的強度を向上させるため
の酸化アルミニウム・酸化珪素・酸化チタン・酸化バリ
ウム・酸化ストロンチウム・酸化ジルコニウム・酸化カ
ルシウム・ゼオライト・窒化珪素・窒化アルミニウム・
炭化珪素・チタン酸カリウム・チタン酸バリウム・チタ
ン酸ストロンチウム・チタン酸カルシウム・ホウ酸アル
ミニウム・スズ酸バリウム・ジルコン酸バリウム・ジル
コン酸ストロンチウム等の充填材、あるいは、繊維状ガ
ラスを布状に織り込んだガラスクロス等を含有させても
よい。
材料として熱硬化性樹脂と無機絶縁粉末との複合材料を
用いる場合、以下の方法によって製作される。まず、前
述した無機絶縁粉末に熱硬化性樹脂を無機絶縁粉末量が
20〜80体積%となるように溶媒とともに加えてた混合物
を得、この混合物を混練機(ニーダ)や3本ロール等の
手段によって混合してペーストを製作する。そして、こ
のペーストを圧延法や押し出し法・射出法・ドクターブ
レード法などのシート成形法を採用してシート状に成形
した後、熱硬化性樹脂が完全硬化しない温度に加熱して
乾燥することにより絶縁層11aとなる前駆体シートが製
作する。なお、ペーストは、好適には、熱硬化性樹脂と
無機絶縁粉末の複合材料に、トルエン、酢酸ブチル、メ
チルエチルケトン、メタノール、メチルセロソルブアセ
テート、イソプロピルアルコール、メチルイソブチルケ
トン、ジメチルホルムアミド等の溶媒を添加してなる所
定の粘度を有する流動体であり、その粘度は、シート成
形法にもよるが100〜3000ポイズが好ましい。
貫通孔13a内に銅・銀・金・半田等から成る導電性ペー
ストを従来周知のスクリーン印刷法等を採用して充填
し、貫通導体13bを形成する。
前駆体シートの表面と裏面とに被着する配線導体12を準
備する。そして、図3(d)に断面図で示すように、配
線導体12を前駆体シートの表面および裏面に、必要な配
線導体12と貫通導体13aとが電気的に接続するように重
ね合わせて転写する。
転写法によって行っており、このような配線導体12は、
次に述べる方法により形成される。まず、離型シート等
の支持体20の表面にメッキ法などによって製作され、銅
・金・銀・アルミニウム等から選ばれる1種または2種
以上の合金からなる厚さ1〜35μmの電解金属箔を接着
し、その表面に所望の配線パターンの鏡像パターンとな
るようにレジスト層を形成した後、エッチング、レジス
ト除去によって所定の配線パターンの鏡像の配線導体12
が形成される。次に、配線導体12の前駆体シートの表面
および裏面への被着は、配線導体12が形成された支持体
20を前駆体シートの表面および裏面へ重ね合わせ、しか
る後、圧力が0.5〜10MPa、温度が60〜150℃の条件で
加圧加熱した後、支持体20を剥がすことにより、図3
(e)に断面図に示すように配線導体12が前駆体シート
に被着される。なお、この時、貫通導体13bは、完全に
硬化していない未硬化状態としておくことが重要であ
る。
レフタレート、ポリエチレンナフタレート、ポリイミ
ド、ポリフェニレンサルファイド、塩化ビニル、ポリプ
ロピレン等公知のものが使用できる。支持体の厚みは10
〜100μmが適当であり、望ましくは25〜50μmが良
い。支持体の厚みが10μm未満であると支持体の変形や
折れ曲がりにより形成した配線導体12が断線し易くな
り、厚みが100μmを超えると支持体の柔軟性がなくな
って、前駆体シートからの支持体20の剥離が困難となる
傾向がある。また、支持体20表面に電解金属箔を形成す
るために、アクリル系やゴム系・シリコン系・エポキシ
系等公知の接着剤を使用してもよい。
に、上記(a)〜(f)の工程を経て製作した複数の前駆
体シートと、突起状の電極14aを有する電子素子14とを
準備し、次に、電極14aの先端部を導電性ペーストから
成る貫通導体13bに埋めこむとともに前駆体シートを積
層し、温度が150〜300℃、圧力が0.5〜10MPaの条件
で30分〜24時間ホットプレスして前駆体シートおよび導
電性ペーストを完全硬化させることによって、図3
(g)に断面図で示す本発明の電子素子付配線基板15が
完成する。
内部に形成した例を示しているが、電子素子14を収容す
る貫通穴16は、前駆体シートを積層する前に、前駆体シ
ートの電子素子14が収容される個所にレーザ法やパンチ
ング法により穿設しておけばよい。
配線基板15の製造方法によれば、電子素子14の突起状の
電極14aを貫通導体13bを形成する導電性ペーストに埋め
込む際に、導電性ペーストが未硬化状態であるために容
易に埋め込むことができるとともに導電性ペーストを硬
化させることによって電子素子14の電極14aを導電性ペ
ーストから成る貫通導体13bに強固に固着することがで
き、その結果、熱衝撃試験を行なった場合においても、
電子素子14と配線導体12間で剥離して断線してしまうこ
とのない電子素子付配線基板15を容易に製作できる。
電子素子14の表面に銅や銀・タングステン・モリブデン
等の導電性ペーストを従来周知のスクリーン印刷法を採
用して繰り返し印刷することにより形成される。さら
に、電子素子14の電極14aの突起形状は、絶縁層11aに平
行な方向の断面が円形や楕円形あるいは多角形でもよい
が、接続部の応力を緩和するという観点からは、円形や
楕円形であることが好ましい。また、絶縁層11aに平行
な方向の電極14aの断面積は、突起状の電極14aを貫通導
体13bに埋め込む際に空気のかみ込みを防止するという
観点からは、電子素子14との接続部よりも先端部の方が
小さくなっていることが好ましい。さらに、電極14aの
高さTは、絶縁層11aの厚さをtとした時に0.1t〜0.5
tの範囲が好ましく、電極14aの高さTが0.1t未満であ
ると十分なアンカー効果が得られず、その結果、熱衝撃
試験で接続部が断線してしまう傾向があり、0.5tを超え
ると電子素子付配線基板15を最終的に加圧・加熱して多
層化する際、導電性ペーストが貫通孔13aから大きくは
みだしてしまい、絶縁層11a同士の密着不良を発生させ
てしまう危険性がある。従って、電極14aの高さTは、
絶縁層11aの厚さtに対して0.1t〜0.5tであることが好
ましい。また、突起状の電極14aの絶縁層11aに平行な方
向の断面の径は、貫通穴16の直径よりやや小さく、求め
られる位置精度により決めればよい。
造方法によれば、電子素子の電極と配線導体の接続が良
好な接続信頼性に優れた電子素子付配線基板を提供する
ことができる。
搭載される電子素子が1個の場合の例を示したが、複数
の電子素子を配線基板の表面や内部に形成することは何
ら問題ない。
電子素子の電極を突起状とするとともに、その先端部が
貫通導体に埋め込まれていることから、電子素子の電極
が貫通導体にアンカー効果により強固に接続され、高温
と低温のサイクル試験である熱衝撃試験を行なった場合
においても、電子素子と配線導体間で剥離して断線して
しまうことがない。また、電子素子を実装する際の高温
リフローの際に、電子素子と絶縁層の熱膨張に差が生じ
たとしても、突起状電極が貫通導体に埋めこまれている
ため位置ずれを抑制することができ、その結果、電子素
子の電極と配線導体の接続が良好な接続信頼性に優れた
電子素子付配線基板とすることができる。
ば、上記構成において、貫通導体を導電性ペーストから
成るものとしたことから、電子素子の突起状の電極の先
端部を貫通導体に埋め込んだ際に導電性ペーストが電極
全体を覆うことができ、その結果、両者の接続面積が大
きくなり接続を強固とすることができ、接続信頼性の高
い電子素子付配線基板とすることができる。
造方法によれば、絶縁層に貫通孔を形成し、この貫通孔
に導電性ペーストを充填するとともに、この導電性ペー
ストと電気的に接続される配線導体を形成する工程と、
絶縁層上に突起状の電極を有する電子素子を搭載すると
ともに、電極の先端部を導電性ペーストに埋め込む工程
と、しかる後、導電性ペーストを硬化させる工程とを具
備することから、電子素子の突起状の電極を貫通導体に
埋め込む際に、貫通導体を形成する導電性ペーストが未
硬化状態であるために容易に埋め込むことができるとと
もに導電性ペーストを硬化させることによって電子素子
の電極を貫通導体に強固に固着することができ、その結
果、熱衝撃試験を行なった場合においても、電子素子と
配線導体間で剥離して断線してしまうことのない電子素
子付配線基板を容易に製作することができる。
例を示す断面図である。
の例を示す断面図である。
板の製造方法を説明するための工程毎の断面図である。
Claims (3)
- 【請求項1】 絶縁層と、該絶縁層に配設された配線導
体と、該配線導体に電気的に接続されるとともに電子素
子の電極に電気的に接続される貫通導体と、前記絶縁層
上に搭載され、その電極が前記貫通導体と電気的に接続
された電子素子とを具備してなる電子素子付配線基板で
あって、前記電子素子の電極は突起状であるとともに、
その先端部が前記貫通導体に埋め込まれていることを特
徴とする電子素子付配線基板。 - 【請求項2】 前記貫通導体が導電性ペーストから成る
ことを特徴とする請求項1記載の電子素子付配線基板。 - 【請求項3】 絶縁層に貫通孔を形成し、該貫通孔に導
電性ペーストを充填するとともに、該導電性ペーストと
電気的に接続される配線導体を形成する工程と、前記絶
縁層上に突起状の電極を有する電子素子を搭載するとと
もに、前記電極の先端部を前記導電性ペーストに埋め込
む工程と、しかる後、前記導電性ペーストを硬化させる
工程とを具備することを特徴とする電子素子付配線基板
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001228420A JP4903320B2 (ja) | 2001-07-27 | 2001-07-27 | 電子素子付配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001228420A JP4903320B2 (ja) | 2001-07-27 | 2001-07-27 | 電子素子付配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003046215A true JP2003046215A (ja) | 2003-02-14 |
JP4903320B2 JP4903320B2 (ja) | 2012-03-28 |
Family
ID=19060932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001228420A Expired - Fee Related JP4903320B2 (ja) | 2001-07-27 | 2001-07-27 | 電子素子付配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4903320B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004296690A (ja) * | 2003-03-26 | 2004-10-21 | Shinko Electric Ind Co Ltd | 半導体素子を内蔵した多層回路基板の製造方法 |
JP2005223226A (ja) * | 2004-02-06 | 2005-08-18 | Murata Mfg Co Ltd | 複合多層基板 |
JP2005328086A (ja) * | 2003-04-16 | 2005-11-24 | Oki Electric Ind Co Ltd | 半導体装置の放熱構造 |
WO2006046461A1 (ja) * | 2004-10-29 | 2006-05-04 | Murata Manufacturing Co., Ltd. | チップ型電子部品を内蔵した多層基板及びその製造方法 |
JP2006216709A (ja) * | 2005-02-02 | 2006-08-17 | Murata Mfg Co Ltd | 積層型電子部品を内蔵した多層配線基板及び積層型電子部品 |
KR100688768B1 (ko) | 2004-12-30 | 2007-03-02 | 삼성전기주식회사 | 칩 내장형 인쇄회로기판 및 그 제조 방법 |
JP2017130649A (ja) * | 2016-01-22 | 2017-07-27 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電子部品パッケージ及びその製造方法 |
JP2020013961A (ja) * | 2018-07-20 | 2020-01-23 | 日立化成株式会社 | 電子部品及び電子部品の製造方法 |
JPWO2019240179A1 (ja) * | 2018-06-14 | 2021-04-30 | 株式会社フジクラ | 部品内蔵基板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07226421A (ja) * | 1994-02-09 | 1995-08-22 | Toshiba Corp | Ic素子実装回路装置およびic素子の実装方法 |
JP2000223837A (ja) * | 1999-02-01 | 2000-08-11 | Kyocera Corp | 電気素子搭載配線基板およびその製造方法 |
-
2001
- 2001-07-27 JP JP2001228420A patent/JP4903320B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07226421A (ja) * | 1994-02-09 | 1995-08-22 | Toshiba Corp | Ic素子実装回路装置およびic素子の実装方法 |
JP2000223837A (ja) * | 1999-02-01 | 2000-08-11 | Kyocera Corp | 電気素子搭載配線基板およびその製造方法 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004296690A (ja) * | 2003-03-26 | 2004-10-21 | Shinko Electric Ind Co Ltd | 半導体素子を内蔵した多層回路基板の製造方法 |
JP2005328086A (ja) * | 2003-04-16 | 2005-11-24 | Oki Electric Ind Co Ltd | 半導体装置の放熱構造 |
JP4493563B2 (ja) * | 2003-04-16 | 2010-06-30 | Okiセミコンダクタ株式会社 | 半導体装置の実装構造 |
JP2005223226A (ja) * | 2004-02-06 | 2005-08-18 | Murata Mfg Co Ltd | 複合多層基板 |
KR100837147B1 (ko) * | 2004-10-29 | 2008-06-11 | 가부시키가이샤 무라타 세이사쿠쇼 | 칩형 전자 부품을 내장한 다층 기판 |
WO2006046461A1 (ja) * | 2004-10-29 | 2006-05-04 | Murata Manufacturing Co., Ltd. | チップ型電子部品を内蔵した多層基板及びその製造方法 |
US7750247B2 (en) | 2004-10-29 | 2010-07-06 | Murata Manufacturing Co., Ltd. | Multilayer substrate with built-in-chip-type electronic component and method for manufacturing the same |
KR100688768B1 (ko) | 2004-12-30 | 2007-03-02 | 삼성전기주식회사 | 칩 내장형 인쇄회로기판 및 그 제조 방법 |
JP2006216709A (ja) * | 2005-02-02 | 2006-08-17 | Murata Mfg Co Ltd | 積層型電子部品を内蔵した多層配線基板及び積層型電子部品 |
JP2017130649A (ja) * | 2016-01-22 | 2017-07-27 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 電子部品パッケージ及びその製造方法 |
JPWO2019240179A1 (ja) * | 2018-06-14 | 2021-04-30 | 株式会社フジクラ | 部品内蔵基板 |
US11638351B2 (en) | 2018-06-14 | 2023-04-25 | Fujikura Ltd. | Component-embedded substrate |
US11979986B2 (en) | 2018-06-14 | 2024-05-07 | Fujikura Ltd. | Component-embedded substrate |
JP2020013961A (ja) * | 2018-07-20 | 2020-01-23 | 日立化成株式会社 | 電子部品及び電子部品の製造方法 |
JP7375295B2 (ja) | 2018-07-20 | 2023-11-08 | 株式会社レゾナック | 電子部品及び電子部品の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4903320B2 (ja) | 2012-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005072328A (ja) | 多層配線基板 | |
JP4501961B2 (ja) | モジュール集合体 | |
JP4903320B2 (ja) | 電子素子付配線基板の製造方法 | |
JP2006222440A (ja) | コンデンサ素子 | |
JP3071764B2 (ja) | 金属箔付きフィルム及びそれを用いた配線基板の製造方法 | |
JP2005135998A (ja) | 電気部品内蔵回路板及びその製造方法 | |
JP3985772B2 (ja) | 電気部品内蔵回路板及びその製造方法 | |
JP2003249414A (ja) | コンデンサ素子およびコンデンサ素子内蔵多層配線基板 | |
JP2003188048A (ja) | コンデンサ素子およびコンデンサ素子内蔵多層配線基板 | |
JP2004172305A (ja) | 多層配線基板 | |
JP2004119732A (ja) | コンデンサ素子内蔵多層配線基板 | |
JP4051194B2 (ja) | コンデンサ素子内蔵多層配線基板 | |
JP2003198139A (ja) | コンデンサ素子内蔵多層配線基板 | |
JP2006191145A (ja) | 多層配線基板 | |
JP2004172412A (ja) | コンデンサ素子およびコンデンサ素子内蔵多層配線基板 | |
JP4936756B2 (ja) | 多層配線基板内蔵用セラミックコンデンサ素子の製造方法 | |
JP2002261453A (ja) | 多層配線基板 | |
JP2003309145A (ja) | 電子素子付配線基板およびその製造方法 | |
JP4772132B2 (ja) | コンデンサ素子内蔵多層配線基板 | |
JP4959066B2 (ja) | 絶縁フィルムおよびこれを用いた多層配線基板 | |
JP4429282B2 (ja) | コンデンサ素子内蔵配線基板の製造方法 | |
JP4511511B2 (ja) | コンデンサ素子内蔵多層配線基板の製造方法 | |
JP4429375B2 (ja) | コンデンサ素子内蔵配線基板の製造方法 | |
JP2004296574A (ja) | 電子素子内蔵多層配線基板 | |
JP3961362B2 (ja) | 電子素子内蔵多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120105 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110606 |
|
LAPS | Cancellation because of no payment of annual fees |