JP2003249414A - コンデンサ素子およびコンデンサ素子内蔵多層配線基板 - Google Patents
コンデンサ素子およびコンデンサ素子内蔵多層配線基板Info
- Publication number
- JP2003249414A JP2003249414A JP2002048834A JP2002048834A JP2003249414A JP 2003249414 A JP2003249414 A JP 2003249414A JP 2002048834 A JP2002048834 A JP 2002048834A JP 2002048834 A JP2002048834 A JP 2002048834A JP 2003249414 A JP2003249414 A JP 2003249414A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor element
- conductor
- electrode
- wiring board
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
層配線基板の小型化・低インダクタンス化。 【解決手段】 多数の電極層1に対して垂直方向に貫通
する複数の貫通孔3に導体が充填されて成る引き出し電
極部4を有するコンデンサ素子5であって、引き出し電
極部4は、コンデンサ素子5の主面の外側に突出してい
ることを特徴とするコンデンサ素子5。およびコンデン
サ素子5を内蔵し、コンデンサ素子5の上下両主面にお
いて引き出し電極部4が貫通導体8を介して接続パッド
9に電気的に接続されていることを特徴とするコンデン
サ素子内蔵多層配線基板11。
Description
電機器・通信機器・コンピュータやその周辺機器等の電
子機器に使用されるコンデンサ素子およびそれを内蔵し
た配線基板に関する。
ック材料から成る絶縁層あるいはガラスエポキシ樹脂等
の有機樹脂材料から成る絶縁層の内部および表面に複数
の配線導体を形成し、上下に位置する配線導体間を絶縁
層に形成した貫通導体を介して電気的に接続して成り、
この配線基板の表面に半導体素子やコンデンサ・抵抗素
子等の電子素子を搭載取着するとともにこれらの電極を
各配線導体に接続することによって電子機器に使用され
る電子装置が形成されている。
通信機器に代表されるように小型・薄型・軽量化が要求
されてきており、このような電子機器に搭載される配線
基板も小型・高密度化が要求されるようになってきてい
る。
11-220262号公報には、配線基板の表面に搭載される電
子素子の数を減らして配線基板を小型化する目的で、配
線基板の内部にチップ状コンデンサ素子を実装すること
が提案されている。
なる小型化が要求される中で、配線基板の小型化ととも
に配線基板に内蔵されるコンデンサ素子もより小型化が
要求されるようになってきている。
示されるようなチップ状コンデンサ素子を配線基板に内
蔵して配線基板内部の配線導体あるいは貫通導体と電気
的な接続を行うためには、コンデンサ素子の上面および
/または下面に半田や導電性ペーストから成る表面電極
をスクリーン印刷法等の方法によって形成する必要があ
るが、コンデンサ素子の小型化にともない微細な表面電
極を形成することが困難と成り、配線基板内蔵用のコン
デンサ素子の小型化が困難であるという問題点を有して
いた。
信機器等の電子機器類は周波数が数100MHz以上の高
周波領域で使用されるようになってきており、このよう
な高周波領域においてはコンデンサ素子の電極と半導体
素子等の電子部品とをつなぐ配線導体の長さに起因する
インダクタンス成分が無視できなくなってきている。こ
のため、配線基板にチップ状コンデンサ素子を内蔵した
場合、コンデンサ素子の各電極層からコンデンサ素子側
面の端面電極への電極引き出し、さらにはコンデンサ素
子の上面および/あるいは下面への電極引き出しといっ
た電極の引き回しがあるため、引き回し電極の長さに起
因するインダクタンス成分が大きなものとなり、ΔV=
L・dI/dt(ΔVは電源ノイズ、Lはインダクタンス、
Iは電流値、tは時間)で定義されるインダクタンス成
分により発生する電源ノイズΔVが無視できないほど大
きくなってしまい、通信機器等の電子機器類に誤動作を
発生させてしまう等の問題点を有していた。
案出されたものであり、その目的は、ノイズの発生が少
なく、通信機器等の電子機器類に誤動作を発生させてし
まうことのない小型のコンデンサ素子およびコンデンサ
素子内蔵多層配線基板を提供することにある。
は、多数の電極層およびセラミック誘電体層を交互に積
層して成り、多数の電極層に対して垂直方向に貫通する
複数の貫通孔に導体が充填されて成る引き出し電極部を
有するコンデンサ素子であって、引き出し電極部は、こ
のコンデンサ素子の主面の外側に突出していることを特
徴とするものである。
線基板は、有機材料から成る複数の絶縁層を積層すると
ともにこれら絶縁層の表面に配線導体を形成し、絶縁層
を挟んで上下に位置する配線導体間を絶縁層に形成され
た貫通導体を介して電気的に接続して成り、上下の最外
層に位置する配線導体の一部が外部電気回路と接続され
る接続パッドとされており、絶縁層の少なくとも一層に
設けられた空洞部の内部に上記のコンデンサ素子を内蔵
するとともに、このコンデンサ素子の上下両主面におい
て引き出し電極部が貫通導体を介して接続パッドに電気
的に接続されていることを特徴とするものである。
ンサ素子を多数の電極層に対して垂直方向に貫通する貫
通孔に導体が充填されて成る引き出し電極部を有するも
のとしたので、コンデンサ素子に端面電極や表面電極を
印刷することなく直径が数10μmという微細な引き出し
電極部を容易に形成することができるために小型化する
ことができる。また、コンデンサ素子に端面電極や表面
電極を配設して電極を引き回しする必要もなく電極層の
直上に最短距離で引き出し電極部を形成することができ
るので、引き回し電極の長さに起因するインダクタンス
成分を小さくすることが可能で、高周波領域においても
電源ノイズの少ない電気特性に優れたものとすることが
できる。さらに、本発明のコンデンサ素子によれば、引
き出し電極部がコンデンサ素子の主面の外側に突出して
いるので、コンデンサ素子を多層配線基板に内蔵してコ
ンデンサ素子内蔵多層配線基板を製作した場合、その加
圧工程において、コンデンサ素子の主面の外側に突出し
た引き出し電極部が絶縁層に形成された貫通導体を加圧
して貫通導体の導体充填密度を上げることが可能とな
り、貫通導体の電気抵抗を減少させることができ、その
結果、貫通導体のインダクタンス成分を小さくすること
ができ、ノイズの発生が少なく、通信機器等の電子機器
類に誤動作を発生させることがない。
線基板によれば、絶縁層の少なくとも一層に設けられた
空洞部の内部に上記のコンデンサ素子を内蔵したことか
ら、コンデンサ素子が従来のコンデンサ素子のように端
面電極や表面電極を配設して電極を引き回しする必要が
ないので、従来のコンデンサ素子を内蔵した多層配線基
板よりも低インダクタンス化を実現することが可能とな
り、ノイズの発生が少なく、通信機器等の電子機器類に
誤動作を発生させてしまうことのないコンデンサ素子内
蔵多層配線基板とすることができる。
配線基板によれば、上下の最外層に位置する配線導体の
一部を外部電気回路と接続される接続パッドとし、コン
デンサ素子の上下両主面において引き出し電極部を貫通
導体を介して接続パッドに電気的に接続させたことか
ら、最短距離でコンデンサ素子と外部電気回路を電気的
に接続することが可能となるため、配線の長さに起因す
るインダクタンスを低減でき、ノイズ低減の効果が大き
いコンデンサ素子内蔵多層配線基板とすることができ
る。
びコンデンサ素子内蔵多層配線基板を添付の図面に基づ
いて詳細に説明する。
形態の一例を示す断面図である。また、図2は、図1の
コンデンサ素子を内蔵した本発明のコンデンサ素子内蔵
多層配線基板の断面図であり、本例では、コンデンサ素
子を1個内蔵した場合を示している。これらの図におい
て、1は電極層、2はセラミック誘電体層、3は貫通
孔、4は引き出し電極部で、主にこれらで本発明のコン
デンサ素子5が構成されている。また、6は絶縁層、7
は配線導体、8は貫通導体、9は接続パッドで、主にこ
れらとコンデンサ素子5とで本発明のコンデンサ素子内
蔵多層配線基板11が構成されている。なお、図2には、
絶縁層6を3層積層して成るコンデンサ素子内蔵多層配
線基板11を示している。また、コンデンサ素子内蔵多層
配線基板11は内部に位置する絶縁層6の少なくとも1層
には空洞部10が形成されており、その空洞部10にはコン
デンサ素子5が埋設されている。
ぞれ0.3〜5mmの直方体であり、図1に断面図で示す
ように、セラミック誘電体層2と電極層1とを交互に積
層することにより形成されている。
しては、種々の誘電体セラミック材料を用いることがで
き、例えば、BaTiO3やLaTiO3・CaTiO3
・SrTiO3等のセラミック組成物、あるいは、Ba
TiO3の構成元素であるBaをCaで、TiをZrや
Snで部分的に置換した固溶体等のチタン酸バリウム系
材料や、鉛系ペロブスカイト型構造化合物等が挙げられ
る。
例えばPdやAg・Pt・Ni・Cu・Pb等の金属や
それらの合金が用いられる。
層1に対して垂直方向に貫通する貫通孔3に導体が充填
されて成る引き出し電極部4を有している。
デンサ素子5を、多数の電極層1に対して垂直方向に貫
通する貫通孔3に導体が充填されて成る引き出し電極部
4を有するものとしたことから、コンデンサ素子5に端
面電極や表面電極を印刷することなく直径が数10μmと
いう微細な引き出し電極部4を容易に形成することがで
きるためコンデンサ素子5を小型化することができると
ともに、コンデンサ素子5に端面電極や表面電極を配設
して電極を引き回しする必要もなく、電極層1の直上に
最短距離で引き出し電極部4を形成することができるの
で、引き回し電極の長さに起因するインダクタンス成分
を小さくすることが可能で、高周波領域においても電源
ノイズの小さい電気特性に優れたものとすることができ
る。
あり、これらは第1引き出し電極部と第2引き出し部と
に分類される。そして、コンデンサ素子5を構成する電
極層1も、第1電極層と第2電極層とに分類され、第1
電極層は第1引き出し電極によって電気的に接続されて
いる。また、第2電極層は第2引き出し電極によって電
気的に接続されており、セラミック誘電体層2を介して
第1電極層と対向するように配置される。
数が4個未満であるとインダクタンスを低減する効果が
小さくなる傾向があり、50個を超えると電極層1の面積
が小さくなってコンデンサ素子5の容量が小さくなって
しまう傾向がある。
き出し電極部と第2引き出し電極部が隣り合うようにす
ることがインダクタンスを低減するために重要であり、
第1引き出し電極部と第2引き出し電極部が、格子状の
配列の隣接する格子点にそれぞれ位置するように配置す
ると、よりインダクタンスを低減することができ好まし
い。
間隔は50〜400μmである。50μmよりも小さいと導電
ペーストを充填する際にショートする危険性があり、40
0μmよりも大きいとインダクタンス低減の効果が小さ
くなる傾向がある。
貫通孔3は、電極層1とセラミック誘電体層2とから成
る積層体に、パンチングによる打ち抜き加工やUV−Y
AGレーザやエキシマレーザ・炭酸ガスレーザ等による
レーザ穿設加工等の方法により形成され、特に微細な貫
通孔3とするためには、レーザによる穿設加工により形
成されることが好ましい。また、貫通孔3の径は数10μ
m〜数mmであり、コンデンサ素子5の大きさにあわせ
て適宜決めればよい。
と電極層1との電気的接続を良好にするために、打ち抜
き加工やレーザ穿設加工後に超音波洗浄処理やデスミア
処理等を施しても良い。
は、PdやAg・Pt・Ni・Cu・Pb等の金属やそ
れらの合金が用いられ、特に電極層1との電気的接続を
良好にするという観点からは、電極層1と同じ材質のも
のを含有することが好ましい。
有機溶剤に有機バインダ樹脂を溶解させた有機ビヒクル
中に金属粉末を分散させて成る導電ペーストを貫通孔3
にスクリーン印刷法等の方法で充填することにより形成
される。なお、ビヒクル中には、これらの他、各種分散
剤・活性剤・可塑剤などが必要に応じて添加されても良
い。
ンダ樹脂は、金属粉末を均質に分散させるとともに貫通
孔3への埋め込みに適正な粘度とレオロジーを与える役
割をもっており、例えば、アクリル樹脂やフェノール樹
脂・アルキッド樹脂・ロジンエステル・エチルセルロー
ス・メチルセルロース・PVA(ポリビニルアルコール)
・ポリビニルブチラート等が挙げられる。特に、金属粉
末の分散性を良くするという観点からは、アクリル樹脂
を用いることが好ましい。
剤は、有機バインダ樹脂を溶解して金属粉末粒子を分散
させ、このような混合系全体をペースト状にする役割を
なし、例えば、α-テルピネオールやベンジルアルコー
ル等のアルコール系や炭化水素系・エーテル系・BCA
(ブチルカルビトールアセテート)等のエステル系・ナ
フサ等が用いられ、特に、金属粉末の分散性を良くする
という観点からは、α-テルピネオール等のアルコール
系溶剤を用いることが好ましい。
焼成後のコンデンサ磁器への接着強度を上げるために、
ガラスフリットやセラミックフリットを加えたペースト
とすることができる。この場合のガラスフリットやセラ
ミックフリットとしては特に限定されるものではなく、
例えば、ホウ珪酸塩系やホウ珪酸亜鉛系のガラス、ある
いは、チタニア・チタン酸バリウムなどのチタン系酸化
物などを適宜用いることができる。
により製作される。
たセラミック誘電体層2と成る、例えばBaTiO3誘
電体セラミックグリーンシート表面に、周知のペースト
作成法により作成したNi金属ペーストをスクリーン印
刷法により所定形状と成るように印刷して未焼成電極層
を形成し、続いてこれらを所定順序に積層し、圧着して
積層体を得る。そして、この積層体にレーザにより所定
の位置に複数の貫通孔3を形成後、超音波洗浄により貫
通孔3を水洗し、この貫通孔3に例えばNi金属粉末と
アクリル樹脂とα-テルピネオールとから成る導電ペー
ストをスクリーン印刷法により充填する。しかる後、こ
れらを800〜1600℃の温度で焼成することにより製作さ
れる。
後有機バインダ樹脂や溶剤が除去され、引き出し電極部
4と成る。
はコンデンサ素子5の主面の外側に突出していることを
特徴とするものであり、本発明においてはこのことが重
要である。
デンサ素子5主面に引き出し電極部4を突出させたこと
から、コンデンサ素子5を多層配線基板に内蔵してコン
デンサ素子内蔵多層配線基板11を製作した場合、コンデ
ンサ素子内蔵多層配線基板11作製時の加圧工程において
絶縁層6に形成された貫通導体8に均一に圧力がかるこ
とにより、貫通導体8の導体充填密度を上げることが可
能となり、電気抵抗を減少させることができ、その結
果、貫通導体8のインダクタンス成分を小さくすること
ができ、ノイズの発生が少なく、通信機器等の電子機器
類に誤動作を発生させてしまうことがない。
サ素子5の主面の外側に突出した部分の高さTが、絶縁
層6の厚さをtとした時に0.1t〜0.5tの範囲とするこ
とが好ましい。突出した引き出し電極部4の高さTが0.
1t未満であると、貫通導体8に十分な圧力がかからな
いため導体充填密度を上げる効果が小さくなり、貫通導
体8のインダクタンスが大きくなる傾向にある。また、
0.5tを超えると、絶縁層6を積層して加圧する際に、
貫通導体8に圧力がかかりすぎて、コンデンサ内蔵多層
基板11に反りが発生する傾向がある。従って、コンデン
サ素子5の主面の外側に突出させた引き出し電極部4の
突出部の高さTは、絶縁層6の厚さをtとした時に0.1
t〜0.5tの範囲が好ましい。
した引き出し電極部4の絶縁層6に平行な方向の断面の
直径は、絶縁層6に形成した貫通導体8の直径よりも大
きいことが好ましい。貫通導体8の直径よりも大きくす
ることにより、絶縁層6を積層して加圧した際に貫通導
体8に均一に圧力がかかるため、貫通導体8の密度が上
がり電気抵抗を減少させることができる。
に引き出し電極部4を突出させる方法として、セラミッ
ク誘電体層2と成る焼成前のセラミックグリーンシート
積層体に貫通孔3を形成し、この貫通孔3内に金属導体
を充填して引き出し電極部4を形成した後、これらを焼
成する前に、引き出し電極部4以外のセラミックグリー
ンシート積層体の表面部分をブラシ研磨による粗化処理
を施すことにより、あるいは、セラミックグリーンシー
ト積層体表面にレーザを照射してセラミックグリーンシ
ート表面の一部を除去することにより引き出し電極部4
を突出させることができる。あるいは、セラミックグリ
ーンシート積層体に貫通孔3を形成した後、セラミック
グリーンシート表面に貫通孔3の部分が開口された所望
の厚みを有するマスクを置いてその上からスキージ等を
用いて貫通孔3に金属導体を充填することにより、マス
クの厚みに相当する引き出し電極部4を突出させ、これ
らを最終的に焼成することにより形成してもよい。さら
に、セラミックグリーンシート積層体表面に樹脂フィル
ム等の保護膜を貼り付けた後、貫通孔3を形成し、この
貫通孔3に保護膜上から金属導体を充填し、しかる後、
保護膜を剥ぎ取り、あるいは、保護膜を付けたまま焼成
することにより形成することもできる。さらにまた、焼
成後のコンデンサ素子5の表面のセラミック誘電体層2
部分をエッチングなどの化学的手法により取り除き、引
き出し電気極部4を突出させてもよい。
は、絶縁層6に垂直な方向の断面が半円形や多角形、ま
たは先端部が尖った三角形でも良いが、引き出し電極部
4の先端部と貫通導体8の接触面積を増加させて、絶縁
層6とコンデンサ素子5との密着を強固なものとすると
いう観点からは、引き出し電極部4の断面形状は半円形
であることが望ましい。このような半円形とすることに
より、突出した引き出し電極部4と貫通導体8との接触
面積が増加し、その結果、コンデンサ素子5が貫通導体
8に拘束されることにより、引き出し電極部4と貫通導
体8との間で剥離して断線してしまうこともない。
をコントロールする方法としては、セラミックグリーン
シート積層体に貫通孔3を形成し、貫通孔3に金属導体
を充填する際のマスクの形状を調整したり、あるいは、
焼成後の引き出し電極部4の突出部表面を研磨すること
で調整することができる。
線基板11を、図2および図3に基づいて詳細に説明す
る。なお、図3(a)〜(g)は、図2のコンデンサ素
子内蔵多層配線基板11を製作するための工程毎の断面図
である。
絶縁層6と成る未硬化の前駆体シート6aを準備し、こ
の前駆体シート6aにレーザ加工により所望の個所に直
径が17〜150μm程度の貫通孔12を穿設する。
脂やビスマレイミドトリアジン樹脂・熱硬化性ポリフェ
ニレンエーテル樹脂・液晶ポリマー樹脂等の有機樹脂材
料から成り、機械的強度を向上させるためのシラン系や
チタネート系等のカップリング剤、熱安定性を改善する
ための酸化防止剤や耐光性を改善するための紫外線吸収
剤等の光安定剤、難燃性を改善するためのハロゲン系も
しくはリン酸系の難燃性剤、アンチモン系化合物やホウ
酸亜鉛・メタホウ酸バリウム・酸化ジルコニウム等の難
燃助剤、潤滑性を改善するための高級脂肪酸や高級脂肪
酸エステル・高級脂肪酸金属塩・フルオロカーボン系界
面活性剤等の滑剤、熱膨張係数を調整するためおよび/
または機械的強度を向上させるための酸化アルミニウム
・酸化珪素・酸化チタン・酸化バリウム・酸化ストロン
チウム・酸化ジルコニウム・酸化カルシウム・ゼオライ
ト・窒化珪素・窒化アルミニウム・炭化珪素・ホウ酸ア
ルミニウム・スズ酸バリウム・ジルコン酸バリウム・ジ
ルコン酸ストロンチウム等の充填材、あるいは、繊維状
ガラスを布状に織り込んだガラスクロス等や耐熱性有機
樹脂繊維から成る不織布等の基材を含有させてもよい。
絶縁材料として熱硬化性樹脂と無機絶縁粉末との複合材
料を用いる場合、以下の方法によって製作される。ま
ず、前述した無機絶縁粉末に熱硬化性樹脂を無機絶縁粉
末量が17〜80体積%となるように溶媒とともに加えた混
合物を得、この混合物を混練機(ニーダ)や3本ロール
等の手段によって混合してペーストを製作する。そし
て、このペーストを圧延法や押し出し法・射出法・ドク
ターブレード法などのシート成形法を採用してシート状
に成形した後、熱硬化性樹脂が完全硬化しない温度に加
熱して乾燥することにより絶縁層6となる前駆体シート
6aが製作される。なお、ペーストは、好適には、熱硬
化性樹脂と無機絶縁粉末との複合材料に、トルエン・酢
酸ブチル・メチルエチルケトン・メタノール・メチルセ
ロソルブアセテート・イソプロピルアルコール・メチル
イソブチルケトン・ジメチルホルムアミド等の溶媒を添
加してなる所定の粘度を有する流動体であり、その粘度
は、シート成形法にもよるが100〜3000ポイズが好まし
い。
貫通孔12内に銅・銀・金・半田等から成る導電性ペース
トを従来周知のスクリーン印刷法等を採用して充填し、
貫通導体8を形成する。
前駆体シートの表面と裏面とに被着する配線導体7を準
備する。そして、図3(d)に断面図で示すように、配
線導体7を前駆体シートの表面および裏面に、必要な配
線導体7と貫通導体8とが電気的に接続するように重ね
合わせて転写する。
転写法によって行っており、このような配線導体7は、
次に述べる方法により形成される。まず、離型シート等
の支持体13の表面に銅・金・銀・アルミニウム等から選
ばれる1種または2種以上の合金からなる厚さ1〜35μ
mの金属箔を接着し、その表面に所望の配線パターンの
鏡像パターンとなるようにレジスト層を形成した後、エ
ッチング・レジスト除去によって所定の配線パターンの
鏡像の配線導体7を形成する。次に、配線導体7の前駆
体シート6aの表面および裏面への被着は、配線導体7
が形成された支持体13を前駆体シート6aの表面および
裏面へ重ね合わせ、しかる後、圧力が0.5〜10MPa、
温度が60〜150℃の条件で加圧加熱した後、支持体13を
剥がすことにより、図3(e)に断面図に示すように配
線導体7が前駆体シートに被着される。なお、この時、
貫通導体8は、完全に硬化していない未硬化状態として
おくことが重要である。
レフタレートやポリエチレンナフタレート・ポリイミド
・ポリフェニレンサルファイド・塩化ビニル・ポリプロ
ピレン等公知のものが使用できる。支持体13の厚みは10
〜100μmが適当であり、望ましくは25〜50μmが良
い。支持体13の厚みが10μm未満であると支持体13の変
形や折れ曲がりにより形成した配線導体7が断線し易く
なり、厚みが100μmを超えると支持体13の柔軟性がな
くなって、前駆体シートからの支持体13の剥離が困難と
なる傾向がある。また、支持体13表面に電解金属箔を形
成するために、アクリル系やゴム系・シリコン系・エポ
キシ系等公知の接着剤を使用してもよい。
に、上記(a)〜(f)の工程を経て製作した複数の前駆体シ
ート6aと、コンデンサ素子5とを準備し、次に、引き
出し電極部4の先端部と貫通導体8との位置合わせを行
い載置するとともに前駆体シートを積層し、温度が150
〜300℃、圧力が0.5〜10MPaの条件で30分〜24時間ホ
ットプレスして前駆体シートおよび導電性ペーストを完
全硬化させることによって、図3(g)に断面図で示す
本発明のコンデンサ素子内蔵多層配線基板11が完成す
る。
10は、前駆体シート6aを積層する前に、前駆体シート
6aのコンデンサ素子5が収容される個所にレーザ法や
パンチング法により穿設しておけばよい。
配線基板11によれば、絶縁層6の少なくとも一層に設け
られた空洞部10の内部に上記のコンデンサ素子5を内蔵
したことから、従来の端面に電極が印刷されたコンデン
サ素子を内蔵した多層配線基板よりも低インダクタンス
化を実現することが可能となり、ノイズの発生が少な
く、通信機器等の電子機器類に誤動作を発生させてしま
うことのないコンデンサ素子内蔵多層配線基板11とする
ことができる。
線基板11によれば、上下の最外層に位置する配線導体7
の一部を外部電気回路と接続される接続パッド9とし、
コンデンサ素子5の上下両主面において引き出し電極部
4を貫通導体8を介して接続パッド9に電気的に接続さ
せたことから、最短距離でコンデンサ素子5と外部電気
回路を電気的に接続することが可能となるため、配線の
長さに起因するインダクタンスを低減でき、ノイズ低減
の効果が大きいコンデンサ素子内蔵多層配線基板11とす
ることができる。
線基板11は上述の実施例に限定されるものではなく、本
発明の要旨を逸脱しない範囲であれば種々の変更は可能
であり、例えば、上述の実施例では4層の絶縁層6を積
層することによってコンデンサ素子内蔵多層配線基板11
を製作したが、2層や3層あるいは5層以上の絶縁層6
を積層してコンデンサ内蔵多層配線基板11を製作しても
よい。また、上述の実施例ではコンデンサ素子5を含む
絶縁層6を1層としたが、2層(連続層を含む)以上と
してもよい。さらに、コンデンサ素子5に形成した引き
出し電極部4の数は一つの電極につき2個以上形成して
もよい。
デンサ素子を多数の電極層に対して垂直方向に貫通する
貫通孔に導体が充填されて成る引き出し電極部を有する
ものとしたので、コンデンサ素子に端面電極や表面電極
を印刷することなく直径が数10μmという微細な引き出
し電極部を容易に形成することができるために小型化す
ることができる。また、コンデンサ素子に端面電極や表
面電極を配設して電極を引き回しする必要もなく電極層
の直上に最短距離で引き出し電極部を形成することがで
きるので、引き回し電極の長さに起因するインダクタン
ス成分を小さくすることが可能で、高周波領域において
も電源ノイズの少ない電気特性に優れたものとすること
ができる。さらに、本発明のコンデンサ素子によれば、
引き出し電極部がコンデンサ素子の主面の外側に突出し
ているので、コンデンサ素子を多層配線基板に内蔵して
コンデンサ素子内蔵多層配線基板を製作した場合、その
加圧工程において、コンデンサ素子の主面の外側に突出
した引き出し電極部が絶縁層に形成された貫通導体を加
圧して貫通導体の導体充填密度を上げることが可能とな
り、貫通導体の電気抵抗を減少させることができ、その
結果、貫通導体のインダクタンス成分を小さくすること
ができ、ノイズの発生が少なく、通信機器等の電子機器
類に誤動作を発生させることがない。
線基板によれば、絶縁層の少なくとも一層に設けられた
空洞部の内部に上記のコンデンサ素子を内蔵したことか
ら、コンデンサ素子が従来のコンデンサ素子のように端
面電極や表面電極を配設して電極を引き回しする必要が
ないので、従来のコンデンサ素子を内蔵した多層配線基
板よりも低インダクタンス化を実現することが可能とな
り、ノイズの発生が少なく、通信機器等の電子機器類に
誤動作を発生させてしまうことのないコンデンサ素子内
蔵多層配線基板とすることができる。
配線基板によれば、上下の最外層に位置する配線導体の
一部を外部電気回路と接続される接続パッドとし、コン
デンサ素子の上下両主面において引き出し電極部を貫通
導体を介して接続パッドに電気的に接続させたことか
ら、最短距離でコンデンサ素子と外部電気回路を電気的
に接続することが可能となるため、配線の長さに起因す
るインダクタンスを低減でき、ノイズ低減の効果が大き
いコンデンサ素子内蔵多層配線基板とすることができ
る。
示す断面図である。
デンサ素子内蔵多層配線基板の断面図である。
サ素子内蔵多層配線基板の製造方法を説明するための工
程毎の断面図である。
Claims (2)
- 【請求項1】 多数の電極層およびセラミック誘電体層
を交互に積層して成り、前記多数の電極層に対して垂直
方向に貫通する複数の貫通孔に導体が充填されて成る引
き出し電極部を有するコンデンサ素子であって、前記引
き出し電極部は、前記コンデンサ素子の主面の外側に突
出していることを特徴とするコンデンサ素子。 - 【請求項2】 有機材料から成る複数の絶縁層を積層す
るとともにこれら絶縁層の表面に配線導体を形成し、前
記絶縁層を挟んで上下に位置する前記配線導体間を前記
絶縁層に形成された貫通導体を介して電気的に接続して
成り、上下の最外層に位置する前記配線導体の一部が外
部電気回路と接続される接続パッドとされており、前記
絶縁層の少なくとも一層に設けられた空洞部の内部に請
求項1記載のコンデンサ素子を内蔵するとともに、該コ
ンデンサ素子の上下両主面において前記引き出し電極部
が前記貫通導体を介して前記接続パッドに電気的に接続
されていることを特徴とするコンデンサ素子内蔵多層配
線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002048834A JP4530605B2 (ja) | 2002-02-25 | 2002-02-25 | コンデンサ素子内蔵多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002048834A JP4530605B2 (ja) | 2002-02-25 | 2002-02-25 | コンデンサ素子内蔵多層配線基板 |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006076659A Division JP2006222440A (ja) | 2006-03-20 | 2006-03-20 | コンデンサ素子 |
JP2007166465A Division JP2007311812A (ja) | 2007-06-25 | 2007-06-25 | コンデンサ素子およびコンデンサ素子内蔵多層配線基板 |
JP2007263951A Division JP4467612B2 (ja) | 2007-10-10 | 2007-10-10 | コンデンサ素子内蔵多層配線基板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003249414A true JP2003249414A (ja) | 2003-09-05 |
JP2003249414A5 JP2003249414A5 (ja) | 2006-05-18 |
JP4530605B2 JP4530605B2 (ja) | 2010-08-25 |
Family
ID=28661501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002048834A Expired - Fee Related JP4530605B2 (ja) | 2002-02-25 | 2002-02-25 | コンデンサ素子内蔵多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4530605B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006046461A1 (ja) * | 2004-10-29 | 2006-05-04 | Murata Manufacturing Co., Ltd. | チップ型電子部品を内蔵した多層基板及びその製造方法 |
JP2008066712A (ja) * | 2006-08-09 | 2008-03-21 | Murata Mfg Co Ltd | 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法 |
JP2008306227A (ja) * | 2008-09-25 | 2008-12-18 | Panasonic Electric Works Co Ltd | 凹凸多層回路板モジュール及びその製造方法 |
JP2012019247A (ja) * | 2007-06-15 | 2012-01-26 | Murata Mfg Co Ltd | 部品内蔵基板の製造方法 |
JP5477372B2 (ja) * | 2009-03-11 | 2014-04-23 | 日本電気株式会社 | 機能素子内蔵基板、及びその製造方法、並びに電子機器 |
KR20160083731A (ko) * | 2015-01-02 | 2016-07-12 | 삼화콘덴서공업주식회사 | 적층 세라믹 커패시터 |
CN106847504A (zh) * | 2017-03-23 | 2017-06-13 | 日新电机(无锡)有限公司 | 电容器隔声腔结构 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5038360B2 (ja) * | 2009-06-22 | 2012-10-03 | 京セラ株式会社 | コンデンサ素子内蔵多層配線基板の製造方法 |
-
2002
- 2002-02-25 JP JP2002048834A patent/JP4530605B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006046461A1 (ja) * | 2004-10-29 | 2006-05-04 | Murata Manufacturing Co., Ltd. | チップ型電子部品を内蔵した多層基板及びその製造方法 |
KR100837147B1 (ko) * | 2004-10-29 | 2008-06-11 | 가부시키가이샤 무라타 세이사쿠쇼 | 칩형 전자 부품을 내장한 다층 기판 |
US7750247B2 (en) | 2004-10-29 | 2010-07-06 | Murata Manufacturing Co., Ltd. | Multilayer substrate with built-in-chip-type electronic component and method for manufacturing the same |
JP2008066712A (ja) * | 2006-08-09 | 2008-03-21 | Murata Mfg Co Ltd | 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法 |
JP2012019247A (ja) * | 2007-06-15 | 2012-01-26 | Murata Mfg Co Ltd | 部品内蔵基板の製造方法 |
JP2008306227A (ja) * | 2008-09-25 | 2008-12-18 | Panasonic Electric Works Co Ltd | 凹凸多層回路板モジュール及びその製造方法 |
JP5477372B2 (ja) * | 2009-03-11 | 2014-04-23 | 日本電気株式会社 | 機能素子内蔵基板、及びその製造方法、並びに電子機器 |
KR20160083731A (ko) * | 2015-01-02 | 2016-07-12 | 삼화콘덴서공업주식회사 | 적층 세라믹 커패시터 |
KR101698167B1 (ko) | 2015-01-02 | 2017-01-19 | 삼화콘덴서공업주식회사 | 적층 세라믹 커패시터 |
CN106847504A (zh) * | 2017-03-23 | 2017-06-13 | 日新电机(无锡)有限公司 | 电容器隔声腔结构 |
Also Published As
Publication number | Publication date |
---|---|
JP4530605B2 (ja) | 2010-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5095398B2 (ja) | 多層プリント配線板 | |
JP2012033968A (ja) | プリント配線板及びその製造方法 | |
KR100972874B1 (ko) | 최적화된 온도 특성을 갖는 집적 박막 커패시터를 포함하는장치 및 시스템 | |
JP2005072328A (ja) | 多層配線基板 | |
JP2006222440A (ja) | コンデンサ素子 | |
JP4530605B2 (ja) | コンデンサ素子内蔵多層配線基板 | |
JP2003188048A (ja) | コンデンサ素子およびコンデンサ素子内蔵多層配線基板 | |
JP4051194B2 (ja) | コンデンサ素子内蔵多層配線基板 | |
JP4903320B2 (ja) | 電子素子付配線基板の製造方法 | |
JP2006510233A (ja) | 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法 | |
JP4467612B2 (ja) | コンデンサ素子内蔵多層配線基板 | |
JP2003198139A (ja) | コンデンサ素子内蔵多層配線基板 | |
JP2005019686A (ja) | コンデンサ素子内蔵多層配線基板 | |
JP2004172305A (ja) | 多層配線基板 | |
JP4936756B2 (ja) | 多層配線基板内蔵用セラミックコンデンサ素子の製造方法 | |
JP2004172412A (ja) | コンデンサ素子およびコンデンサ素子内蔵多層配線基板 | |
JP4772132B2 (ja) | コンデンサ素子内蔵多層配線基板 | |
JP2010080866A (ja) | 多層配線板及びその製造方法 | |
JP2004119732A (ja) | コンデンサ素子内蔵多層配線基板 | |
JP5038360B2 (ja) | コンデンサ素子内蔵多層配線基板の製造方法 | |
JP4429282B2 (ja) | コンデンサ素子内蔵配線基板の製造方法 | |
JP2006237446A (ja) | 多層配線基板およびその製造方法 | |
JP4429375B2 (ja) | コンデンサ素子内蔵配線基板の製造方法 | |
JP4511511B2 (ja) | コンデンサ素子内蔵多層配線基板の製造方法 | |
JP2004063611A (ja) | コンデンサ素子およびコンデンサ素子内蔵多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060320 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071203 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20071221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100608 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4530605 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |