JP2005223226A - 複合多層基板 - Google Patents

複合多層基板 Download PDF

Info

Publication number
JP2005223226A
JP2005223226A JP2004031394A JP2004031394A JP2005223226A JP 2005223226 A JP2005223226 A JP 2005223226A JP 2004031394 A JP2004031394 A JP 2004031394A JP 2004031394 A JP2004031394 A JP 2004031394A JP 2005223226 A JP2005223226 A JP 2005223226A
Authority
JP
Japan
Prior art keywords
resin
multilayer substrate
ceramic
main surface
composite multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004031394A
Other languages
English (en)
Other versions
JP4432517B2 (ja
Inventor
Akira Baba
彰 馬場
Nobuaki Ogawa
伸明 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004031394A priority Critical patent/JP4432517B2/ja
Publication of JP2005223226A publication Critical patent/JP2005223226A/ja
Application granted granted Critical
Publication of JP4432517B2 publication Critical patent/JP4432517B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】従来の複合多層基板は、セラミック基板と、この下面に形成された複合樹脂材料層とからなり、複合樹脂材料層を介してセラミック基板とプリント配線基板とを接合しているが、セラミック基板とプリント配線基板とではそれぞれの物性(例えば、熱膨張係数)や表面状態が大きく異なるため、単一の複合樹脂材料層で双方に対応することは困難で、複合樹脂材料層の熱膨張係数をセラミック基板、プリント配線基板のどちらか一方に合わせると、熱膨張係数の差の大きな界面において熱衝撃による層間剥離やクラックが生じる虞がある。
【解決手段】本発明の複合多層基板1は、セラミック多層基板2と、第1、第2、第3の樹脂層3A、3B、3Cが積層されてなる樹脂積層体3とを備え、セラミック多層基板2の下面と樹脂積層体2の上面とが接合された複合多層基板であって、第1、第2、第3の樹脂層3A、3B、3Cは、それぞれ異なる熱膨張係数を有する。
【選択図】図1

Description

本発明は、複合多層基板に関し、更に詳しくは、信頼性の高い複合多層基板に関するものである。
従来の複合多層基板としては例えば特許文献1に記載の高周波半導体装置に用いられた複合多層基板が知られている。この高周波半導体装置は、セラミック基板の下面に形成されたエポキシ樹脂と無機充填物からなる複合樹脂材料層が形成され、その複合樹脂材料層の下部は平坦な形状を有し、かつ外部接続端子用電極が形成され、前記複合樹脂材料層の内部にはセラミック基板に接続された半導体素子や受動部品を埋没して構成され、送受信系のオールインワン構造のモジュールパッケージとして、小型化及び高密度実装化を実現している。また、複合樹脂材料層のビアホールに導電性樹脂を埋め込むことによって高放熱化を実現している。
上記高周波半導体装置に用いられた複合多層基板は、セラミック基板と、このセラミック基板の下面に形成された複合樹脂材料層とから構成されている。複合樹脂材料層は、樹脂と無機充填物によって形成されている。複合樹脂材料層に無機充填物を添加することによって複合樹脂材料層からの放熱性を高めている。
特開2003−124435号公報
しかしながら、特許文献1に記載の高周波半導体装置に用いられた複合多層基板の場合には、セラミック基板と、この下面に形成された複合樹脂材料層とからなり、複合樹脂材料層を介してセラミック基板とプリント配線基板とを接合しているが、セラミック基板とプリント配線基板とではそれぞれの物性や表面状態が大きく異なるため、単一の複合樹脂材料層で双方に対応することは困難である。例えば一般にセラミックの熱膨張係数は5.0〜9.0ppm/℃の範囲内にあり、プリント配線基板20の熱膨張係数は12.0〜18.0ppm/℃の範囲内にある。従って、特許文献1に記載のように樹脂材料に無機充填物を添加して、複合樹脂材料層の熱膨張係数をセラミック基板、プリント配線基板のどちらか一方に合わせると、熱膨張係数の差の大きな界面において例えば熱衝撃等による層間剥離やクラックが生じる虞がある。
本発明は、上記課題を解決するためになされたもので、プリント配線基板への実装時の熱衝撃や実装前後の高温環境下でもセラミック基板と樹脂層間の層間剥離やプリント配線基板からの剥離を確実に防止することができ、しかも耐衝撃性及び耐湿性に優れた、信頼性の高い複合多層基板を提供することを目的としている。
本発明者等は、複合多層基板について種々検討した結果、以下のことを知見した。即ち、セラミック基板と樹脂層とを備えた複合多層基板は、多くの場合、その後長時間経ってからプリント配線基板上に実装するが、プリント配線基板と樹脂層との接続を強固にするためには、樹脂層の外部端子をハンダ接続するよりも、樹脂自体をプリント配線基板と強く接合させることの方が好ましい。そのためには樹脂層を半硬化状態でプリント配線基板に実装し、その後本硬化(硬化を完成させること)する方が良い。しかし樹脂層が半硬化状態ではセラミック基板との接合力が弱く、樹脂層がセラミック基板から容易に剥離してしまう問題がある。
また、樹脂層は、内蔵された実装部品を保護する役目を担うことから、緻密で硬質である必要がある反面、樹脂層には落下衝撃を緩和する役目もあるため、落下衝撃等の外力に対して柔軟に変形する弾性が求められるが、これら2つの要求は相反しており、一種類の樹脂で同時に満足することは不可能である。
そこで、複合多層基板の樹脂層として特定の構造を採用することによってセラミック基板とプリント配線基板の双方に確実に接合させることができ、しかも複合多層基板がセラミック基板と樹脂層間で層間剥離する虞がなく、また、実装部品を内蔵する場合であっても実装部品を確実に保護できることを知見した。
本発明は、上記知見に基づいてなされたもので、請求項1に記載の複合多層基板は、第1の主面及びこれに対向する第2の主面を有するセラミック基板と、第1の主面及びこれに対向する第2の主面を有する樹脂積層体とを備え、上記セラミック基板の第2の主面と上記樹脂積層体の第1の主面とが接合されてなり、且つ、上記セラミック基板に形成された回路パターンと上記樹脂積層体の第2の主面に形成された外部端子電極とが電気的に接続された複合多層基板であって、上記樹脂積層体を構成する各樹脂層は、それぞれ異なる特性を有することを特徴とするものである。
また、本発明の請求項2に記載の複合多層基板は、請求項1に記載の発明において、上記各樹脂層は、それぞれ樹脂材料及び無機粉末を含むことを特徴とするものである。
また、本発明の請求項3に記載の複合多層基板は、請求項1または請求項2に記載の発明において、上記各樹脂層は、それぞれ異なる熱膨張係数を有し、上記樹脂積層体の第1の主面側に熱膨張係数の小さい樹脂層を配置し、上記積層体の第2の主面側に熱膨張係数の大きい樹脂層を配置したことを特徴とするものである。
また、本発明の請求項4に記載の複合多層基板は、請求項3に記載の発明において、上記樹脂積層体の第1の主面を形成する樹脂層の熱膨張係数は、上記セラミック基板の熱膨張係数の±2ppm/℃以内であることを特徴とするものである。
また、本発明の請求項5に記載の複合多層基板は、請求項3または請求項4に記載の発明において、上記各樹脂層の熱膨張係数は、上記樹脂積層体の第1の主面から第2の主面に向けて漸増することを特徴とするものである。
また、本発明の請求項6に記載の複合多層基板は、請求項1または請求項2に記載の発明において、上記各樹脂層は、それぞれ異なる弾性率を有し、上記樹脂積層体の第2の主面側の弾性率がその第1の主面側の弾性率より高いことを特徴とするものである。
また、本発明の請求項7に記載の複合多層基板は、請求項1または請求項2に記載の発明において、上記各樹脂層は、それぞれ異なる硬化度を有し、上記樹脂積層体の第2の主面側の硬化度がその第1の主面側の硬化度より低いことを特徴とするものである。
また、本発明の請求項8に記載の複合多層基板は、請求項7に記載の発明において、記樹脂積層体の第2の主面側の樹脂層は、半硬化状態にあることを特徴とするものである。
また、本発明の請求項9に記載の複合多層基板は、請求項1〜請求項8のいずれか1項に記載の発明において、上記セラミック基板は、複数のセラミック層を積層したセラミック多層基板からなり、セラミック多層基板は、内部にAgまたはCuを主成分とする回路パターンを有することを特徴とするものである。
また、本発明の請求項10に記載の複合多層基板は、請求項1〜請求項9のいずれか1項に記載の複合多層基板が、上記外部端子電極は、金属箔によって形成されていることを特徴とするものである。
また、本発明の請求項11に記載の複合多層基板は、請求項1〜請求項10のいずれか1項に記載の発明において、上記樹脂積層体は、チップ部品を内蔵することを特徴とするものである。
而して、本発明の複合多層基板は、上述のように、セラミック基板と、このセラミック基板に接合された樹脂積層体とを備えている。セラミック基板は、第1の主面(上面)と、第1の主面と対向する第2の主面(下面)とを有している。樹脂積層体は、セラミック基板と同様に第1(上面)及び第2の主面(下面)を有している。従って、複合多層基板は、セラミック基板の下面と樹脂積層体の上面とを接合して形成されている。
上記セラミック基板は、一枚のセラミックグリーンシートを焼成して形成されたセラミック基板であっても、複数枚のセラミックグリーンシートの積層体を焼成して形成されたセラミック多層基板であっても良い。セラミック基板の上面には半導体素子等の能動チップ部品あるいはコンデンサやインダクタ等の受動チップ部品を実装するための回路パターンが形成され、その下面にもこれらのチップ部品を実装するための回路パターンが形成されていても良い。セラミック基板の下面に実装されるチップ部品は、樹脂積層体内に埋め込まれ、樹脂積層体側をプリント配線基板に接合するようにしてある。また、上下の回路パターンは、セラミック基板に形成されたビアホール内に充填されたビアホール導体によって電気的に接続されている。セラミック基板の上面に実装されたチップ部品は、樹脂層内に埋設しても良く、また、ケースを被せても良い。
上記セラミック基板がセラミック多層基板として形成され、その内部に回路パターンを形成する場合には、所定のセラミックグリーンシートに導電ペーストによって回路パターンを形成すると共に導電ペーストをビアホール内に充填し、このセラミックグリーンシートを所定枚数積層してなる積層体を焼成することによってセラミック基板内に回路パターンを形成することができる。回路パターン及びビアホール導体は例えばAgまたはCuを主成分として含むものが好ましく、回路パターンとビアホール導体とは同一の金属成分であっても異なっていても良い。
従って、セラミック基板は、1000℃以下の低温で、低融点金属であるAg、Cuを主成分として含む導電ペーストと共焼成可能な低温焼結セラミック材料によって形成されていることが好ましい。低温焼結セラミック材料とは、上記低融点金属と共焼成可能な材料であって、特に、1000℃以下の温度で焼成することができるセラミック材料のことを云う。低温焼結セラミック材料としては、例えば、アルミナやフォルステライト、コージェライト等のセラミック粉末やこれらのセラミック粉末にホウ珪酸系ガラス粉末を混合したガラス複合系材料、ZnO−MgO−Al−SiO系の結晶化ガラスを用いた結晶化ガラス系材料、BaO−Al−SiO系セラミック粉末やAl−CaO−SiO−MgO−B系セラミック粉末等を用いた非ガラス系材料等を挙げることができる。
上記樹脂積層体は、複数の樹脂層を積層して形成され、各樹脂層がそれぞれ異なる特性を有している。ここで、樹脂層の特性とは、例えば、熱膨張係数、弾性率及び樹脂の硬化度等の物性や性状のことを云う。各樹脂層は、それぞれ樹脂材料と無機粉末とを含んで構成され得る。樹脂材料は、特に制限されないが、例えば熱硬化性樹脂や光硬化性樹脂を用いることができ、特にエポキシ樹脂系の熱硬化性樹脂が好ましい。また、無機粉末は、特に制限されないが、金属粉末は導電性があって樹脂層の絶縁性を阻害する虞があるため、絶縁性のあるもの、例えばセラミック粉末が好ましい。樹脂材料及び無機粉末は、必要に応じて、各樹脂層で同一のものを使用しても、互いに異なるものを使用しても良い。また、無機粉末は、必要に応じて、各樹脂層で同一の粒径を有するものと使用しても、互いに異なる粒径のものを使用しても良い。
上記樹脂層の特性は、樹脂材料と無機粉末の配合比や樹脂材料の重合度(硬化度)等によって異なる。樹脂層における無機粉末の含有量が多くなるほど無機粉末の物性値に近づき、無機粉末の含有量が少なくなるほど樹脂層の特性が樹脂材料の物性値に近づく。無機粉末として好ましいセラミック粉末は、一般的に樹脂よりも熱膨張係数が小さいため、樹脂層におけるセラミック粉末の含有量が多くなるほど樹脂層の膨張係数が小さくなってセラミック基板のそれに近づき、その含有量が少なくなるほど熱膨張係数がプリント配線基板のそれに近づくことになる。また、樹脂層におけるセラミック粉末の含有量が多くなるほど硬くなって弾性率が低下し、その含有量が少なくなるほど軟化して弾性率が高くなる。尚、前述したように一般に、セラミック基板の熱膨張係数は、5.0〜9.0ppm/℃であり、プリント配線基板の熱膨張係数は、12.0〜18.0ppm/℃である。
上記各樹脂層は、それぞれ異なる熱膨張係数を有していても良い。そして、樹脂積層体としては、セラミック基板側、即ち上面側に熱膨張係数の小さい樹脂層が配置され、プリント配線基板側に熱膨張係数の大きい樹脂層が配置されたものが好ましい。樹脂積層体のセラミック基板側、即ち下面側に熱膨張係数の小さい樹脂層を配置することによって樹脂積層体とセラミック基板との間の熱膨張係数の差を小さくして層間剥離を防止し、あるいは抑制することができる。樹脂積層体のプリント配線基板側に熱膨張係数の大きい樹脂層を配置することによって、複合多層基板をプリント配線基板に半田実装する際の熱衝撃や、複合多層基板を実装品として使用している時の高温環境下でも樹脂積層体とプリント配線基板との間の界面剥離を防止し、あるいは抑制することができる。
上記樹脂積層体の上面を含む樹脂層、即ちセラミック基板と接合される樹脂層の熱膨張係数は、セラミック基板の熱膨張係数の±2ppm/℃以内であることが好ましい。通常、多層配線基板での層間の熱膨張係数の差が±2ppm/℃の内であれば、実質的に層間剥離やクラックを発生する虞はない。セラミック基板の熱膨張係数が例えば10ppm/℃であるとすれば、これと接触する樹脂層の熱膨張係数は、10±2ppm/℃であることが好ましい。このような熱膨張係数は、樹脂層における無機粉末、例えばセラミック粉末の含有量を調節することによって上記範囲に調節することができる。
上記各樹脂層の熱膨張係数は、樹脂積層体の最上層から最下層に向けて漸増していることが好ましい。樹脂積層体とセラミック基板の間や、樹脂積層体とプリント配線基板の間は勿論のこと、樹脂積層体内の各樹脂層間でも無機粉末の含有量に大きな差があれば、これに伴って各樹脂層間での熱膨張係数の差も大きくなって層間剥離を発生する虞がある。そのため、最上層の樹脂層から最下層の樹脂層まで熱膨張係数を漸増させて樹脂積層体の内部の熱膨張係数に傾斜を持たせることによって、樹脂層間での層間剥離を防止している。つまり、最上層の樹脂層における無機粉末の含有量を最も多く、下層ほど無機粉末の含有量を少なくして最下層の樹脂層における無機粉末の含有量を最も少なくすることが好ましい。
上記各樹脂層は、それぞれ異なる弾性率を有し、樹脂積層体の下面側の弾性率がその上面側の弾性率より高くなっていることが好ましい。樹脂積層体の下面の弾性率を高くすることによって複合多層基板の落下時の衝撃を吸収して衝撃力が極力内部に伝達しないようにしている。従って、樹脂積層体内にチップ部品を内蔵していてもチップ部品への衝撃が軽微になる。樹脂層の弾性率を高くするためには、樹脂層における無機粉末の含有量を低くすれば良い。
上記各樹脂層は、それぞれ異なる硬化度を有し、樹脂積層体の下側の硬化度がその上側の硬化度より低くなっていることが好ましい。つまり、セラミック基板側の樹脂層が硬く、プリント配線基板側の樹脂層が柔らかくなっていることが好ましい。樹脂層の硬化度が高いとは、例えば樹脂層を構成する熱硬化性樹脂の架橋反応が進み硬くなった状態であり、樹脂層の硬化度が低いとは、例えば樹脂層を構成する熱硬化性樹脂の架橋反応が進まず柔らかい状態を云う。プリント配線基板側の樹脂層の硬化度を低くすることによって、この樹脂層とプリント配線基板との密着性を高め、これら両者を強固に接続することができる。樹脂層の硬化度は、熱硬化性樹脂を使用している場合には、入熱量によって適宜調節することができる。
上記樹脂積層体の最下層の樹脂層は、半硬化状態(いわゆる、Bステージの状態)になっていることが好ましい。この樹脂層がBステージに状態にあるとプリント配線基板との接着力を付与すると共に密着性が高くなって、プリント配線基板と強固に接着され、接着後の熱処理によって樹脂層を完全に硬化させてプリント配線基板に強固に接合することができる。
また、上記樹脂層の下面の外部端子電極は、金属箔によって形成されていることが好ましい。金属箔は樹脂層に簡単に形成することができ、しかも低抵抗で安価である。この外部端子電極は、プリント配線基板に実装する際に外部端子電極としてプリント配線基板の電極に半田等によって接合することができる。
また、上記セラミック基板と樹脂積層体との界面に、このセラミック基板の底面積の3〜80%を占める電極が形成されていることが好ましい。この電極は、セラミック基板の回路パターンとして形成されたものであっても、回路パターンから独立したダミー電極として形成されたものであっても、あるいは両者を含めたものであっても良い。
上記セラミック基板の下面に形成された電極は、所定のパターンで形成された導電ペーストをセラミック基板と一緒に焼成して形成されたものが好ましい。導電ペーストを焼成することにより、バインダ等が消失して電極内部や表面にポアが形成されて電極の表面粗さRmaxがセラミック基板の表面粗さRmaxよりも大きくなってアンカー効果を発現し、樹脂層との接合強度を飛躍的に高めることができ、セラミック基板と樹脂層の層間剥離を確実に防止することができる。例えば、セラミック基板の表面粗さRmaxは数μm程度であるが、焼結金属の表面粗さRmaxは数10μm程度であり、セラミック基板と比較して一桁高くなり、上記アンカー効果を期することができる。
上記電極は、グランド電極として利用することができる。この電極をグランド電極として利用することにより、グランド電極とプリント配線基板のグランド電極を繋ぐ距離が短くなって寄生インダクタンス値が小さくなり、例えば複合多層基板を高周波部品として使用した場合に高周波特性を高めることができる。
また、上記樹脂積層体は、半導体素子等の能動チップ部品や、コンデンサ、インダクタ、抵抗体等の受動チップ部品等のチップ部品を内蔵することができる。樹脂積層体は、内蔵するチップ部品を外部から封止し、保護する。チップ部品は、通常、セラミック基板の回路パターンの所定の部位に接続されている。従って、チップ部品は、セラミック基板側の硬化度が高い硬質で緻密な樹脂層で封止されているため、外部からの水分の侵入を防止して確実に保護される。また、複合多層基板が落下しても、落下時の衝撃力を最下層の柔らかい樹脂層によって吸収し、チップ部品への落下衝撃を緩和し、セラミック基板からの剥離を防止することができる。
本発明の請求項1〜請求項13に記載の発明によれば、プリント配線基板への実装時の熱衝撃や実装前後の高温環境下でもセラミック基板と樹脂層間の層間剥離やプリント配線基板からの剥離を確実に防止することができ、しかも耐衝撃性及び耐湿性に優れた、信頼性の高い複合多層基板を提供することができる。
以下、図1に示す実施形態に基づいて本発明を説明する。尚、図1は本発明の複合多層基板の一実施形態を示す断面図である。図2の(a)〜(g)はそれぞれ図1に示す複合多層基板の第1の樹脂層を作製する工程を示す工程図、図3の(a)、(b)はそれぞれ図1に示す複合多層基板のセラミック多層基板と樹脂積層体を接合する工程を示す工程図、図4は本発明の複合多層基板の他の実施形態を示す断面図である。
本実施例の複合多層基板1は、例えば図1に示すように、上下に積層された複数のセラミック層2Aからなるセラミック多層基板2と、セラミック多層基板2の下面(第2の主面)に貼り合わされた樹脂積層体3とを有し、プリント配線基板20に実装して使用される。各セラミック層2Aは、それぞれ低温焼結セラミック材料を1000℃以下の低温で回路パターン4と共焼成して形成されている。回路パターン4は、各セラミック層2に形成された面内配線や電極等の導体パターン4Aと、上下の導体パターン4Aを電気的に接続するビアホール導体4Bとからなり、例えばAgまたはCuを主成分とする金属焼結体として形成されている。そして、セラミック多層基板2の上面(第1の主面)の導体パターン4Aには、複数のチップ部品5が実装されている。チップ部品5は、例えば半導体素子等の能動チップ部品5Aや、コンデンサ、インダクタ、抵抗体等の受動チップ部品5Bとからなっている。
また、図1に示すように、上記樹脂積層体3は、例えば第1、第2、第3の樹脂層3A、3B、3Cを積層して形成され、第1の樹脂層3Aがセラミック多層基板2の下面に接着され、複合多層基板1の実装時に第3の樹脂層3Cがプリント配線基板20に接着される。第1、第2の樹脂層3A、3Bそれぞれにはチップ部品5として能動チップ部品5A及び受動チップ部品5Bがそれぞれ埋設され、それぞれの樹脂層3A、3Bに形成された回路パターン6を介してセラミック多層基板2に対して電気的に接続されている。回路パターン6は、各樹脂層に形成された導体パターン6Aと、上下の導体パターン6Aを電気的に接続するビアホール導体6Bと、外部端子電極6Cとからなっている。導体パターン6Aは、例えば銅箔等の金属箔によって形成され、ビアホール導体6Bは、例えば金属粒子を含む導電性樹脂や半田等によって形成されている。
第1、第2、第3の樹脂層3A、3B、3Cそれぞれは、樹脂材料(例えば、エポキシ系熱硬化性樹脂)と無機粉末(例えば、セラミック粉末)との混合物によって形成されている。そして、第1、第2、第3の樹脂層3A、3B、3Cは、それぞれのセラミック粉末の含有量が異なり、それぞれの物性や性状等の特性が異なっている。
本実施形態では、第1の樹脂層3Aはセラミック粉末の含有量が最も多く、セラミック多層基板2の熱膨張係数に近い最も小さな熱膨張係数を有し、第3の樹脂層3Cはセラミック粉末の含有量が最も少なく、プリント配線基板20の熱膨張係数に近い最も大きな熱膨張係数を有している。第1の樹脂層3Aの熱膨張係数は、例えばセラミック多層基板2の熱膨張係数に対して±2ppm/℃の大きさに調整されている。
従って、複合多層基板1は、実装時の熱衝撃を受けたり高温環境下にあってもセラミック多層基板2と第1の樹脂層3Aとの間の熱膨張係数の差が小さいため層間剥離を生じる虞がなく、また、第3の樹脂層3Cとプリント配線基板20との間の熱膨張係数の差も小さいためプリント配線基板20から剥離する虞がない。
また、第1、第2、第3の樹脂層3A、3B、3Cは、この順序で硬化度が低くなっており、しかも第1、第2、第3の樹脂層3A、3B、3Cは、この順序でセラミック粉末の含有量が減少していることから、第1の樹脂層3Aは、弾性率が最も低く、最も硬く緻密に形成され、第3の樹脂層3Cは弾性率が最も低く、最も柔らかく形成されている。また、実装前の複合多層基板1は、第3の樹脂層3Cが半硬化状態になっており、プリント配線基板20への実装時に第3の樹脂層3Cを硬化させてプリント配線基板20に接合するため、複合多層基板1は第3の樹脂層3Cを介してプリント配線基板20に強固に接着される。また、第3の樹脂層3Cが硬化する際に第1、第2の樹脂層3A、3Bも更に硬化し、セラミック粉末の高い含有量と相俟って緻密で硬質構造になる。
従って、第1、第2の樹脂層3A、3Bは、硬質構造になっているため、それぞれのチップ部品5を封止し、外部からの水分の侵入を防止してチップ部品5を確実に保護することができ、しかも複合多層基板1がプリント配線基板20に実装された状態で落下しても変形しないため、チップ部品5が回路パターン5から外れる虞がない。また、第3の樹脂層3Cは、最も弾性があって柔らかいため、複合多層基板1がプリント配線基板20に実装された状態で落下しても、第3の樹脂層3Cにおいて落下時の衝撃力を吸収すると共にチップ部品5に衝撃力を伝えないため、チップ部品5をより確実に保護することができる。
次に、図2、図3を参照しながら実施例1の複合多層基板の製造方法について具体的に説明する。
(1)セラミックグリーンシートの作製
本実施例では、中心粒径1.0μmのアルミナ粒子を55重量部と、中心粒径1.0μmの軟化点600℃のホウ珪酸ガラスを45重量部の割合で混合し、この混合物に有機溶媒、分散剤、有機バインダ及び可塑剤を加えてスラリーを調製した後、このスラリーをポリエチレンテレフタレート系樹脂からなるキャリアフィルム上に塗布して、低温焼結用のセラミックグリーンシートを作製した。
然る後、レーザー加工やパンチング加工により所定箇所にビアホール導体用孔を形成したセラミックグリーンシートを平滑な支持台の上に密着させた状態で、Ag粉末またはCu粉末を含む導電性ペーストをキャリアフィルム側からスキージを用いてセラミックグリーンシート中のビアホール導体用孔内に押し込むと同時に余分な導電性ペーストを掻き取ってビアホール導体用のビアペースト層を形成した。この際、支持台に吸引機構を付設してビアホール内を負圧にすることによってビアホール内に導電性ペーストを確実に充填することができる。そして、各セラミックグリーンシートに導電性ペーストをそれぞれスクリーン印刷し、面内配線や電極等の導体パターンとなる導体ペースト層を形成した。
(2)生のセラミック積層体の作製
まず、最上層のセラミック層を形成するセラミックグリーンシートをキャリアフィルムが除去した状態で固定治具に装着する。次に積層されるべきセラミックグリーンシートをキャリアフィルムが除去した状態で、先に置かれたセラミックグリーンシート上に積層する。この際、所定の圧力を加えてセラミックグリーンシート同士を圧着しても良い。後は所定の順序でセラミックグリーンシート順次積層していき、最後に最下層のセラミックグリーンシートを積層して生の積層体を得た。
(3)セラミック多層基板の作製
生の積層体の脱バインダ処理を行った後、この積層体を950℃で1時間焼成し、図1、図3に示すセラミック多層基板2を得た。このセラミック多層基板2の基材であるセラミック焼結体は主相であるα−アルミナ結晶相とアモルファス相及びアノーサイト相やウォラストナイト相と見られる微量結晶相から構成されていた。熱機械分析装置(TMA)をいて測定した結果、20〜300℃でのセラミックの熱膨張係数は、7.7ppm/℃であった。
(4)樹脂積層体用の樹脂シートの作製
下記の第1、第2、第3の材料をそれぞれドクターブレード法によってキャリアフィルム上にシート状に成形して、第1、第2、第3の樹脂層3A、3B、3Cを形成するための第1、第2、第3の樹脂シートを得た。この際、これらを熱処理することによりエポキシ系熱硬化性樹脂の架橋反応を進め、エポキシ系熱硬化性樹脂がキャリアフィルム上から流れ出さない程度の粘度に調整した。尚、最適な熱処理時間はエポキシ系熱硬化性樹脂の配合によって異なる。
第1の材料:エポキシ系熱硬化性樹脂27重量部に対し、セラミック多層基板と同一のセラミック焼結体を粉砕した粉砕物(平均粒径2.0μm)を73重量部混合したもので、20〜300℃での硬化後の熱膨張係数は、9.6ppm/℃であった。
第2の材料:上記エポキシ系熱硬化性樹脂45重量部に対し、上記セラミック焼結体の粉砕物(平均粒径2.0μm)を55重量部混合したもので、20〜300℃での硬化後の熱膨張係数は、11.5ppm/℃であった。
第3の材料:上記エポキシ系熱硬化性樹脂55重量部に対し、上記セラミック焼結体の粉砕物(平均粒径2.0μm)を45重量部混合したもので、20〜300℃での硬化後の第3の樹脂層の熱膨張係数は、12.4ppm/℃であった。
但し、第3の樹脂層に使用されるエポキシ系熱硬化性樹脂は、第1、第2の樹脂層中のエポキシ系熱硬化性樹脂よりも熱硬化に要する時間が長く、硬化後の弾性率も低い。
(5)樹脂積層体の作製
まず、図2に示す工程で、第1の樹脂層となる、チップ部品5を内蔵する第1の樹脂シート13Aを作製する。即ち、図2の(a)に示すように支持体10上に厚み10〜40μm程度の金属箔(例えば、銅箔)16Aを貼り付け、銅箔16Aの表面にフォトレジストを塗布し、フォトマスクを介して光を照射した後、フォトレジストを現像して不要部分を除去して銅箔16Aを表出させる。次いで、銅箔16Aの表出部分をエッチングにより除去した後、フォトレジスト膜を除去して、図2の(b)に示す所定形状の導体パターン6Aを形成した。次いで、図2の(c)に示すように導体パターン6A上に半田または導電性接着剤によってチップ部品5(能動チップ部品5A、受動チップ部品5B)を固定した後、図2の(d)に示すように第1の樹脂シート13Aを熱圧着した。この際、減圧雰囲気中で第1の樹脂シート13Aの熱圧着を行なうことにより金属箔と樹脂との間やチップ部品5の周辺部における残留エアを効果的に低減することができる。次いで、図2の(e)に示すように、第1の樹脂シート13Aの銅箔の無い方からレーザー等の光線Lを入射させて第1の樹脂シート13Aにビアホール16Bを形成した。一般に光線は樹脂に吸収され易く、金属には反射されるため、導体パターン6Aに穴をあけることなく、第1の樹脂シート13Aのみを貫通するビアホール16Bが形成することができる。これらのビアホール16B内に図2に(f)に示すように半田または導電性樹脂(Au、Ag、Cu、Ni等の金属粒子と熱硬化性樹脂の混合物)を充填してビアホール導体6Bを形成した後、図2の(g)に示すように支持体10を剥離して、チップ部品5を内蔵する第1の樹脂シート13Aを得た。その後、第1の樹脂シート13Aと同様の手順でチップ部品5を内蔵する第2の樹脂シート13B(図3の(a)参照)を作製し、更に、チップ部品を内蔵しない第3の樹脂シート13C(図3の(a)参照)を作製した。第3の樹脂シート13Cの導体パターンは、外部端子電極6Cとして形成される。
(6)複合多層基板の作製
図3の(a)に示すようにセラミック多層基板2の接合面を上向きにして固定し、この接合面上に第1、第2、第3の樹脂シート13A、13B、13Cの順で接合してチップ部品5及び回路パターン6を内蔵した樹脂積層体3とセラミック多層基板2とを合体して図3の(b)に示す複合多層基板1を作製した。複合多層基板1は、下側からセラミック多層基板2、第1の樹脂層3A、第2の樹脂層3B、第3の樹脂層3C順で積層された層構成になり、樹脂積層体3は第1、第2、第3の樹脂層3A、3B、3Cからなる。合体後の複合多層基板1を170℃で1時間の熱処理を行った。この熱処理で、第1、第2の樹脂層3A、3Bは本硬化されるが、第3の樹脂層3Cはエポキシ系熱硬化性樹脂の含有量が多く、硬化が遅いために半硬化状態に留まる。以上の手順により、樹脂積層体3内にチップ部品5が内蔵された複合多層基板1を得た。尚、第1、第2、第3の樹脂シート13A、13B、13Cを予め一体化した後、セラミック多層基板2に接合しても良い。
本実施例の複合多層基板1は、モジュール部品としてプリント配線基板20上に実装される。プリント配線基板20の熱膨張係数は12〜18ppm/℃である。また一般的なセラミック焼結体の熱膨張係数は10ppm/℃以下である。熱膨張係数の異なる材料を接合したとき、特にその接合面が広い場合には、界面に働く応力によって層間剥離やクラックが生じる虞があるが、本実施例のように多層配線板のサイズでは熱膨張係数の差が2ppm/℃以下であれば層間剥離やクラックの発生は実質的に起こらない。
以上説明したように本実施例によれば、複合多層基板1を構成する樹脂積層体3が複数の異なる第1、第2、第3の樹脂層3A、3B、3Cからなり、樹脂積層体3の各樹脂層3A、3B、3Cの熱膨張係数を傾斜させて、セラミック多層基板と樹脂積層体との間、及び樹脂積層体とプリント配線基板20との間それぞれの熱膨張係数の差を小さくしたため、プリント配線基板20に実装された複合多層基板の熱衝撃に対する信頼性を格段に高めることができ、特に大面積の複合多層基板1においての信頼性を格段に高めることができる。
また、本実施例によれば、セラミック多層基板に接着された第1の樹脂層3Aを本硬化し、プリント配線基板20側の第3の樹脂層3Cを半硬化状態にしたため、複合多層基板をプリント配線基板20上に実装した後で第3の樹脂層3Cを本硬化することにより複合多層基板1とプリント配線基板20とを第3の樹脂層3Cを介して接着させて強固に接合することができる。
また、本実施例によれば、チップ部品5を内蔵する樹脂積層体3の第1、第2の樹脂層3A、3Bより第3の樹脂層3Cの弾性率が高く、柔らかいため、複合多層基板1が実装されたプリント配線基板20が落下衝撃を受けた時、第3の樹脂層3Cで落下衝撃を吸収してセラミック多層基板2への落下衝撃を緩和することができる。また、第1、第2の樹脂層3A、3Bは、緻密且つ硬質であるため、水分の侵入によるチップ部品5の劣化を防止することができると共に、衝撃による変形を防止してチップ部品5と導体パターン6Aとの接続状態を維持することができる。つまり、樹脂積層体3は、それぞれ物性の異なる樹脂層によって構成され、チップ部品5を保護する部分と衝撃を吸収する部分に樹脂層の働きを分けているため、チップ部品5を保護すると共に落下に強く、信頼性の高い複合多層基板1を得ることができる。
本実施例では、第1、第2、第3の樹脂層として同一の材料を使用する。そして、第1、第2の樹脂シートをセラミック多層基板に圧着した後、一定時間熱処理して第1、第2の樹脂シートを熱硬化させる。次いで、第3の樹脂シートを圧着した後、熱処理する。2回目の熱処理によって第1、第2の樹脂層が本硬化し、第3の樹脂層が半硬化状態になる。このように第1、第2、第3の樹脂層が同一の材料によって形成されていても、第1、第2の樹脂層と第3の樹脂層との硬化度が異なり、第3の樹脂層が半硬化状態であるため、プリント配線基板と強固に接合することができ、また、第3の樹脂層は第1、第2の樹脂層より弾性率が高いため、落下時の衝撃力を吸収することができ、内蔵チップ部品を保護することができる。しかも、単一の材料で樹脂積層体を形成することができるため、製造工程を簡素化することができる。
本実施例の複合多層基板1は、図4に示すように樹脂積層体3内にチップ部品を内蔵せず、セラミック多層基板2と樹脂積層体3との界面に、電極4Cが形成されている以外は、実施例1の場合と同様に構成されている。電極4Cはセラミック多層基板2を作製する時に回路パターン4と一緒に回路パターン4の一部として形成する。電極4Cは、セラミック多層基板2の下面の面積の3〜80%を占める範囲で形成されていることが好ましい。セラミック多層基板2は、通常ガラスセラミックスによって形成されており、しかもガラスセラミックスが銅箔と同程度の表面粗さRmax(数μm)を有するため、樹脂積層体3との接合力が弱い。電極4Cを形成する焼結金属は、表面粗さRmaxが数10μmで銅箔の表面粗さ数μmと比較して一桁高いため、焼結金属のアンカー効果によって樹脂積層体3との接合強度を高めることができる。このような表面粗さの差は、銅箔がメッキまたは銅板の圧延によって形成されたものであるのに対し、焼結金属はワニスと称する樹脂を体積比率10〜40%含有する導電性ペーストを焼き付けて形成されるため、その樹脂成分の焼失によって内部や表面に空洞が残存して表面粗さが大きくなることに起因にしている。
上記電極4Cは、グランド電極として形成しても良く、また、ダミー電極として形成しても良い。上記電極4Cがグランド電極として形成させている場合には、セラミック多層基板2と樹脂積層体3との界面にグランド電極を設けることで、セラミック多層基板2とプリント配線基板等のマザーボード(図示せず)との間を電気的に遮蔽することができる。また、電極4Cをセラミック多層基板2のグランド電極として構成することで、マザーボードのグランド電極との接続距離が短くなって寄生インダクタンス値を低減することができ、例えば複合多層基板1を携帯電話等の高周波部品として使用した場合に良好な高周波特性を得ることができる。尚、電極4Cは、理想的には樹脂積層体3の下面に形成する方が良いが、高密度実装でマザーボード側に他の配線が配置されている場合や、実装後の測定用穴(プローブ挿入用)が空いている場合があり、実質的に樹脂積層体3の下面に設けることが難しいため、セラミック多層基板2と樹脂積層体3の界面に介装する。
尚、本発明は上記実施形態に何等制限されるものではないことは云うまでもない。例えば、上記実施家形態では3層の樹脂積層体を例に挙げて説明したが、本発明における樹脂積層体は2層あるいは4層以上のものであっても良い。
本発明は、半導体素子等の能動素子やコンデンサ等の受動素子をチップ部品として実装する複合多層基板に好適に利用することができる。
本発明の複合多層基板の一実施形態を示す断面図である。 (a)〜(g)はそれぞれ図1に示す複合多層基板の第1の樹脂層を作製する工程を示す工程図である。 (a)、(b)はそれぞれ図1に示す複合多層基板のセラミック多層基板と樹脂積層体を接合する工程を示す工程図である。 本発明の複合多層基板の他の実施形態を示す断面図である。
符号の説明
1 複合多層基板
2 セラミック多層基板(セラミック基板)
3 樹脂積層体
3A、3B、3C 樹脂層
4 回路パターン
4C 電極
5 チップ部品
6C 外部端子電極

Claims (11)

  1. 第1の主面及びこれに対向する第2の主面を有するセラミック基板と、第1の主面及びこれに対向する第2の主面を有する樹脂積層体とを備え、上記セラミック基板の第2の主面と上記樹脂積層体の第1の主面とが接合されてなり、且つ、上記セラミック基板に形成された回路パターンと上記樹脂積層体の第2の主面に形成された外部端子電極とが電気的に接続された複合多層基板であって、上記樹脂積層体を構成する各樹脂層は、それぞれ異なる特性を有することを特徴とする複合多層基板。
  2. 上記各樹脂層は、それぞれ樹脂材料及び無機粉末を含むことを特徴とする請求項1に記載の複合多層基板。
  3. 上記各樹脂層は、それぞれ異なる熱膨張係数を有し、上記樹脂積層体の第1の主面側に熱膨張係数の小さい樹脂層を配置し、上記積層体の第2の主面側に熱膨張係数の大きい樹脂層を配置したことを特徴とする請求項1または請求項2に記載の複合多層基板。
  4. 上記樹脂積層体の第1の主面を含む樹脂層の熱膨張係数は、上記セラミック基板の熱膨張係数の±2ppm/℃以内であることを特徴とする請求項3に記載の複合多層基板。
  5. 上記各樹脂層の熱膨張係数は、上記樹脂積層体の第1の主面から第2の主面に向けて漸増することを特徴とする請求項3または請求項4に記載の複合多層基板。
  6. 上記各樹脂層は、それぞれ異なる弾性率を有し、上記樹脂積層体の第2の主面側の弾性率がその第1の主面側の弾性率より高いことを特徴とする請求項1または請求項2に記載の複合多層基板。
  7. 上記各樹脂層は、それぞれ異なる硬化度を有し、上記樹脂積層体の第2の主面側の硬化度がその第1の主面側の硬化度より低いことを特徴とする請求項1または請求項2に記載の複合多層基板。
  8. 上記樹脂積層体の第2の主面側の樹脂層は、半硬化状態にあることを特徴とする請求項7に記載の複合多層基板。
  9. 上記セラミック基板は、複数のセラミック層を積層したセラミック多層基板からなり、セラミック多層基板は、内部にAgまたはCuを主成分とする回路パターンを有することを特徴とする請求項1〜請求項8のいずれか1項に記載の複合多層基板。
  10. 上記外部端子電極は、金属箔によって形成されていることを特徴とする請求項1〜請求項9のいずれか1項に記載の複合多層基板。
  11. 上記樹脂積層体は、チップ部品を内蔵することを特徴とする請求項1〜請求項10のいずれか1項に記載の複合多層基板。
JP2004031394A 2004-02-06 2004-02-06 複合多層基板 Expired - Fee Related JP4432517B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004031394A JP4432517B2 (ja) 2004-02-06 2004-02-06 複合多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004031394A JP4432517B2 (ja) 2004-02-06 2004-02-06 複合多層基板

Publications (2)

Publication Number Publication Date
JP2005223226A true JP2005223226A (ja) 2005-08-18
JP4432517B2 JP4432517B2 (ja) 2010-03-17

Family

ID=34998600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004031394A Expired - Fee Related JP4432517B2 (ja) 2004-02-06 2004-02-06 複合多層基板

Country Status (1)

Country Link
JP (1) JP4432517B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184314A (ja) * 2005-12-30 2007-07-19 Murata Mfg Co Ltd セラミック多層基板の製造方法およびセラミック多層基板
WO2009020124A1 (ja) * 2007-08-08 2009-02-12 Ibiden Co., Ltd. Ic搭載用基板およびその製造方法
WO2012014743A1 (ja) 2010-07-30 2012-02-02 日立オートモティブシステムズ株式会社 車載用電子機器に用いる基板構造
US8304661B2 (en) 2007-11-30 2012-11-06 Murata Manufacturing Co., Ltd. Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component
JP2013531385A (ja) * 2010-06-29 2013-08-01 クアルコム,インコーポレイテッド 積層ic用の埋込み型受動デバイスを含む一体型電圧調整器
WO2013121976A1 (ja) * 2012-02-17 2013-08-22 株式会社村田製作所 部品内蔵基板
WO2013121977A1 (ja) * 2012-02-17 2013-08-22 株式会社村田製作所 部品内蔵基板
JP2015111609A (ja) * 2013-12-06 2015-06-18 大日本印刷株式会社 通信装置
JP2017011298A (ja) * 2012-09-27 2017-01-12 積水化学工業株式会社 多層基板の製造方法、多層絶縁フィルム及び多層基板
US9578738B2 (en) 2012-11-28 2017-02-21 Kyocera Corporation Wiring board and mounting: structure including the same
JP2019012758A (ja) * 2017-06-29 2019-01-24 京セラ株式会社 回路基板およびプローブカード
WO2022201563A1 (ja) 2021-03-25 2022-09-29 ナミックス株式会社 配線基板用積層体
WO2022202921A1 (ja) 2021-03-25 2022-09-29 ナミックス株式会社 積層体の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093240A (ja) * 1996-09-10 1998-04-10 Yamaichi Electron Co Ltd 多層配線板および多層配線板の製造方法
JPH10242326A (ja) * 1997-02-27 1998-09-11 Kyocera Corp 多層配線基板
JPH114080A (ja) * 1997-06-11 1999-01-06 Kyocera Corp 多層配線基板
JPH1140950A (ja) * 1997-07-18 1999-02-12 Hitachi Chem Co Ltd 多層配線板
JPH11274347A (ja) * 1998-03-19 1999-10-08 Toshiba Corp 半導体パッケージ、及びその形成方法
JP2002289735A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 半導体装置
JP2003037369A (ja) * 2001-07-24 2003-02-07 Hitachi Ltd 多層配線基板及びその製造方法
JP2003046215A (ja) * 2001-07-27 2003-02-14 Kyocera Corp 電子素子付配線基板およびその製造方法
JP2005191244A (ja) * 2003-12-25 2005-07-14 Ngk Spark Plug Co Ltd ビルドアップ多層配線基板及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093240A (ja) * 1996-09-10 1998-04-10 Yamaichi Electron Co Ltd 多層配線板および多層配線板の製造方法
JPH10242326A (ja) * 1997-02-27 1998-09-11 Kyocera Corp 多層配線基板
JPH114080A (ja) * 1997-06-11 1999-01-06 Kyocera Corp 多層配線基板
JPH1140950A (ja) * 1997-07-18 1999-02-12 Hitachi Chem Co Ltd 多層配線板
JPH11274347A (ja) * 1998-03-19 1999-10-08 Toshiba Corp 半導体パッケージ、及びその形成方法
JP2002289735A (ja) * 2001-03-27 2002-10-04 Toshiba Corp 半導体装置
JP2003037369A (ja) * 2001-07-24 2003-02-07 Hitachi Ltd 多層配線基板及びその製造方法
JP2003046215A (ja) * 2001-07-27 2003-02-14 Kyocera Corp 電子素子付配線基板およびその製造方法
JP2005191244A (ja) * 2003-12-25 2005-07-14 Ngk Spark Plug Co Ltd ビルドアップ多層配線基板及びその製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184314A (ja) * 2005-12-30 2007-07-19 Murata Mfg Co Ltd セラミック多層基板の製造方法およびセラミック多層基板
WO2009020124A1 (ja) * 2007-08-08 2009-02-12 Ibiden Co., Ltd. Ic搭載用基板およびその製造方法
CN101816068B (zh) * 2007-08-08 2012-06-13 揖斐电株式会社 Ic装载用基板及其制造方法
US8455766B2 (en) 2007-08-08 2013-06-04 Ibiden Co., Ltd. Substrate with low-elasticity layer and low-thermal-expansion layer
US8304661B2 (en) 2007-11-30 2012-11-06 Murata Manufacturing Co., Ltd. Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component
JP2013531385A (ja) * 2010-06-29 2013-08-01 クアルコム,インコーポレイテッド 積層ic用の埋込み型受動デバイスを含む一体型電圧調整器
US9349692B2 (en) 2010-06-29 2016-05-24 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
US9048112B2 (en) 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
WO2012014743A1 (ja) 2010-07-30 2012-02-02 日立オートモティブシステムズ株式会社 車載用電子機器に用いる基板構造
CN104106320A (zh) * 2012-02-17 2014-10-15 株式会社村田制作所 元器件内置基板
JP5574067B2 (ja) * 2012-02-17 2014-08-20 株式会社村田製作所 部品内蔵基板
WO2013121977A1 (ja) * 2012-02-17 2013-08-22 株式会社村田製作所 部品内蔵基板
WO2013121976A1 (ja) * 2012-02-17 2013-08-22 株式会社村田製作所 部品内蔵基板
US9854681B2 (en) 2012-02-17 2017-12-26 Murata Manufacturing Co., Ltd. Component-embedded substrate
US9913379B2 (en) 2012-02-17 2018-03-06 Murata Manufacturing Co., Ltd. Component-embedded substrate
JP2017011298A (ja) * 2012-09-27 2017-01-12 積水化学工業株式会社 多層基板の製造方法、多層絶縁フィルム及び多層基板
US9888580B2 (en) 2012-09-27 2018-02-06 Sekisui Chemical Co., Ltd. Method for manufacturing multilayer substrate, multilayer insulation film, and multilayer substrate
US9578738B2 (en) 2012-11-28 2017-02-21 Kyocera Corporation Wiring board and mounting: structure including the same
JP2015111609A (ja) * 2013-12-06 2015-06-18 大日本印刷株式会社 通信装置
JP2019012758A (ja) * 2017-06-29 2019-01-24 京セラ株式会社 回路基板およびプローブカード
WO2022201563A1 (ja) 2021-03-25 2022-09-29 ナミックス株式会社 配線基板用積層体
WO2022202921A1 (ja) 2021-03-25 2022-09-29 ナミックス株式会社 積層体の製造方法

Also Published As

Publication number Publication date
JP4432517B2 (ja) 2010-03-17

Similar Documents

Publication Publication Date Title
US7446262B2 (en) Laminated electronic component and method for producing the same
JP4367414B2 (ja) 部品内蔵モジュールおよびその製造方法
JP4453702B2 (ja) 複合型電子部品及びその製造方法
US20220053633A1 (en) Embedding Component in Component Carrier by Component Fixation Structure
WO2006043474A1 (ja) 複合多層基板及びその製造方法
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP4432517B2 (ja) 複合多層基板
JP2002261449A (ja) 部品内蔵モジュール及びその製造方法
TWI649841B (zh) High frequency module and manufacturing method thereof
US7656677B2 (en) Multilayer electronic component and structure for mounting multilayer electronic component
WO2011030542A2 (ja) 電子部品モジュールおよびその製造方法
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JP4752612B2 (ja) 突起電極付き回路基板の製造方法
WO2010067508A1 (ja) 多層基板およびその製造方法
JP5066830B2 (ja) セラミック多層基板
WO2006011508A1 (ja) 複合型電子部品及びその製造方法
JP2006128229A (ja) 複合多層基板
JP2011151048A (ja) 電子部品の製造方法および電子部品
JP4385782B2 (ja) 複合多層基板及びその製造方法
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JP2006196857A (ja) ケース付き複合回路基板及びその製造方法
WO2013035717A1 (ja) モジュールおよびモジュールの製造方法
JP4403820B2 (ja) 積層型電子部品およびその製造方法
WO2008004423A1 (fr) Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication
JP2007317712A (ja) 部品内蔵複合配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091214

R150 Certificate of patent or registration of utility model

Ref document number: 4432517

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees