WO2013121977A1 - 部品内蔵基板 - Google Patents

Abstract

　部品内蔵基板は、搭載面（４）と搭載面（４）の周囲を取り囲む周面とを有する樹脂基板と、搭載面（４）に搭載された第１搭載部品（１０）と、搭載面（４）に搭載され、第１搭載部品（１０）から間隔をあけて配置された第２搭載部品（１１）と、樹脂基板内に配置された第１内蔵チップ型電子部品とを備え、第１内蔵チップ型電子部品は、樹脂基板の周面に近い位置に設けられ、搭載面（４）は、第１搭載部品（１０）と第２搭載部品（１１）との間をとおり、第１搭載部品（１０）と第２搭載部品（１１）の配列方向と交差する交差方向に延びる第１領域（Ｒ１）と、第１領域（Ｒ１）の外側に位置する第２領域（Ｒ２，Ｒ３）とを含み、搭載面（４）の上方から部品内蔵基板を見ると、第１内蔵チップ型電子部品は、第１領域（Ｒ１）と第２領域（Ｒ２，Ｒ３）とに亘って配置される。

Description

部品内蔵基板

　本発明は、部品内蔵基板に関し、特に、内部に電子部品が搭載された部品内蔵基板に関する。

　近年、移動体通信端末やノートＰＣ等の各種電子機器の高機能化や小型化が進められており、これに伴い、電子機器には、半導体モジュールなどが搭載されている。

　たとえば、特開２００５－１９７３８９号公報に記載された半導体モジュールは、絶縁層と導体層とを含む基板と、基板の周縁部に設けられた補強部と、基板の部品搭載領域に設けられた電子部品とを備えている。

　この半導体モジュールにおいては、周縁部に設けられた補強部によって基板の周縁部が補強され、基板の端面にクラックが発生することが抑制されている。

　また、特開２００５－１９７３５４号公報に記載された半導体モジュールは、多層基板と、多層基板の部品搭載面に形成されたキャビティと、このキャビティに設けられた電子部品とを備える。上記キャビティは、多層基板の側面まで達しており、キャビティの端部は、多層基板の側面に開放されている。

特開２００５－１９７３８９号公報 特開２００５－１９７３５４号公報

　しかし、特開２００５－１９７３８９号公報に記載された半導体モジュールにおいては、補強部を設ける必要があったり、電子部品の搭載面積が低減されるという問題があった。

　また、特開２００５－１９７３５４号公報に記載された半導体モジュールにおいては、キャビティを形成することで、却って、クラックが生じやすいという問題があった。

　本願発明は、上記のような課題に鑑みてなされたものであって、その目的は、簡単な構成で、クラックが発生することを抑制することができる部品内蔵基板を提供することである。

　本発明に係る部品内蔵基板は、搭載面と搭載面の周囲を取り囲む周面とを有する樹脂基板と、搭載面に搭載された第１搭載部品と、搭載面に搭載され、第１搭載部品から間隔をあけて配置された第２搭載部品と、樹脂基板内に配置された１つ以上の第１内蔵チップ型電子部品とを備える。上記第１内蔵チップ型電子部品は、樹脂基板の周面に近い位置に設けられる。上記搭載面は、第１搭載部品と第２搭載部品との間に挟まれる領域であって、第１搭載部品と第２搭載部品の配列方向と交差する交差方向に延びる第１領域と、第１領域の外側に位置する第２領域とを含む。上記搭載面の上方から見たとき、第１内蔵チップ型電子部品は、第１領域と第２領域とに亘って配置される。

　好ましくは、上記樹脂基板内に配置されると共に、搭載面の上方から見たとき、第１領域と第２領域とに亘って配置された１つ以上の第２内蔵チップ型電子部品をさらに備える。

　好ましくは、上記第２内蔵チップ型電子部品は、搭載面の上方から見たとき第１搭載部品の下方から第２搭載部品の下方に亘って配置される。

　好ましくは、上記第１内蔵チップ型電子部品の大きさは、第２内蔵チップ型電子部品の大きさよりも大きい。

　好ましくは、上記第１内蔵チップ型電子部品は、第１搭載部品および第２搭載部品よりも樹脂基板の周面に近い位置に設けられる。

　好ましくは、上記周面は、交差方向に配列する第１側面と第１側面と対向する第２側面とを含む。上記第１内蔵チップ型電子部品は、第２搭載部品よりも第１側面に近い位置に設けられた第１チップ型電子部品と、第１搭載部品よりも第２側面に近い位置に設けられた第２チップ型電子部品とを含む。

　好ましくは、上記樹脂基板は、搭載面と反対側に位置する下面を含む。上記第１内蔵チップ型電子部品は、下面よりも搭載面に近い位置に設けられる。好ましくは、上記第１内蔵チップ型電子部品は、第３チップ型電子部品と、第３チップ型電子部品よりも搭載面に近い位置に設けられた第４チップ型電子部品とを含む。

　好ましくは、上記第４チップ型電子部品の大きさは、第３チップ型電子部品よりも大きい。

　本発明に係る部品内蔵基板によれば、クラックの発生を抑制することができる。

本実施の形態１に係る電子機器１の一部を示す平面図である。 図１に示すＩＩ－ＩＩ線における断面図である。 図１に示すＩＩＩ－ＩＩＩ線における断面図である。 第１層の樹脂層３０を形成する工程を示す断面図である。 第２層の樹脂層３５を形成する工程を示す断面図である。 第３層の樹脂層３８を形成する工程を示す断面図である。 第４層の樹脂層４０を形成する工程を示す断面図である。 第５層の樹脂層４４を形成する工程を示す断面図である。 第６層の樹脂層４７を形成する工程を示す断面図である。 第７層の樹脂層４９を形成する工程を示す断面図である。 第８層の樹脂層５１を形成する工程を示す断面図である。 最上層の樹脂層５３が形成される工程を示す断面図である。 複数の樹脂層を積層する工程を示す断面図である。 図１３に示す工程後の工程を示す断面図である。 図１４に示す工程後の製造工程を示す断面図である。 図１５に示す工程後の製造工程を示す断面図である。 図１６に示す工程後の製造工程を示す断面図である。 実施の形態２に係る電子機器１ａを示す平面図である。 図１８に示すＸＩＸ－ＸＩＸ線における断面図である。 図１８に示すＸＸ－ＸＸ線における断面図である。 実施の形態３に係る電子機器１ｂを示す平面図である。 実施の形態４に係る電子機器１ｃを示す平面図である。 図２２に示すＸＸＩＩＩ－ＸＸＩＩＩ線における断面図である。 図２２に示すＸＸＩＶ－ＸＸＩＶ線における断面図である。 実施の形態５に係る電子機器１ｄおよび部品内蔵基板３ｄを示す平面図である。 図２５に示すＸＸＶＩ－ＸＸＶＩ線における断面図である。 図２５に示すＸＸＶＩＩ－ＸＸＶＩＩ線における断面図である。 実施の形態６に係る電子機器１ｅを示す平面図である。

　本発明に係る樹脂基板およびこの樹脂基板を備えた電子機器について説明する。
　（実施の形態１）
　図１は、本実施の形態１に係る電子機器１の一部を示す平面図であり、図２は、図１に示すＩＩ－ＩＩ線における断面図である。図３は、図１に示すＩＩＩ－ＩＩＩ線における断面図である。

　この図１に示すように、電子機器１は、回路基板２と、この回路基板２の主表面上に実装された部品内蔵基板３とを備える。回路基板２の主表面には、回路配線３７が形成されており、部品内蔵基板３は、半田などの接合部材２６によってこの回路配線３７に接続されている。

　図２において、部品内蔵基板３は、搭載面４を有する樹脂基板５と、搭載面４に形成された表面導体６と、樹脂基板５内に形成された内部導体８と、搭載面４に配置され、表面導体６に半田などの接合部材９によって接続された実装部品１０および実装部品１１とを備える。

　部品内蔵基板３は、樹脂基板５内に設けられたチップ型電子部品１２，１３，１４を備える。

　樹脂基板５は、図１などに示す例においては、方形形状に形成されており、横方向の長さＬ１は、たとえば、６．５ｍｍ程度であり、縦方向の長さは、たとえば、５ｍｍ程度である。

　樹脂基板５の周面は、配列方向Ｄ１に配列する側面２０および側面２１と、方向Ｄ２に配列する側面２２および側面２３とを含む。

　樹脂基板５は、複数の樹脂層を積層した後、加圧した状態で加熱することで形成されている。樹脂層の構成材料は、エポキシ樹脂のような熱硬化性樹脂やポリイミドや液晶ポリマーのような熱可塑性樹脂などが採用される。積層や圧着による多層化が容易であることから、ポリイミドや液晶ポリマーのような熱可塑性樹脂が好ましい。特に、液晶ポリマーは材料のＱ値が高く、吸水性も小さいことから高周波回路用モジュールに用いられるチップ部品内蔵樹脂基板の樹脂層の材料として好適である。樹脂層の厚さは、特に限定されないが、好ましくは１０～１００μｍである。

　表面導体６は、典型的には、金属材料によって形成されている。例えば、この金属材料としては、銅、銀、アルミニウム、ＳＵＳ、ニッケル、金や、それらの合金などからなる金属箔を採用することができる。比抵抗が小さく高周波帯での損失が小さいことから、好ましくは銅（Ｃｕ）箔が用いられる。表面導体６の厚さは、特に限定されないが、好ましくは、５～５０μｍである。

　表面導体６は、樹脂基板５の搭載面４に形成され、樹脂基板５の背面（搭載面と対向する面）には、電極２５が形成されている。電極２５も表面導体６と同様の金属材料によって形成されている。なお、電極２５は、半田などの接合部材２６によって回路配線３７に接続されている。

　内部導体８は、複数の内部配線１５と、複数のビア１６とによって形成されている。内部配線１５は、表面導体６を形成する金属材料と同様の金属材料からなる金属箔等を採用することができる。ビア１６も導電性の金属材料からなる導電性ペーストの硬化物によって形成されている。

　実装部品（本発明の第１搭載部品，第２搭載部品）１０，１１は、実装部品１０，１１の下面に設けられた電極２４を含み、実装部品１０，１１の電極２４は、半田などの接合部材９によって表面導体６に接続されている。実装部品１０，１１は、たとえば、半導体チップである。図１に示すように、実装部品１０と実装部品１１とは互いに間隔をあけて配置されている。実装部品１０と実装部品１１との間の長さＬ３は、たとえば、０．５ｍｍ程度である。

　搭載面４には、領域Ｒ１と、領域Ｒ２と、領域Ｒ３とが規定されている。領域Ｒ１は、実装部品１０と実装部品１１との間をとおり、実装部品１０と実装部品１１との配列方向Ｄ１と交差する方向Ｄ２に延びる領域である。領域Ｒ１は、側面２０から側面２１に亘って延びている。領域Ｒ１は、実装部品１０のうち、最も実装部品１１に近接する部分と、実装部品１１のうち最も実装部品１０に近接する部分とによって挟まれている。なお、図１に示す例においては、実装部品１０および実装部品１１は、略直方体形状に形成されているため、領域Ｒ１は、実装部品１０の周縁部のうち、最も実装部品１１に近接する辺部と、実装部品１１のうち、最も実装部品１０に近接する辺部とによって挟まれている。

　領域Ｒ２は、領域Ｒ１に対して実装部品１１と反対側に位置する領域である。領域Ｒ３は、領域Ｒ１に対して実装部品１０と反対側に位置する領域である。

　チップ型電子部品１２，１３，１４は、樹脂基板５内に埋め込まれている。これらチップ型電子部品１２，１３，１４は、たとえば、矩形状の部品素体であり、側面に側面端子電極を有する部品である。

　チップ型電子部品１２，１３，１４としては、たとえば、チップ型コンデンサ、チップ型抵抗、チップ型インダクタのような受動部品と、ＩＣなどの能動部品とが挙げられる。

　なお、本実施の形態においては、チップ型電子部品１２，１３，１４として、チップ型コンデンサを採用した例について説明する。本実施の形態１においては、チップ型電子部品１２，１３，１４の寸法は、横寸法０．６ｍｍ、縦寸法０．３ｍｍ、高さ寸法０．１５ｍｍとされている。なお、当該寸法は、例示であって、他の寸法設計の部品を採用してもよい。

　図２において、チップ型電子部品１３は、内部電極を有する誘電体素体２７と、誘電体素体２７の一方の側面に設けられた電極２８と、誘電体素体２７の他方の側面に設けられた電極２９とを含む。電極２８，２９は、Ｎｉ（ニッケル）とＳｎ（錫）との積層金属膜などによって形成されている。

　図３において、チップ型電子部品１２は、内部電極を有する誘電体素体１７と、誘電体素体１７の一方の側面に設けられた電極１８と、誘電体素体１７の他方の側面に設けられた電極１９とを含む。電極１８，１９は、Ｎｉ（ニッケル）とＳｎ（錫）との積層金属膜などによって形成されている。なお、チップ型電子部品１４は、チップ型電子部品１２，１３と同様の構成である。

　図１において、チップ型電子部品１２は、実装部品１０，１１よりも側面２３側に配置されている。そして、チップ型電子部品１２は、搭載面４の上方から部品内蔵基板３をみたときに、領域Ｒ２、領域Ｒ１および領域Ｒ３に亘って配置されている。

　チップ型電子部品１３は、搭載面４の上方から部品内蔵基板３をみたときに、実装部品１０の下方から領域Ｒ１を通り、実装部品１１の下方に達するように配置されている。

　チップ型電子部品１４は実装部品１０，１１よりも側面２２側に配置されている。チップ型電子部品１４は、搭載面４の上方から部品内蔵基板３をみたときに、領域Ｒ２、領域Ｒ１および領域Ｒ３に亘って配置されている。チップ型電子部品１２およびチップ型電子部品１４は、チップ型電子部品１３よりも搭載面４の外周縁部に近い位置に設けられている。

　ここで、図２および図３において、チップ型電子部品１２，１３，１４は、樹脂基板５の下面よりも搭載面４に近い位置に設けられている。

　樹脂基板５の弾性率は、実装部品１０および実装部品１１と、チップ型電子部品１２，１３，１４との弾性率よりも高い。また、樹脂基板５の寸法は、実装部品１０，１１と、チップ型電子部品１２，１３，１４の寸法よりも大きい。

　上記のように構成された電子機器１および部品内蔵基板３に衝撃力が外部から加えられたときについて説明する。電子機器１や部品内蔵基板３に衝撃力が加えられる場合としては、電子機器１や部品内蔵基板３が設けられた移動端末などを使用者が落下させたときなどが考えられる。

　この際、樹脂基板５の弾性率は、実装部品１０，１１の弾性率よりも高いため、部品内蔵基板３に衝撃力が加えられると、樹脂基板５に、撓み衝撃による撓み応力が樹脂基板５に加えられ、樹脂基板５のうち、実装部品１０と実装部品１１との間に位置する部分に大きな応力が加えられる。

　領域Ｒ２においては、当該領域Ｒ２内に実装部品１０が実装されているため、衝撃力が加えられたとしても、撓み応力が生じにくい。同様に、領域Ｒ３においても、領域Ｒ３内に実装部品１１が設けられているため、衝撃力が加えられたとしても、領域Ｒ３に撓み応力が生じにくい。その結果、主に、領域Ｒ１の側面２２側の端部と、領域Ｒ１の側面２３側の端部とに応力が集中しやすい。

　その一方で、チップ型電子部品１２は、領域Ｒ１の側面２３側の端部と、撓みが生じにくい領域Ｒ２，Ｒ３とを接続しているため、領域Ｒ１の側面２３側の端部は、チップ型電子部品１２によって補強されている。

　さらに、チップ型電子部品１４は、領域Ｒ１の側面２２側の端部と、撓みが生じにくい領域Ｒ２，Ｒ３とを接続しており、領域Ｒ１の側面２２側の端部は、チップ型電子部品１４によって補強されている。

　このため、部品内蔵基板３に衝撃力が加えられたとしても、側面２２，２３のうち領域Ｒ１の端部が位置する部分にクラック源が生じることを抑制することができ、部品内蔵基板３の損傷を抑制することができる。これにより、特別な補強材などを設ける必要がなく部品内蔵基板３のクラック発生を確実に抑制することができる。

　また、チップ型電子部品１３は、領域Ｒ１のうち実装部品１０と実装部品１１との間に位置する部分と、撓みが生じにくい領域Ｒ２，Ｒ３を接続しており、領域Ｒ１のうち、実装部品１０と実装部品１１との間に位置する部分を補強している。

　このように、本実施の形態に係る電子機器１および部品内蔵基板３によれば、電子機器１および部品内蔵基板３に衝撃力が外部から加えられたとしても、部品内蔵基板３が損傷することを抑制することができる。

　ここで、部品内蔵基板３に衝撃力が加えられたときには、搭載面４に実装部品１０および実装部品１１が設けられているため、樹脂基板５のうち、搭載面４側に大きな撓み応力が加えられる。

　本実施の形態１に係る部品内蔵基板３においては、チップ型電子部品１２，１３，１４は、樹脂基板５の下面よりも搭載面４に近い位置に設けられているため、樹脂基板５の搭載面４側がチップ型電子部品１２，１３，１４によって補強されている。

　このため、樹脂基板５に衝撃力が加えられたとしても、樹脂基板５にクラックなどが生じることを効果的に抑制することができる。

　上記のように構成された部品内蔵基板３および電子機器１の製造方法について、図４から図１７を用いて説明する。

　部品内蔵基板３の製造工程の概要は、複数の樹脂層を形成する工程と、複数の樹脂層を積層する工程と、複数の樹脂層を加熱して、チップ型電子部品１２、１３，１４を収容するキャビティが形成された第１基板を形成する工程と、この第１基板にチップ型電子部品１２，１３，１４を収容する工程とを備える。さらに、部品内蔵基板３の製造工程は、チップ型電子部品１２，１３，１４が収容された第１基板上に複数の樹脂層を積層する工程と、チップ型電子部品１２，１３，１４上に複数の樹脂層を形成した後に加熱処理を施す工程とを備える。

　図４から図１２は、各樹脂層の製造工程を示す断面図である。
　図４は、第１層の樹脂層３０を形成する工程を示す断面図である。樹脂層３０を形成する場合には、まず、表面に銅（Ｃｕ）などの金属箔からなる金属膜が形成され、角部にホール３４が形成された樹脂シート３１を準備する。その後、金属膜をエッチングなどによってパターニングして、樹脂シート３１上に電極２５を形成する。次に、樹脂シート３１にレーザなどを用いて、ビアホール３２を形成する。次に、ビアホール３２内に金属粉と有機溶剤などを含むペースト３３を充填する。このようにして、図４に示す樹脂層３０が形成される。なお、ホール３４は、後述する金型に設けられた柱部が挿入される穴であり、樹脂層３０の角部などに形成されている。

　図５は、第２層の樹脂層３５を形成する工程を示す断面図であり、図６は、第３層の樹脂層３８を形成する工程を示す断面図である。

　樹脂層３５，３８を形成する場合には、まず、上面に金属箔からなる金属膜が形成された樹脂シート３６，３９を準備し、エッチングによって金属膜をパターニングして、内部配線１５を形成する。次に、樹脂シート３６，３９にビアホール３２を形成して、ペースト３３を充填する。このようにして、樹脂層３５，３８が形成される。

　図７は、第４層の樹脂層４０を形成する工程を示す断面図であり、図８は、第５層の樹脂層４４を形成する工程を示す断面図である。図７および図８において、樹脂層４０，４４を形成する場合には、まず、上面に金属膜が形成された樹脂シート４１，４５を準備する。次に、金属膜にエッチングを施して、各樹脂シート４１，４５の上面に内部配線１５を形成する。

　次に、レーザで樹脂シート４１，４５にビアホール３２を形成する。次に、ビアホール３２内にペースト３３を充填する。このようにして、樹脂層４０および樹脂層４４が形成される。

　図９は、第６層の樹脂層４７を形成する工程を示す断面図であり、図１０は、第７層の樹脂層４９を形成する工程を示す断面図である。図１１は、第８層の樹脂層５１を形成する工程を示す断面図である。

　これら、図９～１１において、樹脂層４７，４９，５１を形成する場合には、まず、上面に金属膜が形成された樹脂シート４８，５０，５２を準備する。次に、金属膜にエッチングを施して、内部配線１５を形成する。

　次に、レーザで樹脂シート４８，５０，５２にビアホール３２を形成する。次に、ビアホール３２にペースト３３を充填する。これにより、樹脂層５１が形成される。

　次に、樹脂シート４８および樹脂シート５０に、金型で樹脂シート４１，４５を打ち抜いて、穴部４２，４６を形成する。これにより、樹脂層４７および樹脂層４９が形成される。

　図１２は、最上層の樹脂層５３が形成される工程を示す断面図である。この図１２において、樹脂層５３を形成するには、まず、上面に金属箔からなる金属膜が形成された樹脂シート５４を準備する。次に、金属膜をパターニングして、表面導体６を形成する。次に、レーザで樹脂シート５４にホール３４を形成する。これにより、樹脂層５３が形成される。

　図１３は、複数の樹脂層を積層する工程を示す断面図である。この図１３に示すように、樹脂層を積層する場合には、金型５５を用いて、複数の樹脂層を積層する。

　金型５５は、台５６と、この台５６の上面に設けられた複数の柱部５７とを備える。この図１３に示す工程においては、樹脂層３０，３５，３８，４０，４４，４７，４９を金型５５の上面に積層する。

　この際、各樹脂層３０，３５，３８，４０，４４，４７，４９に形成されたホール３４に柱部５７が挿入される。そして、樹脂層３０，３５，３８，４０，４４，４７，４９が積層されると、穴部４２および穴部４６が配列する。

　図１４は、図１３に示す工程後の工程を示す断面図である。この図１４に示すように、樹脂層が積層された形成された積層体を加圧した状態で、加熱処理を施す。この加熱処理の加熱温度は、後で実施する中間基板６０と各樹脂層５１，５３とを一体化するための加熱温度よりも低い。具体的には、各樹脂層が流動しない温度で行う。この加熱処理により、各樹脂層同士の密着性を高めることができ、チップ型電子部品１２，１４の挿入時等に樹脂層同士がずれることが抑制される。

　このようにして、中間基板６０が形成される。この中間基板６０の上面には、キャビティ６１が形成されている。

　なお、この図１４に示す断面においては、チップ型電子部品１３が挿入されるキャビティ６１のみが示されているが、中間基板６０には、チップ型電子部品１２が挿入されるキャビティと、チップ型電子部品１４が挿入されるキャビティとが形成されている。なお、キャビティ６１の底面には、内部配線１５の一部が露出している。

　図１５は、図１４に示す工程後の製造工程を示す断面図である。この図１５に示すように、キャビティ６１内にチップ型電子部品１３を挿入する。同様に、他のキャビティには、チップ型電子部品１２およびチップ型電子部品１４が挿入される。

　図１６は、図１５に示す工程後の製造工程を示す断面図である。この図１６に示すように、チップ型電子部品１２，１３，１４が挿入された中間基板６０の上面上に、樹脂層５１，５３を順次積層する。なお、樹脂層５１，５３に形成されたホール３４に柱部５７が挿入される。

　図１７は、図１６に示す工程後の製造工程を示す断面図である。この図１７に示すように、中間基板６０の上面に複数の樹脂層５１，５３を積層した状態で、中間基板６０および樹脂層５１，５３を加圧すると共に、加熱処理を施す。積層体を加圧した状態で加熱処理を施すことで、各樹脂層が軟化流動して、各樹脂層が熱圧着する。この熱圧着により、各樹脂層の少なくとも表面が一体化すると共に、各ビアホール３２に充填されたペースト３３がビア１６となる。

　これにより、樹脂層３０，３５，３８，４０，４４，４７，４９，５１，５３同士が一体化する。その後、部品内蔵基板の表面導体６上に実装部品１０および実装部品１１を半田などにより実装する。その後、ホール３４が形成された部分を除去することで、部品内蔵基板３が形成される。その後、図３に示すように、回路基板２上に部品内蔵基板３を実装することで、電子機器１が形成される。

　なお、本実施形態においては、１つの部品内蔵基板３を製造する工程について説明したが、例えばマザー基板となる大判の樹脂層に複数の部品内蔵基板用の内部配線１５などを一括で形成し、一括積層したうえで、カットすることで複数の部品内蔵基板３を得るようにしてもよい。

　（実施の形態２）
　図１８から図２０を用いて、本実施の形態に係る電子機器１ａおよび部品内蔵基板３ａについて説明する。なお、図１８に示す構成のうち、上記図１から図１７に示す構成と同一または相当する構成については、同一の符号を付してその説明を省略する場合がある。

　図１８は、実施の形態２に係る電子機器１ａを示す平面図である。この図１８に示すように、部品内蔵基板３ａは、樹脂基板５と、樹脂基板５内に設けられたチップ型電子部品６２と、樹脂基板５内に設けられたチップ型電子部品１３と、樹脂基板５内に設けられたチップ型電子部品６４とを備える。

　なお、図１９は、図１８に示すＸＩＸ－ＸＩＸ線における断面図である。この図１９に示すように、本実施の形態２においても、部品内蔵基板３ａ内には、内部導体８などが形成されている。チップ型電子部品１３は、樹脂基板５内に設けられており、樹脂基板５の下面よりも搭載面４に近い位置に設けられている。

　図２０は、図１８に示すＸＸ－ＸＸ線における断面図である。この図２０に示すように、チップ型電子部品６２が樹脂基板５内に設けられている。チップ型電子部品６２は、誘電体素体６５と、誘電体素体６５の一方の側面に設けられた電極６６とを含む。なお、チップ型電子部品６４は、チップ型電子部品６２と同様の構成である。

　図１８において、搭載面４の上方から部品内蔵基板３ａを平面視すると、チップ型電子部品６２は、領域Ｒ２、領域Ｒ１および領域Ｒ３に亘って配置されている。

　チップ型電子部品６２は、実装部品１０および実装部品１１よりも、樹脂基板５の側面２３に近い位置に設けられている。なお、本実施の形態２においては、搭載面４の上方から部品内蔵基板３ａを見ると、チップ型電子部品６２の一部と、実装部品１０，１１の一部とが重なるように配置されている。

　チップ型電子部品６４は、実装部品１０および実装部品１１よりも側面２２に近い位置に設けられている。チップ型電子部品６４は、領域Ｒ２、領域Ｒ１および領域Ｒ３に亘って設けられている。

　ここで、チップ型電子部品６２およびチップ型電子部品６４は、チップ型電子部品１３よりも樹脂基板５の周面に近い位置に設けられており、チップ型電子部品６２およびチップ型電子部品６４の大きさは、チップ型電子部品１３の大きさよりも大きい。

　たとえば、チップ型電子部品１３の寸法は、たとえば、０．６ｍｍ×０．３ｍｍ×０．１５ｍｍである。チップ型電子部品６２，６４の寸法は、１．０ｍｍ×０．５ｍｍ×０．１５ｍｍである。

　このように、部品内蔵基板３ａは、実装部品１０と実装部品１１とに亘って配置されたチップ型電子部品１３と、このチップ型電子部品１３よりも樹脂基板５の外周側に配置され、領域Ｒ１の端部側に配置されたチップ型電子部品６２，６４とを備える。チップ型電子部品６２，６４の寸法は、チップ型電子部品１３の寸法よりも大きい。

　これにより、領域Ｒ１の側面２２，２３側の端部がチップ型電子部品６２，６４によって良好に補強され、部品内蔵基板３ａに衝撃力が加えられたとしても、樹脂基板５が損傷することを抑制することができる。すなわち、周面に近い位置に設けられるチップ型電子部品６２およびチップ型電子部品６４の大きさを他の部分のチップ型電子部品１３の大きさよりも大きくすることで、さらにクラック発生の抑制効果を大きくすることができる。例えば、複数のチップ型電子部品を内蔵する場合にこのような設計とすることで、特別な補強材などを設ける必要がなく部品内蔵基板のクラック発生をさらに確実に抑制することができる。

　（実施の形態３）
　図２１を用いて、本実施の形態３に係る電子機器１ｂおよび部品内蔵基板３ｂについて説明する。なお、図２１に示す構成のうち、上記図１から図２０に示す構成と同一または相当する構成については、同一の符号を付してその説明を省略する場合がある。

　図２１は、実施の形態３に係る電子機器１ｂを示す平面図である。この図２１に示すように、部品内蔵基板３ｂは、樹脂基板５と、樹脂基板５内に設けられたチップ型電子部品７０と、樹脂基板５内に設けられたチップ型電子部品７１とを備える。

　チップ型電子部品７０は、実装部品１０および実装部品１１よりも側面２３側に配置されている。搭載面４の上方から樹脂基板５をみると、チップ型電子部品７０は、領域Ｒ１から領域Ｒ２に亘って配置されている。

　このため、領域Ｒ１のうち、側面２３側の端部は、チップ型電子部品７０によって補強されている。チップ型電子部品７１は、実装部品１０および実装部品１１よりも、側面２２に近い位置に設けられている。

　搭載面４の上方から樹脂基板５をみると、チップ型電子部品７１は、領域Ｒ１と領域Ｒ３に亘って配置されている。領域Ｒ１の側面２２側の端部は、チップ型電子部品７１によって補強されている。

　このため、本実施の形態３に係る電子機器１ｂおよび部品内蔵基板３ｂにおいても、衝撃力が外部から加えられたとしても、樹脂基板５が損傷することを抑制することができる。

　このように、実装部品１０および実装部品１１よりも樹脂基板５の周面側に位置するチップ型電子部品は、領域Ｒ１の外側に位置する領域Ｒ２とＲ３との少なくとも一方の領域と、領域Ｒ１とに亘って配置されている。このように、チップ型電子部品は領域Ｒ１，Ｒ２，Ｒ３の全てに亘ってように形成されなくてもよく、領域Ｒ１の外側に位置する領域Ｒ２とＲ３との少なくとも一方の領域に亘るように配置されることで本発明の効果を得ることができる。

　（実施の形態４）
　図２２から図２４を用いて、本実施の形態４に係る電子機器１ｃおよび部品内蔵基板３ｃについて説明する。なお、図２２から図２４に示す構成のうち、図１から図２１に示す構成と同一または相当する構成については、同一の符号を付してその説明を省略する場合がある。

　図２２は、本実施の形態４に係る電子機器１ｃを示す平面図である。この図２２に示すように、部品内蔵基板３ｃは、樹脂基板５内に設けられたチップ型電子部品７２，７３，８４，７５と、樹脂基板５内に設けられたチップ型電子部品１３とを備える。

　図２３は、図２２に示すＸＸＩＩＩ－ＸＸＩＩＩ線における断面図である。この図２３に示すように、チップ型電子部品７２およびチップ型電子部品７３は、部品内蔵基板３ｃの厚さ方向に配列している。

　チップ型電子部品７２およびチップ型電子部品７３は、図２２に示すように、実装部品１０，１１よりも側面２３に近い位置に設けられている。搭載面４の上方から部品内蔵基板３ｃを見ると、チップ型電子部品７２およびチップ型電子部品７３は、領域Ｒ２、領域Ｒ１および領域Ｒ３に亘って配置されている。

　このため、側面２３のうち、領域Ｒ１の端部が位置する部分は、チップ型電子部品７２およびチップ型電子部品７３によって補強されている。

　図２４は、図２２に示すＸＸＩＶ－ＸＸＩＶ線における断面図である。この図２４に示すように、チップ型電子部品７４とチップ型電子部品７５とは、樹脂基板５の厚さ方向に配列している。

　チップ型電子部品７４およびチップ型電子部品７５は、図２２に示すように、搭載面４の上方から樹脂基板５を見ると、チップ型電子部品７４およびチップ型電子部品７５は、実装部品１０および実装部品１１よりも側面２２に近い位置に設けられている。

　チップ型電子部品７５およびチップ型電子部品７５は、領域Ｒ２、領域Ｒ１および領域Ｒ３に亘って配置されている。

　このため、側面２２のうち、領域Ｒ１の端部が位置する部分は、チップ型電子部品７４およびチップ型電子部品７５によって補強されている。

　本実施の形態４においては、チップ型電子部品７４と、チップ型電子部品７５とは、樹脂基板５の厚さ方向に配列し、チップ型電子部品７２とチップ型電子部品７３とが厚さ方向に配列しているが、特に、厚さ方向に配列している必要はない。

　すなわち、チップ型電子部品７４とチップ型電子部品７５とが搭載面４の平面方向にずれていてもよい。

　同様に、チップ型電子部品７２とチップ型電子部品７３とが搭載面４の平面方向にずれていてもよい。

　（実施の形態５）
　図２５から図２７を用いて、本実施の形態５に係る電子機器１ｄおよび部品内蔵基板３ｄについて説明する。なお、図２５から図２７に示す構成のうち、上記図１から図２４に示す構成と同一または相当する構成については、同一の符号を付して、その説明を省略する場合がある。

　図２５は、本実施の形態５に係る電子機器１ｄおよび部品内蔵基板３ｄを示す平面図である。この図２５に示すように、部品内蔵基板３ｄは、樹脂基板５と、この樹脂基板５内に設けられたチップ型電子部品１３，７２，７３，７４，７５とを備える。

　なお、チップ型電子部品７２およびチップ型電子部品７３は、実装部品１０，１１よりも側面２３に近い位置に設けられており、領域Ｒ２、領域Ｒ１および領域Ｒ３に亘って配置されている。

　チップ型電子部品７４およびチップ型電子部品７５は、実装部品１０，１１よりも側面２２に近い位置に設けられており、領域Ｒ２、領域Ｒ１、領域Ｒ３に亘って配置されている。

　図２６は、図２５に示すＸＸＶＩ－ＸＸＶＩ線における断面図である。この図２６に示すように、チップ型電子部品７２は、チップ型電子部品７３よりも大きく、チップ型電子部品７２は、チップ型電子部品７３よりも、搭載面４に近い位置に設けられている。

　図２７は、図２５に示すＸＸＶＩＩ－ＸＸＶＩＩ線における断面図である。この図２７に示すように、チップ型電子部品７４の大きさは、チップ型電子部品７５の大きさよりも大きく、チップ型電子部品７４は、チップ型電子部品７５よりも搭載面４に近い位置に設けられている。

　ここで、衝撃力が部品内蔵基板３ｄに加えられると、領域Ｒ１の端部のうち、樹脂基板５の搭載面４側の方が、樹脂基板５の下面よりも大きな撓み応力が発生する。

　その一方で、本実施の形態５に係る電子機器１ｄおよび部品内蔵基板３ｄにおいては、搭載面４に近い位置に大きなチップ型電子部品７２，７４が設けられているため、チップ型電子部品７２，７４によって、樹脂基板５のうち、搭載面４の近傍が補強されている。

　このため、本実施の形態５に係る部品内蔵基板３ｄにおいても、外部から衝撃力が加えられたとしても、部品内蔵基板３ｄが損傷することを抑制することができる。

　（実施の形態６）
　図２８は、本実施の形態６に係る電子機器１ｅを示す平面図である。この図２８に示す構成のうち、上記図１から図２７に示す構成と同一または相当する構成については、同一の符号を付してその説明を省略する場合がある。

　この図２８に示すように、電子機器１ｅは、樹脂基板５内に設けられたチップ型電子部品１２およびチップ型電子部品１４を備える。

　チップ型電子部品１２は、実装部品１０，１１よりも側面２３に近い位置に配置され、領域Ｒ２、領域Ｒ１および領域Ｒ３に亘って配置されている。チップ型電子部品１４は、実装部品１０，１１よりも側面２２に近い位置に設けられ、領域Ｒ２、領域Ｒ１および領域Ｒ３に亘って配置されている。

　そして、チップ型電子部品１２によって、領域Ｒ１の側面２３側の端部が補強され、チップ型電子部品１３によって領域Ｒ２の側面２２側の端部が補強されている。

　この図２８に示すように、実装部品１０と実装部品１１との間にチップ型電子部品を配置すること（図１のチップ型電子部品１３など）は本発明においては、必須の構成ではない。

　下記表１、表２、図１および図２８などを用いて、本願発明の実施例について説明する。下記表１は、比較例１としての電子機器の落下試験の結果を示す表である。比較例１の電子機器は、図１の電子機器１のように、２つの実装部品が搭載面に実装された電子機器であるが、樹脂基板内にチップ型電子部品が設けられていないものである。

　この表１に示す落下試験は、３６個の比較例１の電子機器について、コンクリートの床面から１．０ｍの高さから自由落下することを１０回繰り返した結果、樹脂基板が損傷した数を示す。

　下記表２は、比較例２の電子機器と、図２８に示す電子機器１ｅとの落下試験を示す表である。比較例２の電子機器は、図１に示す例において、樹脂基板５にチップ型電子部品１３が設けられ、チップ型電子部品１２およびチップ型電子部品１４が設けられていない電子機器である。

　この落下試験においては、比較例２に係る電子機器を３６個と、図２８に示す電子機器とを１．２ｍの高さからコンクリートの床面に自由落下を１０回繰り返した結果、樹脂基板にクラックが発生した数を示す。

　表１に示す落下試験においては、３６個の比較例１の電子機器のうち、３個の電子機器が損傷したことが分かる。表２に示す落下試験においては、３６個の比較例２の電子機器のうち、２つの電子機器においてクラックが発生したことがわかる。さらに、３６個の図２８に示す電子機器１ｅのうち、全ての電子機器１ｅにおいてクラックが発生しなかったことが分かる。

　このように、図２８に示す電子機器１ｅは、比較例１，２の電子機器と比較して、樹脂基板５にクラックが発生しにくいことが分かる。

　以上のように本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。さらに、上記数値などは、例示であり、上記数値および範囲にかぎられない。

　各実施の形態に示したように実装部品が配置されていない領域である搭載面４の外周縁部の近傍に内蔵チップ型電子部品を配置することにより、クラックの発生抑制効果をさらに効果的に得ることができるが、本発明はこれに限定されるものではなく、内蔵チップ型電子部品は搭載面４の外周縁部の近傍に配置されていれば本発明の効果を得ることができる。

　搭載面４に搭載される搭載部品は２つに限定されず、３つ以上でもよい。なお、その場合、大きさの大きい２つの搭載部品を、本発明の第１搭載部品と第２搭載部品とみなして、本発明の第１チップ型電子部品、第２チップ型電子部品を配置するのが最もクラック発生の抑制効果が得られるので好ましい。

　内蔵チップ型電子部品は搭載面４の外周縁部の近傍に配置されていれば複数設ける必要はなく、１つでもよい。

　本発明は、部品内蔵基板に適用することができる。

　１，１ａ～１ｅ　電子機器、２　回路基板、３，３ａ～３ｅ　部品内蔵基板、４　搭載面、５　樹脂基板、６　表面導体、８　内部導体、９　接合部、１０，１１　実装部品、１２，１３，１４，６２，６４，７０，７１，７２，７３，７４，７５　チップ型電子部品、１５　内部配線、１６　ビア、１７，２７　誘電体素体、１８，１９，２５，２８，２９　電極、２０，２１，２２，２３　側面、３０，３５，３８，４０，４４，４７，４９，５１，５３　樹脂層、３１，３６，３９，４１，４５，４８，５０，５２，５４　樹脂シート、３２　ビアホール、３３　ペースト、３４　ホール、４２，４６　穴部、５５　金型、５６　台、５７　柱部、６０　中間基板、６１　キャビティ。

Claims (9)

1. 　搭載面と前記搭載面の周囲を取り囲む周面とを有する樹脂基板と、
   　前記搭載面に搭載された第１搭載部品と、
   　前記搭載面に搭載され、前記第１搭載部品から間隔をあけて配置された第２搭載部品と、
   　前記樹脂基板内に配置された１つ以上の第１内蔵チップ型電子部品と、
   　を備えた部品内蔵基板であって、
   　前記第１内蔵チップ型電子部品は、前記樹脂基板の周面に近い位置に設けられ、
   　前記搭載面は、前記第１搭載部品と前記第２搭載部品との間に挟まれる領域であって、前記第１搭載部品と前記第２搭載部品の配列方向と交差する交差方向に延びる第１領域と、前記第１領域の外側に位置する第２領域とを含み、
   　前記搭載面の上方から見たとき、前記第１内蔵チップ型電子部品は、前記第１領域と前記第２領域とに亘って配置された、部品内蔵基板。
2. 　前記樹脂基板内に配置されると共に、前記搭載面の上方から見たとき、前記第１領域と前記第２領域とに亘って配置された１つ以上の第２内蔵チップ型電子部品をさらに備えた、請求項１に記載の部品内蔵基板。
3. 　前記第２内蔵チップ型電子部品は、前記搭載面の上方から見たとき前記第１搭載部品の下方から前記第２搭載部品の下方に亘って配置された、請求項２に記載の部品内蔵基板。
4. 　前記第１内蔵チップ型電子部品の大きさは、前記第２内蔵チップ型電子部品の大きさよりも大きい、請求項２または請求項３に記載の部品内蔵基板。
5. 　前記第１内蔵チップ型電子部品は、前記第１搭載部品および前記第２搭載部品よりも前記樹脂基板の周面に近い位置に設けられる、請求項１から請求項４のいずれかに記載の部品内蔵基板。
6. 　前記周面は、前記交差方向に配列する第１側面と前記第１側面と対向する第２側面とを含み、
   　前記第１内蔵チップ型電子部品は、前記第２搭載部品よりも前記第１側面に近い位置に設けられた第１チップ型電子部品と、前記第１搭載部品よりも前記第２側面に近い位置に設けられた第２チップ型電子部品とを含む、請求項１から請求項５のいずれかに記載の部品内蔵基板。
7. 　前記樹脂基板は、搭載面と反対側に位置する下面を含み、
   　前記第１内蔵チップ型電子部品は、前記下面よりも前記搭載面に近い位置に設けられた、請求項１から請求項６のいずれかに記載の部品内蔵基板。
8. 　前記第１内蔵チップ型電子部品は、第３チップ型電子部品と、前記第３チップ型電子部品よりも前記搭載面に近い位置に設けられた第４チップ型電子部品とを含む、請求項１から請求項７のいずれかに記載の部品内蔵基板。
9. 　前記第４チップ型電子部品の大きさは、前記第３チップ型電子部品よりも大きい、請求項８に記載の部品内蔵基板。

Images