JP2005197389A - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP2005197389A JP2005197389A JP2004000913A JP2004000913A JP2005197389A JP 2005197389 A JP2005197389 A JP 2005197389A JP 2004000913 A JP2004000913 A JP 2004000913A JP 2004000913 A JP2004000913 A JP 2004000913A JP 2005197389 A JP2005197389 A JP 2005197389A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor module
- substrate
- multilayer substrate
- reinforcing portion
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】 多層基板に衝撃力が加えられた際に、クラックが発生するのを防止する。
【解決手段】 絶縁層と導体層とを積層して構成された基板の周縁部が部品搭載禁止領域となっており、この周縁部を除いた内方の部品搭載領域に電子部品を搭載する半導体モジュールにおいて、前記基板の周縁部に矩形環状の補強部を積層形成する。前記周縁部に補強部を設けることによって、クラック源となる基板端面の強度を向上させることができるので、クラックの発生を防止することができる。
【選択図】 図2
【解決手段】 絶縁層と導体層とを積層して構成された基板の周縁部が部品搭載禁止領域となっており、この周縁部を除いた内方の部品搭載領域に電子部品を搭載する半導体モジュールにおいて、前記基板の周縁部に矩形環状の補強部を積層形成する。前記周縁部に補強部を設けることによって、クラック源となる基板端面の強度を向上させることができるので、クラックの発生を防止することができる。
【選択図】 図2
Description
本発明は、半導体モジュールに関し、特に、高周波用の半導体モジュールに適用して有効な技術に関するものである。
移動体通信の端末機器いわゆる携帯電話では、カメラ機能の搭載に見られる多機能化が進められており、今後更に多くの機能を携帯電話に内蔵することが予想される。このため、携帯電話に用いられる構成要素については、更なる小型化が求められている。
例えば、携帯電話の構成要素の一つである高周波増幅器に用いられる半導体モジュールでは、シート状の絶縁層と銅或いは銀等を用いた金属薄膜の導体層とを交互に積層して構成された多層基板の表側となる部品搭載面には、受動素子であるインダクタ、コンデンサ、抵抗等の電子部品を実装し、多層基板の裏側となる基板実装面には、配線基板等の基板実装のための外部端子を形成し、金属キャップ或いは樹脂封止体によって部品搭載面を覆ってある。
多層基板の最上層の配線端部には、インダクタ、コンデンサ、抵抗等の電子部品をハンダ等により実装するためのパッドを設け、多層基板の最下層の配線端部には基板実装のための外部端子を形成し、最上層の配線と最下層の配線とは、中間層の配線及び層間を連絡するビア配線によって電気的に接続されている。
多層基板には、能動素子である電子部品として、増幅用のFET等が内部に形成された半導体装置が実装されているが、半導体装置の接続端子であるボンディングパッドと多層基板のパッドとを電気的に接続するボンディングワイヤのループの高さを吸収するために、多層基板に設けた凹部であるキャビティに半導体装置を収容し、半導体装置は中間層の配線にハンダ等により取り付けられている。
こうした半導体モジュールを小型化するために、下記特許文献1には、インダクタ、コンデンサ、分布定数線路、共振器、フィルタおよびバランなどを含むRF用受動部品36を多層基板の中間層に形成する技術が記載されている。
また、現在では半導体装置は様々な電子装置に用いられており、電子装置の小型化・携帯化に伴い、その使用環境も多様化しており、携帯電話端末機等では、使用中に誤って落下させた場合でも製品に異常が生じるのを防止するために、製品を所定の高さから落下させ、異常の発生の有無を調べる落下試験が行なわれている。
前記多層基板では、多層化が容易である等の理由により絶縁層としてセラミックを用いている。しかし、セラミックは脆性の材料であり、落下試験の際に加わる衝撃力により多層基板にクラックが発生することがある。前記多層基板は、前述した小型化に対応するため、絶縁層を薄くすることが求められており、このような薄型化によって、多層基板の対衝撃性は低下するので、クラックの発生を防止する技術が求められている。
これまで、多層基板の耐衝撃性を向上させるために、絶縁層となるセラミックの材質を変えて基板自体の強度を向上させる試みがされてきたが、セラミックの材質を変えた場合にはモジュールの特性に大きな変化を与えることが予想されるので、容易に変更することは困難である。
本発明の課題は、これらの問題点を解決し、基板の材質を変えずに、衝撃力によってクラックが発生するのを防止することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
絶縁層と導体層とを積層して構成された基板の周縁部が部品搭載禁止領域となっており、この周縁部を除いた内方の部品搭載領域に電子部品を搭載する半導体モジュールにおいて、前記基板の周縁部に矩形環状の補強部を積層形成する。
絶縁層と導体層とを積層して構成された基板の周縁部が部品搭載禁止領域となっており、この周縁部を除いた内方の部品搭載領域に電子部品を搭載する半導体モジュールにおいて、前記基板の周縁部に矩形環状の補強部を積層形成する。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
(1)本発明によれば、前記周縁部に補強部を設けることによって、クラック源となる基板端面の強度が向上するので、基板端面からのクラックの発生を防止することができるという効果がある。
(2)本発明によれば、上記効果(1)により、多層基板の絶縁層を薄型化することができるという効果がある。
(3)本発明によれば、上記効果(2)により、半導体モジュールを小型化することができるという効果がある。
(4)本発明によれば、基板の材質を変えないので、特性に影響を与えることがないため、採用実施にあたっての問題が少なく、容易に実施することができるという効果がある。
(5)本発明によれば、部品搭載禁止領域に補強部を設けるので、補強部の形成によって基板面積を増加させることがないという効果がある。
(6)本発明によれば、オーバーコートガラスの塗布によって補強部を形成することで、補強部形成のために工程数を増加させることがないという効果がある。
(1)本発明によれば、前記周縁部に補強部を設けることによって、クラック源となる基板端面の強度が向上するので、基板端面からのクラックの発生を防止することができるという効果がある。
(2)本発明によれば、上記効果(1)により、多層基板の絶縁層を薄型化することができるという効果がある。
(3)本発明によれば、上記効果(2)により、半導体モジュールを小型化することができるという効果がある。
(4)本発明によれば、基板の材質を変えないので、特性に影響を与えることがないため、採用実施にあたっての問題が少なく、容易に実施することができるという効果がある。
(5)本発明によれば、部品搭載禁止領域に補強部を設けるので、補強部の形成によって基板面積を増加させることがないという効果がある。
(6)本発明によれば、オーバーコートガラスの塗布によって補強部を形成することで、補強部形成のために工程数を増加させることがないという効果がある。
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図1は、本発明の一実施の形態である半導体モジュールを示す平面図であり、図2は、図2中のa‐a線に沿った縦断面図である。
本実施の形態の高周波用半導体モジュールで用いる多層基板1は、銅或いは銀等を用いた0.01mm程度の金属薄膜の導体層2とセラミックス等を用いた厚さが0.15mm程度のシート状の絶縁層3とを交互に積層して構成されている。この多層基板1では、6層の導体層2と5層の絶縁層3とを交互に積層したものを、低温焼成によって焼結させてある。
本実施の形態では、最上層の導体層2aを1層目とし、中間層の導体層2b,2c,2d,2eを上から順に2層目乃至5層目とし、最下層の導体層2fを6層目として説明する。絶縁層3についても、同様に上から順に1層目の絶縁層3a,2層目の絶縁層3b,3層目の絶縁層3c,4層目の絶縁層3d,5層目の絶縁層3eと数えて説明する。多層基板1の最上層の導体層2aと最下層の導体層2fとは、中間層の導体層2b,2c,2d,2e及び層間を連絡するビア配線4によって電気的に接続されている。
多層基板1の表側となる部品搭載面に形成された最上層の導体層2aの端部には、実装する電子部品を接続するためのパッド5を設け、受動素子であるコンデンサ6、抵抗7、インダクタ8等の電子部品をハンダ9等により接続し、シリコーンレジンを用いた封止体10によって部品搭載面を覆い、多層基板1の裏側となる基板実装面に形成された最下層の導体層2fの端部には、配線基板等の基板実装のための外部端子11を形成してある。なお、図1では、説明のために封止体10を透過させて示した。
多層基板には、能動素子の電子部品として高周波増幅用のFET等が内部に形成された半導体装置12が実装されているが、半導体装置12の接続端子であるボンディングパッドと多層基板のパッド5とを電気的に接続するボンディングワイヤ13のループの高さを吸収するために、多層基板1には、1層目及び2層目の絶縁層3a,3bを部分的に除去して設けた凹部であるキャビティ14を設け、このキャビティ14に半導体装置12を収容し、半導体装置12は3層目の導体層2cにハンダ9等により取り付けられている。
半導体装置12の取り付けられた導体層2cは、接地配線となっており、半導体装置12の発生した熱は、導体層2cからサーマルビアと呼ばれる複数のビア配線4と直下に位置する中間の導体層2d,2eによって伝達され、最下層の導体層2fを利用した放熱板まて運ばれている。
多層基板1の部品搭載面では、多層基板1の外周に沿った幅200μm程度の矩形環状の周縁部が部品搭載禁止領域となっており、この周縁部を除いた内方の領域が前述した部品の搭載領域となっている。本実施の形態の半導体モジュールでは、この周縁部の部品搭載禁止領域に補強部15を矩形環状に積層形成してある。
多層基板1の部品搭載面では、部品接続の際に、溶融したハンダ9が不要部分の導体層2aに付着するのを防止するために、ハンダ9の付着が懸念される導体層2aを、オーバーコートガラスによって部分的に被覆していた。本実施の形態では、このオーバーコートガラスを周縁部の部品搭載禁止領域に塗布することによって、補強部15を形成する。
このため、補強部15形成のために工程数を増加させることがない。また、部品搭載禁止領域に補強部15を設けるので、補強部15の形成によって基板面積を増加させることもない。
図3に示すのは、従来の半導体モジュールの平面図であり、この半導体モジュールに落下等による衝撃力が加えられると、多層基板1の端面に存在する微小な欠陥等からクラック16a,16bが発生し、図中に破線にて示すように、多層基板1の内方に成長する場合が多い。このため、本実施の形態では、多層基板1の周縁部に補強部15を形成して、クラックの発生源となる多層基板1の端面を補強することにより、クラックの発生を防止している。これによって、半導体モジュールの信頼性を向上させることができる。
また、多層基板1を構成するセラミックの材質には変更を加えていないので、多層基板1の特性に影響を与えることがない。従って、本実施の形態の補強部15は、採用実施にあたって問題が少なく、容易に採用実施が可能である。
図4に平面図を、図5に図4中のb‐b線に沿った縦断面図を示すのは、本発明の一実施の形態である半導体モジュールの変形例である。本変形例では、前述した多層基板1の周縁部に形成した補強部15に加えて、多層基板1の内方に設けられたキャビティ14周縁部の部品搭載面に矩形環状の補強部17を積層形成する。
多層基板1に設けられたキャビティ14では、部分的に基板が薄くなっており、加えてキャビティ14には力の集中しやすい角部が形成されているため、図3中に示したクラック16cのように、キャビティ14に生じた微小な欠陥等からクラック16cが発生し、図中に破線にて示すように、成長する場合も多い。このため、本変形例では、キャビティ14周縁部の部品搭載面に補強部17を形成して、クラック16cの発生源となるキャビティ14の周縁部を補強することにより、クラックの発生を防止している。
図6に示すのは、本発明の一実施の形態である半導体モジュールの他の変形例である。前述した実施の形態では、多層基板1の部品搭載面に補強部15を設けたが、それに加えて本変形例では、前述した多層基板1の周縁部に形成した補強部15に加えて、基板実装面の周縁部にも矩形環状の補強部18を積層形成する。本変形例では、多層基板1の周縁部に補強部18を形成して、クラックの発生源となる多層基板1の端面を補強することにより、クラックの発生を防止している。これによって、半導体モジュールの信頼性を向上させることができる。また、本変形例の場合に、部品搭載面の補強部15を形成せずに、基板実装面のみに補強部18を形成することも可能である。
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
1…多層基板、2…導体層、3…絶縁層、4…ビア配線、5…パッド、6…コンデンサ、7…抵抗、8…インダクタ、9…ハンダ、10…封止体、11…外部端子、12…半導体装置、13…ボンディングワイヤ、14…キャビティ、15,17,18…補強部、16a,16b,16c…クラック。
Claims (5)
- 絶縁層と導体層とを積層して構成された基板部品搭載面では、その周縁部が部品搭載禁止領域となっており、この周縁部を除いた内方の部品搭載領域に電子部品を搭載する半導体モジュールにおいて、前記基板の周縁部に矩形環状の補強部を積層形成することを特徴とする半導体モジュール。
- 前記基板がセラミックの多層基板であることを特徴とする請求項1に記載の半導体モジュール。
- 前記補強部にオーバーコートガラスを用いることを特徴とする請求項1又は請求項2に記載の半導体モジュール。
- 前記基板にはキャビティが設けられており、このキャビティの周縁部に補強部を形成することを特徴とする請求項1乃至請求項3の何れか一項に記載の半導体モジュール。
- 前記基板の部品搭載面とは反対側の基板実装面の周縁部に矩形環状の補強部を積層形成することを特徴とする請求項1乃至請求項4の何れか一項に記載の半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004000913A JP2005197389A (ja) | 2004-01-06 | 2004-01-06 | 半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004000913A JP2005197389A (ja) | 2004-01-06 | 2004-01-06 | 半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005197389A true JP2005197389A (ja) | 2005-07-21 |
Family
ID=34816568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004000913A Pending JP2005197389A (ja) | 2004-01-06 | 2004-01-06 | 半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005197389A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034390A (ja) * | 2008-07-30 | 2010-02-12 | Fujikura Ltd | 多層プリント配線板 |
US9854681B2 (en) | 2012-02-17 | 2017-12-26 | Murata Manufacturing Co., Ltd. | Component-embedded substrate |
US9913379B2 (en) | 2012-02-17 | 2018-03-06 | Murata Manufacturing Co., Ltd. | Component-embedded substrate |
-
2004
- 2004-01-06 JP JP2004000913A patent/JP2005197389A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034390A (ja) * | 2008-07-30 | 2010-02-12 | Fujikura Ltd | 多層プリント配線板 |
US9854681B2 (en) | 2012-02-17 | 2017-12-26 | Murata Manufacturing Co., Ltd. | Component-embedded substrate |
US9913379B2 (en) | 2012-02-17 | 2018-03-06 | Murata Manufacturing Co., Ltd. | Component-embedded substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10305444B2 (en) | Electronic component module | |
KR100674793B1 (ko) | 세라믹 적층 소자 | |
JP6096812B2 (ja) | 電子素子搭載用パッケージ、電子装置および撮像モジュール | |
JP2007019498A (ja) | 半導体マルチチップパッケージ | |
CN107785148B (zh) | 电子部件 | |
US20160150649A1 (en) | Integrated passive module, semiconductor device and manufacturing method thereof | |
JP6620885B2 (ja) | 複合部品内蔵回路基板、及び、複合部品 | |
JP2009295624A (ja) | 電子部品及びその製造方法 | |
JP2005197354A (ja) | 半導体モジュール及びその製造方法 | |
JP2005197389A (ja) | 半導体モジュール | |
JP6323622B2 (ja) | 部品実装基板 | |
JP2005353925A (ja) | 多層配線基板および電子装置用基板 | |
JP2005005664A (ja) | セラミックパッケージ及びその製造方法 | |
JP4565381B2 (ja) | 積層基板 | |
JP6989292B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP4114148B2 (ja) | セラミック積層基板および高周波電子部品 | |
JP2012146940A (ja) | 電子部品および電子装置 | |
JP2005197342A (ja) | 半導体モジュール | |
JP4986500B2 (ja) | 積層基板、電子装置およびこれらの製造方法。 | |
KR100772460B1 (ko) | 집적 수동소자 칩 및 그 제조방법 | |
JP2005191411A (ja) | 高周波集積回路装置 | |
JP2005251956A (ja) | 半導体モジュール及びその製造方法 | |
JP2004111803A (ja) | セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法 | |
JP2006185977A (ja) | 配線基板 | |
JP2023047754A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |