JP2005251956A

JP2005251956A - 半導体モジュール及びその製造方法

Info

Publication number: JP2005251956A
Application number: JP2004059972A
Authority: JP
Inventors: Yusuke Sato; 友祐佐藤; Tomoaki Shimoishi; 智明下石; Nobuyoshi Maejima; 信義前嶋; Koichi Nakajima; 浩一中嶋
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2004-03-04
Filing date: 2004-03-04
Publication date: 2005-09-15

Abstract

【課題】半導体モジュールの価格を上昇させずに、半導体モジュールを小型化する。
【解決手段】多層基板の部品搭載面に電子部品を搭載し、封止体によって前記部品搭載面を覆った半導体モジュールにおいて、前記多層基板の部品搭載面に、電子部品を収容するキャビティを形成し、収容する電子部品の一の端子をキャビティ上面の導体層と接続し、前記電子部品の他の端子をキャビティ底面の導体層と接続する。
この構成によれば、多層基板の部品搭載面に対して、長手方向を直交させて電子部品をキャビティに搭載して実装面積を低減させることができる。また、ビア配線の数を減少させ、加えて多層基板の導電層を短縮することが可能になる
【選択図】図３

Description

本発明は、電子部品を搭載する半導体モジュールに関し、特に、高周波用の半導体モジュールに適用して有効な技術に関するものである。

移動体通信の端末機器いわゆる携帯電話では、カメラ機能の搭載に見られる多機能化が進められており、今後更に多くの機能を携帯電話に内蔵することが予想される。このため、携帯電話の外形寸法が使用上の便宜性から限界に近づいていたとしても、携帯電話に用いられる構成要素については、更なる小型化が求められている。

例えば、携帯電話の構成要素の一つである高周波増幅器に用いられる半導体モジュールでは、シート状の絶縁層と銅或いは銀等を用いた金属薄膜の導体層とを交互に積層して構成された多層基板の表側となる部品搭載面には、受動素子であるインダクタ、コンデンサ、抵抗等の電子部品を実装し、多層基板の裏側となる基板実装面には、配線基板等の基板実装のための外部端子を形成し、金属キャップ或いは樹脂封止体によって部品搭載面を覆ってある。

多層基板の最上層の配線端部には、インダクタ、コンデンサ、抵抗等の電子部品をハンダ等により実装するためのパッドを設け、多層基板の最下層の配線端部には基板実装のための外部端子を形成し、最上層の配線と最下層の配線とは、中間層の配線及び層間を連絡するビア配線によって電気的に接続されている。

多層基板には、能動素子である電子部品として、増幅用のＦＥＴ等が内部に形成された半導体装置が実装されているが、半導体装置の接続端子であるボンディングパッドと多層基板のパッドとを電気的に接続するボンディングワイヤのループの高さを吸収するために、多層基板に設けた凹部であるキャビティに半導体装置を収容し、半導体装置は中間層の配線にハンダ等により取り付けられている。

こうした半導体モジュールを小型化するために、下記特許文献１には、インダクタ、コンデンサ、分布定数線路、共振器、フィルタおよびバランなどを含むＲＦ用受動部品を多層基板の中間層に形成する技術が記載され、下記特許文献２には、抵抗素子或いは容量素子等の機能部品を多層基板の中間層に設けた空洞に取り付ける技術が記載されている。

特開２００２−９２２５号公報特開２００２−３３５０８１号公報

しかしながら、特許文献１或いは特許文献２に記載された技術では、多層基板のコストが上昇するため、半導体モジュールの価格が上昇してしまう。また、顧客の仕様に合わせる必要性等から、内蔵させる抵抗値或いは容量値を変更する場合には、多層基板の製造段階から変更することになるため、変更に要する工程数及び時間が負担になり、変更が容易ではない。

本発明の課題は、これらの問題点を解決し、半導体モジュールの価格を上昇させずに、半導体モジュールを小型化することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
多層基板の部品搭載面に電子部品を搭載し、封止体によって前記部品搭載面を覆った半導体モジュールにおいて、前記多層基板の部品搭載面に、電子部品を収容するキャビティを形成し、収容する電子部品の一の端子をキャビティ上面の導体層と接続し、前記電子部品の他の端子をキャビティ底面の導体層と接続する。

また、その製造方法では、前記多層基板の部品搭載面に、電子部品を収容するキャビティを形成し、キャビティ上面の導体層とキャビティ底面の導体層とにハンダを付着させる工程と、搭載する電子部品をキャビティに収容する工程と、前記ハンダを溶融させて、前記電子部品の一の端子をキャビティ上面の導体層と接続し、前記電子部品の他の端子をキャビティ底面の導体層と接続する工程とを有する。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、多層基板の部品搭載面に対して、長手方向を直交させて電子部品をキャビティに搭載して実装面積を低減させることができる。
（２）本発明によれば、キャビティに電子部品を収容することによって、半導体モジュールの部品搭載面からの電子部品突出量が減少するため、半導体モジュールを厚さ方向に小型化する低背化が可能になるという効果がある。
（３）本発明によれば、上記効果（１）（２）により、半導体モジュールの小型化が可能になるという効果がある。
（４）本発明によれば、収容する電子部品の一の端子をキャビティ上面の導体層と接続し、前記電子部品の他の端子をキャビティ底面の導体層と接続するため、ビア配線の数を減少させ、加えて多層基板の導電層を短縮することが可能になるという効果がある。
（５）本発明によれば、上記効果（４）により、電気的な安定性を向上させることができるという効果がある。
（６）本発明によれば、前記キャビティは、半導体装置のためのキャビティと同一工程で形成することが可能であり、工程数を増加させることがない。

以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

図１は、本発明の一実施の形態である半導体モジュールを示す平面図であり、図２は、図１中のａ−ａ線に沿った縦断面図であり、図３は、図２中のａ部を拡大して示す部分縦断面図である。なお、図１では、説明のために封止体を除いた状態を図示してある。

本実施の形態の高周波用半導体モジュールで用いる多層基板１は、銅或いは銀等を用いた０．０１ｍｍ程度の金属薄膜の導体層２とセラミックス等を用いた厚さが０．１５ｍｍ程度のシート状の絶縁層３とを交互に積層して構成されている。この多層基板１では、５層の導体層２と４層の絶縁層３とを交互に積層したものを、低温焼成によって焼結させてある。

本実施の形態では、最上層の導体層２ａを１層目とし、中間層の導体層２ｂ，２ｃ，２ｄを上から順に２層目乃至４層目とし、最下層の導体層２ｅを５層目として説明する。絶縁層３についても、同様に上から順に１層目の絶縁層３ａ，２層目の絶縁層３ｂ，３層目の絶縁層３ｃ，４層目の絶縁層３ｄと数えて説明する。多層基板１の最上層の導体層２ａと最下層の導体層２ｅとは、中間層の導体層２ｂ，２ｃ，２ｄ及び層間を連絡するビア配線４によって電気的に接続されている。

多層基板１の表側となる部品搭載面に形成された最上層の導体層２ａの端部には、実装する電子部品を接続するためのパッド５を設け、受動素子であるコンデンサ６、抵抗７、インダクタ８等の電子部品をハンダ９等により接続し、シリコーンレジンを用いた封止体１０によって部品搭載面を覆い、多層基板１の裏側となる基板実装面に形成された最下層の導体層２ｅの端部には、配線基板等の基板実装のための外部端子１１となっている。

なお、電子部品については、１００５と呼称される１ｍｍ×０．５ｍｍ，ｔ＝０．５ｍｍのサイズのもの、０６０３と呼称される０．６ｍｍ×０．３ｍｍ，ｔ＝０．３ｍｍのサイズのものが用いられており、更に小型化を進めるために、０４０２と呼称される０．４ｍｍ×０．２ｍｍ，ｔ＝０．１ｍｍ〜０．２ｍｍのサイズとした電子部品の採用が進められている。ここでは、インダクタ８には１００５サイズのものを用い、コンデンサ６には０６０３サイズのものを用い、抵抗７には０４０２サイズのものを用いるものとする。

多層基板１には、能動素子の電子部品として高周波増幅用のＦＥＴ等が内部に形成された半導体装置１２が実装されているが、半導体装置１２の接続端子であるボンディングパッドと多層基板のパッド５とを電気的に接続するボンディングワイヤ１３のループの高さを吸収するために、多層基板１には、１層目の絶縁層３ａを部分的に除去して設けた凹部であるキャビティ１４を設け、このキャビティ１４に半導体装置１２を収容し、半導体装置１２は２層目の導体層２ｂにハンダ９等により取り付けられている。１層目の絶縁層３ａは、半導体チップ１２の厚さを考慮して厚さを０．３ｍｍ程度とし、他の絶縁層３ｂ，３ｃ，３ｄは、夫々の厚さを０．２ｍｍ程度としてある。

半導体装置１２の取り付けられた導体層２ｂは、接地配線となっており、半導体装置１２の発生した熱は、導体層２ｂからサーマルビアと呼ばれる複数のビア配線４と直下に位置する中間の導体層２ｃ，２ｄによって伝達され、最下層の導体層２ｅを利用した放熱板まで運ばれている。

本実施の形態の半導体モジュールでは、多層基板１の部品搭載面に、多層基板１を構成する１層目の絶縁層３ａを部分的に除去した凹部であるキャビティ１５を設け、この部品搭載面に開口されたキャビティ１５に、抵抗７を多層基板１の部品搭載面に対して垂直に、即ち、抵抗７の長手方向を部品搭載面に直交させて収容する。

収容した抵抗７の一の端子はキャビティ１５上面の導体層、即ち１層目の導体層２ａの端部となるパッド５ａにハンダ９等により接続し、抵抗７の他の端子はキャビティ１５底面の導体層、即ち２層目の導体層２ｂの端部となるパッド５ｂにハンダ９等により接続する。

図４に示すのは、従来の半導体モジュールを示す平面図であり、部品搭載面に対して水平に抵抗７が搭載されている。本実施の形態では、前述のように部品搭載面に対して抵抗７を垂直に搭載する。このため、従来の半導体モジュールでは０．４ｍｍ×０．２ｍｍの実装面積が必要となるが、本実施の形態のモジュールでは０．２ｍｍ×０．１ｍｍの実装面積となり、実装面積を低減させることができる。また、キャビティ１５は、半導体装置１２のためのキャビティ１４と同一工程で形成することが可能であり、工程数を増加させることがないので、多層基板１のコスト上昇を抑制することができる。

また、本実施の形態の半導体モジュールでは、下層の導体層２ｂに抵抗７の他端を接続することから、ビア配線４の数を減少させ、加えて多層基板１の導電層２ａを短縮することが可能になり、電気的な安定性を向上させることができる。

加えて、キャビティ１５に電子部品を収容することによって、多層基板１の部品搭載面からの電子部品突出量が減少するため、半導体モジュールを厚さ方向に小型化する低背化が可能になる。

続いて、本実施の形態の半導体モジュールの製造方法について、図５及び図６を用いて説明する。
先ず、図５に示すように、多層基板１を構成する１層目の絶縁層３ａを部分的に除去した凹部であるキャビティ１５を設けた多層基板１の１層目の導体層２ａの端部となるパッド５ａ及び２層目の導体層２ｂの端部となるパッド５ｂにペースト状のハンダ９をポッティング或いは印刷により塗布する。この際に、１層目の導体層２ａの端部となるパッド５ａには、キャビティの直近までハンダを付着させ、他の部分よりもハンダの量を多くする。

次に、このキャビティ１５に抵抗７を、図６に示すように、多層基板１の部品搭載面に対して略垂直に、即ち、抵抗７の長手方向を部品搭載面に直交させて収容する。この際に、抵抗７をキャビティ１５内でパッド５ａの側に傾斜させて収容し、パッド５ａのハンダ９と抵抗７の端子とを確実に接触させておく。

この後、リフローによってハンダ９を溶融させて、抵抗７の端子はパッド５ａ，５ｂに接続して、図３に示す状態となる。抵抗７を傾斜させておくことによって、抵抗７の端子が溶融状態のハンダ９と確実に接触しているので、端子のハンダ濡れ性によってハンダ９が端子に吸い寄せられて、良好なハンダフィレットを形成する。加えて、抵抗７を傾斜させておくことにより、パッド５ａと端子とのなす角度がより狭くなるので、ハンダ９が端子に吸い寄せられやすくなる。

また、抵抗７をキャビティ１５内で傾斜させるためには、図７に示すように、キャビティ１５の壁面或いは底面を所定方向に傾斜させて形成することも有効である。

図８に示すのは、本実施の形態の半導体モジュールの変形例であり、この例では、多層基板１を構成する１層目及び２層目の絶縁層３ａ，３ｂを部分的に除去してキャビティ１５を形成し、収容する電子部品であるコンデンサ６を３層目の導体層２ｃに接続している。この構成によって、より大きな０６０３タイプの電子部品を垂直に搭載することが可能になり、多層基板１の部品搭載面からの電子部品突出量が更に減少するため、より一層の低背化が可能になる。

また、０６０３タイプの電子部品については、図９に示すように、キャビティ１５内に水平に搭載することにより、半導体モジュールの低背化が可能になる。加えて、下層の導体層２ｂにコンデンサ６の他端を接続することから、ビア配線４の数を減少させ、加えて多層基板１の導電層２ａを短縮することが可能になり、電気的な安定性を向上させることができる。

以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

例えば、前述した多層基板を構成する１層目及び２層目の絶縁層３ａ，３ｂを部分的に除去してキャビティ１５を形成し、１００５タイプ等のより大きな電子部品を、キャビティ１５内に水平に搭載し、収容する電子部品を３層目の導体層２ｃに接続して、多層基板１の部品搭載面からの電子部品突出量が更に減少させて、より一層の低背化を可能にする。併せて、下層の導体層２ｃに電子部品の他端を接続することから、ビア配線４の数を減少させ、加えて多層基板１の導電層２ａを短縮することが可能になり、電気的な安定性を向上させることができる。

本発明の一実施の形態である半導体モジュールを示す平面図である。図１中のａ−ａ線に沿った縦断面図である。図２中のａ部を拡大して示す部分縦断面図である。従来の半導体モジュールを示す平面図である。本発明の一実施の形態である半導体モジュールを製造工程ごとに示す部分縦断面図である。本発明の一実施の形態である半導体モジュールを製造工程ごとに示す部分縦断面図である。本発明の一実施の形態の変形例である半導体モジュールを示す部分縦断面図である。本発明の一実施の形態の変形例である半導体モジュールを示す部分縦断面図である。本発明の一実施の形態の変形例である半導体モジュールを示す部分縦断面図である。

符号の説明

１…多層基板、２…導体層、３…絶縁層、４…ビア配線、５…パッド、６…コンデンサ、７…抵抗、８…インダクタ、９…ハンダ、１０…封止体、１１…外部端子、１２…半導体装置、１３…ボンディングワイヤ、１４，１５…キャビティ。

Claims

多層基板の部品搭載面に電子部品を搭載し、封止体によって前記部品搭載面を覆った半導体モジュールにおいて、
前記多層基板の部品搭載面に、電子部品を収容するキャビティを形成し、収容する電子部品の一の端子をキャビティ上面の導体層と接続し、前記電子部品の他の端子をキャビティ底面の導体層と接続することを特徴とする半導体モジュール。
前記多層基板の部品搭載面に対して、長手方向を直交させて電子部品を搭載することを特徴とする請求項１に記載の半導体モジュール。
前記キャビティが多層基板を構成する１層目の絶縁層を除去して形成され、収容する電子部品の一の端子を１層目の導体層と接続し、前記電子部品の他の端子を２層目の導体層に接続することを特徴とする請求項１又は請求項２に記載の半導体モジュール。
前記キャビティが多層基板を構成する１層目及び２層目の絶縁層を除去して形成され、収容する電子部品が３層目の導体層に接続されていることを特徴とする請求項１又は請求項２に記載の半導体モジュール。
多層基板の部品搭載面に電子部品を搭載し、封止体によって前記部品搭載面を覆う半導体モジュールの製造方法において、
前記多層基板の部品搭載面に、電子部品を収容するキャビティを形成し、キャビティ上面の導体層とキャビティ底面の導体層とにハンダを付着させる工程と、
搭載する電子部品をキャビティに収容する工程と、
前記ハンダを溶融させて、前記電子部品の一の端子をキャビティ上面の導体層と接続し、前記電子部品の他の端子をキャビティ底面の導体層と接続する工程とを有することを特徴とする半導体モジュールの製造方法。