JP2011044613A - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JP2011044613A
JP2011044613A JP2009192589A JP2009192589A JP2011044613A JP 2011044613 A JP2011044613 A JP 2011044613A JP 2009192589 A JP2009192589 A JP 2009192589A JP 2009192589 A JP2009192589 A JP 2009192589A JP 2011044613 A JP2011044613 A JP 2011044613A
Authority
JP
Japan
Prior art keywords
protective layer
electrode
electronic component
capacitor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009192589A
Other languages
English (en)
Other versions
JP5234521B2 (ja
Inventor
Takashi Otsuka
隆史 大塚
Kyung-Ku Choi
京九 崔
Tatsuo Namikawa
達男 浪川
Hitoshi Yamaguchi
仁 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2009192589A priority Critical patent/JP5234521B2/ja
Priority to US12/853,712 priority patent/US8351185B2/en
Priority to CN2010102609675A priority patent/CN101996766B/zh
Publication of JP2011044613A publication Critical patent/JP2011044613A/ja
Application granted granted Critical
Publication of JP5234521B2 publication Critical patent/JP5234521B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】外部基板へのハンダ実装時における電子部品の固着強度を向上させることができ、これにより、電気的な特性及び信頼性等を十分に高めることが可能な電子部品及びその製造方法を提供する。
【解決手段】電子部品であるコンデンサ１は、基板２上に形成される回路素子５と、回路素子５ｂと接続する電極層５ａと、電極層５ａを覆う保護層６，８と、保護層６，８を貫通するビア導体Ｖａ，Ｖｂにより電極層５ａと接続し、かつ、保護層６，８の側壁面を覆うように形成される端子電極９ａ，９ｂとが形成されており、これにより、パッド電極９ａ，９ｂが保護層６，８の最上面から側壁面までを覆うように形成されるので、ハンダがパッド電極９ａ，９ｂと接触する面積が増大し、ハンダ実装時におけるコンデンサ１の固着強度を向上させることができる。
【選択図】図１

Description

本発明は、電子部品及びその製造方法に関する。
近年、電子機器の小型化に伴い、その電子機器に用いられるＩＣチップ（ベアチップ：ダイ（Die））等の半導体装置といった能動部品や、コンデンサ（キャパシタ）、インダクタ、サーミスタ、抵抗等の受動部品等の電子部品が、従来に比して更に高密度で実装された電子デバイスのモジュール化が進んでいる。
このような電子部品における端子電極の構造として、例えば特許文献１に記載されたチップ抵抗器のように、電子部品の素子電極に接続され、かつ、電子部品本体の端部上下面及び側面を覆うように多層のめっき処理によって形成された外部電極を設ける構造や、基板上に設けられた平面状の電極が格子状に並設されてパッド電極が形成されるいわゆるＬＧＡ（Land Grid Array）構造が知られている。
特開２００５−１９１４０６号公報
ところで、特許文献１に記載された従来の端子電極構造を有する電子部品を、ハンダによって配線板等の外部基板に実装する場合（リフローによるハンダ実装）、その電子部品の端部上下面及び側壁面上にめっき処理によって広く形成された外部電極から、その電子部品の周囲外方に向かって、電子部品の素子本体の占有範囲よりもかなり広い範囲に、裾広がりのハンダフィレット（solder fillet）が形成される傾向にある。こうなると、外部基板上において電子部品を実際に実装するために必要な範囲（実質的な実装範囲）が、電子部品の素子形状よりも過度に大きくなってしまうため、複数の電子部品をより狭い間隔で密に配設することが困難となり、これにより、要求される電子部品の更なる高密度実装化には限界がある。
また、かかる端子電極構造を有する電子部品が、例えばコンデンサ（キャパシタ）である場合には、誘電体層上に形成された上部電極やその上の形成された外部電極が薄膜状を成しかつ大きな面積を占有することに起因して、電子部品を含む素子回路において、不要な浮遊インダクタンスや浮遊容量が生じてしまい、かつ、直列抵抗も高くなる傾向にある。つまり、コンデンサにとっては不要な寄生成分であるＥＳＬ（等価直列インダクタンス）やＥＳＲ（等価直列抵抗）が増大することにより、その電子部品が搭載された電子デバイスの電気的な特性や機能が低下してしまうおそれがある。
一方、上述したＬＧＡ構造は、特許文献１の端子電極構造とは異なり、電子部品の基板の側壁面に端子電極を引き出さない（延設しない）ので、かかるＬＧＡ構造を有する電子部品を外部基板にハンダ実装する場合には、使用されるハンダ量が比較的少なくて済むものの、却って、電子部品の基板の側壁面にハンダフィレットが形成されないので、電子部品の実装強度（外部基板との機械的な固着強度）は、ハンダフィレットが形成される場合に比して顕著に低下してしまう傾向にある。こうなると、実装時の環境によっては電子部品が所望の状態に固定されずに起立してしまったり、電子部品が外部基板に対して所望の平行度に保持されずに幅方向に傾いたりすることにより、電子部品の実装強度が更に低下する可能性が高くなるばかりか、電子部品の設置位置がずれてしまうことによっても、その電子部品が搭載された電子デバイスの電気的な特性や機能が劣化することも考えられる。
そこで、本発明は、かかる事情に鑑みてなされたものであり、外部基板へのハンダ実装時における電子部品の固着強度を向上させることができ、これにより、その電子部品が搭載された電子デバイス（製品）の電気的な特性や機能、すなわち、製品の信頼性を十分に高めることができ、さらに、電子部品の実装における歩留まりを改善して生産性をも高めることが可能な電子部品及びその製造方法を提供することを目的とする。
上記課題を解決するために、本発明による電子部品は、基板上に形成された回路素子と、その回路素子と接続する電極層と、その電極層を覆う保護層（絶縁体層）と、その保護層を貫通するビア導体を介して電極層と接続され、かつ、保護層の上部に設けられた端子電極とを備え、端子電極の一方端は保護層の側壁面上に位置していることを特徴とする。
このように構成された電子部品においては、基板上に形成された回路素子（電子部品の素子電極）に接続された端子電極が、保護層の側壁面上に達してその側壁面の少なくとも一部を覆うように形成されるので、電子部品を外部基板にハンダ実装する際に、ハンダフィレットが端子電極の側壁面から外方に向かって形成され得る。したがって、電子部品を外部基板に接合させるためのハンダと電子部品の端子電極との接触面積が増大され、これにより、ハンダ実装時における電子部品の固着強度を向上させることができる。また、このように電子部品の固着強度を高めることができるので、電子部品の起立や位置ずれの発生を抑止すること、換言すれば、電子部品の外部基板に対する良好な固着バランスを実現することが可能となる。かかる固着バランスの向上は、電子部品が矩形を成す場合に、その長手方向の両側端部に端子電極が形成されるときに特に顕著となり得る。
さらに、端子電極の一方端が保護層の側壁面上の少なくとも一部に位置されているので、端子電極が従来のめっき処理によって形成された側面端子のような構造である場合に比して、電子部品に接合されたハンダフィレットが拡がる範囲の面積を低減することができ、これにより、複数の電子部品をより狭い間隔で密に配設することが可能となり、電子部品の実際の実装面積を低減して高密度実装化に資することができる。またさらに、めっき処理を行って従来の側面端子を形成する場合に比して、製造工程を簡略化することができ、しかも、そのような従来の側面端子を設けないので、電子部品を含む素子回路において、不要な浮遊インダクタンスや浮遊容量が生じることを防止することができる。加えて、電子部品の端部にめっきを施す従来の方法では、電子部品を個片（個品）毎に処理する必要があるのに対し、本発明の電子部品は、複数の電子部品の素子要素を例えば一つの基板上に形成しておき、端子電極を形成した後、基板をダイシングする等して個品に分割することができるので、電子部品そのものの生産性を飛躍的に高めることもできる利点がある。
またさらに、上述の如く、電子部品の端子電極を外部基板に接合させる際にハンダフィレットを形成することができるので、外部基板上において、電子部品が本来の実装位置からずれた位置に載置された場合でも、ハンダ実装時に溶融したハンダの表面張力によって電子部品が自ずと所定の位置に戻るセルフアライメント効果を得ることができる。
より具体的には、端子電極が、保護層の上部からその保護層の側壁面に沿って延在しており、かつ、端子電極の一方端が、その保護層の側壁面の基板側の端部上面に当接するように形成されていても好適である。このようにすれば、端子電極が保護層の側壁面を完全に縦断するように形成されるので、電子部品を外部基板に接合させるためのハンダと電子部品の端子電極との接触面積が更に増大され、これにより、ハンダ実装時における電子部品の固着強度を一層向上させることができる。
更に、端子電極のその一方端が、基板に達し（基板の下部電極が形成されている側の面に誘電体層が形成されている場合にはその誘電体層まで達している状態。）、さらに基板の下部電極側の面に沿って、その基板面側端部まで延びて設けられていてもよい。こうすれば、端子電極が保護層の側壁面を超えて更に基板側の端部にまで設けられるので、電子部品を外部基板に接合させるためのハンダと電子部品の端子電極との接触面積が更に増大（端子電極に接合するハンダフィレットの外壁端が外方に拡大）され、これにより、ハンダ実装時における電子部品の固着強度をより一層向上させることができる。
さらに、基板側の端部上面の一部が露出している、つまり、基板側の端部上面が端子電極で完全に覆われていないと、ハンダ実装時において、その露出した基板側の端部上面の一部（上述の如く、保護層の面、又は、基板の面）がいわゆるハンダ止めとして機能することにより、ハンダの不都合な広がりが抑止され、また、電子部品の構成要素が基板上に複数形成される場合に、その露出した基板側の端部上面の一部をダイシング時の位置合わせズレに対するマージンとして確保することが可能となる。
また、保護層が、基板上に形成される第１保護層と、第１保護層上に形成され、かつ、第１保護層の形成エリアより内方に形成される第２保護層とを備えるように、すなわち、第１の保護層上に第２の保護層が階段状に設けられるように構成されていてもよい。このとき、好ましくは、第２保護層における基板側の面（第１保護層との境界面）の面積が、第２保護層における端子電極側の面（第１保護層と反対側の面）よりも小さくされている。
上記構成においては、第１保護層と第２保護層が階段状に形成されるため、これらの第１保護層及び第２保護層を有する保護層の側壁面を覆うように、端子電極が形成される。よって、保護層が階段状に形成されない場合に比べ、保護層と端子電極とが接触する界面の面積が増大されるので、保護層と端子電極、特に第２保護層と端子電極との密着力が向上され、保護層と端子電極の剥離を防止することができる。
この場合、更に具体的には、第２保護層の側壁面が傾斜を有していてもよく、換言すれば、第２保護層の側壁が、第１保護層に対して逆テーパを形成していてもよい。このような構成とすれば、第２保護層の傾斜面に沿って被覆形成される端子電極が、第１保護層と第２保護層の界面部位において、保護層側に断面楔状に食い込むような構造が画成されるので、第２保護層と端子電極とのアンカー効果によって、保護層と端子電極との密着性が更に一層向上される。
本発明の電子部品によれば、ＬＧＡ構造と同じ製造工程にもかかわらず、ＬＧＡ構造のパット電極に相当する端子電極が、基板の最上面から側壁面の少なくとも一部までを覆うように形成されるので、電子部品を外部基板にハンダ実装する際に、その端子電極の側壁面からハンダフィレットが形成され、これにより、ハンダ実装時における電子部品の固着強度を向上させることができる。また、このように、電子部品の固着強度を高める等の作用効果を奏することができるので、その電子部品が搭載された電子デバイス（製品）の電気的な特性や機能、すなわち、製品の信頼性を十分に高めることができ、さらに、電子部品の実装における歩留まりを改善して生産性をも高めることが可能となる。
本発明による電子部品の好適な一実施形態であるコンデンサの構造を示す斜視図である。 図１に示すコンデンサ１の平面図である。 図２のＩＩＩ−ＩＩＩ線に沿う断面図である。 図２のＩＶ−ＩＶ線に沿う断面図である。 図２のＶ−Ｖ線に沿う断面図である。 （Ａ）乃至（Ｃ）は、コンデンサ１を製造している手順を示す工程図である。 （Ａ）乃至（Ｃ）は、コンデンサ１を製造している手順を示す工程図である。 （Ａ）及び（Ｂ）は、コンデンサ１を製造している手順を示す工程図である。 （Ａ）及び（Ｂ）は、コンデンサ１を製造している手順を示す工程図である。 （Ａ）及び（Ｂ）は、コンデンサ１を製造している手順を示す工程図である。 （Ａ）乃至（Ｃ）は、コンデンサ１を製造している手順を示す工程図である。 （Ａ）及び（Ｂ）は、コンデンサ１を製造している手順を示す工程図である。 従来の製造方法によって製造されたコンデンサを使用した場合の、傾きの有無による周波数特性を示す表Ｔ１である。 本発明によるコンデンサ１０の第２実施形態を示す断面図である。 本発明によるコンデンサ１００の第３実施形態を示す斜視図である。 図１５に示すコンデンサ１００の平面図である。 第３実施形態のコンデンサ１００と従来のコンデンサに対する傾きの評価を示す表Ｔ２である。
以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
（第１実施形態）
図１は、本発明による電子部品の好適な一実施形態であるコンデンサ１の構造を示す斜視図であり、図２は、図１に示すコンデンサ１の平面図である。図３は、図２のＩＩＩ−ＩＩＩ線に沿う断面図であり、図４は、図２のＩＶ−ＩＶ線に沿う断面図であり、図５は図２のＶ−Ｖ線に沿う断面図である。
コンデンサ１は、平面矩形状をなす基板２上に、下部電極３、誘電体層４、第１電極５ａ（回路素子）、第１電極５ｂ(電極層)、第１保護層６（保護層）、第２電極７（電極層）、第２保護層８（保護層）、及びパッド電極９ａ，９ｂ（端子電極）が、この順に積層されたものである。基板２の材料としては、特に制限されず、金属基板、アルミナ等のセラミックス基板、ガラスセラミックス基板、ガラス基板、サファイア、ＭｇＯ、ＳｒＴｉＯ等の単結晶基板、ＳｉやＳｉＧｅ等の半導体基板等が挙げられ、化学的且つ熱的に安定であり、かつ、応力発生が少なく表面の平滑性を保持し易いものを用いることが好ましい。なお、基板２は必要に応じて適宜の厚さとすることができる。
下部電極３は、基板２の外周よりも内側の領域上に設けられており、例えば、Ｎｉ、Ｔｉ、Ｃｕ、Ａｕ、Ｐｔ、Ａｇ、Ｓｎ、Ｃｒ、Ｃｏ、Ｗ、Ｐｄ、Ｍｏ、Ｔａ、Ｒｕ、Ｎｂ等の単体金属、又は、これらを含む合金等の複合金属から形成されている。
誘電体層４は、下部電極３の上面，及び側壁面、さらに下部電極３の外方の基板２上面の一部を覆うように形成された薄膜からなる。なお誘電体層４の端部は、基板２上面の端部まで形成されていても、端部に達しなくてもよい。また誘電体層４の膜の材料は特に制限されず、例えば、ＰｂＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3（ＰＺＴ）、ＰｂＮｂ2Ｏ3、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3（ＰＭＮ）、ＢａＴｉＯ3、(Ｂａ，Ｓｒ)ＴｉＯ3（ＢＳＴ）、ＣａＴｉＯ3、ＺｒＯ2、ＨｆＯ2、ＴｉＯ2、Ｔａ2Ｏ6、Ｂｉ4Ｔｉ4Ｏ12、ＳｒＢｉ2Ｔａ2Ｏ9、Ａｌ2Ｏ3、Ｓｉ3Ｎ4、ＳｉＯ2等の高誘電体セラミック材料を用いることができる。
第１電極５は、誘電体層４の上面を覆うように形成された薄膜からなり、その中央部が下部電極３の上面を覆うように形成され、その端部が誘電体層４を介して下部電極３の上面を覆うように形成されている。このため第１電極５の中央部は、下部電極３と電気的に接続されているため、下部電極３と第１電極５の中央部との間で電流が流れる構造となる。また、第１電極５は、下部電極３同様、例えば、Ｎｉ、Ｃｕ、Ａｕ、Ｐｔ、Ａｇ、Ｓｎ、Ｃｒ、Ｃｏ、Ｗ、Ｐｄ、Ｍｏ、Ｔａ、Ｒｕ、Ｎｂ等の単体金属、又は、これらを含む合金等の複合金属から形成されている。
また、第１電極５上に形成された第１保護層６は、第１電極５の角部のみならず、誘電体層４の上面角部及び側壁面を覆うように形成されており、その材質は特に制限されず、例えば、Ａｌ2Ｏ3、ＳｉＯ2、ＳｉＮ等の無機絶縁体、ポリイミド、エポキシ等の樹脂等の有機絶縁体を列挙することができる。
さらに第２電極７は、第１保護層６上に形成され、かつ、第１電極５を覆うように形成されており、下部電極３及び第１電極５と同様、例えば、Ｎｉ、Ｃｕ、Ａｕ、Ｐｔ、Ａｇ、Ｓｎ、Ｃｒ、Ｃｏ、Ｗ、Ｐｄ、Ｍｏ、Ｔａ、Ｒｕ、Ｎｂ等の単体金属、又は、これらを含む合金等の複合金属から形成されている。
そして、この第２電極７の上層として形成された第２保護層８は、第２電極７の角部を覆うように形成されており、その材質は、第１保護層６と同様、特に制限されず、例えば、Ａｌ2Ｏ3、ＳｉＯ2、ＳｉＮ等の無機物、ポリイミド、エポキシ等の樹脂等の絶縁体を列挙することができる。
その上層として形成されているパッド電極９は、コンデンサ１の両端部に設けられており、第２保護層８を貫通して形成された開口内に充填されたビア導体Ｖｂと、第１保護層６を貫通して形成された開口内に充填されたビア導体Ｖａ、及び第１電極５を介して下部電極３に接続されている。これらのビア導体Ｖａ，Ｖｂ、及び、パッド電極９の材料も特に制限されず、下部電極３、第１電極５、及び第２電極７と同様に、Ｎｉ、Ｃｕ、Ａｕ、Ｐｔ、Ａｇ、Ｓｎ、Ｃｒ、Ｃｏ、Ｗ、Ｐｄ、Ｍｏ、Ｔａ、Ｒｕ、Ｎｂ等の単体金属、又は、これらを含む合金等の複合金属が挙げられる。
このような構成を有するコンデンサ１を製造する方法の一例について、以下に説明する。図６乃至図１２は、コンデンサ１を製造している手順を示す工程図である。
まず、基板２を準備し、その表面を例えばＣＭＰ法で研磨して平坦化する。なお、一枚の基板２上には、コンデンサ１の素子構造が複数形成され（例えば、ライン／スペースが数μｍ／数μｍの微細構造）、最終的には、素子単位で個片（個品）化され、複数のコンデンサ１が得られるが、以下の図示においては、一つのコンデンサ１の素子構造の部分を例示する。
（下部電極形成）
この基板２上に、フォトリソグラフィとめっきにより、下部電極３を形成する。より具体的には、例えば、まず、基板２面上に、シード層として膜厚０．０１〜１μｍ程度の下地導体層３ａを、スパッタリング又は無電解めっきにて形成する（図６（Ａ））。次いで、下地導体層３ａ上にフォトレジストを成膜し、それをフォトリソグラフィによって、下部電極３に対応した選択めっき用のレジストマスクＭ１にパターニングする（図６（Ｂ））。
それから、そのレジストマスクＭ１をめっきマスクとして下地導体層が露呈している部分に、選択的に電気（電解）めっきを施し、下部電極形成用の電気めっき導体層３ｂを所望の厚さとなるまで電着形成する。次いで、レジストマスクＭ１および電気めっき導体層３ｂ外部の下地導体層３ａを除去することにより、下部電極用の導体層３を得る（図６（Ｃ））。なお、図６（Ｃ）においては、この導体層を下部電極３と同じ符合で示す。
（誘電体層形成）
次に、下部電極３の上面端部及び側壁面、さらに、下部電極３の外方の基板２上面の一部を覆う誘電体層４を形成する。より具体的には、下部電極３及び露呈している基板２の部位上の全面に、スパッタリング等のＰＶＤ法、ＣＶＤ法、ＡＬＤ法、溶液法等により、厚さ０．０１〜１μｍ程度の誘電体層４を形成する（図７（Ａ））。そして、フォトレジストからなるレジストマスクＭ２を、誘電体層４上であり、かつ下部電極３の中央部を除く部位に成膜し（図７（Ｂ））、さらに、レジストマスクＭ２をエッチマスクとして、レジストマスクＭ２をエッチングにより除去し、これにより、誘電体層４の一部を除去して開口４ａを形成するとともに、開口４ａを有した誘電体層４を得る（図７（Ｃ））。
（第１電極形成）
次に、図８に示す状態の誘電体層４の上面及び下部電極３が露呈している部分に、めっきやＣＶＤ法等により、第１電極用の導体層５を形成する。第１電極用の導体層５は、下部電極用の導体層３の実装エリアを超えないように、内方に形成する。より具体的には、例えば、まず、誘電体層４上に、シード層として膜厚０．０１〜１μｍ程度の下地導体層５ａを、スパッタリング又は無電解めっきにて形成する。次いで下地導体層５ａ上にレジストマスクＭ３を配置する（図８（Ａ））。次いで、下部電極３上に形成され、かつ、レジストマスクＭ３に覆われていない下地導体層５ａが露呈している部分に、選択的に電気（電解）めっきを施し、第１電極形成用の電気めっき導体層を所望の厚さとなるまで電着形成し、次いで、レジストマスクＭ３および電気めっき導体層外部の下地導体層を除去することにより、第１電極用の導体層５を得る（図８（Ｂ））。なお、図８（Ｂ）においては、この導体層５を第１電極５と同じ符合で示す。
（第１保護層形成）
次いで、第１電極５の端部、下部電極３上に形成された誘電体層４の上面、下部電極３の側壁面上に形成された誘電体層４、及び基板２上に形成された誘電体層４を覆うように、第１保護層６を形成するための、例えば未硬化状態の光硬化型樹脂を充填する（図９（Ａ））。その後、第１保護層６を形成しない部位の上にメタルマスクＭ４を設置した状態で、フォトリソグラフィによるパターニングを行うことで、第１電極５の端部，下部電極３上に形成された誘電体層４の上面、下部電極３の側壁面上に形成された誘電体層４、及び基板２上に形成された誘電体層４を覆う第１保護層６を形成する（図９（Ｂ））。
（第２電極形成）
次に、図１０に示す状態の第１保護層６が形成された上面、及び第１電極５の上面に、めっきやＣＶＤ法等により、第２電極用の導体層７を形成する。より具体的には、まず第１保護層６上及び誘電体層４上に、シード層として膜厚０．０１〜１μｍ程度の下地導体層７ａを、スパッタリング又は無電解めっきにて形成する。次いで、下地導体層７ａ上にレジストマスクＭ５を配置する（図１０（Ａ））。次いで、レジストマスクＭ５に覆われていない下地導体層７ａの上面に、それから、選択的に電気（電解）めっきを施し、第２電極形成用の電気めっき導体層を所望の厚さとなるまで電着形成し、次いで、レジストマスクＭ５および電気めっき導体層外部の下地導体層を除去することにより、第２電極用の導体層７、及び第２電極７と第１電極５とを接続するビア導体を得る（図１０（Ｂ））。なお、図１０（Ｂ）においては、この導体層７を第２電極７と同じ符合で示す。
（第２保護層形成）
次いで、第２電極７を覆う第２保護層８を形成する。より具体的には、平面視したときに第２保護層８の実装エリアを第１保護層６の実装エリアより内方に形成するために、例えば未硬化状態の光硬化型樹脂を、第２電極７の上面、第１保護層６の上面、及び誘電体層４の上面に充填する（図１１（Ａ））。次に、第２保護層８を形成しない部位の上にメタルマスクＭ６を設置した状態で、フォトリソグラフィによるパターニングを行うことで、第２電極７の全面、及び第２電極７より外方にある第１保護層６の上面に第２保護層用の樹脂層８ａを形成する（図１１（Ｂ））。このときフォトリソグラフィの露光量およびフォーカス等の条件を調整することによって、第２保護層用の樹脂層８ａの片側側壁面８ｔを、その樹脂層８ａの上面（パッド電極９側）から底面（第１保護層６側）にかけて、図示において逆テーパが形成されるように第２保護層を形成することができる。（図１１（Ｃ））
（パッド電極形成）
次いで、第２保護層８，第２保護層８より外方に形成されている第１保護層６の上面、及び側壁面、並びに、第１保護層より外方に形成されている誘電体層４の上面を覆うように、パッド電極９を形成する。より具体的には、第２保護層８，第２保護層８より外方に形成されている第１保護層６の上面、及び側壁面、並びに、第１保護層より外方に形成されている誘電体層４の上面に、シード層として膜厚０．０１〜１μｍ程度の下地導体層９ｇを、スパッタリング又は無電解めっきにて形成する。次いで、コンデンサ１をダイシングする際のマージンを確保するために、基板２の側端部であって、かつ第１保護層６の外方に形成される誘電体層４上に、レジストマスクＭ７を配置する（図１２（Ａ））。
次いで、第２保護層８、第２保護層８より外方に形成されている第１保護層６の上面、及び側壁面、並びに、第１保護層より外方に形成されかつレジストマスクＭ７に覆われていない下地導体層９ｇの上面に、その後、選択的に電気（電解）めっきを施し、第２電極形成用の電気めっき導体層を所望の厚さとなるまで電着形成し、次いで、レジストマスクＭ７および電気めっき導体層外部の下地導体層を除去することにより、パッド電極用の導体層９、及びパッド電極９と第２電極７とを接続するビア導体Ｖｂを得る（図１２（Ｂ））。このとき、パッド電極用の導体層９は、基板２の最上面に形成されるだけではなく、第１保護層６及び第２保護層８の側壁面を覆い、かつ、基板２上に形成される誘電体層４上まで到達するように形成される。なお、図１２（Ｂ）においては、この導体層９をパッド電極９と同じ符合で示す。
その後、例えば必要に応じてコンデンサ１の識別番号を付すための保護層を、パッド電極９間であって、パッド電極９と同層に形成した後（図示せず）、コンデンサ１間の所定の部位で基板２を切断（ダイシング）することによって個片化し、図１に示すコンデンサ１を得る。
このようなコンデンサ１の製造工程においては、第１保護層６及び第２保護層８が階段状に形成されるため、第１保護層６及び第２保護層８が、導体層であるパッド電極９と接触する界面面積が増大する。これにより、第１保護層６とパッド電極９間、又は第２保護層８とパッド電極９間の剥離を防止することができる。しかも、第２保護層８の側端部（側壁面８ｔ）には、パッド電極９側から第１保護層６側に向かって先細りするような傾斜（逆テーパ）が形成される。したがって、第２保護層８及びその側壁形状に対応したパッド電極９がアンカー効果を発揮し、第２保護層８とパッド電極９間の剥離を一層防止することができる。
またパッド電極９は、第１保護層６及び第２保護層８の側壁面を覆うように、かつ第１保護層６及び第２保護層８の外方に形成される。したがって、パッド電極９は上面だけではなく、側壁面にも形成されることになる。これにより、ハンダフィレットがパッド電極９の側壁面にも形成するので、ハンダがパッド電極９と接触する面積が増大し、ハンダ実装時におけるコンデンサ１の固着強度を向上させることができる。さらに、基板２の端部の誘電体層４を露出しつつも、露出部位を除く誘電体層上にまでパッド電極９を形成するので、パッド電極９が、第１保護層６の外方にある誘電体層４上にまで延設される。加えて、基板２の端部を露出するようにパッド電極９を形成するので、基板２の端部の露出部位がハンダ留めの役割を果たすとともに、ダイシング時の位置合わせズレに対するマージンを確保する。
さらに、本発明者が図１３に示すように従来の製造方法によって製造されたコンデンサ１を使用して傾きによる周波数特性の変化を測定してみたところ、コンデンサ１の高さ（厚み）方向にコンデンサ１が傾くと、ＥＳＬ（等価直列インダクタンス）値が増大してコンデンサ１の性能が低下してしまうことが確認されている。しかしながら、本実施形態のコンデンサ１によれば、コンデンサ１の長手方向の両側端部を抑えるようにパッド電極９が形成されるので、コンデンサ１の固着バランスをとることができ、実装後のＥＳＬ（等価直列インダクタンス）値の増加を抑えることが可能となる。これにより、高密度な実装が可能となるばかりでなく、コンデンサ１が搭載された電子デバイス（製品）の生産性及び信頼性を十分に高めることが可能となる。
（第２実施形態）
図１４は、本発明によるコンデンサ１０の第２実施形態の構造を示す断面図である。コンデンサ１０は、図示の如く、第２保護層８’が、その側壁面８ｔ’に傾斜を有することなく形成され、パッド電極９ｃ，９ｄが、第２保護層８’の側壁面８ｔ’、第２保護層８’の外方にある第２電極７の上面及び側壁面、第２電極７の外方にある第１保護層６の上面及び側壁面、並びに第１保護層６の外方にある誘電体層４の上面を覆うように形成されたこと以外は、上述した第１実施形態のコンデンサ１と同様に構成されたものである。
このように、本実施形態によるコンデンサ１０は、上述の第１実施形態のコンデンサ１と異なり、パッド電極９ｃ，９ｄが第２保護層８’の上面を覆うことなく形成されているものの、そのパッド電極９ｃ，９ｄは、第２保護層８’の側壁面８ｔ’から誘電体層４上まで形成されているため、第１保護層６とパッド電極９ｃ，９ｄ間、又は第２保護層８’とパッド電極９ｃ，９ｄ間の剥離を有効に防止することができる。さらに、ハンダ実装時において、ハンダフィレットがパッド電極９ｃ，９ｄの側壁面に形成されるので、ハンダがパッド電極９ｃ，９ｄと接触する面積が増大し、ハンダ実装時におけるコンデンサ１０の固着強度を向上させることができる。またさらに、基板２の端部を露出するようにパッド電極９ｃ，９ｄを形成するので、誘電体層４とパッド電極９ｃ，９ｄとによって形成される角部がハンダ留めの役割を果たす。
（第３実施形態）
図１５は、本発明によるコンデンサ１００の第３実施形態の構造を示す斜視図であり、図１６は図１５に示すコンデンサ１００を平面視した平面図である。コンデンサ１００は、図示の如く、パッド電極９ｅ，９ｆのそれぞれが平面視したときにＩ（又はＨ）形状となるように形成されていること以外は、上述した第１実施形態のコンデンサ１と同様に構成されたものである。
本実施形態のパッド電極９ｅ，９ｆは、第１実施形態におけるコンデンサ１の両端部に設けられているパッド電極９ａ，９ｂの一部をそれぞれ切り欠いた形状を有する。より具体的には、コンデンサ１００の幅方向におけるパッド電極９ｅ，９ｆの辺から中央に向かって、かつ、パッド電極９ｅ，９ｆの角部を残すように、切り欠きが設けられている。
これによりパッド電極９ｅ，９ｆの角部において、コンデンサ１００の長手方向に長辺９ｌが形成され、コンデンサ１００の幅方向に短辺９ｓが形成されることになる。通常、コンデンサ１００は略矩形状を有しているため、ハンダの引張り応力は基板２の長辺２ｌ側に発生する応力より基板２の短辺２ｓ側に発生する応力の方が大きくなる。このためコンデンサ１００は、コンデンサ１００の幅方向に応力が印加され、結果として幅方向に傾き易くなる傾向にある。しかしながら、パッド電極９ａ，９ｂを切り欠いて、コンデンサ１００の長手方向にパッド電極９ｅ，９ｆの長辺９ｌを形成し、コンデンサ１００の幅方向に短辺９ｓを形成したことから、基板２の長辺２ｌ側に発生するハンダの引張り応力と基板２の短辺２ｓ側に発生するハンダの引張り応力の差を小さくすることが可能となり、その結果として、ハンダ実装時におけるコンデンサ１００の固着バランスを実現することができ、これにより、コンデンサ１００の傾きを一層防止することができる。
ここで、上述のような製造方法で製造されたコンデンサ１００と従来の製造方法によって製造されたコンデンサとを外部基板上に実装した場合に、両コンデンサの傾きを測定したところ、図１７に示すように、本実施形態のコンデンサ１００で実装した場合には傾きを生じないことが判明したので以下に説明する。ここでは、従来の製造方法によるコンデンサとして、基板上の最上面に格子状のパッド電極が形成されたＬＧＡ構造のコンデンサを例に挙げている。
図１７は、本実施形態のコンデンサ１００とＬＧＡ構造のコンデンサとのそれぞれに形成されたパッド電極に溶融ハンダを付着させ、外部基板上にそれぞれ１０台ずつ搭載させた場合の、両コンデンサにおける傾きの評価を示す表Ｔ２である。
従来の製造方法によって製造されたコンデンサを搭載した場合には、１０台の搭載数に対し、傾いたコンデンサが１０台（すなわち、全て）であったため、実装率は０％であることが判明した。これに対し、本実施形態のコンデンサ１００を搭載した場合には、１０台の搭載数に対し、傾いたコンデンサ１００は０台であったため、実装率は１００％であることが判明した。
このように、本実施形態のコンデンサ１００によれば、上述の第１実施形態と同様の作用効果が奏される。しかも、第１実施形態のパッド電極９ａ，９ｂを切り欠き、コンデンサ１００の長手方向に形成されるパッド電極９ｅ，９ｆの辺９ｌを、コンデンサ１００の幅方向に形成されるパッド電極９ｅ，９ｆの辺９ｓより長く形成することにより、基板２の２辺（長辺２ｌ及び短辺２ｓ）に発生するハンダの引張り応力のバランスをとることができる。その結果、ハンダ実装時におけるコンデンサ１００の固着バランスを確実に実現することができ、コンデンサ１００の傾きを一層防止することができる。
なお、本発明におけるコンデンサのパッド電極は、ダイシング時のマージンを確保するために基板２の端部までは形成させないことを前提として説明したが、保護層とパッド電極との密着力を高めるために、基板の端部まで形成させてもよい。また、電子部品はコンデンサに限られず、インダクタ、サーミスタ、抵抗等の受動部品，ＩＣチップ等の能動部品を用いてもよい。
以上説明したとおり、本発明の電子部品及びその製造方法によれば、外部基板へのハンダ実装時における電子部品の固着強度を向上させることができ、これにより、製品の信頼性及び生産性を十分に高めることができるので、電子部品を内蔵する機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるもの、並びにそれらの生産、製造等に広く且つ有効に利用することができる。
１，１０，１００…コンデンサ（電子部品）、２…基板、３…下部電極、４…誘電体層、５ａ…第１電極（回路素子）、５ｂ…第１電極（電極層）６…第１保護層（保護層）、７…第２電極、８…第２保護層（保護層）、９、９ａ〜９ｆ…パッド電極（端子電極）、Ｖａ，Ｖｂ…ビア導体、２ｌ，９l…長辺、２ｓ，９ｓ…短辺、Ｍ１〜Ｍ３，Ｍ６，Ｍ８…レジストマスク、Ｍ５，Ｍ７…メタルマスク、Ｔ１，Ｔ２…表。

Claims (7)

  1. 基板上に形成された回路素子と、
    前記回路素子と接続する電極層と、
    前記電極層を覆う保護層と、
    前記保護層を貫通するビア導体を介して前記電極層と接続され、かつ、前記保護層の上部に設けられた端子電極と、を備え、
    前記端子電極の一方端は前記保護層の側壁面上に位置していることを特徴とする電子部品。
  2. 前記端子電極は、前記保護層の上部から該保護層の側壁面に沿って延在しており、かつ、前記端子電極の一方端が、前記基板側の端部上面に当接するように形成されている、請求項１記載の電子部品。
  3. 前記端子電極は、前記保護層の上部から該保護層の側壁面、及び、前記基板側の端部上面に沿って延在している、請求項１記載の電子部品。
  4. 前記基板側の端部上面の一部が露出している、請求項２又は３記載の電子部品。
  5. 前記保護層は、前記基板上に形成される第１保護層と、前記第１保護層上に形成され、かつ、前記第１保護層の形成エリアより内方に形成される第２保護層と、を備える、請求項１乃至４のいずれか１項に記載の電子部品。
  6. 前記第２保護層は、該第２保護層における前記基板側の面の面積が、該第２保護層における前記端子電極側の面の面積よりも小さくされている、請求項５に記載の電子部品。
  7. 基板上に電極層を形成する工程と、
    前記電極層を覆う保護層を形成する工程と、
    前記保護層を貫通するビア導体を形成する工程と、
    前記ビア導体を介して前記電極層と接続されるように、かつ、前記保護層上部から側壁面上に渡り端子電極を設ける工程と、
    を含む電子部品の製造方法。
JP2009192589A 2009-08-21 2009-08-21 電子部品及びその製造方法 Active JP5234521B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009192589A JP5234521B2 (ja) 2009-08-21 2009-08-21 電子部品及びその製造方法
US12/853,712 US8351185B2 (en) 2009-08-21 2010-08-10 Electronic component and manufacturing method thereof
CN2010102609675A CN101996766B (zh) 2009-08-21 2010-08-23 电子部件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009192589A JP5234521B2 (ja) 2009-08-21 2009-08-21 電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011044613A true JP2011044613A (ja) 2011-03-03
JP5234521B2 JP5234521B2 (ja) 2013-07-10

Family

ID=43605234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009192589A Active JP5234521B2 (ja) 2009-08-21 2009-08-21 電子部品及びその製造方法

Country Status (3)

Country Link
US (1) US8351185B2 (ja)
JP (1) JP5234521B2 (ja)
CN (1) CN101996766B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006771A (ja) * 2017-09-28 2018-01-11 ローム株式会社 チップ部品
JP2018056599A (ja) * 2011-09-29 2018-04-05 ローム株式会社 チップ抵抗器および抵抗回路網を有する電子機器
JP2018061069A (ja) * 2011-12-28 2018-04-12 ローム株式会社 チップ抵抗器
JP2018110236A (ja) * 2012-01-27 2018-07-12 ローム株式会社 チップ部品
US10210971B2 (en) 2012-01-27 2019-02-19 Rohm Co., Ltd. Chip component
US10224391B2 (en) 2011-09-29 2019-03-05 Rohm Co., Ltd. Chip resistor and electronic equipment having resistance circuit network
US10410772B2 (en) 2011-12-28 2019-09-10 Rohm Co., Ltd. Chip resistor
US11545304B2 (en) 2018-04-27 2023-01-03 Murata Manufacturing Co., Ltd. Capacitor cluster having capacitors with different shapes

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165210A (ja) * 2013-02-21 2014-09-08 Fujitsu Component Ltd モジュール基板
CN105355349B (zh) * 2015-11-12 2018-05-22 广东风华高新科技股份有限公司 薄膜电阻器及其制备方法
JP6822192B2 (ja) 2017-02-13 2021-01-27 Tdk株式会社 電子部品内蔵基板
JP6862886B2 (ja) 2017-02-13 2021-04-21 Tdk株式会社 電子部品内蔵基板
JP2018137310A (ja) 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
JP2018137311A (ja) 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ
JP6823534B2 (ja) * 2017-04-28 2021-02-03 株式会社アドバンテスト 電子部品試験装置用のキャリア
KR102348374B1 (ko) 2017-05-31 2022-01-10 티디케이가부시기가이샤 박막 콘덴서 및 박막 콘덴서의 제조 방법
CN107275016B (zh) * 2017-06-28 2019-09-20 中国振华集团云科电子有限公司 在电阻器上形成保护层的方法及由该方法制得的电阻器
JP7195730B2 (ja) * 2017-09-11 2022-12-26 Tdk株式会社 電子部品
CN109003767B (zh) * 2018-07-18 2023-11-28 昆山万盛电子有限公司 一种横卧安装的压敏电阻器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081325A (ja) * 2005-09-16 2007-03-29 Murata Mfg Co Ltd 薄膜キャパシタ
JP2008004734A (ja) * 2006-06-22 2008-01-10 Nec Corp 集積化受動素子及び集積化受動素子内蔵多層配線基板
JP2008251974A (ja) * 2007-03-30 2008-10-16 Tdk Corp 薄膜部品及び製造方法
JP2009164274A (ja) * 2007-12-28 2009-07-23 Tdk Corp 電子部品

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036020A (en) * 1990-08-31 1991-07-30 Texas Instrument Incorporated Method of fabricating microelectronic device incorporating capacitor having lowered topographical profile
JP2884917B2 (ja) * 1992-06-08 1999-04-19 日本電気株式会社 薄膜キャパシタおよび集積回路
JP2912776B2 (ja) 1992-10-29 1999-06-28 松下電子工業株式会社 半導体装置およびその製造方法
DE69317940T2 (de) 1992-06-12 1998-11-26 Matsushita Electronics Corp Halbleiterbauelement mit Kondensator
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
TW386289B (en) * 1997-07-03 2000-04-01 Matsushita Electronics Corp Capacitance element and manufacturing thereof
JP2001523898A (ja) * 1997-11-24 2001-11-27 エイブイエックス コーポレイション 改良型の超小型表面実装コンデンサおよびその作成
US6238444B1 (en) * 1998-10-07 2001-05-29 Vishay Sprague, Inc. Method for making tantalum chip capacitor
JP4432207B2 (ja) * 2000-05-25 2010-03-17 パナソニック株式会社 コンデンサ
US6538300B1 (en) * 2000-09-14 2003-03-25 Vishay Intertechnology, Inc. Precision high-frequency capacitor formed on semiconductor substrate
TW451599B (en) * 2000-10-02 2001-08-21 Chi Mei Optoelectronics Corp Organic electro luminescent display panel and manufacturing method thereof
EP1328964A4 (en) * 2000-10-13 2006-09-13 Litton Systems Inc INFRARED RADIATION REFRIGERATION MONOLITHIC DISHES
JP5037766B2 (ja) * 2001-09-10 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4178911B2 (ja) * 2002-10-25 2008-11-12 松下電器産業株式会社 固体電解コンデンサおよびその製造方法
JP4479381B2 (ja) * 2003-09-24 2010-06-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2005191406A (ja) 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd チップ抵抗器およびその製造方法
US7088573B2 (en) * 2004-03-02 2006-08-08 Vishay Sprague, Inc. Surface mount MELF capacitor
JP2006047827A (ja) * 2004-08-06 2006-02-16 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
WO2006022060A1 (ja) * 2004-08-27 2006-03-02 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサおよびその等価直列抵抗調整方法
KR101046927B1 (ko) * 2004-09-03 2011-07-06 삼성전자주식회사 박막 트랜지스터 표시판
WO2006030562A1 (ja) * 2004-09-13 2006-03-23 Murata Manufacturing Co., Ltd. チップ型電子部品内蔵型多層基板及びその製造方法
JPWO2007010768A1 (ja) * 2005-07-15 2009-01-29 株式会社村田製作所 コンデンサおよびその製造方法
KR100978369B1 (ko) * 2005-12-29 2010-08-30 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
JP4892253B2 (ja) * 2006-02-28 2012-03-07 ルネサスエレクトロニクス株式会社 電子装置
JP4896642B2 (ja) * 2006-09-12 2012-03-14 Ｔｄｋ株式会社 積層コンデンサ及び電子機器
JP4738299B2 (ja) * 2006-09-20 2011-08-03 富士通株式会社 キャパシタ、その製造方法、および電子基板
JP2008098394A (ja) * 2006-10-12 2008-04-24 Nec Tokin Corp 固体電解コンデンサ
CN101523530B (zh) * 2006-10-13 2012-05-09 三洋电机株式会社 复合电气元件
JP2008153497A (ja) * 2006-12-19 2008-07-03 Murata Mfg Co Ltd 誘電体薄膜キャパシタの製造方法
JP4294695B2 (ja) * 2007-01-31 2009-07-15 Ｔｄｋ株式会社 薄膜コンデンサ及びその製造方法並びに電子部品
US20080186650A1 (en) * 2007-02-03 2008-08-07 Benjamin Beker Decoupling Capacitor with Controlled Equivalent Series Resistance
US8072732B2 (en) * 2007-04-10 2011-12-06 Ngk Spark Plug Co., Ltd. Capacitor and wiring board including the capacitor
US20080286978A1 (en) * 2007-05-17 2008-11-20 Rong Chen Etching and passivating for high aspect ratio features
JP2010535411A (ja) * 2007-07-30 2010-11-18 エヌエックスピー ビー ヴィ 応力緩衝半導体コンポーネント
US7667335B2 (en) * 2007-09-20 2010-02-23 Stats Chippac, Ltd. Semiconductor package with passivation island for reducing stress on solder bumps
KR101478247B1 (ko) * 2008-03-12 2014-12-31 삼성전자주식회사 반도체 패키지 및 이를 이용한 멀티 칩 패키지
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
US7915741B2 (en) * 2009-02-24 2011-03-29 Unisem Advanced Technologies Sdn. Bhd. Solder bump UBM structure
JP5407775B2 (ja) * 2009-03-31 2014-02-05 Ｔｄｋ株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081325A (ja) * 2005-09-16 2007-03-29 Murata Mfg Co Ltd 薄膜キャパシタ
JP2008004734A (ja) * 2006-06-22 2008-01-10 Nec Corp 集積化受動素子及び集積化受動素子内蔵多層配線基板
JP2008251974A (ja) * 2007-03-30 2008-10-16 Tdk Corp 薄膜部品及び製造方法
JP2009164274A (ja) * 2007-12-28 2009-07-23 Tdk Corp 電子部品

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056599A (ja) * 2011-09-29 2018-04-05 ローム株式会社 チップ抵抗器および抵抗回路網を有する電子機器
US10224391B2 (en) 2011-09-29 2019-03-05 Rohm Co., Ltd. Chip resistor and electronic equipment having resistance circuit network
JP2020036029A (ja) * 2011-09-29 2020-03-05 ローム株式会社 チップ部品およびチップ部品の製造方法
US10833145B2 (en) 2011-09-29 2020-11-10 Rohm Co., Ltd. Chip resistor and electronic equipment having resistance circuit network
JP2018061069A (ja) * 2011-12-28 2018-04-12 ローム株式会社 チップ抵抗器
US10410772B2 (en) 2011-12-28 2019-09-10 Rohm Co., Ltd. Chip resistor
JP2020017771A (ja) * 2011-12-28 2020-01-30 ローム株式会社 ディスクリート部品
JP2018110236A (ja) * 2012-01-27 2018-07-12 ローム株式会社 チップ部品
US10210971B2 (en) 2012-01-27 2019-02-19 Rohm Co., Ltd. Chip component
US10763016B2 (en) 2012-01-27 2020-09-01 Rohm Co., Ltd. Method of manufacturing a chip component
JP2018006771A (ja) * 2017-09-28 2018-01-11 ローム株式会社 チップ部品
US11545304B2 (en) 2018-04-27 2023-01-03 Murata Manufacturing Co., Ltd. Capacitor cluster having capacitors with different shapes

Also Published As

Publication number Publication date
CN101996766B (zh) 2012-06-27
CN101996766A (zh) 2011-03-30
US8351185B2 (en) 2013-01-08
JP5234521B2 (ja) 2013-07-10
US20110044011A1 (en) 2011-02-24

Similar Documents

Publication Publication Date Title
JP5234521B2 (ja) 電子部品及びその製造方法
JP5672678B2 (ja) 電子部品及びその製造方法
JP3689696B2 (ja) チップパッケージの製造方法
US6757178B2 (en) Electronic circuit equipment using multilayer circuit board
US20160042857A1 (en) Chip electronic component and board having the same
US9412509B2 (en) Multilayer electronic component having conductive patterns and board having the same
JP4912992B2 (ja) キャパシタ内蔵基板及びその製造方法
US8018311B2 (en) Microminiature power converter
JP2006253631A (ja) 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
US10811182B2 (en) Inductor and method of manufacturing the same
JP2005294451A (ja) 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置
US20060017133A1 (en) Electronic part-containing elements, electronic devices and production methods
KR102356125B1 (ko) 전자 부품 내장 기판
WO2018034067A1 (ja) キャパシタ付半導体装置
JP2016195238A (ja) 配線基板及び半導体パッケージ
EP2287892A2 (en) Passive device formed on glass substrate and fabrication method thereof
JP2018133363A (ja) 電子部品内蔵基板及び基板実装構造体
JP5589617B2 (ja) 薄膜コンデンサ及びその製造方法
JP4329524B2 (ja) 半導体装置およびその製造方法
US10745818B2 (en) Method of fabricating package substrates
KR102262904B1 (ko) 인덕터
JP7419738B2 (ja) 薄膜コンデンサ及びこれを内蔵する回路基板
KR102175184B1 (ko) 버티컬 타입의 패시브 소자를 갖는 멀티 인쇄회로기판 및 그 제조 방법
KR100772460B1 (ko) 집적 수동소자 칩 및 그 제조방법
JP2005269293A (ja) デカップリングデバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130304

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5234521

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130317

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3