JP7419738B2 - 薄膜コンデンサ及びこれを内蔵する回路基板 - Google Patents

薄膜コンデンサ及びこれを内蔵する回路基板 Download PDF

Info

Publication number
JP7419738B2
JP7419738B2 JP2019187615A JP2019187615A JP7419738B2 JP 7419738 B2 JP7419738 B2 JP 7419738B2 JP 2019187615 A JP2019187615 A JP 2019187615A JP 2019187615 A JP2019187615 A JP 2019187615A JP 7419738 B2 JP7419738 B2 JP 7419738B2
Authority
JP
Japan
Prior art keywords
thin film
opening
size
metal
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019187615A
Other languages
English (en)
Other versions
JP2020072266A (ja
Inventor
和弘 吉川
祐基 油川
達男 浪川
健一 吉田
仁 齊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to US16/665,503 priority Critical patent/US11240908B2/en
Publication of JP2020072266A publication Critical patent/JP2020072266A/ja
Application granted granted Critical
Publication of JP7419738B2 publication Critical patent/JP7419738B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、薄膜コンデンサ及びこれを内蔵する回路基板に関し、特に、回路基板に埋め込んで使用することが可能な薄膜コンデンサ及びこれを内蔵する回路基板に関する。
ICが搭載される回路基板には、通常、ICに供給する電源の電位を安定させるためにデカップリングコンデンサが搭載される。デカップリングコンデンサとしては、一般的に積層セラミックチップコンデンサが用いられ、多数の積層セラミックチップコンデンサを回路基板の表面に搭載することにより必要なデカップリング容量を確保している。
しかしながら、近年においては、多数の積層セラミックチップコンデンサを搭載する回路基板上のスペースが不足することが多い。このため、積層セラミックチップコンデンサの代わりに薄膜コンデンサを用い、これを回路基板に埋め込む方法が提案されている(特許文献1参照)。
特開2005-191559号公報
薄膜コンデンサを回路基板に埋め込み可能とするためには、薄膜コンデンサの全体の厚みをできる限り薄くする必要があるが、薄膜コンデンサの厚みを薄くすると、薄膜コンデンサが反りやすくなるという問題があった。薄膜コンデンサの反りを防止するためには、容量絶縁膜の表裏に形成する金属膜の厚みや材料を互いに同じとすれば良いが、両者の厚みや材料を同じとすることは現実的ではない。
したがって、本発明は、容量絶縁膜の表裏に形成する金属膜の厚みや材料を互いに同じとすることなく、反りが抑えられた薄膜コンデンサ及びこれを内蔵する回路基板を提供することを目的とする。
本発明による薄膜コンデンサは、容量絶縁膜と、容量絶縁膜の一方の表面に設けられた第1の金属膜と、容量絶縁膜の他方の表面に設けられ、第1の金属膜とは異なる金属材料からなる第2の金属膜とを備え、容量絶縁膜、第1の金属膜及び第2の金属膜を貫通する開口部を有する薄膜コンデンサであって、第2の金属膜は第1の金属膜よりも厚く、開口部の第1の金属膜を貫通する部分のサイズを第1のサイズとし、開口部の第2の金属膜を貫通する部分のサイズを第2のサイズとした場合、第1の径は第2のサイズよりも大きいことを特徴とする。
また、本発明による回路基板は、上記の薄膜コンデンサが埋め込まれた回路基板であって、第1及び第2の金属膜と接することなく開口部を通過するビア導体を備えることを特徴とする。
本発明によれば、容量絶縁膜、第1の金属膜及び第2の金属膜を貫通する開口部を設けていることから、第1及び第2の金属膜の厚みの違いや金属材料の違いに起因する応力が開口部によって解放される。しかも、第2の金属膜を第1の金属膜よりも厚くし、且つ、第1のサイズを第2のサイズよりも大きくしていることから、厚みの大きい第2の金属膜によって剛性が確保されるため、大幅に反りが抑えられる。このため、回路基板に埋め込む際に、薄膜コンデンサに発生する反りを最小限に抑えることが可能となる。
本発明による薄膜コンデンサは開口部を複数有し、平面視で、容量絶縁膜が第1及び第2の金属膜によって挟まれた領域を容量領域とし、容量絶縁膜が存在しない領域及び容量絶縁膜が第1及び第2の金属膜によって挟まれていない領域を非容量領域とした場合、容量領域と非容量領域の和に対する容量領域の比が80%以下であっても構わない。これによれば、薄膜コンデンサに生じる反りをより抑えることが可能となる。
本発明において、開口部の容量絶縁膜を貫通する部分のサイズの第3のサイズとした場合、第3のサイズは第1のサイズよりも小さくても構わない。また、開口部の第2の金属膜を貫通する部分であって、容量絶縁膜と接する部分のサイズを第4のサイズとした場合、第3のサイズは第4のサイズよりも小さくても構わない。これによれば、開口部内における第1の金属膜と第2の金属膜の沿面距離が増大することから、耐圧を高めることが可能となる。
本発明において、開口部は絶縁材料によって埋め込まれていても構わない。これによれば、製品の信頼性を高めることが可能となる。
このように、本発明によれば、容量絶縁膜の表裏に形成する金属膜の厚みや材料を互いに同じとすることなく、反りが抑えられた薄膜コンデンサ及びこれを内蔵する回路基板を提供することが可能となる。
図1は、本発明の第1の実施形態による薄膜コンデンサ1の構成を説明するための模式的な断面図である。 図2は薄膜コンデンサ1の部分的な平面図であり、(a)は第1の例を示し、(b)は第2の例を示している。 図3は、薄膜コンデンサ1が埋め込まれた回路基板100の構成を説明するための模式的な断面図である。 図4は、薄膜コンデンサ1の製造方法を示すプロセス図である。 図5は、薄膜コンデンサ1の製造方法を示すプロセス図である。 図6は、薄膜コンデンサ1の製造方法を示すプロセス図である。 図7は、薄膜コンデンサ1の製造方法を示すプロセス図である。 図8は、薄膜コンデンサ1の製造方法を示すプロセス図である。 図9は、個片化された薄膜コンデンサ1のエッジのうち、ダミーの開口部40が設けられていた部分を示す略断面図である。 図10は、本発明の第2の実施形態による薄膜コンデンサ2の構成を説明するための模式的な断面図である。 図11は、薄膜コンデンサ2の製造方法を示すプロセス図である。 図12は、薄膜コンデンサ2の製造方法を示すプロセス図である。 図13は、薄膜コンデンサ2の製造方法を示すプロセス図である。 図14は、本発明の第3の実施形態による薄膜コンデンサ3の構成を説明するための模式的な断面図である。 図15は、薄膜コンデンサ3の製造方法を示すプロセス図である。 図16は、薄膜コンデンサ3の製造方法を示すプロセス図である。 図17は、薄膜コンデンサ3の製造方法を示すプロセス図である。 図18は、薄膜コンデンサ3の製造方法を示すプロセス図である。 図19は、本発明の第4の実施形態による薄膜コンデンサ4の構成を説明するための模式的な断面図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
<第1の実施形態>
図1は、本発明の第1の実施形態による薄膜コンデンサ1の構成を説明するための模式的な断面図である。また、図2は薄膜コンデンサ1の部分的な平面図であり、(a)は第1の例を示し、(b)は第2の例を示している。図1は、図2に示すA-A線に沿った断面に相当する。
図1及び図2に示すように、本実施形態による薄膜コンデンサ1は、容量絶縁膜10と、容量絶縁膜10の一方の表面11に設けられた第1の金属膜20と、容量絶縁膜10の他方の表面12に設けられた第2の金属膜30とを備えている。容量絶縁膜10は、例えばチタン酸バリウムなどペロブスカイト構造を有するセラミック材料からなる。金属膜20は、シード層21とメッキ膜22が積層された構造を有している。シード層21は例えばニッケル(Ni)と銅(Cu)の積層膜からなり、メッキ膜22は銅(Cu)からなる。金属膜30は、本実施形態による薄膜コンデンサ1の基材となる部分であり、例えばニッケル(Ni)からなる。
本実施形態において、金属膜20の厚みをT1とし、金属膜30の厚みをT2とし、容量絶縁膜10の厚みをT3とした場合、
T2>T1>T3
の関係を有している。T1は5~20μm、例えば10μm程度であり、T2は8~50μm、例えば15μm程度である。T3は3μm程度である。
このように、本実施形態による薄膜コンデンサ1は全体の厚みが非常に薄く、しかも、容量絶縁膜10の表裏に形成された金属膜20,30の厚みが異なるとともに、金属膜20,30の材料も異なっていることから、そのままでは非常に反りやすい状態である。本実施形態においては、このような反り応力の一部が容量絶縁膜10及び金属膜20,30を貫通する開口部40によって解放される。図2に示すように、開口部40は複数設けられる。図2(a)に示す例では開口部40の平面形状がL字型であり、図2(b)に示す例では開口部40の平面形状が円形である。このように、開口部40の平面形状については特に限定されない。
開口部40の形成密度は、高ければ高いほど応力が解放されて反りが低減する一方、得られる容量値が減少する。薄膜コンデンサ1の反りを十分に低減するためには、コンデンサとして機能する領域、つまり、平面視で金属膜20,30によって容量絶縁膜10が挟まれた領域を容量領域C1とし、コンデンサとして機能しない領域、つまり、容量絶縁膜10が存在しない領域及び容量絶縁膜10が金属膜20,30によって挟まれていない領域を非容量領域C2とした場合、容量領域C1と非容量領域C2の和に対する容量領域C1の比(=C1/C1+C2)を80%以下とすることが好ましい。但し、この場合、開口部40を設けない場合と比べて容量値が20%以上低下する。
また、開口部40のうち、金属膜20を貫通する部分のサイズをφ1、金属膜30を貫通する部分のサイズをφ2、容量絶縁膜10を貫通する部分のサイズをφ3とした場合、本実施形態においては、
φ1>φ3>φ2
の関係を有している。また、開口部40のうち、金属膜30を貫通する部分であって、容量絶縁膜10と接する部分のサイズをφ2aとした場合、
φ1>φ2a>φ3
の関係を有している。図2(a)に示すように、開口部40が平面視で細長い形状を有している場合、サイズφ1~φ3は短辺方向における幅によって定義され、図2(b)に示すように、開口部40が平面視で円形である場合、サイズφ1~φ3はその径によって定義される。また、容量絶縁膜10又は金属膜20,30のサイズが深さ方向に一定でない場合は、最も狭い部分によってそれぞれのサイズφ1~φ3が定義される。サイズφ1は150~250μm程度であり、サイズφ2,φ3は100~200μm程度である。
このように、本実施形態による薄膜コンデンサ1は、厚さの薄い金属膜20における開口部40のサイズφ1よりも、厚さの厚い金属膜30における開口部40のサイズφ2の方が小さいことから、厚さの厚い金属膜30によって剛性が確保され、薄膜コンデンサ1に生じる反りが抑制される。しかも、本実施形態においては、容量絶縁膜10における開口部40のサイズφ3がφ1及びφ2aよりも小さいことから、図1に示すように、開口部40の内部で容量絶縁膜10が突出した状態となる。これにより、開口部40の内部における金属膜20と金属膜30の間の沿面距離が拡大されることから、開口部40に起因する耐圧の低下も防止される。
図3は、本実施形態による薄膜コンデンサ1が埋め込まれた回路基板100の構成を説明するための模式的な断面図である。
図3に示す回路基板100は、6つの配線層L1~L6と、配線層L1~L6を互いに絶縁する樹脂層110と、異なる配線層間を接続するビア導体120とを有する。配線層L1に形成された導体パターンの一部及び配線層L6に形成された導体パターンの一部は、ランドパターンを構成する。配線層L6によって構成されるランドパターンには、ICチップ200及び積層セラミックチップコンデンサ300が搭載されている。
このような構成を有する回路基板100において、配線層L5と配線層L6の間に本実施形態による薄膜コンデンサ1が埋め込まれている。図3に示すように、ICチップ200には、電源電位を供給するためのバンプ電極BV、グランド電位を供給するためのバンプ電極BG、信号を送受信するためのバンプ電極BSが設けられている。電源電位を供給するためのバンプ電極BVは薄膜コンデンサ1の金属膜30に接続され、グランド電位を供給するためのバンプ電極BGは薄膜コンデンサ1の金属膜20に接続される。これにより、バンプ電極BVとバンプ電極BGとの間に薄膜コンデンサ1からなるデカップリング容量が接続されるため、ICチップ200に供給する電源電位及びグランド電位を安定化させることが可能となる。薄膜コンデンサ1の金属膜20,30は、それぞれ積層セラミックチップコンデンサ300の端子電極301,302にも接続される。
また、信号を送受信するためのバンプ電極BSは、開口部40を通過するビア導体130を介して下層の配線層L5に接続されている。このように、本実施形態による薄膜コンデンサ1は、複数の開口部40を備えていることから、金属膜20,30と接することなく開口部40を通過するビア導体130を設けることによって、信号配線を引き回すことなく、最短距離でバンプ電極BSを下層の導体パターンに接続することができる。
但し、開口部40を通過するビア導体が全て信号配線である必要はなく、一部のビア導体については、電源配線又はグランド配線であっても構わない。
このように、本実施形態による薄膜コンデンサ1は、複数の開口部40を有していることから、開口部40を通過するビア導体を回路基板100に設けることが可能である。
次に、本実施形態による薄膜コンデンサ1の製造方法について説明する。
図4~図8は、本実施形態による薄膜コンデンサ1の製造方法を示すプロセス図である。
まず、図4に示すように、ニッケル(Ni)などからなる厚さT2の金属膜30を用意し、その表面に厚さT3の容量絶縁膜10を形成し、焼成する。焼成時においては、金属膜30にも高温が加わるが、金属膜30の材料としてニッケル(Ni)などの高融点金属を用いることにより、焼成温度に耐えることが可能である。
次に、図5に示すように、容量絶縁膜10をパターニングすることにより、容量絶縁膜10に開口部14を形成する。開口部14は、その後の工程によって開口部40となる部分であり、そのサイズはφ3である。
次に、図6に示すように、容量絶縁膜10の表面11にシード層21及びメッキ膜22からなる金属膜20を形成する。シード層21は、例えばニッケル(Ni)と銅(Cu)の積層膜からなり、スパッタリング法などの薄膜プロセスによって形成される。一方、メッキ膜22は例えば銅(Cu)の電解メッキによって形成される。金属膜20は、容量絶縁膜10の表面11だけでなく開口部14にも形成されるため、この部分において金属膜20と金属膜30が接触する。
次に、図7に示すように、金属膜30側にサポートパネルS1を貼り付けた後、パターニングによって金属膜20に開口部40aを形成する。開口部40aは、開口部14と重なる位置に設けられ、そのサイズはφ1とされる。金属膜20をパターニングすると深さ方向にサイズφ1が小さくなる傾向があるため、底部におけるサイズφ1が開口部14のサイズφ3よりも大きくなるようパターニングを行うことが好ましい。開口部40aは、開口部14と重なっていることから、この部分において金属膜30がオーバーエッチングされる。
次に、図8に示すように、サポートパネルS1を剥離し、金属膜20側に別のサポートパネルS2を貼り付けた後、裏面側から金属膜30をパターニングすることにより、開口部40bを形成する。開口部40bは開口部40aと重なる位置に設けられ、これにより、開口部40a,40bからなる開口部40が形成される。金属膜30をパターニングすると深さ方向にサイズφ2が小さくなる傾向があるため、底部におけるサイズφ2がサイズφ1よりも小さくなるようパターニングを行うことが好ましい。
そして、サポートパネルS2を剥離した後、所定の位置でダイシングを行えば、図1に示した薄膜コンデンサ1が完成する。ダイシングされる位置には、あらかじめダミーの開口部40を設けておいても構わない。これによれば、ダイシング作業が容易となる。この場合、個片化された薄膜コンデンサ1のエッジのうち、ダミーの開口部40が設けられていた部分は、図9に示すように開口部40の断面と同じ形状となる。
このように、本実施形態においては、サイズφ2がサイズφ1よりも小さくなるよう金属膜30をパターニングしていることから、金属膜30の剛性を確保することが可能となる。しかも、金属膜20をパターニングする際、金属膜30をオーバーエッチングしていることから、開口部40の内部に容量絶縁膜10を突出させることが可能となる。これにより、開口部40の内部における金属膜20と金属膜30の間の沿面距離が拡大されることから、耐圧の低下を防止することが可能となる。
<第2の実施形態>
図10は、本発明の第2の実施形態による薄膜コンデンサ2の構成を説明するための模式的な断面図である。本実施形態による薄膜コンデンサ2の平面形状は、図2(a),(b)に示したとおりである。
図10に示すように、第2の実施形態による薄膜コンデンサ2は、開口部40の内部が絶縁樹脂50で埋め込まれている点において、第1の実施形態による薄膜コンデンサ1と相違している。その他の基本的な構成は第1の実施形態による薄膜コンデンサ1と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
次に、本実施形態による薄膜コンデンサ2の製造方法について説明する。
図11~図13は、本実施形態による薄膜コンデンサ2の製造方法を示すプロセス図である。
まず、図4~図7に示した工程を行った後、図11に示すように、開口部40aが埋め込まれるよう、金属膜20の上面の全面を絶縁樹脂50で覆い、その後、金属膜20の上面が露出するよう、不要な絶縁樹脂50を除去する。これにより、開口部40aが絶縁樹脂50で埋め込まれた状態となる。
次に、図12に示すように、サポートパネルS1を剥離し、金属膜20側に別のサポートパネルS2を貼り付けた後、裏面側から金属膜30をパターニングすることにより、開口部40bを形成する。開口部40bは開口部40aと重なる位置に設けられ、これにより、開口部40a,40bからなる貫通孔40が形成される。
次に、図13に示すように、開口部40bが埋め込まれるよう、金属膜30の下面の全面を絶縁樹脂50で覆う。これにより、貫通孔40が絶縁樹脂50で埋め込まれた状態となる。そして、サポートパネルS2を剥離した後、ダイアタッチフィルム60を介して絶縁樹脂50をダイシングテープ70に貼り付け、所定の位置でダイシングを行えば、図10に示した薄膜コンデンサ2が完成する。
このように、第2の実施形態による薄膜コンデンサ2は、開口部40の内部が絶縁樹脂50で埋め込まれていることから、回路基板に埋め込まれる前の出荷状態における製品の信頼性を高めることが可能となる。
<第3の実施形態>
図14は、本発明の第3の実施形態による薄膜コンデンサ3の構成を説明するための模式的な断面図である。本実施形態による薄膜コンデンサ3の平面形状は、図2(a),(b)に示したとおりである。
図14に示すように、第3の実施形態による薄膜コンデンサ3の基本的な構成は、第1の実施形態による薄膜コンデンサ1と同じである。つまり、容量絶縁膜10の一方の表面11に形成された金属膜20の厚みT1よりも、容量絶縁膜10の他方の表面12に形成された金属膜30の厚みT2の方が厚く、且つ、金属膜30における開口部40のサイズφ2よりも、金属膜20における開口部40のサイズφ1の方が大きい。しかしながら、本実施形態による薄膜コンデンサ3は、金属膜30に設けられた開口部40のテーパー形状が第1の実施形態による薄膜コンデンサ1とは逆である。
このような構成であっても、第1の実施形態による薄膜コンデンサ1と同様、反りを抑制することが可能となる。また、開口部40の内部において容量絶縁膜10が突出していることから、耐圧の低下を防止することが可能となる。
次に、本実施形態による薄膜コンデンサ3の製造方法について説明する。
図15~図18は、本実施形態による薄膜コンデンサ3の製造方法を示すプロセス図である。
まず、図4~図6に示した工程を経た後、図15に示すように、金属膜20側にサポートパネルS3を貼り付け、この状態で金属膜30の裏面31側からエッチング又は研磨等を行うことにより、金属膜30の厚みを薄くする。その後、図16に示すように、サポートパネルS3を剥離し、金属膜30の裏面31に絶縁樹脂50を形成する。
次に、図17に示すように、サポートパネルS3を剥離し、絶縁樹脂50側に別のサポートパネルS4を貼り付けた後、パターニングによって金属膜20に開口部40aを形成する。開口部40aは、開口部14と重なる位置に設けられ、そのサイズはφ1とされる。本実施形態においても、開口部14と重なる部分において、金属膜30がオーバーエッチングされる。
次に、図18に示すように、開口部40aに露出する金属膜30をパターニングによって除去することにより、開口部40を形成する。このとき、メッキ膜22を構成する金属材料(例えばCu)と金属膜30を構成する金属材料(例えばNi)のエッチング比ができるだけ高い条件でパターニングを行うことにより、メッキ膜22に加わるダメージを抑えることが可能となる。そして、サポートパネルS4を剥離し、ダイシングテープ70に貼り付けた後、所定の位置でダイシングを行えば、図14に示した薄膜コンデンサ3が完成する。
本実施形態が例示するように、本発明において、金属膜20,30を同一方向からパターニングしても構わない。
<第4の実施形態>
図19は、本発明の第4の実施形態による薄膜コンデンサ4の構成を説明するための模式的な断面図である。本実施形態による薄膜コンデンサ4の平面形状は、図2(a),(b)に示したとおりである。
図19に示すように、第4の実施形態による薄膜コンデンサ4は、開口部40の内部に露出する容量絶縁膜10の下端エッジと金属膜30の上端エッジの界面80が段差を有していない点において、第3の実施形態による薄膜コンデンサ3と相違している。つまり、界面80における容量絶縁膜10のサイズと、界面80における金属膜30のサイズが同じである。その他の構成は、第3の実施形態による薄膜コンデンサ3と同じである。
本実施形態が例示するように、本発明において、開口部40の内部で容量絶縁膜10が金属膜20,30の両方から突出している点は必須でない。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
図1に示した薄膜コンデンサ1と同様の構成を有し、平面形状が円形である開口部40が2000個形成された15mm角の薄膜コンデンサを実際に作成し、反り量を測定した。容量絶縁膜10としては厚さT3が3μmのチタン酸バリウムを用いた。金属膜20を構成するメッキ膜22としては銅(Cu)を用い、金属膜30としてはニッケル(Ni)を用いた。金属膜20,30の厚みT1,T2、並びに、開口部40のうち金属膜20,30を貫通する部分のサイズ(径)φ1,φ2については、サンプル毎に異なる組み合わせとした。
結果を表1に示す。尚、表1に示す容量(%)は、開口部40を設けないサンプル1における容量を100とした場合の割合を示している。
Figure 0007419738000001
表1に示すように、開口部40を設けないサンプル1においては反り量が55μmであった。これに対し、T1<T2を満たし、且つ、φ1>φ2を満たすサンプル4~7,9~11,15~20,23~25においては反り量が20μm未満であり、反りが大幅に抑制されることが確認された。一方、上記の条件を満たさないサンプル2,3,8,12~14,21,22においては反り量が30μm以上であり、多数の開口部40を設けているにもかかわらず、反りを十分に抑制することはできなかった。
1~4 薄膜コンデンサ
10 容量絶縁膜
11 一方の表面
12 他方の表面
14 開口部
20 第1の金属膜
21 シード層
22 メッキ膜
30 第2の金属膜
31 裏面
40 開口部
40a,40b 開口部
50 絶縁樹脂
60 ダイアタッチフィルム
70 ダイシングテープ
80 界面
100 回路基板
110 樹脂層
120,130 ビア導体
200 ICチップ
300 積層セラミックチップコンデンサ
301,302 端子電極
BV,BG,BS バンプ電極
L1~L6 配線層
S1~S4 サポートパネル
T1,T2 厚み
φ1~φ3,φ2a サイズ

Claims (4)

  1. 容量絶縁膜と、前記容量絶縁膜の一方の表面に設けられた第1の金属膜と、前記容量絶縁膜の他方の表面に設けられ、前記第1の金属膜とは異なる金属材料からなる第2の金属膜とを備え、前記容量絶縁膜、前記第1の金属膜及び前記第2の金属膜を貫通する開口部を有する薄膜コンデンサであって、
    前記第2の金属膜は、前記第1の金属膜よりも厚く、
    前記開口部の前記第1の金属膜を貫通する部分のサイズを第1のサイズとし、前記開口部の前記第2の金属膜を貫通する部分のサイズを第2のサイズとした場合、前記第1のサイズは前記第2のサイズよりも大きく、
    前記開口部の前記容量絶縁膜を貫通する部分のサイズを第3のサイズとした場合、前記第3のサイズは前記第1のサイズよりも小さく、
    前記開口部の前記第2の金属膜を貫通する部分であって、前記容量絶縁膜と接する部分のサイズを第4のサイズとした場合、前記第3のサイズは前記第4のサイズよりも小さいことを特徴とする薄膜コンデンサ。
  2. 前記開口部を複数有し、
    平面視で、前記容量絶縁膜が前記第1及び第2の金属膜によって挟まれた領域を容量領域とし、前記容量絶縁膜が存在しない領域及び前記容量絶縁膜が前記第1及び第2の金属膜によって挟まれていない領域を非容量領域とした場合、前記容量領域と前記非容量領域の和に対する前記容量領域の比が80%以下であることを特徴とする請求項1に記載の薄膜コンデンサ。
  3. 前記開口部が絶縁材料によって埋め込まれていることを特徴とする請求項1又は2に記載の薄膜コンデンサ。
  4. 請求項1乃至のいずれか一項に記載の薄膜コンデンサが埋め込まれた回路基板であって、前記第1及び第2の金属膜と接することなく前記開口部を通過するビア導体を備えることを特徴とする回路基板。
JP2019187615A 2018-10-29 2019-10-11 薄膜コンデンサ及びこれを内蔵する回路基板 Active JP7419738B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/665,503 US11240908B2 (en) 2018-10-29 2019-10-28 Thin film capacitor and circuit board incorporating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018202468 2018-10-29
JP2018202468 2018-10-29

Publications (2)

Publication Number Publication Date
JP2020072266A JP2020072266A (ja) 2020-05-07
JP7419738B2 true JP7419738B2 (ja) 2024-01-23

Family

ID=70549634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019187615A Active JP7419738B2 (ja) 2018-10-29 2019-10-11 薄膜コンデンサ及びこれを内蔵する回路基板

Country Status (1)

Country Link
JP (1) JP7419738B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184324A (ja) 2006-01-04 2007-07-19 Nec Corp キャパシタ、チップキャリア型キャパシタ、半導体装置および実装基板ならびにキャパシタの製造方法
WO2008044573A1 (fr) 2006-10-05 2008-04-17 Mitsui Mining & Smelting Co., Ltd. Matériau de formation de couche de condensateur, procédé de fabrication d'un matériau de formation de couche de condensateur, et plaque de connexion imprimée comprenant un condensateur intégré obtenu à l'aide du matériau de formation de couche de condensateur
WO2008129704A1 (ja) 2007-04-18 2008-10-30 Ibiden Co., Ltd. 多層プリント配線板及びその製造方法
JP2012216611A (ja) 2011-03-31 2012-11-08 Sony Corp 薄膜キャパシタ、実装基板およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184324A (ja) 2006-01-04 2007-07-19 Nec Corp キャパシタ、チップキャリア型キャパシタ、半導体装置および実装基板ならびにキャパシタの製造方法
WO2008044573A1 (fr) 2006-10-05 2008-04-17 Mitsui Mining & Smelting Co., Ltd. Matériau de formation de couche de condensateur, procédé de fabrication d'un matériau de formation de couche de condensateur, et plaque de connexion imprimée comprenant un condensateur intégré obtenu à l'aide du matériau de formation de couche de condensateur
WO2008129704A1 (ja) 2007-04-18 2008-10-30 Ibiden Co., Ltd. 多層プリント配線板及びその製造方法
JP2012216611A (ja) 2011-03-31 2012-11-08 Sony Corp 薄膜キャパシタ、実装基板およびその製造方法

Also Published As

Publication number Publication date
JP2020072266A (ja) 2020-05-07

Similar Documents

Publication Publication Date Title
JP4138211B2 (ja) 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置
JP5234521B2 (ja) 電子部品及びその製造方法
TW201737394A (zh) 背側鑽孔嵌入晶粒式基板
JP5672678B2 (ja) 電子部品及びその製造方法
JP4939630B2 (ja) 電子部品検査用配線基板およびその製造方法
JP2011029522A (ja) 多層配線基板
US10847496B2 (en) Chip wiring method and structure
JP2007095927A (ja) 配線基板およびその製造方法
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
JP7230653B2 (ja) 薄膜キャパシタ及び薄膜キャパシタが埋め込まれた多層回路基板
JP2008153441A (ja) 配線基板およびその製造方法
JP6070588B2 (ja) 多層配線基板
US11240908B2 (en) Thin film capacitor and circuit board incorporating the same
US10134693B2 (en) Printed wiring board
JP7419738B2 (ja) 薄膜コンデンサ及びこれを内蔵する回路基板
JP5777997B2 (ja) 電子部品検査装置用配線基板およびその製造方法
US7078311B2 (en) Substrate-embedded capacitor, production method thereof, and circuit board
JP2003273281A (ja) チップパッケージ及びその製造方法
JP7482602B2 (ja) 薄膜キャパシタ内蔵基板及びその製造方法
JP2014236134A (ja) 多層配線基板およびこれを備えるプローブカード
TWI281842B (en) Manufacture method for multiple-circuit chip with protruding electrode
JP4721926B2 (ja) 多数個取り配線基板
JP5247376B2 (ja) 多数個取り配線基板
US20230403793A1 (en) Wiring board, electronic device, and electronic module
JP4140631B2 (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231225

R150 Certificate of patent or registration of utility model

Ref document number: 7419738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150