TW201737394A - 背側鑽孔嵌入晶粒式基板 - Google Patents

背側鑽孔嵌入晶粒式基板 Download PDF

Info

Publication number
TW201737394A
TW201737394A TW106108653A TW106108653A TW201737394A TW 201737394 A TW201737394 A TW 201737394A TW 106108653 A TW106108653 A TW 106108653A TW 106108653 A TW106108653 A TW 106108653A TW 201737394 A TW201737394 A TW 201737394A
Authority
TW
Taiwan
Prior art keywords
substrate
die
conductive
layer
conductive pad
Prior art date
Application number
TW106108653A
Other languages
English (en)
Other versions
TWI692048B (zh
Inventor
金大益
符杰
章韓 尹
金鎮寛
曼紐 阿爾德雷特
左承杰
馬利歐 維雷茲
鐘海 金
Original Assignee
高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高通公司 filed Critical 高通公司
Publication of TW201737394A publication Critical patent/TW201737394A/zh
Application granted granted Critical
Publication of TWI692048B publication Critical patent/TWI692048B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Abstract

提供了裝置和製造方法。該裝置包括具有第一側和相對的第二側的基板，從第一側限定在基板內的腔，晶粒，其耦合至腔的基底並且在晶粒遠離腔的基底的一側上具有傳導焊盤。可包括耦合至基板的第二側的層壓層。可一次性鑽孔穿過該裝置的各層、穿過該晶粒並且穿過傳導焊盤。該孔延伸穿過層壓層（若存在）、基板的第二側、晶粒和傳導焊盤並被限定在其內。傳導材料被提供在該孔內並且在層壓層（若提供）、基板的第二側、晶粒和傳導焊盤之間延伸並穿過上述各者。

Description

背側鑽孔嵌入晶粒式基板
本專利申請案主張於2016年3月18日向美國專利商標局提出申請的非臨時申請案第15/074,750的優先權和權益，其全部內容經由援引如同在下文全面闡述一般且出於所有適用目的納入於此。
各個特徵大體而言係關於嵌入晶粒式基板，並且尤其係關於其中晶粒在背側鑽孔製程期間被穿透以從該晶粒內暴露傳導焊盤的嵌入晶粒式基板。
對於掌上型和可穿戴電子裝置的需求持續增長。掌上型電子裝置的實例包括行動蜂巢式電話、成像裝置（例如，相機）、音樂裝置（例如，MP3播放機），以及整合了一或多個剛剛提到的裝置的功能性的裝置。可穿戴電子裝置的實例包括可整合成像裝置、視訊顯示器和網際網路存取終端的功能性的眼鏡。可穿戴裝置的附加實例包括可整合監視/記錄/傳送使用者的生理參數（例如，心率、血氧水平、睡眠期間的不寧）及/或地理位置的裝置的功能性的可腕戴式裝置。可腕戴式裝置可附加或替換地將行動蜂巢裝置的功能性與彩色顯示器整合。許多掌上型和可穿戴電子裝置與某種形式的無線通訊整合。使用者期待電子裝置的每次反覆運算所帶來的新特徵、附加記憶體，以及改良的效能。此外，使用者期望其裝置儘管納入新特徵、附加記憶體和改良的效能，但仍將保持相同尺寸或在尺寸上有所減小。
為了減小尺寸，裝置可以電晶體密度的增大及/或裝置內納入的晶粒的尺寸的減小的方式來設計。至少出於保護和整合目的，晶粒可被安裝到封裝中。為了減小封裝尺寸，晶粒到封裝中的導線接合可讓步於倒裝晶片接合。封裝形式（諸如，球柵陣列）亦可被用來減小裝置的整體尺寸。
晶粒/封裝的垂直整合亦可幫助減小電子裝置的整體尺寸。在垂直整合設計中，晶粒/封裝可彼此堆疊。垂直堆疊的晶粒/封裝的實例包括層疊封裝（PoP）結構。PoP結構可包括球柵陣列封裝的垂直堆疊。
用於垂直整合的另一結構被稱為嵌入晶粒式基板或嵌入式層壓基板（在本文出於一致性被稱為嵌入晶粒式基板（EDS））。EDS可採用多層式基板。為了減小垂直尺寸，代替將主動晶粒及/或主動/被動組件安裝到該多層式基板頂部的是，該主動晶粒及/或主動/被動組件被安裝在該多層式基板的腔內。
EDS的使用可減小垂直尺寸，但在實現中仍留下困難。例如，在EDS實現中，從毗鄰於晶粒的相對背側（例如，第二側）的節點接取該晶粒的頂側（例如，第一側）上的焊盤可涉及使用製造昂貴的晶粒。由此期望例如降低在EDS實現中使用的晶粒的成本，但維持從毗鄰於晶粒的背側的節點對該晶粒的頂側上的焊盤的接取。
本文所揭示的各態樣提供了一種裝置以及製造該裝置（諸如嵌入晶粒式基板）的方法。
根據一個態樣，一種裝置可包括具有第一側和相對的第二側的基板。該裝置可進一步包括從第一側限定在基板內的腔以及耦合至該腔的基底的晶粒。該晶粒可在晶粒遠離腔的基底的一側上具有傳導焊盤。該裝置可進一步包括延伸穿過基板的第二側、晶粒和傳導焊盤並被限定在其內的孔。該裝置可仍進一步包括在該孔內且在基板的第二側和傳導焊盤之間延伸並穿過基板的該第二側和該傳導焊盤的傳導材料。該傳導材料可形成或被描述為互連。更詳細而言，該傳導材料可形成或被描述為單分段晶粒穿透互連。
在一些實現中，該基板是核心基板，其包括被夾在該基板的第一側處的第一介電層與該基板的第二側處的第二介電層之間的傳導層。在一些實例中，在該基板為此類核心基板時，腔缺少第一介電層和傳導層，並且腔的基底由腔中暴露的第二介電層限定。
在一態樣，該孔是穿過該基板的第二側、晶粒和傳導焊盤連續的。在一態樣，該孔是沿著延伸穿過該基板的第二側、晶粒和傳導焊盤的線性軸成同軸的。在一態樣，該孔是沿該孔的長度的單個線性孔。
在一態樣，該傳導材料是單體的單分段。該傳導材料包括僅一層。
根據另一態樣，一種裝置可包括具有第一側和相對的第二側的基板。該裝置可進一步包括從第一側限定在基板內的腔以及耦合至該腔的基底的晶粒。該晶粒可在晶粒遠離腔的基底的一側上具有傳導焊盤。該裝置仍可進一步包括耦合至基板的第二側的層壓層。在此類態樣，基板的第二側被夾在晶粒與層壓層之間。該裝置可進一步包括延伸穿過層壓層、基板的第二側、晶粒和傳導焊盤並被限定在其內的孔。該裝置可再進一步包括傳導材料，其在該孔內並且在層壓層、基板的第二側、晶粒和傳導焊盤之間延伸並穿過上述各者。該傳導材料可形成或被描述為互連。更詳細而言，傳導材料可形成或被描述為單分段晶粒穿透互連。
在一些實現中，該基板是核心基板，其包括被夾在該基板的第一側處的第一介電層與該基板的第二側處的第二介電層之間的傳導層。
在一態樣，該孔是穿過層壓層、基板的第二側、晶粒和傳導焊盤連續的。在一態樣，該孔是沿著延伸穿過層壓層、基板的第二側、晶粒和傳導焊盤的線性軸成同軸的。在一態樣，該孔是沿該孔的長度的單個線性孔。
在一態樣，該傳導材料是單體的單分段。該傳導材料包括僅一層。
在一態樣，該裝置被納入從包括以下至少一者的群組中選擇的裝置中：行動裝置、掌上型個人通訊系統（PCS）單元、個人數位助理、可攜式資料終端、啟用全球定位系統（GPS）的裝置、導航裝置、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置終端、通訊裝置、行動電話、智慧型電話、平板電腦、電腦、可穿戴裝置、物聯網路（IoT）裝置、膝上型電腦、伺服器、路由器，以及實現在機動車輛中的電子裝置。
根據另一態樣，該裝置可包括具有第一側和相對的第二側的基板。該裝置可進一步包括從第一側限定在基板內的腔以及耦合至腔的基底的晶粒。該晶粒可在晶粒遠離腔的基底的一側上具有傳導焊盤。該裝置可進一步包括用於互連穿透基板和晶粒並將傳導焊盤耦合至基板的第二側上的與傳導焊盤相對的節點的構件。根據一個實例，用於互連的構件可包括延伸穿過基板的第二側、晶粒和傳導焊盤並被限定在其內的孔；並且可進一步包括在該孔內且在基板的第二側和傳導焊盤之間延伸並穿過基板的該第二側和該傳導焊盤的傳導材料。根據另一實例，用於互連的構件可以是穿過基板的第二側、晶粒和傳導焊盤連續的。根據又一實例，用於互連的構件可以是沿著延伸穿過基板的第二側、晶粒和傳導焊盤的線性軸成同軸的。在另一實例中，用於互連的構件包括沿孔的長度的單個線性孔。在又一實例中，用於互連的構件包括被形成為從傳導焊盤內耦合至傳導焊盤的單體單分段的傳導材料。
本文所描述的另一態樣提供了一種製造嵌入晶粒式基板的方法。該方法包括以下步驟：提供具有第一側和相對的第二側的基板。該方法進一步包括以下步驟：形成從第一側限定在基板內的腔。該方法進一步包括以下步驟：將晶粒耦合至該腔的基底，該晶粒在該晶粒遠離該腔的基底的一側上具有傳導焊盤。在一態樣，該方法亦包括以下步驟：鑽孔，該孔延伸穿過基板的第二側、晶粒和傳導焊盤並被限定在其內。該方法仍進一步包括以下步驟：用在基板的第二側、晶粒和傳導焊盤之間延伸並穿過上述各者並且從該孔內耦合至傳導焊盤的傳導材料來鍍敷及/或填充該孔。
在一些實現中，該晶粒在鑽孔之前被耦合至腔的基底。在一態樣，鑽孔是一次性執行的。因此，該孔在一次製程中被鑽成穿過該基板的第二側、晶粒和傳導焊盤。在一態樣，該孔被形成為是沿著延伸穿過基板的第二側、晶粒和傳導焊盤的線性軸成同軸的。在一態樣，該孔被形成為沿該孔的長度的單個線性孔。
在一態樣，該傳導材料被形成為單體的單分段。在一些實現中，在基板的第二側、晶粒和傳導焊盤之間延伸並穿過上述各者的傳導材料被形成為僅一層。在另一態樣，該方法可進一步包括以下步驟：將層壓層耦合至基板的第二側，其中該孔被進一步鑽成延伸穿過該層壓層並被限定在該層壓層內，並且該傳導材料進一步在該層壓層之間延伸並穿過該層壓層。
本文所描述的另一態樣提供了另一種製造嵌入晶粒式基板的方法。該方法包括以下步驟：提供具有第一側和相對的第二側的基板。該方法進一步包括以下步驟：形成從第一側限定在基板內的腔。該方法仍進一步包括以下步驟：將晶粒耦合至腔的基底，該晶粒在該晶粒遠離腔的基底的一側上具有傳導焊盤。該方法仍進一步包括以下步驟：將層壓層耦合至基板的第二側。在一態樣，該方法亦包括以下步驟：鑽孔，該孔延伸穿過層壓層、基板的第二側、晶粒和傳導焊盤並被限定在其內。該方法仍進一步包括以下步驟：用在層壓層、基板的第二側、晶粒和傳導焊盤之間延伸並穿過上述各者並且從孔內耦合至傳導焊盤的傳導材料來鍍敷及/或填充該孔。
在一些實現中，在鑽孔之前，該晶粒被耦合至腔的基底並且該層壓層被耦合至基板的第二側。在一態樣，鑽孔是一次性執行的。在一態樣，孔被形成為是沿著延伸穿過層壓層、基板的第二側、晶粒和傳導焊盤的線性軸成同軸的。在一態樣，孔被形成為沿孔的長度的單個線性孔。
在一態樣，傳導材料被形成為單體的單分段。在一些實現中，在層壓層、基板的第二側、晶粒和傳導焊盤之間延伸並穿過上述各者的傳導材料被形成為僅一層。在一個實例中，傳導材料在層壓層的遠離基板的第二側的表面與傳導焊盤之間形成互連。
在以下描述中，提供了具體細節以提供對本案的各態樣的透徹理解。然而，一般技術者將理解，沒有本文提供的該等具體細節亦可實踐該等態樣。例如，電路可能用方塊圖圖示以避免使該等態樣湮沒在不必要的細節中。在其他實例中，公知的電路、結構和技術可能不被詳細圖示以免模糊本案的該等態樣。
在一些實現中，晶粒的高度可以沿晶粒的Z方向來定義，該Z方向在本案的附圖中圖示。在一些實現中，晶粒的Z方向可以沿晶粒的第一側（例如，頂側）與相對的第二側（例如，背側）之間的軸來定義。術語頂側（或頂）和背側（或底）可被任意性地指派；然而，作為實例，晶粒的頂側表面可以是包括大部分輸入/輸出焊盤的部分，而晶粒的背側表面可以是被接合、黏附或以其他方式附連到基板的部分。在一些實現中，晶粒的頂側部分可以是晶粒的背側，而晶粒的背側部分可以是晶粒的頂側。頂側部分可以是相對於較低背側部分的較高部分。背側部分可以是相對於較高的頂側部分而言的較低部分。頂側部分和背側部分的進一步實例將在下文進一步描述。晶粒的X-Y方向可代表晶粒的橫向方向及/或覆蓋區。X-Y方向的實例在本案的附圖中圖示及/或在下文進一步描述。在本案的許多附圖中，可跨X-Z橫截面或X-Z平面圖示晶粒以及EDS的各部分。然而，在一些實現中，可跨Y-Z橫截面或Y-Z平面表示晶粒以及EDS的各部分。
在一些實現中，互連是晶粒、EDS、裝置或封裝的允許或者促進兩個點、元件及/或組件之間的電及/或熱耦合的元件或組件。在一些實現中，互連可包括跡線，及/或經鍍敷及/或填充的孔（例如，通孔）。在一些實現中，互連可由級聯分段（層）（諸如串聯連接的複數個通孔）形成；此類互連在本文中可被稱為分段式互連。分段式互連可包括分段（例如，層）之間的縫，至少因為分開的分段可在處理期間的分開操作期間被形成。因此，分段式互連（諸如，由通孔的級聯堆疊形成的分段式互連）可在分段之間具有沿分段式互連的長度、貫穿分段式互連的長度的縫。相反，在一些實現中，互連可由僅一個分段（例如，僅一層）形成；此類互連在本文中可被稱為單分段互連（亦即，非分段的互連）。單分段互連可沿該單分段互連的長度、貫穿該單分段互連的長度不具有縫。在一些實現中，互連可以用可被配置成為信號（例如，資料信號、接地信號、功率信號）提供從第一節點到第二節點的電路徑的導電材料來製造。在一些實現中，互連可以用可被配置成提供從第一節點到第二節點的熱路徑的導熱材料來製造。互連可以是導電及/或導熱的。互連可以是電路的一部分。傳導材料實例的非排他性列表包括金、銀和銅。傳導材料可以是傳導糊劑。
如本文所使用的，鑽孔（例如，鑽出孔）可以用包括例如光微影製程、機械製程及/或鐳射鑽孔製程的製程來實現。
如本文所使用的，孔可以是實體物體中由在該實體物體中形成的（諸）側壁限定的腔、開口或者空穴。
在多層裝置中，將最上面的金屬化層標識為第一金屬化層或「M1」層是慣例。每一個較低金屬化層按慣例遞增1。本文提供的示例性EDS被圖示為具有四個金屬化層（M1、M2、M3、M4）。然而，根據本文所描述的各態樣的EDS可以用任何數目的金屬化層來提供。本文完全不意欲限制EDS的金屬化層的數目。概覽
一些特徵係關於嵌入晶粒式基板（EDS），其包括具有被夾在相對的介電層之間的傳導層的基板，基板中的腔，在腔內被安裝到基板的晶粒，以及在基板的該等相對側上被層壓到介電層的預浸層。至少一個單分段互連（例如，用一個連續長度的一種傳導材料鍍敷及/或填充的孔）延伸穿過EDS的背側上的預浸層、基板的介電層並延伸到晶粒。該單分段互連可將晶粒的第一側（例如，頂側）上的傳導焊盤電及/或熱耦合到該預浸層的相對第二側（例如，背側）上的傳導焊盤。該單分段互連（包括在晶粒內的部分）可在EDS的背側鑽孔製程期間、在晶粒在腔內被耦合（例如，安裝）到基板之後被形成。與使用例如在對應於EDS中的預指定位置的位置處具有先前形成的穿基板通孔（TSV）的晶粒相比，在EDS的背側鑽孔製程期間在預指定的位置處形成單分段互連（包括在晶粒內的部分）可導致晶粒成本的降低以及將晶粒整合到EDS中的成本的降低。另外，在EDS的背側鑽孔製程期間在預指定的位置處形成單分段互連（包括在晶粒內的部分）准許該單分段互連沿其整個長度用一種傳導材料來製造，該傳導材料可被選擇以最小化熱耗散接地電阻。示例性嵌入晶粒式基板晶粒類型
EDS通常使用兩種晶粒類型之一。第一類型的晶粒在晶粒的頂側表面上具有輸入/輸出/接地/功率焊盤。EDS中第一類型的晶粒的使用呈現出關於佈線的問題。所有佈線可在晶粒的頂側表面上開始（或結束）。到EDS的在第一類型的晶粒之下的各層的佈線可利用從晶粒向上且在晶粒上方佈線的跡線。從晶粒向上且在晶粒上方對跡線佈線可能在二維和三維空間中皆是困難的。解決佈線問題所涉及的額外時間可提高整體設計的成本。附加跡線可降低可靠性，因為斷路或短路的金屬化的可能性增大。另外，EDS中第一類型的晶粒的使用可不利地影響效能，因為EDS的熱及/或電要求可能至少部分地因跡線的迂回佈線而不被滿足。例如，金屬化的長佈線可使得難以從在EDS內的晶粒中除熱。另外，金屬化的長佈線使得不想要的電磁能量更有可能可耦合到此金屬化中並且由此獲得對晶粒的內部電路系統的接取，從而與晶粒的操作發生干擾。
第二類型的晶粒可在晶粒的背側表面上具有到至少一些輸入/輸出/接地/功率焊盤的接取。從背側表面接取焊盤是經由使用晶粒中的穿基板通孔（TSV）（亦被稱為穿矽通孔）來實現的。TSV可將頂側焊盤互連到背側焊盤。TSV可被概念化為晶粒中的兩個電節點之間的垂直電連接。在晶粒具有兩個相對的外部表面的情形中，第一節點可以在晶粒的第一（例如，頂側）表面上，而第二節點可以在晶粒的第二（例如，背側）表面上。在此類情形中，TSV可完全穿過晶粒。
晶粒的TSV在晶圓廠處的晶粒製造期間形成。如本文所使用的，術語「晶圓廠」代表半導體製造設施或者製造半導體積體電路的場所。在晶圓廠製造晶粒中的TSV至少因增大的晶粒遮罩計數而提高了晶粒的成本，並且增大了用來製造具有TSV的晶粒的操作數目。在晶圓廠將TSV整合到晶粒中亦可涉及與產量相關聯的成本。在晶圓廠生產的一些TSV可能未被正確地製造。例如，在TSV內可能存在斷路，以使得晶粒的第一側上的第一節點將不會被連接到該晶粒的第二側上的第二節點。由於與在晶圓廠製造的TSV相關聯的差錯，產量可能下降並且成本可能上升。
在EDS中使用第二類型的晶粒（亦即，具有TSV的晶粒）因在晶粒中納入TSV而導致晶粒的高成本（亦即，製造成有TSV的晶粒比製造成不具有TSV的晶粒成本更高）。涉及附加成本是因為製造成有TSV的晶粒在晶粒的頂側和背側焊盤上皆使用金屬鍍敷，以在EDS整合期間充當鐳射止擋。另外，與由金形成的TSV相結合，與金TSV相關聯的熱傳導並不如由銅提供的熱傳導一般好。因此，使用具有TSV的晶粒的EDS中的熱耗散接地電阻沒有所期望的一般低。示例性嵌入晶粒式基板（ EDS ）
圖1圖示了根據一種辦法的實現第一類型的晶粒124（例如，不具有TSV的晶粒）的嵌入晶粒式基板（EDS）100的實例的橫截面視圖。EDS 100可包括核心基板102，核心基板102包括中央傳導層104、頂側介電層106以及背側介電層108。
保持晶粒124的腔122可形成在頂側介電層106和中央傳導層104中。腔122的底部可被稱為腔122的「基底」。晶粒124可耦合至腔122的基底（例如，在腔122內耦合至背側介電層108）。腔122可用填充材料138來填充。
晶粒124可包括複數個傳導焊盤128、130、132、134，包括在晶粒124的頂側表面上的第一傳導焊盤128、第二傳導焊盤130、第三傳導焊盤132以及第四傳導焊盤134。圖1的晶粒124不包括TSV（例如，在晶粒製造期間在晶圓廠處形成在晶粒的主體內的通孔）。保護性傳導層136可在該複數個傳導焊盤128、130、132、134中的每一者上提供。
可向頂側介電層106提供頂側層壓層140。可向背側介電層108提供背側層壓層142。
在圖1的示例性圖示中，在晶粒124的頂側上的該複數個傳導焊盤128、130、132、134之一可連接至EDS 100的處於晶粒124之下的層處的節點（例如，傳導焊盤或跡線）。第二傳導焊盤130與在背側層壓層142的背側上的節點146之間的示例性佈線路徑144（用於電和熱能量）用雙側箭頭來圖示。
頂側鑽孔可被用來到達晶粒124的在該晶粒124頂側上的第二傳導焊盤130。頂側鑽孔可延伸穿過頂側層壓層140和被用來填充腔122的填充材料138。鐳射鑽孔可被用於頂側鑽孔。出於鐳射止擋的目的，保護性傳導層136保護晶粒124的第二傳導焊盤130。鐳射止擋（例如，保護性傳導層136）阻止鐳射鑽孔穿透第二傳導焊盤130到晶粒124中。背側鑽孔可打開從節點146（例如，焊盤或跡線）去往核心基板102的中央傳導層104的路徑。
為了達成第二傳導焊盤130與節點146（例如，焊盤或跡線）之間的傳導路徑，可在晶粒124向上和周圍佈線金屬化。金屬化可被向上佈線穿過互連112（穿過頂側層壓層140）。該金屬化可隨後經過晶粒124的邊緣，沿著互連中由傳導跡線148形成的部分被橫向佈線。該金屬化隨後可經過晶粒向下佈線穿過通孔的多個垂直分段（例如，沿Z軸基本對準的分段）和焊盤。例如，金屬化可被佈線穿過第一通孔分段152、第一焊盤154、第二通孔分段156、第三通孔分段158、第二焊盤160和第四通孔分段162，隨後接合背側層壓層142的節點146。任何兩個或兩個以上耦合的通孔分段在本文可被稱為「分段式互連」。剛剛描述的金屬化的迂回佈線可能難以規劃和實現。迂回佈線可向EDS 100的製造添加成本並且可導致EDS 100不能滿足電及/或熱要求。
圖2圖示了根據另一種辦法的實現第二類型的晶粒224（例如，具有TSV的晶粒）的EDS 200的實例的橫截面視圖。EDS 200可包括核心基板202，核心基板202包括中央傳導層204、頂側介電層206以及背側介電層208。
保持晶粒224的腔222可形成在頂側介電層206和中央傳導層204中。腔222的底部可被稱為腔222的「基底」。晶粒224可耦合至腔222的基底（例如，耦合至腔222內的背側介電層208）。腔222可用填充材料238來填充。
晶粒224可包括複數個傳導焊盤228、230、232、234，包括在晶粒224的頂側表面上的第一傳導焊盤228、第二傳導焊盤230、第三傳導焊盤232以及第四傳導焊盤234。圖2的晶粒224包括第一穿基板通孔（TSV）264和第二TSV 266。第一TSV 264和第二TSV 266可以是在晶粒製造期間在晶圓廠處形成在晶粒224的主體內的通孔。頂側保護性傳導層236可在該複數個傳導焊盤228、230、232、234中的每一者上提供。
可向頂側介電層206提供頂側層壓層240。可向背側介電層208提供背側層壓層242。
在圖2的示例性圖示中，晶粒224在晶圓廠處製造，其中第一傳導焊盤228耦合至第一TSV 264並且第四傳導焊盤234耦合至第二TSV 266。第一TSV 264和第二TSV 266耦合至背側傳導焊盤268。亦即，晶粒224在晶粒224的主體內包括第一TSV 264和第二TSV 266；第一TSV 264和第二TSV 266在晶圓廠處的晶粒製造期間形成在晶粒224的主體內。在此類配置中，第一傳導焊盤228、第一TSV 264、第四傳導焊盤234、第二TSV 266以及背側傳導焊盤268可由金形成。
出於晶粒224的頂側上的鐳射止擋的目的，頂側保護性傳導層236保護該複數個傳導焊盤228、230、232、234。例如，在頂側鑽孔製程期間，鐳射止擋（例如，頂側保護性傳導層236）阻止鐳射鑽孔穿透第二傳導焊盤230並進入到晶粒224中。
出於晶粒224的背側的鐳射止擋的目的，背側保護性傳導層270保護背側傳導焊盤268。向晶粒224添加背側保護性傳導層270向晶粒224添加了成本。背側保護傳導層270充當針對由從EDS 200的背側向核心基板202的中央傳導層204的鐳射鑽孔形成的孔的鐳射止擋。
可在EDS整合期間在背側鑽孔製程期間形成的互連272、274不延伸進入及/或穿過晶粒224。互連272、274在形成在背側傳導焊盤268上的背側保護性傳導層270（鐳射止擋層）處停止，因為例如在EDS整合期間向晶粒224中鑽孔（例如，延伸進入及/或穿過晶粒的孔、穿透晶粒的孔）可損害晶粒224的顧慮。期望在EDS整合期間不損害晶粒224，例如因為在EDS整合期間替換晶粒224或許是不可能的。受損晶粒的結果可能是EDS 200的完全損耗。
對EDS 200的第二種辦法的使用可伴隨著成本。具有TSV的晶粒比不具有TSV的晶粒成本更高。此外，如上文提及的，第一TSV 264和第二TSV 266可由金形成。相反，互連272、274可由銅形成。金的熱傳導率小於銅。相應地，從晶粒224到例如在背側層壓層242的背側上的焊盤或跡線280的熱能量的輸送不是最優的。
與圖1和圖2中圖示的示例性辦法形成對比，經由在EDS整合期間（而非在晶圓廠）向晶粒中進行背側鑽孔而具有形成在晶粒中的至少一個單分段晶粒穿透互連的示例性EDS可經由降低晶圓廠TSV成本而節省成本，可降低用於背側鑽孔的背側銅鍍敷成本，並且可經由使用完全由具有比金好的熱傳導率的導體（諸如銅）形成的單分段晶粒穿透互連而改良效能。改良的示例性嵌入晶粒式基板（ EDS ）
圖3圖示了根據本文所描述的各態樣的包括單分段晶粒穿透第一互連310和單分段晶粒穿透第四互連316的EDS 300的橫截面視圖。
術語「單分段」結構可在本文用來描述單體結構、不可分割結構，及/或未分割結構。如本文所使用的，術語「單分段晶粒穿透互連」可在本文用來描述單體的、不可分割及/或未分割互連，其中該互連的一部分延伸穿過（例如，穿透、刺穿、穿入、穿過、進入）EDS 300的一層（例如，基板層、介電層、層壓層）和EDS 300的晶粒324的至少一部分。單分段晶粒穿透互連的實例可包括柱形結構，其具有帶有所定義非零高度的側壁、經鍍敷的孔及/或由一種傳導材料形成的經填充孔，該經填充孔具有第一端（例如，在第二層壓層342（例如，背側層壓層）或第二介電層308處及/或中的第一端）和遠側的第二端（例如，第一端的終點、EDS 300的晶粒324的第一傳導焊盤328處及/或中，或者在第一傳導焊盤328上提供的保護性傳導層336（例如，鐳射止擋、金屬層、銅層）處及/或中的第二端）。如本文所使用的，單分段晶粒穿透互連（例如，單分段晶粒穿透第一互連310）可例如經由鑽第一孔310H穿過EDS 300的基板302進入EDS 300的晶粒324並且進入晶粒324的傳導焊盤328，並且用從第一孔310H內耦合至傳導焊盤328的第一傳導材料來鍍敷及/或填充第一孔310H來形成。傳導材料可鍍敷第一孔310H的側壁及/或完全地填充第一孔310H。在一些實現中，第一孔310H可具有恆定的直徑或者線性減小的直徑（例如，鑽孔被實現為使得該孔具有恆定直徑或者沿孔的整個長度線性減小的直徑）。
在一些實現中，各層的形成（例如，包括複數個分段的導電層）將不在EDS 300中的單分段晶粒穿透互連的橫截面分析或並行搭疊（p搭疊）中被偵測。在一些實現中，根據本文所描述的各態樣的單分段晶粒穿透互連包括僅一個分段（例如，層），此情形與例如複數個接合（例如，抵接）的通孔的堆疊形成對比。
單分段晶粒穿透第一互連310可沿其整個長度用傳導材料來鍍敷及/或填充。在一些實現中，使用僅一種傳導材料。換言之，在一些實現中，此一種傳導材料沿該單分段晶粒穿透第一互連310的整個長度分佈。此一種傳導材料可形成單體的、不可分割及/或未分割的結構。在一些實現中，該傳導材料可以是銅。在一些實現中，該傳導材料可以是傳導糊劑。單分段晶粒穿透第一互連310可在EDS 300的背側鑽孔製程期間、在晶粒324被耦合（例如，實體安裝）到基板302之後形成。在一些實現中，EDS 300中使用的晶粒324可在晶圓廠處生產為在被預指定用於單分段晶粒穿透第一互連310的位置不具有TSV。
EDS 300可包括基板302。基板302可具有第一側301和相對的第二側303。基板302可以是核心基板。基板302可包括被夾在基板302的第一側301處的第一介電層306與基板302的第二側303處的第二介電層308之間的傳導層304。傳導層304可由金屬（諸如銅）形成。傳導層304可以比EDS 300中的其他傳導層（例如，M1層382、M2層384、M3層386、M4層388）厚。傳導層304的厚度可提供剛性及/或對EDS 300的結構支撐。傳導層304可被用作EDS 300的接地平面或者功率平面。
在替換態樣，基板302可以是核心基板。在替換態樣，構想了基板302可包括被夾在基板302的第一側301處的第一傳導層（未圖示）與基板302的第二側303處的第二傳導層（未圖示）之間的介電層（未圖示）。換言之，在替換態樣，基板302可具有覆在具有傳導層的相對側上的非傳導介電層。可圍繞延伸穿過各層的互連形成合適的絕緣體以防止到介電的任一側上的傳導層的短路。
可在基板302內限定腔322。如本文所描述的，腔322可以是由基板302內的諸側壁限定的開口或空穴。腔322可從基板302的第一側301限定在基板302內。腔322可形成在基板中。腔322可足夠大以保持晶粒324。腔322可藉由包括例如光微影、機械及/或鐳射鑽孔的方法來形成。腔322的底部可被稱為腔322的「基底」。在一些實現中，腔322可缺少第一介電層306和傳導層304，並且腔322的基底可由腔322中暴露的第二介電層308限定。
晶粒324可包括主動及/或被動電路/組件。晶粒324可使用表面安裝技術（SMT）組件放置系統（常被描述為貼裝機器、晶粒接合機器或射片機）耦合至腔322的基底（例如，在腔322內耦合至第二介電層308）。晶粒324可例如使用黏合劑、焊料或環氧樹脂326耦合至腔322的基底。
晶粒324可包括複數個傳導焊盤328、330、332、334，包括晶粒324在遠離腔322的基底的一側上的第一傳導焊盤328、第二傳導焊盤330、第三傳導焊盤332以及第四傳導焊盤334。圖3中的示例性圖示的晶粒324未圖示在晶粒324的製造期間在晶圓廠處形成在晶粒324內的穿基板通孔（TSV）。在一些實現中，晶粒324可包括在晶粒製造期間在晶圓廠處形成在晶粒324內、但不在被預指定用於單分段晶粒穿透互連（諸如單分段晶粒穿透第一互連310和單分段晶粒穿透第四互連316）的位置上的一或多個TSV。
該複數個傳導焊盤328、330、332、334可由任何傳導材料（例如，金）形成。保護性傳導層336可在該複數個傳導焊盤328、330、332、334中的每一者上被印刷、沉積、形成或以其他方式提供。在鐳射鑽孔被用於形成單分段晶粒穿透第一互連310、第二互連312、第三互連314及/或單分段晶粒穿透第四互連316的部分的情形中，保護性傳導層336可被用作鐳射止擋。
腔322可用填充材料338來填充以包封、保護及/或固定晶粒324。填充材料338可以是例如包封材料、用來形成第一介電層306的材料，或者預浸材料（諸如被層壓到第一介電層306的頂側表面的預浸材料）。
可向第一介電層306提供第一層壓層340（例如，頂側層壓層）。可向第二介電層308提供第二層壓層342（例如，背側層壓層）。第一層壓層340和第二層壓層342中的每一者可被稱為預浸（預注入）層。第一層壓層340和第二層壓層342中的每一者可包括一或多個介電和導電層。例如，該等預浸層可經由藉由噴濺向其相應的表面上沉積該等層來提供。向基板302上提供預浸層及/或附加層的其他方式（例如，層壓、接合、附連、黏合、形成）是熟習此項技術者已知的。
在圖3的示例性圖示中，晶粒324可在晶圓廠處被製造為在被預指定用於單分段晶粒穿透第一互連310和單分段晶粒穿透第四互連316的位置處不具有TSV。其他位置處的TSV是可任選的。減少給定晶粒中的TSV的數目可降低晶粒的成本。代替在晶圓廠處的晶粒製造期間在被預指定用於單分段晶粒穿透第一互連310和單分段晶粒穿透第四互連316的位置處形成TSV的是，單分段晶粒穿透第一互連310和單分段晶粒穿透第四互連316可以在EDS整合期間經由背側鑽孔穿過基板302的至少一部分和晶粒324來形成。
第一傳導焊盤328和第四傳導焊盤334（其可分別耦合至單分段晶粒穿透第一互連310和單分段晶粒穿透第四互連316）可耦合至晶粒324的主動及/或被動電路。類似地，第二傳導焊盤330和第三傳導焊盤332可耦合至晶粒324的主動及/或被動電路。
結合與第二互連312和第三互連314相關聯的頂側鑽孔製程，鐳射止擋（例如，保護性傳導層336）阻止由鐳射鑽孔形成的孔穿透傳導焊盤330、332（其可由金形成）進入晶粒324。第二互連312和第三互連314不延伸進入及/或穿過晶粒324。
結合背側鑽孔製程，單分段晶粒穿透第一互連310和單分段晶粒穿透第四互連316可延伸進入及/或穿過晶粒324。換言之，單分段晶粒穿透第一互連310和單分段晶粒穿透第四互連316可經由鑽孔穿過第二層壓層342（若合適）、第二介電層308（例如，形成在基板302中的腔322的基底）並且進入及/或穿過耦合至腔322的基底的晶粒324來分別被形成在第一孔310H和第四孔316H中。
注意，結合與單分段晶粒穿透第一互連310和單分段晶粒穿透第四互連316相關聯的背側鑽孔製程，不存在處於晶粒324的背側上的鐳射止擋。事實上，鐳射止擋可阻礙在使用鐳射鑽孔實現的背側鑽孔製程期間形成單分段晶粒穿透第一互連310和單分段晶粒穿透第四互連316。至少在被預指定用於形成單分段晶粒穿透互連的位置處消除鐳射止擋可節省成本。
在圖3的示例性圖示中，晶粒324的頂側上的第二傳導焊盤330和第三傳導焊盤332中的一者或多者可被連接至在EDS 300處於晶粒324以下的層處的第一節點364和第四節點370（例如，傳導焊盤或跡線）。完成此類連接的佈線路徑的實例在上文結合圖1提供並且為了簡潔將不被重複。
實現單分段晶粒穿透第一互連310的益處可包括置備經由一種傳導材料（例如，銅）從第一傳導焊盤328（或第一傳導焊盤328上的保護性傳導層336）到第二層壓層342上的M4層388焊盤或跡線366的傳導路徑376。傳導路徑376可穿過晶粒324以及基板302在晶粒324與第二層壓層342之間的部分。由於單分段晶粒穿透第一互連310可由一種傳導材料製成，因此該傳導材料可被選擇為最小化熱耗散接地電阻並最大化熱傳導率。傳導路徑376在圖3中經由雙側箭頭來圖形化地圖示。
實現圖3中圖示的單分段晶粒穿透第四互連316的益處可包括從第四傳導焊盤334（或第四傳導焊盤334上的保護性傳導層336）到第二介電層308上的第三節點368（例如，M3層386第三節點368（例如，焊盤、跡線））的傳導路徑378。傳導路徑378可穿過晶粒324以及基板302在晶粒324與第二層壓層342之間的部分。由於單分段晶粒穿透第四互連316可由一種傳導材料製成，因此該傳導材料可被選擇為最小化熱耗散接地電阻並最大化熱傳導率。傳導路徑378在圖3中經由雙側箭頭來圖形化地圖示。
實現本文所描述的結構和方法可導致熱耗散接地電阻的最小化和例如第一傳導焊盤328與背側焊盤或跡線366之間的傳導路徑（例如，傳導路徑376）的熱傳導率的最大化。例如，使用由銅形成的單分段晶粒穿透第一互連310可導致勝過堆疊在銅鍍敷通孔分段上的金TSV通孔分段（例如，如在結合圖2描述的實例中）約30%的熱傳導率改良。
概言之，根據一個態樣，裝置（諸如EDS 300）可包括基板302，其具有第一側301和相對的第二側303、從第一側301限定在基板302內的腔322、耦合至腔322的基底的晶粒324，晶粒324在晶粒324遠離腔322的基底的一側上具有傳導焊盤（例如，第四傳導焊盤334）。EDS 300可進一步包括延伸穿過並被限定在基板302的第二側303（例如，第二介電層308內）、晶粒324和傳導焊盤（例如，第四傳導焊盤334）內的孔（例如，第四孔316H）。EDS 300可進一步包括在孔（例如，第四孔316H）內並且在基板302的第二側303（例如，在第二介電層308內）與傳導焊盤（例如，第四傳導焊盤334）之間延伸且穿過第二側303和該傳導焊盤的傳導材料（例如，單分段晶粒穿透第四互連316）。換言之，在圖3的EDS 300的一些實現中，孔（例如，第四孔316H）可以是穿過基板302的第二側303（例如，在第二介電層308內）、晶粒324和傳導焊盤（例如，第四傳導焊盤334）連續的。在一些實現中，孔（例如，第四孔316H）可以是沿著延伸穿過基板302的第二側303（例如，在第二介電層308內）、晶粒324和傳導焊盤（例如，第四傳導焊盤334）的線性軸成同軸的。在一些實現中，孔（例如，第四孔316H）可以是沿著孔（例如，第四孔316H）的長度的單個線性孔。在一些實現中，傳導材料（例如，其形成單分段晶粒穿透第四互連316）可以是單體的單分段。在一些實現中，傳導材料（例如，其形成單分段晶粒穿透第四互連316）可以包括僅一層。換言之，鍍敷及/或填充到孔（例如，第四孔316H）中的傳導材料可被標識為單分段晶粒穿透互連（例如，單分段晶粒穿透第四互連316）。
概言之，根據一個態樣，裝置（諸如EDS 300）可包括基板302，其具有第一側301和相對的第二側303、從第一側301限定在基板302內的腔322、耦合至腔322的基底的晶粒324，晶粒324在晶粒324遠離腔322的基底的一側上具有傳導焊盤（例如，第一傳導焊盤328）。EDS 300可進一步包括耦合至基板302的第二側303（例如，第二介電層308）的層壓層（例如，第二層壓層342），其毗鄰於腔322的基底。在一些態樣，基板302的第二側303（例如，第二介電層308）可被夾在晶粒324與層壓層（例如，第二層壓層342）之間。EDS 300可進一步包括延伸穿過並限定在層壓層（例如，第二層壓層342）、基板302的第二側303（例如，第二介電層308）、晶粒324和傳導焊盤（例如，第一傳導焊盤328）內的孔（例如，第一孔310H）。EDS 300可進一步包括在孔（例如，第一孔310H）內並且在層壓層（例如，第二層壓層342）、基板302的第二側303（例如，第二介電層308）、晶粒324與傳導焊盤（例如，第一傳導焊盤328）之間延伸且穿過上述各者的傳導材料（例如，單分段晶粒穿透第一互連310）。在一些實現中，孔（例如，第一孔310H）可以是穿過層壓層（例如，第二層壓層342）、基板302的第二側303（例如，第二介電層308）、晶粒324和傳導焊盤（例如，第一傳導焊盤328）連續的。在一些實現中，孔（例如，第一孔310H）可以是沿著延伸穿過層壓層（例如，第二層壓層342）、基板302的第二側303（例如，第二介電層308）、晶粒324和傳導焊盤（例如，第一傳導焊盤328）的線性軸成同軸的。在一些實現中，孔（例如，第一孔310H）可以是沿著孔（例如，第一孔310H）的長度的單個線性孔。在一些實現中，傳導材料（例如，其形成單分段晶粒穿透第一互連310）可以是單體的單分段。在一些實現中，傳導材料（例如，其形成單分段晶粒穿透第一互連310）可以僅包括一層。換言之，鍍敷及/或填充到孔（例如，第一孔310H）中的傳導材料可被標識為單分段晶粒穿透互連（例如，單分段晶粒穿透第一互連310）。
可圍繞延伸穿過各層的互連形成合適的絕緣體以防止例如到傳導層304及/或黏合劑、焊料或環氧樹脂326的短路。
圖4圖示了根據本文所描述的各態樣的包括單分段晶粒穿透第一互連410和單分段晶粒穿透第四互連416的EDS 400的橫截面視圖。圖3的EDS 300與圖4的EDS 400之間的差異在於所有單分段晶粒穿透互連具有在相同層（例如，M4層488）處的第一端411、417。相應地，在圖4的態樣，單分段晶粒穿透互連（410、416）可在單個背側鑽孔製程期間形成。
EDS 400可包括基板402。基板402可具有第一側401和相對的第二側403。基板402可以是核心基板。基板402可包括被夾在基板402的第一側401處的第一介電層406與基板402的第二側403處的第二介電層408之間的傳導層404。傳導層404可由金屬（諸如銅）形成。傳導層404可以比EDS 400中的其他傳導層（例如，M1層482、M2層484、M3層486、M4層488）厚。傳導層404的厚度可提供剛性及/或對EDS 400的結構支撐。傳導層404可被用作接地平面或者EDS 400的功率平面。
在替換態樣，基板402可以是核心基板。在替換態樣，構想了基板402可包括被夾在基板402的第一側401處的第一傳導層（未圖示）與基板402的第二側403處的第二傳導層（未圖示）之間的介電層（未圖示）。換言之，在替換態樣，基板402可具有覆在具有傳導層的相對側上的非傳導介電層。可圍繞延伸穿過各層的互連形成合適的絕緣體以防止例如到介電的任一側上的傳導層的短路。
可在基板402內限定腔422。如本文所描述的，腔422可以是由基板402內的諸側壁限定的開口或空穴。腔422可從基板402的第一側401限定在基板402內。腔422可形成在基板中。腔422可足夠大以保持晶粒424。腔422可經由包括例如光微影、機械及/或鐳射鑽孔的方法來形成。腔422的底部可被稱為腔422的「基底」。在一些實現中，腔422可缺少第一介電層406和傳導層404，並且腔422的基底可由腔422中暴露的第二介電層408限定。
晶粒424可包括主動及/或被動電路/組件。晶粒424可使用表面安裝技術（SMT）組件放置系統（常被描述為貼裝機器、晶粒接合機器或射片機）來被耦合至腔422的基底（例如，在腔422內耦合至第二介電層408）。晶粒424可例如使用黏合劑、焊料或環氧樹脂426耦合至腔422的基底。
晶粒424可包括複數個傳導焊盤428、430、432、434，包括晶粒424在遠離腔422的基底的一側上的第一傳導焊盤428、第二傳導焊盤430、第三傳導焊盤432以及第四傳導焊盤434。圖4中的示例性圖示的晶粒424未圖示在晶粒424的製造期間在晶圓廠處形成在晶粒424內的任何穿基板通孔（TSV）。在一些實現中，晶粒424可包括在晶粒製造期間在晶圓廠處形成在晶粒424內、但不在被預指定用於單分段晶粒穿透互連（諸如單分段晶粒穿透第一互連410和單分段晶粒穿透第四互連416）的位置上的一或多個TSV。
該複數個傳導焊盤428、430、432、434可由任何傳導材料（例如，金）形成。保護性傳導層436可在該複數個傳導焊盤428、430、432、434中的每一者上被印刷、沉積、形成或以其他方式提供。在鐳射鑽孔被用於形成單分段晶粒穿透第一互連410、第二互連412、第三互連414及/或單分段晶粒穿透第四互連416的部分的情形中，保護性傳導層436可被用作鐳射止擋。
腔422可以用填充材料438來填充以包封、保護及/或固定晶粒424。填充材料438可以是例如包封材料、用來形成第一介電層406的材料，或者預浸材料（諸如被層壓到第一介電層406的頂側表面的預浸材料）。
可向第一介電層406提供第一層壓層440（例如，頂側層壓層）。可向第二介電層408提供第二層壓層442（例如，背側層壓層）。第一層壓層440和第二層壓層442中的每一者可被稱為預浸（預注入）層。第一層壓層440和第二層壓層442中的每一者可包括一或多個介電和導電層。例如，該等預浸層可經由藉由噴濺向其相應的表面上沉積該等層來提供。向基板402上提供預浸層及/或附加層的其他方式（例如，層壓、接合、附連、黏合、形成）是熟習此項技術者已知的。
在圖4的示例性圖示中，晶粒424可在晶圓廠處被製造為在被預指定用於單分段晶粒穿透第一互連410和單分段晶粒穿透第四互連416的位置處不具有TSV。其他位置處的TSV可以是可任選的。減少給定晶粒中的TSV的數目可降低晶粒的成本。代替在晶圓廠處在晶粒製造期間在被預指定用於單分段晶粒穿透第一互連410和單分段晶粒穿透第四互連416的位置處形成TSV的是，單分段晶粒穿透第一互連410和單分段晶粒穿透第四互連416可以在EDS整合期間經由背側鑽孔穿過基板402的至少一部分和晶粒424來形成。
第一傳導焊盤428和第四傳導焊盤434（其可分別耦合至單分段晶粒穿透第一互連410和單分段晶粒穿透第四互連416）可耦合至晶粒424的主動及/或被動電路。類似地，第二傳導焊盤430和第三傳導焊盤432可耦合至晶粒424的主動及/或被動電路。
結合與第二互連412和第三互連414相關聯的頂側鑽孔製程，鐳射止擋（例如，保護性傳導層436）阻擋由鐳射鑽孔形成的孔穿透傳導焊盤430、432（其可由金形成）和晶粒424。第二互連412和第三互連414不延伸進入及/或穿過晶粒424。
結合背側鑽孔製程，單分段晶粒穿透第一互連410和單分段晶粒穿透第四互連416可延伸進入及/或穿過晶粒424。換言之，單分段晶粒穿透第一互連410和單分段晶粒穿透第四互連416可經由鑽孔穿過第二層壓層442、第二介電層408（例如，形成在基板402中的腔422的基底）並且進入及/或穿過耦合至腔422的基底的晶粒424來從相應的第一孔410H和第四孔416H形成。
注意，結合與單分段晶粒穿透第一互連410和單分段晶粒穿透第四互連416相關聯的背側鑽孔製程，不存在晶粒424的背側上的鐳射止擋。事實上，鐳射止擋可阻礙在用鐳射鑽孔實現的背側鑽孔製程期間形成單分段晶粒穿透第一互連410和單分段晶粒穿透第四互連416。至少在被預指定用於形成單分段晶粒穿透互連的位置處消除鐳射止擋可節省成本。
實現單分段晶粒穿透第一互連410和單分段晶粒第四互連416的益處可包括經由一種傳導材料（例如，銅）提供傳導路徑476、478。與單分段晶粒穿透第一互連410相關聯的傳導路徑476可從第一傳導焊盤428（或第一傳導焊盤428上的保護性傳導層436）延伸到M4層488焊盤或第二層壓層442上的跡線467。與單分段晶粒穿透第四互連416相關聯的傳導路徑478可從第四傳導焊盤434（或第四傳導焊盤434上的保護性傳導層436）延伸到同一M4層488焊盤或第二層壓層442上的跡線467。傳導路徑476、478可穿過晶粒424、基板402在晶粒424與第二層壓層442之間的部分，以及第二層壓層442。由於單分段晶粒穿透第一互連410和單分段晶粒穿透第四互連416可由一種傳導材料製成，因此該傳導材料可被選擇為最小化熱耗散接地電阻並最大化熱傳導率。傳導路徑476、478在圖4中經由雙側箭頭來圖形化地圖示。
實現本文所描述的結構和方法可導致熱耗散接地電阻的最小化和例如頂側傳導焊盤（例如，第一傳導焊盤428、第四傳導焊盤434）與第二層壓層442上的焊盤或跡線467之間的傳導路徑（例如，傳導路徑476、478）的熱傳導率的最大化。例如，使用由銅形成的單分段晶粒穿透互連（例如，410、416）可導致勝過堆疊在銅鍍敷通孔分段上的金TSV通孔分段（例如，如在結合圖2描述的實例中）約30%的熱傳導率改良。
可圍繞延伸穿過各層的互連形成合適的絕緣體以防止例如到傳導層404及/或黏合劑、焊料或環氧樹脂426的短路。
圖5A圖示了根據本文所描述的各態樣的可被安裝在EDS中的晶粒524的背側平面視圖。例如，晶粒524可被安裝在圖3、圖4、圖6A及/或圖6B的EDS中。晶粒524可具有在晶粒524的邊緣舷內的、填充有主動及/或被動電路系統的區域525。填充有主動及/或被動電路系統的區域525的邊緣在圖5A中由幻影虛線定界。可建立晶粒524的邊緣與填充有主動及/或被動電路系統的區域525的邊緣之間的保護區域527。在一些實現中，即使有亦沒有多少電路系統存在於保護區域527中。
圖5B圖示了沿線5B-5B取的圖5A的晶粒524的橫截面視圖。圖5B圖形化地圖示了即使有亦沒有多少電路系統存在於保護區域527中。在一些實現中，單分段晶粒穿透互連可位於保護區域527中。然而，單分段晶粒穿透互連可位於晶粒524上的任何地方。
圖6A圖示了具有被預指定用於單分段晶粒穿透互連的形成的諸第一位置602的第一EDS 600的背側平面視圖。幻影虛線定界了在晶粒624的邊緣舷內的、填充有主動及/或被動電路系統的區域625。圓圈內圍繞的「加」符號圖形化地表徵該等第一位置602中的每一者。第一位置602位於毗鄰於晶粒624的邊界（例如，邊緣）並在其內。在指定的第一位置602處形成的所有單分段晶粒穿透互連可延伸進入及/或穿過晶粒624。圖6A附加地圖示了被預指定用於其他互連的形成的第二位置604，其不延伸進入及/或穿過晶粒624。正方形內圍繞的「加」符號圖形化地表徵第二位置604中的每一者。第二位置604可位於晶粒624的邊界之外或者可位於晶粒624的邊界內。
第一EDS 600的平面視圖在背側鑽孔製程之前的階段提供。圖示了在添加導電層（類似於圖3的M4層388）之前第二層壓層642的背側表面的表示。嵌入在第一EDS 600內的晶粒624的輪廓以幻影虛線表示，因為在所圖示的平面視圖中並且甚至在晶粒624耦合至第一EDS 600的情況下，晶粒624從第一EDS 600的背側將不可見。另外，晶粒624所常駐的腔622（例如，由側壁限定的開口或空穴）的輪廓以幻影虛線呈現，因為腔622將類似地從第一EDS 600的背側不可見。
在一些實現中，在背側鑽孔製程期間，鐳射鑽孔可經由在諸第一位置602中的每一者處鑽孔來形成複數個孔。在諸第一位置602中的每一者處形成的每個孔可延伸進入及/或穿過第二層壓層642、腔622的基底、晶粒624，以及在晶粒624的頂側上的傳導焊盤（未圖示）（並且可進一步暴露與晶粒624的頂側上的傳導焊盤（未圖示）相關聯的鐳射止擋層（未圖示）的下側表面）。
在一些實現中，在背側鑽孔製程期間，鐳射鑽孔可經由在第二位置604中的每一者處鑽孔來形成複數個孔。在第二位置604中的每一者處形成的每個孔不延伸進入及/或穿過晶粒624。
在一些實現中，在諸第一位置602和諸第二位置604中的每一者處鑽孔之後，傳導材料可被用來鍍敷及/或填充該等孔，由此形成該等孔內的互連。傳導材料可鍍敷該等孔的側壁及/或完全地填充該等孔。用傳導材料鍍敷及/或填充該等孔可耦合暴露在該等孔的側壁上（及/或諸第一位置602中的每一者、傳導焊盤（未圖示）及/或晶粒624的頂側上的鐳射止擋（未圖示）處）的金屬化的邊緣以及互連的剩餘部分。用於形成例如M4層的焊盤和跡線的附加金屬化可被添加到第二層壓層642。
在圖6A中，被預指定用於形成單分段晶粒穿透互連的第一位置602被圖示為朝向晶粒624的外邊緣定位。圍繞晶粒的外邊緣的區域可被稱為保護區域（例如，527，圖5）。該保護區域在晶粒624上或內的主動及/或被動電路系統態樣可具有比晶粒的邊緣舷內的區域625小的密度。在一些實現中，晶粒624可被設計為寬容使用第一位置602的鑽孔（例如，鐳射鑽孔）的失準。在一些實現中，被分派了為單分段晶粒穿透互連鑽出孔的任務的鑽孔可以是鐳射鑽孔，其能夠鑽出直徑在約10與200 μm之間或者在約30與100 μm之間的孔；然而小於或大於所提供的範圍的直徑是可接受且在構想中的。如熟習此項技術者所知的，例如，孔的直徑可取決於晶粒的厚度。在一些實現中，晶粒大小的範圍可以在約1.5x1.5 mm到約10x10 mm的量級上；在一個實現中，晶粒可以為約2x2 mm；然而，晶粒並不限於本文所提供的尺寸並且可取決於例如封裝尺寸更大或更小。
圖6B圖示了具有被預指定用於單分段晶粒穿透互連的形成的諸第一位置602的第二EDS 601的背側平面視圖。幻影虛線定界了在晶粒624的邊緣舷內的、填充有主動及/或被動電路系統的區域625。圖6B的組件的描述與圖6A的組件相同或相似並且將為了簡潔而不被重複。然而，在圖6B中，被預指定用於形成單分段晶粒穿透互連的第一位置602被圖示為位於毗鄰於晶粒624，並且既在晶粒624的外邊緣上（例如，在晶粒的保護區域中）又在晶粒624的邊緣舷內的區域625（例如，具有高密度的主動及/或被動電路系統的區域）內。圖6B的各態樣意在圖示即使晶粒624上或內的主動及/或被動電路系統的密度在晶粒624的邊緣舷內的區域625內可比在毗鄰於晶粒624的邊緣的區域中大，但要設計晶粒624以在晶粒624的邊緣舷內的區域625內容適單分段晶粒穿透互連是有實現可能的。用於製造嵌入晶粒式基板（ EDS ）裝置的示例性序列
圖7A–圖7C圖示了根據本文所描述的各態樣的用於提供/製造包括單分段晶粒穿透互連的EDS的示例性序列。在一些實現中，提供/製造包括單分段晶粒穿透互連的EDS包括若干製程階段。圖7（包括圖7A–圖7C）圖示了用於提供/製造包括單分段晶粒穿透互連的EDS的階段的示例性序列。在一些實現中，圖7A-圖7C的示例性序列可被用來製造包括圖3、圖4、圖6A及/或圖6B的單分段晶粒穿透互連的EDS。然而，出於簡化目的，圖7A-圖7C將在提供/製造圖3的EDS的上下文中描述。
應注意，圖7A-圖7C的序列可以組合一或多個階段以簡化及/或闡明用於提供包括單分段晶粒穿透互連的EDS的序列。在一些實現中，各製程階段的次序可被改變或修改。
如圖7A所示的階段1圖示了提供基板702之後的狀態。基板702可以是核心基板、核心層。基板702可以是雙側的。基板702可包括可由金屬（諸如銅）形成的傳導層704。傳導層704可以比EDS中的其他傳導層（例如，M1層782、M2層784、M3層786、M4層788）厚。傳導層704的厚度可提供剛性及/或對EDS的結構支撐。傳導層704可被用作接地平面或者EDS的功率平面。基板702可包括在基板702的第一側701處的第一介電層706（例如，頂側介電層）以及基板702的第二側703處的第二介電層708（例如，背側介電層）。第一介電層706和第二介電層708可將傳導層704夾在其間。基板702可由供應商形成或提供。
階段2圖示了基板702中形成複數個孔711H、713H之後的狀態。該複數個孔711H、713H可由基板702限定。該複數個孔711H、713H可容適分段互連。該複數個孔711H、713H可例如用光微影製程、機械製程及/或鐳射鑽孔製程來形成。
階段3圖示了在基板702上及/或中形成M2層784（例如，金屬層）的焊盤或跡線715和M3層786（例如，金屬層）的焊盤或跡線717之後的狀態。在示例性圖示中，M2層784的焊盤或跡線715可形成在第一介電層706上。M3層786的焊盤或跡線717可形成在第二介電層708上及/或中。該複數個孔711H、713H可以用傳導材料填充及/或鍍敷，諸如相同金屬被用於M2層784的焊盤或跡線715和M3層786的焊盤或跡線717。第一分段互連718可藉由傳導材料711和傳導材料713（在該複數個孔711H、713H內）的連接形成在焊盤或跡線715和焊盤或跡線717之間。第一分段互連718被稱為「分段」互連，因為第一分段互連718包括由（分別在）該複數個孔711H、713H中的傳導材料711、713形成的分段（例如，層）。縫705被圖示為在分段之間，此情形指示儘管第一分段互連718在階段3中被示為完整狀態，但孔711H中的傳導材料711的形成可在與孔713H中的傳導材料713的形成不同的階段、不同的時間進行。第一分段互連718由複數個層形成，其中例如每層由不同分段形成。
階段4圖示了在基板702中形成腔722（例如，由諸側壁限定的開口或空穴）之後的狀態。腔722可經由包括例如光微影、機械製程及/或鐳射鑽孔的方法來形成。腔722可從第一側701限定在基板702內。腔722可經由從第一介電層706和傳導層704移除材料來形成。在一些實現中，腔722可缺少第一介電層706和傳導層704。腔722的寬度和深度可被選擇以提供用於晶粒724的空間，其可被放置在腔722內。在一些實現中，腔722的深度可大於或等於晶粒724的高度加上黏合劑、焊料或環氧樹脂726（其可被用來將晶粒724耦合至腔722的底部（例如，基底））的厚度。相應地，至少取決於晶粒724的高度，可從基板702移除更多或更少材料以形成由基板702限定的腔722。
在一些實現中，傳導層704的某一部分可保持在腔722中；然而，在此類實現中，可實現諸如反焊盤區段及/或絕緣區段之類的措施以確保晶粒的底部上的金屬化及/或穿透腔722的基底的單分段晶粒穿透互連的金屬化不形成與傳導層704的不想要的短路。
在一些實現中，可在腔722的形成期間移除第二介電層708（例如，背側介電層）的某一部分。在一些實現中，腔722可以經由從基板702中限定腔722的諸側壁以內移除第一介電層706、傳導層704和第二介電層708的全部來形成。在此類實現中，該晶粒可耦合至與第二介電層708毗鄰（例如，在其之下）的層。
階段5圖示了晶粒724已被耦合至腔722的基底（例如，在腔722內耦合至第二介電層708）之後的狀態。晶粒724可以例如使用黏合劑、焊料或環氧樹脂726來耦合。晶粒724可包括複數個傳導焊盤728、730、732、734，包括晶粒724在遠離腔722的基底的一側上的第一傳導焊盤728、第二傳導焊盤730、第三傳導焊盤732以及第四傳導焊盤734。該複數個傳導焊盤728、730、732、734可例如由金形成。該複數個傳導焊盤728、730、732、734中的每一者可具有沉積、鍍敷、添加在該焊盤上的鐳射止擋層736（例如，保護性傳導層）（例如，在該複數個傳導焊盤728、730、732、734中的每一者的頂上的鐳射止擋層736）。鐳射止擋層736可以是例如銅。
階段5進一步圖示了在腔722已接納填充材料738以包封、保護及/或固定晶粒724之後的狀態。填充材料738可至少部分地包封晶粒724。在一些實現中，填充材料738可被施加（例如，形成、提供）以使得填充材料738的表面與第一介電層706的頂側表面基本共面。
階段6圖示了在單分段晶粒穿透第四互連716在孔716H中形成之後的狀態。孔716H可以例如經由鑽孔穿過第二介電層708（例如，基板702的一部分、基板702中形成的腔722的基底）並進入耦合至腔722的基底的晶粒724中來形成。孔716H可延伸穿過基板702的第二側703（例如，其中基板的第二側可包括第二介電層708）、晶粒724和傳導焊盤734並且可被限定在其內。例如，在示例性圖示中，孔716H延伸穿過基板702的第二介電層708、晶粒724和傳導焊盤734並由其限定。在一些實現中，孔716H可在傳導焊盤734上的鐳射止擋層736處及/或中終止。傳導材料（例如，形成單分段晶粒穿透第四互連716的傳導材料）鍍敷及/或填充孔716H並從孔716H內耦合至傳導焊盤734。傳導材料在第二介電層708的遠離腔的基底的表面與傳導焊盤734之間形成互連（單分段晶粒穿透第四互連716）。焊盤或跡線768可形成在第二介電層708上及/或中。
單分段晶粒穿透第四互連716可與其右邊的第一分段互連718形成對比。單分段晶粒穿透第四互連716可被描述為單體的單分段、單體結構、不可分割結構，及/或未分割結構。單分段晶粒穿透第四互連716可被描述為延伸穿過基板702、晶粒724和傳導焊盤734並被限定在其內的結構。相反，第一分段互連718由第一傳導材料分段711和第二傳導材料分段713的堆疊集合形成並且不延伸進入及/或穿過晶粒724及/或晶粒724的頂側上的任何傳導焊盤。
階段7圖示了在向第一介電層706提供第一層壓層740（例如，頂側層壓層）並向第二介電層708提供第二層壓層742之後的狀態。第一層壓層740和第二層壓層742中的每一者可被稱為預浸（預注入）層。第一層壓層740和第二層壓層742中的每一層可包括一或多個介電和導電層。例如，該等預浸層可經由藉由噴濺向其相應的表面上沉積該等層來提供。向基板702上提供預浸層及/或附加層的其他方式（例如，層壓、接合、附連、黏合、形成）是熟習此項技術者已知的。
階段8圖示了在經由在第一層壓層740（例如，第一預浸層）上開始在預指定位置鑽孔形成包括第一頂側舷外孔752H、第一頂側舷內孔712H、第二頂側舷內孔714H和第二頂側舷外孔746H的第一複數個孔之後的狀態。該第一複數個孔可在頂側鑽孔製程期間形成。包括第一舷外孔762H、第二舷外孔756H和舷內孔710H的第二複數個孔可經由在第二層壓層742（例如，第二預浸層）處開始在預指定位置鑽孔來形成。該第二複數個孔可在背側鑽孔製程期間形成。
在頂側鑽孔製程期間，第一頂側舷內孔712H和第二頂側舷內孔714H延伸穿過第一層壓層740以及腔722內的填充材料738的一部分。第一頂側舷內孔712H和第二頂側舷內孔714H在鐳射止擋層736處終止。第一頂側舷內孔712H和第二頂側舷內孔714H不延伸進入及/或穿過晶粒724（及/或不延伸進入及/或穿過晶粒724處的傳導焊盤730、732）。第一頂側舷外孔752H和第二頂側舷外孔746H亦延伸穿過第一層壓層740。第一頂側舷外孔752H在第一介電層706上的焊盤或跡線754上終止。第二頂側舷外孔746H在第一介電層706上的焊盤或跡線715上終止。
在背側鑽孔製程期間，第一舷外孔762H延伸穿過第二層壓層742並由其限定，並且在第二介電層708上的M3層786的焊盤或跡線760處終止。第二舷外孔756H延伸穿過第二層壓層742並由其限定，並且在第二介電層708上的M3層786的焊盤或跡線717處終止。在背側鑽孔製程期間，舷內孔710H（其可使用傳導材料鍍敷及/或填充以形成單分段晶粒穿透第一互連710）延伸穿過第二層壓層742、基板702（例如，第二介電層708、基板702的位於晶粒724與第二層壓層742之間的部分（例如，腔722的基底））、晶粒724和傳導焊盤728並由其限定。例如，在示例性圖示中，舷內孔710H延伸穿過第二層壓層742、基板702的第二介電層708、晶粒724和傳導焊盤728並由其限定。舷內孔710H可在傳導焊盤728上的鐳射止擋層736處或中終止。
該第一複數個孔（包括第一頂側舷外孔752H、第一頂側舷內孔712H、第二頂側舷內孔714H和第二頂側舷外孔746H）和該第二複數個孔（包括第一舷外孔762H、第二舷外孔756H和舷內孔710H）可經由包括例如光微影、機械及/或鐳射鑽孔的方法來形成。
階段9圖示了在傳導材料被用來形成舷內孔710H中的單分段晶粒穿透第一互連710之後的狀態。傳導材料在第二層壓層742的遠離基板702的第二側703（例如，其中基板的第二側可包括第二介電層708）的表面與傳導焊盤734之間形成互連（單分段晶粒穿透第一互連710）。另外，階段9圖示了第一頂側舷外孔752H中的傳導材料752、第一頂側舷內孔712H中的傳導材料712、第二頂側舷內孔714H中的傳導材料714、第二頂側舷外孔746H中的傳導材料746、第一舷外孔762H中的傳導材料762、第二舷外孔756H中的傳導材料756。階段9進一步圖示了形成在第一層壓層740上及/或中的M1層782以及形成在第二層壓層742上及/或中的M4層788。M1層782可包括第一水平跡線790和第二水平跡線792。M4層788可包括第一節點764、第二節點766和第四節點770（例如，其中節點可以是傳導焊盤或跡線）。
可實現沒有用於將晶粒724耦合至基板702的黏合劑、焊料或環氧樹脂726的保護區域（未圖示）（諸如，反焊盤區段及/或絕緣區段），其可圍繞單分段晶粒穿透第一互連710和單分段晶粒穿透第四互連716提供以排除例如在黏合劑、焊料或環氧樹脂726導電的情況下到黏合劑、焊料或環氧樹脂726的短路。
在一些實現中，可在核心基板上併發地製造若干EDS，並且可執行切單製程以將核心基板切割成個體EDS。用於製造嵌入晶粒式基板（ EDS ）的示例性方法
圖8圖示了用於製造包括單分段晶粒穿透互連的EDS的示例性方法的流程圖800。在一些實現中，圖8的示例性方法可被用來製造包括圖3、圖4、圖6A及/或圖6B的單分段晶粒穿透互連的EDS。然而，出於簡化目的，圖8將在提供/製造圖3的EDS的上下文中描述。
應注意，圖8提供的方塊的序列可以組合一或多個操作以簡化及/或闡明用於製造包括單分段晶粒穿透互連的EDS的方法。在一些實現中，各方塊的次序可被改變或修改。
可提供基板（802）。基板可具有第一側和相對的第二側。基板可以是雙側的。基板可以是核心基板（例如，核心層）。基板可包括可由金屬（諸如銅）形成的傳導層。基板可包括在基板的第一側上的第一介電層（例如，頂側介電層）並且可包括在基板的第二側上的第二介電層（例如，背側介電層）。第一介電層和第二介電層可將該傳導層夾在其間。
可在基板中形成複數個孔以容適複數個互連（804）。例如，光微影製程、機械製程及/或鐳射鑽孔製程可被用來形成該複數個孔。在一些實現中，該複數個孔可使用鐳射鑽孔來形成。
金屬化（例如，傳導材料）可被提供（806）給該複數個孔以形成互連並且可被圖案化在第一介電層和第二介電層上以形成焊盤及/或跡線。
可在基板中形成腔（808）。該腔可被限定在基板內。如本文所描述的，腔可以是由基板內的諸側壁限定的開口或空穴。腔可以從基板的第一側形成並被限定在基板內。腔可經由從第一介電層和傳導層移除材料來形成。腔的寬度和深度可被選擇以提供用於晶粒的空間，晶粒可被放置在腔內。在一些實現中，腔的深度可大於或等於晶粒的高度加上黏合劑、焊料或環氧樹脂（其將晶粒耦合至腔的底部（或基底））的厚度。
可將晶粒耦合至腔的基底（例如，耦合至腔內暴露的第二介電層）（810）。該晶粒可具有耦合至腔的基底的第一側以及遠離腔的基底的相對第二側。晶粒可例如使用黏合劑、焊料或環氧樹脂來耦合。晶粒可包括複數個傳導焊盤。該複數個傳導焊盤可例如由金形成。該晶粒可具有在晶粒遠離腔的基底的一側（晶粒的相對第二側）上的至少一個傳導焊盤。該複數個傳導焊盤可各自具有沉積、鍍敷、添加在焊盤的頂部上的鐳射止擋層。鐳射止擋層可以是金屬（諸如銅）的覆蓋層。鐳射止擋層的金屬可以不同於底下的傳導焊盤的金屬。
腔可接納填充材料來包封、保護及/或固定晶粒（812）。填充材料可至少部分地包封晶粒。在一些實現中，填充材料可被施加（例如，形成、提供）以使得填充材料的表面與第一介電層的表面基本共面。
可經由鑽孔以延伸穿過基板、晶粒和傳導焊盤來形成（814）（例如，提供）孔。例如，該孔可延伸穿過基板的第二側（例如，基板中晶粒所耦合至的層、基板中具有被描述為腔的基底的表面的層、基板的包括第二介電層的層）並被限定在其內，延伸進入及/或穿過耦合至腔的基底的晶粒，並且延伸進入及/或穿過晶粒的遠離腔的基底的一側上的傳導焊盤。在一些實現中，該孔可延伸進入及/或穿過晶粒並且在晶粒上的傳導焊盤的表面處終止或暴露該表面。傳導焊盤的該表面可以是傳導焊盤的下表面。傳導焊盤的下表面可以在位於基本沿晶粒的頂部與傳導焊盤的底部之間的介面的平面上。
傳導材料可被提供以鍍敷及/或填充孔並且從孔內耦合至傳導焊盤（816）。傳導材料可鍍敷該孔的側壁及/或完全地填充該孔。延伸穿過基板的第二介電層、晶粒且被限定在其內並且進入及/或穿過傳導焊盤的孔可一次性形成，或者換言之在一次製程期間或在一個動作中形成。可從EDS的第二介電層延伸穿過晶粒並且進入及/或穿過遠離晶粒耦合至腔的基底的彼側的晶粒側上的傳導焊盤的傳導材料可以是單體的、不可分割及/或未分割的結構。相應地，由於傳導材料延伸穿過基板、晶粒和傳導焊盤，並且可被形成為單體的、不可分割及/或未分割的分段（例如，一個結構、一個分段、單個分段），因此該傳導材料可被稱為單分段晶粒穿透互連。另外，該孔在EDS整合期間（例如，在EDS整合期間在背側鑽孔製程（例如，操作、動作）期間）形成。如先前所提及的，實體厭惡在EDS整合期間鑽孔進入晶粒，因為害怕損害晶粒。然而，已經發現本文所描述的各態樣可經由從晶粒中消除至少一些TSV（由此降低晶粒遮罩計數以及在製造晶粒中使用的操作數目）來降低晶粒的成本。另外，由於根據本文所描述的各態樣形成的單分段晶粒穿透互連可從一種傳導材料形成為單分段，因此其可從具有比用於在晶粒中製造TSV的材料（諸如，金）好的熱傳導率的傳導材料形成。例如，在一些實現中，可被用於形成單分段晶粒穿透互連的傳導材料可以是銅。銅單分段晶粒穿透互連的熱傳導率已被發現具有比用於砷化鎵（GaAs）晶粒的金好30%並且比用於體矽/絕緣體上覆矽（SOI）CMOS（SOI CMOS）的鎢（W）好100%的熱傳導率。
可向第一介電層提供第一層壓層並且可向第二介電層提供第二層壓層（818）。
可在合適的情況下執行頂側鑽孔製程（820）。
可在合適的情況下執行附加背側鑽孔（822），其中背側鑽孔可包括在合適的情況下形成用於附加單分段晶粒穿透互連的附加孔。由於附加層（第二層壓層）被添加到整體EDS結構，因此在背側鑽孔製程期間，被指定為單分段晶粒穿透互連的孔可延伸穿過第二層壓層、基板在晶粒與第二層壓層（例如，腔的基底）之間的（諸）層、晶粒和在晶粒的頂側上的傳導焊盤並且被限定在其內。在一些實現中，孔可在傳導焊盤上的鐳射止擋層處終止。
可在第一層壓層上及/或中形成M1層（例如，傳導材料/導電層/金屬化層），並且可在第二層壓層上及/或中形成M4層以圖案化焊盤及/或跡線（824）。
圖9圖示了用於製造包括單分段晶粒穿透互連的EDS的示例性方法的另一流程圖900。在一些實現中，圖9的示例性方法可被用來製造包括圖3、圖4、圖6A及/或圖6B的單分段晶粒穿透互連的EDS。然而，出於簡化目的，圖9將在提供/製造圖3的EDS的上下文中描述。
應注意，圖9提供的方塊的序列可以組合一或多個操作以簡化及/或闡明用於製造包括單分段晶粒穿透互連的EDS的方法。在一些實現中，各方塊的次序可被改變或修改。
可提供（902）具有第一側和相對的第二側的基板。限定在基板內的腔（例如，由基板內的諸側壁限定的開口或空穴）可在基板內形成（904）。限定在基板內的腔可以從基板的第一側形成。晶粒可被耦合至腔的基底（906），該晶粒在晶粒遠離腔的基底的一側上具有傳導焊盤。可任選地，可向腔添加（908）填充材料。填充材料可例如用於包封、保護及/或固定晶粒。
可進行鑽孔的製程，該孔延伸穿過基板、晶粒和傳導焊盤並被限定在其內（910）。該孔可暴露傳導焊盤的表面（例如，傳導焊盤的表面從孔內接取/可見）。可使用傳導材料鍍敷及/或填充（912）孔，該傳導材料從孔內耦合至傳導焊盤。在一些實現中，該晶粒可在鑽孔之前被耦合至腔的基底。在一些實現中，鑽孔可一次性執行。換言之，孔的完整長度可在一個製程（例如，背側鑽孔製程）期間形成。在一些實現中，該孔可被形成為是沿著延伸穿過基板的第二側、晶粒和傳導焊盤的線性軸成同軸的。在一些實現中，該孔可被形成為沿著孔的長度的單個線性孔。在一些實現中，鍍敷及/或填充該孔的傳導材料可被形成為單體的單分段。在一些實現中，傳導材料可在基板的第二側、晶粒和傳導焊盤之間延伸並穿過上述各者，並且可被形成為僅一個層（例如，一種傳導材料的僅一個分段、一種傳導材料的僅一個層）。在一些實現中，傳導材料可在基板的遠離腔的基底的第二側的表面與傳導焊盤之間形成互連。在一些實現中，傳導材料可在基板的背側表面上的孔的開口與傳導焊盤之間形成互連。在一些實現中，互連可被形成為單個分段（例如，單分段晶粒穿透互連）。在一些實現中，該互連是單體的、不可分割及/或未分割的結構。
圖10圖示了用於製造包括單分段晶粒穿透互連的EDS的示例性方法的另一流程圖1000。在一些實現中，圖10的示例性方法可被用來製造包括圖3、圖4、圖6A及/或圖6B的單分段晶粒穿透互連的EDS。然而，出於簡化目的，圖10將在提供/製造圖4的EDS的上下文中描述。
應注意，圖10提供的方塊的序列可以組合一或多個操作以簡化及/或闡明用於製造包括單分段晶粒穿透互連的EDS的方法。在一些實現中，各方塊的次序可被改變或修改。
可提供（1002）具有第一側和相對的第二側的基板。限定在基板內的腔（例如，由基板內的諸側壁限定的開口或空穴）可在基板中形成（1004）。限定在基板內的腔可以從基板的第一側形成。該晶粒可耦合至腔的基底（1006），該晶粒在晶粒遠離腔的基底的一側上具有傳導焊盤。可任選地，可向腔添加（1008）填充材料。填充材料可例如用於包封、保護及/或固定晶粒。
可向基板的第二側（例如，基板的背側）耦合（1010）層壓層（例如，第二層壓層）。可任選地，可向基板的第一側（例如，基板的頂側）耦合（1012）第一層壓層。
可進行鑽孔的製程，該孔延伸穿過第二層壓層、基板、晶粒和傳導焊盤並被限定在其內（1014）。該孔可暴露傳導焊盤的表面（例如，傳導焊盤的表面從孔內接取/可見）。可使用傳導材料鍍敷及/或填充（1016）孔，該傳導材料從孔內耦合至傳導焊盤。
在一些實現中，在鑽孔之前，該晶粒可耦合至腔的基底並且層壓層可耦合至基板的第二側。在一些實現中，鑽孔可一次性執行。換言之，孔的完整長度可在一個製程（例如，背側鑽孔製程）期間形成。在一些實現中，該孔可被形成為是沿著延伸穿過層壓層、基板的第二側、晶粒和傳導焊盤的線性軸成同軸的。在一些實現中，孔可被形成為沿著孔的長度的單個線性孔。在一些實現中，鍍敷及/或填充該孔的傳導材料可被形成為單體的單分段。在一些實現中，傳導材料可在層壓層、基板的第二側、晶粒和傳導焊盤之間延伸並穿過上述各者，並且可被形成為僅一個層（例如，一種傳導材料的僅一個分段、一種傳導材料的僅一個層）。在一些實現中，傳導材料可在層壓層的遠離腔的基底的表面與傳導焊盤之間形成互連。在一些實現中，傳導材料可在第二層壓層的背側表面上的孔的開口與傳導焊盤之間形成互連。在一些實現中，該互連可被形成為單個分段（例如，單分段晶粒穿透互連）。在一些實現中，該互連是單體的、不可分割及/或未分割的結構。示例性電子裝置
圖11圖示了可與任何前述的包括單分段晶粒穿透互連的EDS整合的各種電子裝置。例如，電子裝置（諸如，行動電話裝置1102、膝上型電腦裝置1104、固定位置終端裝置1106、可穿戴裝置1108）可包括如本文所述的包括單分段晶粒穿透互連1100的EDS。圖11中所圖示的電子裝置是示例性的。例如，如本文所述的包括單分段晶粒穿透互連1100的EDS可被納入其他電子裝置中，包括但不限於包括以下各項的裝置群組：行動裝置、掌上型個人通訊系統（PCS）單元、個人數位助理、可攜式資料終端、啟用全球定位系統（GPS）的裝置、導航裝置、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置終端（例如，計量讀數裝備）、通訊裝置、行動電話、智慧型電話、平板電腦、電腦、可穿戴裝置（例如，手錶、眼鏡）、物聯網路（IoT）裝置、膝上型電腦、伺服器、路由器、在機動車輛（例如，包括自主機動車輛）中實現的電子裝置，或者儲存或取得資料或電腦指令的任何其他裝置，或其任何組合。
圖3、圖4、圖5A、圖5B、圖6A、圖6B、圖7A-圖7C、圖8、圖9及/或圖10中圖示的組件、製程、特徵及/或功能中的一或多個可被重新安排及/或組合成單個組件、製程、特徵或功能，或可在若干組件、製程，或功能中實施。亦可添加附加的元件、組件、製程，及/或功能而不會脫離本案。亦應當注意，本案中的圖3、圖4、圖5A、圖5B、圖6A、圖6B、圖7A-圖7C、圖8、圖9及/或圖10及其相應描述不限於晶粒及/或IC。在一些實現中，圖3、圖4、圖5A、圖5B、圖6A、圖6B、圖7A-圖7C、圖8、圖9及/或圖10及其相應描述可被用於製造、建立、提供，及/或生產整合裝置。在一些實現中，裝置可包括晶粒、整合裝置、晶粒封裝、積體電路（IC）、裝置封裝、積體電路（IC）封裝、晶圓、半導體裝置、層疊封裝（PoP）裝置、嵌入晶粒式基板及/或仲介體。
措辭「示例性」在本文中用於表示「用作示例、實例或說明」。本文中描述為「示例性」的任何實現或態樣不必被解釋為優於或勝過本案的其他態樣。同樣，術語「態樣」不要求本案的所有態樣皆包括所論述的特徵、優點或操作模式。術語「耦合」在本文中被用於指兩個物件之間的直接或間接耦合。例如，若物件A實體地接觸物件B，且物件B接觸物件C，則物件A和C可仍被認為是彼此耦合的——即便物件A和C並非彼此直接實體接觸。
另外，注意到，本文包含的各種揭示可能是作為被圖示為流程圖、流程圖、結構圖或方塊圖的程序來描述的。儘管流程圖可能會把諸操作描述為順序程序，但是該等操作中有許多操作能夠並行或併發地執行。另外，該等操作的次序可被重新安排。程序在其操作完成時終止。
本文中所描述的本案的各種特徵可實現於不同系統中而不會脫離本案。應注意，本案的以上各態樣僅是實例，且不應被解釋成限定本案。對本案的各態樣的描述意欲是說明性的，而非限定所附請求項的範疇。由此，本發明的教示可以現成地應用於其他類型的裝置，並且許多替換、修改和變形對於熟習此項技術者將是顯而易見的。
100‧‧‧嵌入晶粒式基板（EDS） 102‧‧‧核心基板 104‧‧‧中央傳導層 106‧‧‧頂側介電層 108‧‧‧背側介電層 112‧‧‧穿過互連 122‧‧‧腔 124‧‧‧晶粒 128‧‧‧第一傳導焊盤 130‧‧‧第二傳導焊盤 132‧‧‧第三傳導焊盤 134‧‧‧第四傳導焊盤 136‧‧‧保護性傳導層 138‧‧‧填充材料 140‧‧‧頂側層壓層 142‧‧‧背側層壓層 144‧‧‧佈線路徑 146‧‧‧節點 148‧‧‧傳導跡線 152‧‧‧第一通孔分段 154‧‧‧第一焊盤 156‧‧‧第二通孔分段 158‧‧‧第三通孔分段 160‧‧‧第二焊盤 162‧‧‧第四通孔分段 200‧‧‧EDS 202‧‧‧核心基板 204‧‧‧中央傳導層 206‧‧‧頂側介電層 208‧‧‧背側介電層 222‧‧‧腔 224‧‧‧晶粒 228‧‧‧第一傳導焊盤 230‧‧‧第二傳導焊盤 232‧‧‧第三傳導焊盤 234‧‧‧第四傳導焊盤 236‧‧‧頂側保護性傳導層 240‧‧‧頂側層壓層 242‧‧‧背側層壓層 264‧‧‧第一TSV 266‧‧‧第二TSV 268‧‧‧背側傳導焊盤 270‧‧‧背側保護性傳導層 272‧‧‧互連 274‧‧‧互連 280‧‧‧焊盤/跡線 300‧‧‧EDS 301‧‧‧第一側 302‧‧‧基板 303‧‧‧第二側 304‧‧‧傳導層 306‧‧‧第一介電層 308‧‧‧第二介電層 310‧‧‧單分段晶粒穿透第一互連 310H‧‧‧第一孔 312‧‧‧第二互連 314‧‧‧第三互連 316‧‧‧單分段晶粒穿透第四互連 316H‧‧‧第四孔 322‧‧‧腔 324‧‧‧晶粒 326‧‧‧黏合劑/焊料/環氧樹脂 328‧‧‧第一傳導焊盤 330‧‧‧第二傳導焊盤 332‧‧‧第三傳導焊盤 334‧‧‧第四傳導焊盤 336‧‧‧保護性傳導層 340‧‧‧第一層壓層 342‧‧‧第二層壓層 364‧‧‧第一節點 366‧‧‧焊盤/跡線 368‧‧‧第三節點 370‧‧‧第四節點 376‧‧‧傳導路徑 378‧‧‧傳導路徑 382‧‧‧M1層 384‧‧‧M2層 386‧‧‧M3層 388‧‧‧M4層 400‧‧‧EDS 401‧‧‧第一側 402‧‧‧基板 403‧‧‧第二側 404‧‧‧傳導層 406‧‧‧第一介電層 408‧‧‧第二介電層 410‧‧‧單分段晶粒穿透第一互連 410H‧‧‧第一孔 411‧‧‧第一端 412‧‧‧第二互連 414‧‧‧第三互連 416‧‧‧單分段晶粒穿透第四互連 416H‧‧‧第四孔 417‧‧‧第一端 422‧‧‧腔 424‧‧‧晶粒 426‧‧‧黏合劑/焊料/環氧樹脂 428‧‧‧第一傳導焊盤 430‧‧‧第二傳導焊盤 432‧‧‧第三傳導焊盤 434‧‧‧第四傳導焊盤 436‧‧‧保護性傳導層 438‧‧‧填充材料 440‧‧‧第一層壓層 442‧‧‧第二層壓層 467‧‧‧跡線 476‧‧‧傳導路徑 478‧‧‧傳導路徑 482‧‧‧M1層 484‧‧‧M2層 486‧‧‧M3層 488‧‧‧M4層 524‧‧‧晶粒 525‧‧‧區域 527‧‧‧保護區域 600‧‧‧第一EDS 601‧‧‧第二EDS 602‧‧‧第一位置 604‧‧‧第二位置 622‧‧‧腔 624‧‧‧晶粒 625‧‧‧區域 642‧‧‧第二層壓層 701‧‧‧第一側 702‧‧‧基板 703‧‧‧第二側 704‧‧‧傳導層 705‧‧‧縫 706‧‧‧第一介電層 708‧‧‧第二介電層 710‧‧‧單分段晶粒穿透第一互連 710H‧‧‧舷內孔 711‧‧‧第一傳導材料分段 711H‧‧‧孔 712‧‧‧傳導材料 712H‧‧‧第一頂側內側孔 713‧‧‧第二傳導材料分段 713H‧‧‧孔 714‧‧‧傳導材料 714H‧‧‧第二頂側舷內孔 715‧‧‧焊盤/跡線 716‧‧‧單分段晶粒穿透第四互連 716H‧‧‧孔 717‧‧‧焊盤/跡線 718‧‧‧第一分段互連 722‧‧‧腔 724‧‧‧晶粒 726‧‧‧黏合劑/焊料/環氧樹脂 728‧‧‧第一傳導焊盤 730‧‧‧第二傳導焊盤 732‧‧‧第三傳導焊盤 734‧‧‧第四傳導焊盤 736‧‧‧鐳射止擋層 738‧‧‧填充材料 740‧‧‧第一層壓層 742‧‧‧第二層壓層 746‧‧‧傳導材料 746H‧‧‧第二頂側舷外孔 752‧‧‧傳導材料 752H‧‧‧第一頂側舷外孔 754‧‧‧焊盤/跡線 756‧‧‧傳導材料 756H‧‧‧第二舷外孔 760‧‧‧焊盤/跡線 762‧‧‧傳導材料 762H‧‧‧第一舷外孔 764‧‧‧第一節點 766‧‧‧第二節點 768‧‧‧焊盤/跡線 770‧‧‧第四節點 782‧‧‧M1層 784‧‧‧M2層 786‧‧‧M3層 788‧‧‧M4層 790‧‧‧第一水平跡線 792‧‧‧第二水平跡線 800‧‧‧流程圖 802‧‧‧方塊 804‧‧‧方塊 806‧‧‧方塊 808‧‧‧方塊 810‧‧‧方塊 812‧‧‧方塊 814‧‧‧方塊 816‧‧‧方塊 818‧‧‧方塊 820‧‧‧方塊 822‧‧‧方塊 824‧‧‧方塊 900‧‧‧流程圖 902‧‧‧方塊 904‧‧‧方塊 906‧‧‧方塊 908‧‧‧方塊 910‧‧‧方塊 912‧‧‧方塊 1000‧‧‧流程圖 1002‧‧‧方塊 1004‧‧‧方塊 1006‧‧‧方塊 1008‧‧‧方塊 1010‧‧‧方塊 1012‧‧‧方塊 1014‧‧‧方塊 1016‧‧‧方塊 1100‧‧‧單分段晶粒穿透互連 1102‧‧‧行動電話裝置 1104‧‧‧膝上型電腦裝置 1106‧‧‧固定位置終端裝置 1108‧‧‧可穿戴裝置
在結合附圖理解下文闡述的詳細描述時，各種特徵、本質和優點會變得明顯，在附圖中，相像的元件符號貫穿始終作相應標識。
圖1圖示了根據一種辦法的實現第一類型的晶粒的嵌入晶粒式基板（EDS）的實例的橫截面視圖。
圖2圖示了根據另一種辦法的實現第二類型的晶粒的EDS的實例的橫截面視圖。
圖3圖示了根據本文所描述的各態樣的包括單分段晶粒穿透第一互連和單分段晶粒穿透第二互連的EDS的橫截面視圖。
圖4圖示了根據本文所描述的各態樣的包括單分段晶粒穿透第一互連和單分段晶粒穿透第二互連的另一EDS的橫截面視圖。
圖5A圖示了根據本文所描述的各態樣的可被安裝在EDS中的晶粒的背側平面視圖。
圖5B圖示了沿線5B-5B取的圖5A的晶粒的橫截面視圖。
圖6A圖示了根據本文所描述的各態樣的具有被預指定用於單分段晶粒穿透互連的形成的諸第一位置的第一EDS的背側平面視圖。
圖6B圖示了根據本文所描述的各態樣的具有被預指定用於單分段晶粒穿透互連的形成的諸第一位置的第二EDS的背側平面視圖。
圖7（包括圖7A–7C）圖示了根據本文所描述的各態樣的用於提供/製造包括單分段晶粒穿透互連的EDS的各階段的示例性序列。
圖8圖示了根據本文所描述的各態樣的用於製造包括單分段晶粒穿透互連的EDS的示例性方法的流程圖。
圖9圖示了根據本文所描述的各態樣的用於製造包括單分段晶粒穿透互連的EDS的示例性方法的另一流程圖。
圖10圖示了根據本文所描述的各態樣的用於製造包括單分段晶粒穿透互連的EDS的示例性方法的另一流程圖。
圖11圖示了可與任何前述包括單分段晶粒穿透互連的EDS整合的各種電子裝置。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
702‧‧‧基板
704‧‧‧傳導層
706‧‧‧第一介電層
708‧‧‧第二介電層
710‧‧‧單分段晶粒穿透第一互連
710H‧‧‧舷內孔
711‧‧‧第一傳導材料分段
712‧‧‧傳導材料
712H‧‧‧第一頂側內側孔
713‧‧‧第二傳導材料分段
714‧‧‧傳導材料
714H‧‧‧第二頂側舷內孔
715‧‧‧焊盤/跡線
716‧‧‧單分段晶粒穿透第四互連
716H‧‧‧孔
717‧‧‧焊盤/跡線
722‧‧‧腔
724‧‧‧晶粒
726‧‧‧黏合劑/焊料/環氧樹脂
728‧‧‧第一傳導焊盤
730‧‧‧第二傳導焊盤
732‧‧‧第三傳導焊盤
734‧‧‧第四傳導焊盤
736‧‧‧鐳射止擋層
738‧‧‧填充材料
740‧‧‧第一層壓層
742‧‧‧第二層壓層
746‧‧‧傳導材料
746H‧‧‧第二頂側舷外孔
752‧‧‧傳導材料
752H‧‧‧第一頂側舷外孔
754‧‧‧焊盤/跡線
756‧‧‧傳導材料
756H‧‧‧第二舷外孔
760‧‧‧焊盤/跡線
762‧‧‧傳導材料
762H‧‧‧第一舷外孔
764‧‧‧第一節點
766‧‧‧第二節點
768‧‧‧焊盤/跡線
770‧‧‧第四節點
782‧‧‧M1層
784‧‧‧M2層
786‧‧‧M3層
788‧‧‧M4層
790‧‧‧第一水平跡線
792‧‧‧第二水平跡線

Claims (30)

  1. 一種裝置，包括： 具有一第一側和相對的一第二側的一基板；從該第一側限定在該基板內的一腔；耦合至該腔的一基底的一晶粒，該晶粒在該晶粒遠離該腔的該基底的一側上具有一傳導焊盤；一孔，其延伸穿過該基板的該第二側、該晶粒和該傳導焊盤並被限定在其內；及在該孔內且在該基板的該第二側和該傳導焊盤之間延伸並穿過該第二側和該傳導焊盤的一傳導材料。
  2. 如請求項1之裝置，其中該基板是一核心基板，其包括被夾在該基板的該第一側處的一第一介電層與該基板的該第二側處的一第二介電層之間的一傳導層。
  3. 如請求項2之裝置，其中： 該腔缺少該第一介電層和該傳導層；及該腔的該基底由該腔中暴露的該第二介電層來限定。
  4. 如請求項1之裝置，其中該孔是穿過該基板的該第二側、該晶粒和該傳導焊盤連續的。
  5. 如請求項1之裝置，其中該孔是沿著延伸穿過該基板的該第二側、該晶粒和該傳導焊盤的一線性軸成同軸的。
  6. 如請求項1之裝置，其中該孔是沿該孔的一長度的一單個線性孔。
  7. 如請求項1之裝置，其中該傳導材料是一單體的單分段。
  8. 如請求項1之裝置，其中該傳導材料包括僅一層。
  9. 一種裝置，包括： 具有一第一側和相對的一第二側的一基板；從該第一側限定在該基板內的一腔；耦合至該腔的一基底的一晶粒，該晶粒在該晶粒遠離該腔的該基底的一側上具有一傳導焊盤；一層壓層，其耦合至該基板的該第二側，該基板的該第二側被夾在該晶粒與該層壓層之間；一孔，其延伸穿過該層壓層、該基板的該第二側、該晶粒和該傳導焊盤並被限定在其內；及一傳導材料，其在該孔內並且在該層壓層、該基板的該第二側、該晶粒和該傳導焊盤之間延伸並穿過上述各者。
  10. 如請求項9之裝置，其中該基板是一核心基板，其包括被夾在該基板的該第一側處的一第一介電層與該基板的該第二側處的一第二介電層之間的一傳導層。
  11. 如請求項9之裝置，其中該孔是穿過該層壓層、該基板的該第二側、該晶粒和該傳導焊盤連續的。
  12. 如請求項9之裝置，其中該孔是沿著延伸穿過該層壓層、該基板的該第二側、該晶粒和該傳導焊盤的一線性軸成同軸的。
  13. 如請求項9之裝置，其中該孔是沿該孔的一長度的一單個線性孔。
  14. 如請求項9之裝置，其中該傳導材料是一單體的單分段。
  15. 如請求項9之裝置，其中該傳導材料包括僅一層。
  16. 如請求項9之裝置，其中該裝置被納入從包括以下至少一者的一群組中選擇的一裝置中：一行動裝置、一掌上型個人通訊系統（PCS）單元、一個人數位助理、一可攜式資料終端、一啟用全球定位系統（GPS）的裝置、一導航裝置、一機上盒、一音樂播放機、一視訊播放機、一娛樂單元、一固定位置終端、一通訊裝置、一行動電話、一智慧型電話、一平板電腦、一電腦、一可穿戴裝置、一物聯網路（IoT）裝置、一膝上型電腦、一伺服器、一路由器，以及實現在一機動車輛中的一電子裝置。
  17. 一種裝置，包括： 具有一第一側和相對的一第二側的一基板；從該第一側限定在該基板內的一腔；耦合至該腔的一基底的一晶粒，該晶粒在該晶粒遠離該腔的該基底的一側上具有一傳導焊盤；及用於一互連穿透該基板和該晶粒並將該傳導焊盤耦合至該基板的該第二側上的與該傳導焊盤相對的一節點的構件。
  18. 如請求項17之裝置，其中該用於該互連的構件包括： 一孔，其延伸穿過該基板的該第二側、該晶粒和該傳導焊盤並被限定在其內；及在該孔內且在該基板的該第二側和該傳導焊盤之間延伸並穿過該第二側和該傳導焊盤的一傳導材料。
  19. 如請求項17之裝置，其中該用於該互連的構件是穿過該基板的該第二側、該晶粒和該傳導焊盤連續的。
  20. 如請求項17之裝置，其中該用於該互連的構件是沿著延伸穿過該基板的該第二側、該晶粒和該傳導焊盤的一線性軸成同軸的。
  21. 如請求項17之裝置，其中該用於該互連的構件包括沿該孔的一長度的一單個線性孔。
  22. 如請求項17之裝置，其中該用於該互連的構件包括被形成為從該傳導焊盤內耦合至該傳導焊盤的一單體的單分段的一傳導材料。
  23. 一種製造一嵌入晶粒式基板的方法，包括以下步驟： 提供具有一第一側和相對的一第二側的一基板；形成從該第一側限定在該基板內的一腔；將一晶粒耦合至該腔的一基底，該晶粒在該晶粒遠離該腔的該基底的一側上具有一傳導焊盤；鑽一孔，該孔延伸穿過該基板的該第二側、該晶粒和該傳導焊盤並被限定在其內；及用在該基板的該第二側、該晶粒和該傳導焊盤之間延伸並穿過上述各者、並從該孔內耦合至該傳導焊盤的一傳導材料來鍍敷及/或填充該孔。
  24. 如請求項23之方法，其中該晶粒在鑽該孔之前被耦合至該腔的該基底。
  25. 如請求項23之方法，其中鑽該孔是一次性執行的。
  26. 如請求項23之方法，其中該孔被形成為是沿著延伸穿過該基板的該第二側、該晶粒和該傳導焊盤的一線性軸成同軸的。
  27. 如請求項23之方法，其中該孔被形成為沿該孔的一長度的一單個線性孔。
  28. 如請求項23之方法，其中該傳導材料被形成為一單體的單分段。
  29. 如請求項23之方法，其中在該基板的該第二側、該晶粒和該傳導焊盤之間延伸並穿過上述各者的該傳導材料被形成為僅一層。
  30. 如請求項23之方法，進一步包括以下步驟： 將一層壓層耦合至該基板的該第二側，其中該孔被進一步鑽成延伸穿過該層壓層並被限定在該層壓層內，並且該傳導材料進一步在該層壓層之間延伸並穿過該層壓層。
TW106108653A 2016-03-18 2017-03-16 背側鑽孔嵌入晶粒式基板 TWI692048B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/074,750 2016-03-18
US15/074,750 US10325855B2 (en) 2016-03-18 2016-03-18 Backside drill embedded die substrate

Publications (2)

Publication Number Publication Date
TW201737394A true TW201737394A (zh) 2017-10-16
TWI692048B TWI692048B (zh) 2020-04-21

Family

ID=58455674

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106108653A TWI692048B (zh) 2016-03-18 2017-03-16 背側鑽孔嵌入晶粒式基板

Country Status (9)

Country Link
US (1) US10325855B2 (zh)
EP (1) EP3430644B1 (zh)
JP (1) JP6679748B2 (zh)
KR (1) KR102213034B1 (zh)
CN (1) CN109075154B (zh)
BR (1) BR112018068970B1 (zh)
ES (1) ES2821728T3 (zh)
TW (1) TWI692048B (zh)
WO (1) WO2017161199A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731745B (zh) * 2020-07-15 2021-06-21 欣興電子股份有限公司 內埋式元件結構及其製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373893B2 (en) * 2017-06-30 2019-08-06 Intel Corporation Embedded bridge with through-silicon vias
US10504865B2 (en) * 2017-09-28 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
WO2019066943A1 (en) * 2017-09-29 2019-04-04 Intel Corporation SEMICONDUCTOR HOUSINGS WITH INTEGRATED INTERCONNECTIONS
US11508587B2 (en) 2017-12-29 2022-11-22 Intel Corporation Microelectronic assemblies
TWI733056B (zh) * 2018-09-19 2021-07-11 矽品精密工業股份有限公司 電子封裝件及其製法
US11342243B2 (en) * 2018-09-25 2022-05-24 Intel Corporation Thermal management solutions for embedded integrated circuit devices
US11322428B2 (en) * 2019-12-02 2022-05-03 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR20210072940A (ko) * 2019-12-10 2021-06-18 삼성전기주식회사 전자부품 내장기판
US11289404B2 (en) 2020-01-17 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
TW202201673A (zh) * 2020-03-17 2022-01-01 新加坡商安靠科技新加坡控股私人有限公司 半導體裝置和製造半導體裝置的方法
US11715699B2 (en) 2020-03-17 2023-08-01 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11824031B2 (en) * 2020-06-10 2023-11-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure with dielectric structure covering upper surface of chip
KR20220013703A (ko) * 2020-07-27 2022-02-04 삼성전기주식회사 전자부품 내장기판
US11367673B2 (en) * 2020-09-02 2022-06-21 Intel Corporation Semiconductor package with hybrid through-silicon-vias
TWI759095B (zh) * 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法
US20240145445A1 (en) * 2021-03-09 2024-05-02 Sony Semiconductor Solutions Corporation Semiconductor device, method for manufacturing semiconductor device, and electronic device
US20230154829A1 (en) * 2021-11-18 2023-05-18 Qualcomm Incorporated Recess structure for padless stack via

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP2004186422A (ja) 2002-12-03 2004-07-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
US20080048310A1 (en) 2006-08-25 2008-02-28 Phoenix Precision Technology Corporation Carrier Board Structure Embedded with Semiconductor Component and Method for Fabricating the Carrier Board Structure
KR101486420B1 (ko) 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
KR101484786B1 (ko) * 2008-12-08 2015-01-21 삼성전자주식회사 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
US8822281B2 (en) 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
EP2610269A1 (en) * 2011-12-28 2013-07-03 Saudi Basic Industries Corporation Catalyst composition and method for preparing the same
JP5955023B2 (ja) * 2012-02-23 2016-07-20 京セラ株式会社 部品内蔵印刷配線板及びその製造方法
US10049964B2 (en) * 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US20130337648A1 (en) 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity
US9147663B2 (en) * 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
CN104851847B (zh) * 2014-02-14 2017-09-08 恒劲科技股份有限公司 封装装置及其制作方法
US9202803B2 (en) * 2014-03-28 2015-12-01 Intel Corporation Laser cavity formation for embedded dies or components in substrate build-up layers
US9331021B2 (en) * 2014-04-30 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer package and method of forming same
DE102014112407B4 (de) 2014-04-30 2016-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D-Gehäuse mit gestapelten Chips und Verfahren zu dessen Herstellung
US9252127B1 (en) * 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9653438B2 (en) * 2014-08-21 2017-05-16 General Electric Company Electrical interconnect structure for an embedded semiconductor device package and method of manufacturing thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731745B (zh) * 2020-07-15 2021-06-21 欣興電子股份有限公司 內埋式元件結構及其製造方法

Also Published As

Publication number Publication date
ES2821728T3 (es) 2021-04-27
JP6679748B2 (ja) 2020-04-15
BR112018068970B1 (pt) 2023-01-31
KR20180124932A (ko) 2018-11-21
BR112018068970A2 (pt) 2019-03-06
CN109075154B (zh) 2022-06-03
CN109075154A (zh) 2018-12-21
US20170271266A1 (en) 2017-09-21
EP3430644A1 (en) 2019-01-23
JP2019511120A (ja) 2019-04-18
US10325855B2 (en) 2019-06-18
WO2017161199A1 (en) 2017-09-21
KR102213034B1 (ko) 2021-02-04
TWI692048B (zh) 2020-04-21
EP3430644B1 (en) 2020-07-01

Similar Documents

Publication Publication Date Title
TWI692048B (zh) 背側鑽孔嵌入晶粒式基板
US8987896B2 (en) High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
US20150022985A1 (en) Device-embedded package substrate and semiconductor package including the same
US9635763B2 (en) Component built-in board mounting body and method of manufacturing the same, and component built-in board
JP2000164765A (ja) 電源及び接地ラップを具備したクロスト―クノイズ低減形の高密度信号介挿体、並びに、介挿体の製造方法
CN111739885B (zh) 电磁屏蔽结构、电磁屏蔽结构制作方法和电子产品
JP2011086767A (ja) 半導体装置及び半導体装置の製造方法
KR20120095357A (ko) 전자 디바이스, 전자 장치, 전자 디바이스 제조 방법
US9202742B1 (en) Integrated circuit packaging system with pattern-through-mold and method of manufacture thereof
TW200839971A (en) Chip package module
KR100920039B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
US20150282317A1 (en) Edge contacts of circuit boards, and related apparatus and methods
KR102134933B1 (ko) 배선 기판 및 배선 기판의 제조 방법
CN111933590B (zh) 封装结构和封装结构制作方法
JPH09232503A (ja) 三次元積層モジュール
KR101917247B1 (ko) 적층 반도체 패키지 및 그 제조방법
US9425116B2 (en) Integrated circuit package and a method for manufacturing an integrated circuit package
KR20150038497A (ko) 재구성된 웨이퍼-레벨 마이크로전자 패키지
KR101005641B1 (ko) 패키지 저항을 감소시키는 기판 제조 방법
US8829361B2 (en) Wiring board and mounting structure using the same
KR20180111840A (ko) 집적 회로(ic) 패키지들 사이의 플렉시블 커넥터를 포함하는 통합 디바이스
US20170196084A1 (en) Printed wiring board
JP2008124072A (ja) 半導体装置
JP4128440B2 (ja) 部品内蔵モジュール