CN109075154B - 背侧钻孔嵌入式管芯衬底 - Google Patents

背侧钻孔嵌入式管芯衬底 Download PDF

Info

Publication number
CN109075154B
CN109075154B CN201780029547.6A CN201780029547A CN109075154B CN 109075154 B CN109075154 B CN 109075154B CN 201780029547 A CN201780029547 A CN 201780029547A CN 109075154 B CN109075154 B CN 109075154B
Authority
CN
China
Prior art keywords
die
conductive
layer
substrate
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780029547.6A
Other languages
English (en)
Other versions
CN109075154A (zh
Inventor
D·金
J·付
C·云
C-K·金
M·阿尔德利特
C·左
M·韦莱兹
J·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN109075154A publication Critical patent/CN109075154A/zh
Application granted granted Critical
Publication of CN109075154B publication Critical patent/CN109075154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

提供了一种设备和制造方法。设备包括具有第一侧和相对的第二侧的衬底、从第一侧在衬底内界定的腔、耦合到腔的底的管芯，该管芯具有在管芯的远离腔的底的一侧上的导电焊盘。可包括耦合到衬底的第二侧的层压层。可穿过设备的层、穿过管芯和穿过导电焊盘一次钻孔。孔穿过层压层(如果存在)、衬底的第二侧、管芯和导电焊盘延伸并被界定在层压层、衬底的第二侧、管芯和导电焊盘内。导电材料设置在孔内并在层压层(如果提供)、衬底的第二侧、管芯和导电焊盘之间并穿过层压层、衬底的第二侧、管芯和导电焊盘延伸。

Description

背侧钻孔嵌入式管芯衬底
相关申请的交叉引用
本申请要求于2016年3月18日在美国专利和商标局提交的非临时申请号15/074,750的优先权和利益，该非临时申请的全部内容通过引用被并入，好像在下面整体地且为了所有可适用的目的被充分阐述一样。
技术领域
各种特征通常涉及嵌入式管芯衬底，且更具体地涉及一种嵌入式管芯衬底，其中管芯在背侧钻孔过程期间被穿透以从管芯内暴露导电焊盘。
背景技术
对手持和可穿戴式电子设备的需求持续增长。手持电子设备的例子包括移动蜂窝电话、成像设备(例如相机)、音乐设备(例如MP3播放器)和集成一个或多个刚刚提到的设备的功能的设备。可穿戴式电子设备的例子包括可集成成像设备、视频显示器和互联网访问终端的功能的眼镜。可穿戴式设备的额外例子包括可集成监控/记录/传输用户的生理参数(例如心率、血氧水平、在睡眠期间的不安定)和/或地理位置的设备的功能的手腕穿戴式设备。手腕穿戴式设备可以附加地或可选地集成具有彩色显示器的移动蜂窝设备的功能。很多手持和可穿戴式电子设备与某种形式的无线通信集成。用户随着电子设备的每次迭代而期待新特征、额外的存储器和提高的性能。而且，用户期待他们的设备将保持相同的尺寸或在尺寸上减小，尽管有新特征的合并、额外的存储器和提高的性能。
为了减小尺寸，设备可被设计有晶体管密度的增加和/或合并在设备内的管芯的尺寸的减小。至少为了保护和集成目的，管芯可安装到封装内。为了减小封装尺寸，管芯到封装内的引线键合已经让路于倒装芯片键合。封装形式例如球栅阵列也用于减小设备的总尺寸。
管芯/封装的垂直集成也帮助减小电子设备的总尺寸。在垂直集成设计中，管芯/封装可以一个堆叠在另一个的顶部上。垂直地堆叠的管芯/封装的例子包括堆叠式封装(PoP)结构。PoP结构可由球栅阵列封装的垂直堆叠组成。
用于垂直集成的另一结构被称为嵌入式管芯衬底或嵌入式层压衬底(在本文为了一致性而被称为嵌入式管芯衬底(EDS))。EDS可使用多层衬底。为了减小垂直尺寸，不是将有源管芯和/或有源/无源部件安装到多层衬底的顶部，而是将有源管芯和/或有源/无源部件安装在多层衬底中的腔内。
EDS的使用可减小垂直尺寸，但在实现中继续存在困难。例如在EDS实现中，从相邻于管芯的相对背侧(例如第二侧)的节点访问在管芯的顶侧(例如第一侧)上的焊盘可能涉及制造起来昂贵的管芯的使用。因此期望的是例如减小在EDS实现中使用的管芯的成本然而维持从相邻于管芯的背侧的节点访问在管芯的顶侧上的焊盘。
发明内容
本文公开的方面提供制造设备例如嵌入式管芯衬底的设备和方法。
根据一个方面，设备可包括具有第一侧和相对的第二侧的衬底。设备还可包括从第一侧在衬底内界定的腔和耦合到腔的底的管芯。管芯可具有在管芯的远离腔的底的一侧上的导电焊盘。设备还可包括穿过衬底的第二侧、管芯和导电焊盘延伸并在衬底的第二侧、管芯和导电焊盘内界定的孔。设备可更进一步包括在孔内的并在衬底的第二侧和导电焊盘之间并穿过衬底的第二侧和导电焊盘延伸的导电材料。导电材料可形成或被描述为互连。更具体地说，导电材料可形成或被描述为单段管芯穿透互连。
在一些实现方式中，衬底是包括夹在衬底的第一侧处的第一电介质层和衬底的第二侧处的第二电介质层之间的导电层的核心衬底。在一些例子中，当衬底是这样的核心衬底时，腔没有第一电介质层和导电层，且腔的底由在腔中暴露的第二电介质层界定。
在一个方面中，孔连续穿过衬底的第二侧、管芯和导电焊盘。在一个方面中，孔沿着穿过衬底的第二侧、管芯和导电焊盘延伸的线性轴是同心的。在一个方面中，孔是沿着孔的长度的单个线性孔。
在一个方面中，导电材料是整体单段。导电材料包括仅仅一层。
根据另一方面，设备可包括具有第一侧和相对的第二侧的衬底。设备还可包括从第一侧在衬底内界定的腔和耦合到腔的底的管芯。管芯可具有在管芯的远离腔的底的一侧上的导电焊盘。设备可更进一步包括耦合到衬底的第二侧的层压层。在这样的方面中，衬底的第二侧夹在管芯和层压层之间。设备还可包括穿过层压层、衬底的第二侧、管芯和导电焊盘延伸并在层压层、衬底的第二侧、管芯和导电焊盘内界定的孔。设备可更进一步包括在孔内的并在层压层、衬底的第二侧、管芯和导电焊盘之间并穿过层压层、衬底的第二侧、管芯和导电焊盘延伸的导电材料。导电材料可形成或被描述为互连。更具体地说，导电材料可形成或被描述为单段管芯穿透互连。
在一些实现方式中，衬底是包括夹在衬底的第一侧处的第一电介质层和衬底的第二侧处的第二电介质层之间的导电层的核心衬底。
在一个方面中，孔连续穿过层压层、衬底的第二侧、管芯和导电焊盘。在一个方面中，孔沿着穿过层压层、衬底的第二侧、管芯和导电焊盘延伸的线性轴是同心的。在一个方面中，孔是沿着孔的长度的单个线性孔。
在一个方面中，导电材料是整体单段。导电材料包括仅仅一层。
在一个方面中，设备合并到从包括下列项中的至少一个的组中选择的设备内：移动设备、手持个人通信系统(PCS)单元、个人数字助理、便携式数据终端、启用全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置终端、通信设备、移动电话、智能电话、平板计算机、计算机、可穿戴式设备、物联网(IoT)设备、膝上型计算机、服务器、路由器和在机动车辆中实现的电子设备。
根据另一方面，设备可包括具有第一侧和相对的第二侧的衬底。设备还可包括从第一侧在衬底内界定的腔和耦合到腔的底的管芯。管芯可具有在管芯的远离腔的底的一侧上的导电焊盘。设备还可包括用于使互连穿透衬底和管芯并将导电焊盘耦合到与衬底的第二侧上的导电焊盘相对的节点的装置。根据一个例子，用于互连的该装置可包括穿过衬底的第二侧、管芯和导电焊盘延伸并在衬底的第二侧、管芯和导电焊盘内界定的孔，且还可包括在孔内的并在衬底的第二侧和导电焊盘之间并穿过衬底的第二侧和导电焊盘延伸的导电材料。根据另一例子，用于互连的该装置可以连续穿过衬底的第二侧、管芯和导电焊盘。根据又一例子，用于互连的该装置可以沿着穿过衬底的第二侧、管芯和导电焊盘延伸的线性轴是同心的。在另一例子中，用于互连的该装置包括沿着孔的长度的单个线性孔。在又一例子中，用于互连的该装置包括被形成为从导电焊盘内耦合到导电焊盘的整体单段的导电材料。
本文所述的另一方面提供制造嵌入式管芯衬底的方法。该方法包括提供具有第一侧和相对的第二侧的衬底。该方法还包括形成从第一侧在衬底内界定的腔。该方法还包括将管芯耦合到腔的底，管芯具有在管芯的远离腔的底的一侧上的导电焊盘。在一个方面中，该方法还包括钻出穿过衬底的第二侧、管芯和导电焊盘延伸并在衬底的第二侧、管芯和导电焊盘内界定的孔。该方法更进一步包括利用在衬底的第二侧、管芯和导电焊盘之间并穿过衬底的第二侧、管芯和导电焊盘延伸并从孔内耦合到导电焊盘的导电材料来电镀和/或填充孔。
在一些实现方式中，在钻孔之前将管芯耦合到腔的底。在一个方面中，钻孔一次被执行。因此，在一个过程中穿过衬底的第二侧、管芯和导电焊盘钻孔。在一个方面中，孔被形成为沿着穿过衬底的第二侧、管芯和导电焊盘延伸的线性轴是同心的。在一个方面中，孔被形成为沿着孔的长度的单个线性孔。
在一个方面中，导电材料被形成为整体单段。在一些实现方式中，在衬底的第二侧、管芯和导电焊盘之间并穿过衬底的第二侧、管芯和导电焊盘延伸的导电材料被形成为仅仅一层。在另一方面中，该方法还可包括将层压层耦合到衬底的第二侧，其中孔进一步被钻以穿过层压层延伸并被界定在层压层内，以及导电材料进一步在层压层之间和穿过层压层延伸。
本文所述的另一方面提供制造嵌入式管芯衬底的另一方法。该方法包括提供具有第一侧和相对的第二侧的衬底。该方法还包括形成从第一侧在衬底内界定的腔。该方法更进一步包括将管芯耦合到腔的底，管芯具有在管芯的远离腔的底的一侧上的导电焊盘。该方法更进一步包括将层压层耦合到衬底的第二侧。在一个方面中，该方法还包括钻出穿过层压层、衬底的第二侧、管芯和导电焊盘延伸并在层压层、衬底的第二侧、管芯和导电焊盘内界定的孔。该方法更进一步包括利用在层压层、衬底的第二侧、管芯和导电焊盘之间并穿过层压层、衬底的第二侧、管芯和导电焊盘延伸并从孔内耦合到导电焊盘的导电材料来电镀和/或填充孔。
在一些实现方式中，在钻孔之前将管芯耦合到腔的底并将层压层耦合到衬底的第二侧。在一个方面中，钻孔一次被执行。在一个方面中，孔被形成为沿着穿过层压层、衬底的第二侧、管芯和导电焊盘延伸的线性轴是同心的。在一个方面中，孔被形成为沿着孔的长度的单个线性孔。
在一个方面中，导电材料被形成为整体单段。在一些实现方式中，在层压层、衬底的第二侧、管芯和导电焊盘之间并穿过层压层、衬底的第二侧、管芯和导电焊盘延伸的导电材料被形成为仅仅一层。在一个例子中，导电材料形成在层压层的远离衬底的第二侧的表面和导电焊盘之间的互连。
附图说明
从当结合附图被理解时在下面阐述的详细描述中，各种特征、性质和优点可变得明显，其中相似的参考符号始终相应地标识。
图1示出根据一种方法的实现第一类型的管芯的嵌入式管芯衬底(EDS)的例子的横截面视图。
图2示出根据另一方法的实现第二类型的管芯的EDS的例子的横截面视图。
图3示出根据本文所述的方面的包括单段管芯穿透第一互连和单段管芯穿透第二互连的EDS的横截面视图。
图4示出根据本文所述的方面的包括单段管芯穿透第一互连和单段管芯穿透第二互连的另一EDS的横截面视图。
图5A示出根据本文所述的方面的可安装在EDS中的管芯的背侧平面图。
图5B示出沿着线5B-5B截取的图5A的管芯的横截面视图。
图6A示出根据本文所述的方面的具有被预先指定用于形成单段管芯穿透互连的第一位置的第一EDS的背侧平面图。
图6B示出根据本文所述的方面的具有被预先指定用于形成单段管芯穿透互连的第一位置的第二EDS的背侧平面图。
图7(其包括图7A-7C)示出根据本文所述的方面的用于提供/制造包括单段管芯穿透互连的EDS的阶段的示例性序列。
图8示出根据本文所述的方面的用于制造包括单段管芯穿透互连的EDS的示例性方法的流程图。
图9示出根据本文所述的方面的用于制造包括单段管芯穿透互连的EDS的示例性方法的另一流程图。
图10示出根据本文所述的方面的用于制造包括单段管芯穿透互连的EDS的示例性方法的另一流程图。
图11示出可与包括单段管芯穿透互连的任一前面提到的EDS集成的各种电子设备。
具体实施方式
在下面的描述中，给出特定的细节以提供对本公开内容的各个方面的彻底理解。然而，本领域中的普通技术人员将理解，可在没有本文给出的特定细节的情况下实践这些方面。例如，可以用方框图来示出电路，以便避免以不必要的细节使这些方面模糊。在其它实例中，可能没有详细示出公知的电路、结构和技术以便不使本公开内容的方面模糊。
在一些实现方式中，可沿着在本公开内容的附图中所示的管芯的Z方向定义管芯的高度。在一些实现方式中，可沿着在管芯的第一侧(例如顶侧)和相对的第二侧(例如背侧)之间的轴定义管芯的Z方向。术语“顶侧(或顶部)”和“背侧(或底部)”可以任意被指定；然而作为例子，管芯的顶侧表面可以是包括大部分输入/输出焊盘的一部分，而管芯的背侧表面可以是接合、粘附或以另外方式附着到衬底的一部分。在一些实现方式中，管芯的顶侧部分可以是管芯的背侧，而管芯的背侧部分可以是管芯的顶侧。顶侧部分可以是相对于较低的背侧部分的较高部分。背侧部分可以是相对于较高的顶侧部分的较低部分。下面将进一步描述顶侧部分和背侧部分的另外的例子。管芯的X-Y方向可指的是管芯的横向方向和/或覆盖区。在本公开内容的附图中示出和/或在下面进一步描述X-Y方向的例子。在本公开内容的很多附图中，可在整个X-Z横截面或X-Z平面中示出管芯和EDS的部分。然而在一些实现方式中，可在整个Y-Z横截面或Y-Z平面中表示管芯和EDS的部分。
在一些实现方式中，互连是允许或便于在两个点、元件和/或部件之间的电和/或热耦合的管芯、EDS、设备或封装的元件或部件。在一些实现方式中，互连可包括迹线和/或电镀和/或填充的孔(例如过孔)。在一些实现方式中，互连可由级联段(层)例如串联连接的多个过孔形成；这样的互连可在本文被称为分段互连。分段互连可包括在段(例如层)之间的接缝，至少因为单独的段可在处理期间的单独操作期间形成。因此，分段互连，例如由过孔的级联堆叠形成的分段互连，可具有在段之间、沿着分段互连的长度的、横穿分段互连的长度的接缝。相反，在一些实现方式中，互连可由仅仅一段(例如仅仅一层)形成；这样的互连可在本文被称为单段互连(即，非分段互连)。单段互连可能没有沿着单段互连的长度、横穿单段互连的长度的接缝。在一些实现方式中，可使用可配置成提供从第一节点到第二节点的信号(例如数据信号、地信号、电源信号)的电路径的导电材料来制造互连。在一些实现方式中，可使用可配置成提供从第一节点到第二节点的热路径的导热材料来制造互连。互连可以是导电和/或导热的。互连可以是电路的部分。导电材料的例子的非排他列表包括金、银和铜。导电材料可以是导电膏。
如在本文使用的，可以用包括例如光刻工艺、机械工艺和/或激光钻孔工艺的工艺来实现钻眼(例如钻孔)。
如在本文使用的，孔可以是在由物理物体中形成的侧壁界定的物理物体中的腔、开口或孔隙。
在多层设备中，按惯例将最上面的金属化层识别为第一金属化层或“M1”层。每个较低金属化层按惯例递增一。在本文呈现的示例性EDS被示有四个金属化层(M1、M2、M3、M4)。然而，根据本文所述的方面的EDS可呈现有任何数量的金属化层。在本文没有什么意欲限制EDS的金属化层的数量。
概述
一些特征涉及嵌入式管芯衬底(EDS)，其包括具有夹在相对的电介质层之间的导电层的衬底、在衬底中的腔、在腔内安装到衬底的管芯以及在衬底的相对侧上层压到电介质层的预浸层。至少一个单段互连(例如电镀和/或填充有一段连续长度的一种导电材料的孔)穿过在EDS的背侧上的预浸层、衬底的电介质层延伸并进入管芯内。单段互连可将在管芯的第一侧(例如顶侧)上的导电焊盘电和/或热耦合到在预浸层的相对的第二侧(例如背侧)上的导电焊盘。在管芯在腔内耦合(例如安装)到衬底之后，可在EDS的背侧钻孔过程期间形成单段互连，包括在管芯内的部分。与例如具有在与EDS中的预先指定的位置相应的位置处的以前形成的穿透衬底过孔(TSV)的管芯的使用比较，在EDS的背侧钻孔过程期间在预先指定的位置处形成单段互连(包括在管芯内的部分)可导致管芯的成本的减小和管芯到EDS内的集成的成本的减小。此外，在EDS的背侧钻孔过程期间在预先指定的位置处形成单段互连(包括在管芯内的部分)允许单段互连沿着它的整个长度用一种导电材料来制造，该导电材料被选择为最小化热耗散地电阻。
示例性嵌入式管芯衬底管芯类型
EDS通常使用两种类型的管芯之一。第一类型的管芯具有在管芯的顶侧表面上的输入/输出/地/电源焊盘。在EDS中的第一类型的管芯的使用提出布线的问题。所有布线可在管芯的顶侧表面上开始(或结束)。到在第一类型的管芯之下的EDS的层的布线可利用从管芯向上并在管芯之上布线的迹线。从管芯向上并在管芯之上将迹线布线可能在二维和三维空间中很难。在解决布线问题中所涉及的额外时间可增加总设计的成本。额外的迹线可减小可靠性，因为断开或短路的金属化的机会增加了。此外，在EDS中的第一类型的管芯的使用可能不利地影响性能，因为至少部分地由于迹线的迂回布线，EDS的热和/或电要求可能不被满足。例如，金属化的长路线可能使其难以从EDS内的管芯移除热。此外，金属化的长路线使不需要的电磁能可耦合到金属化内并从而接近管芯的内部电路变得更可能，干扰管芯的操作。
第二类型的管芯可利用在管芯的背侧表面上的至少一些输入/输出/地/电源焊盘。通过使用在管芯中的穿透衬底过孔(TSV)(也被称为穿透硅过孔)来实现从背侧表面接近焊盘。TSV可将顶侧焊盘互连到背侧焊盘。TSV可被概念化为在管芯中的两个电气节点之间的垂直电连接。在具有两个相对的外表面的管芯的情况下，第一节点可以在管芯的第一(例如顶侧)表面上，而第二节点可以在管芯的第二(例如背侧)表面上。在这样的情况下，TSV可完全穿过管芯。
在管芯制造期间在工厂形成管芯的TSV。如在本文使用的，术语“工厂”指半导体制造设施或制造半导体集成电路的地方。至少由于增加的管芯掩模数和用于制造具有TSV的管芯的操作的数量的增加，在工厂在管芯中制造TSV增加了管芯的成本。在工厂将TSV集成到管芯内也可涉及与良率相关的成本。在工厂生产的一些TSV可能没有被正确地制造。例如，在TSV内可能有开路，使得在管芯的第一侧上的第一节点将不连接到在管芯的第二侧上的第二节点。由于与在工厂制造的TSV相关的误差，良率可能下降且成本可能上升。
由于在管芯中并入TSV，在EDS中的第二类型的管芯(即，具有TSV的管芯)的使用导致管芯的高成本(即，被制造有TSV的管芯比没有被制造有TSV的管芯更昂贵)。涉及额外的成本，因为被制造有TSV的管芯在管芯的顶侧和背侧上都使用金属电镀，以充当在EDS集成期间的激光阻挡层。此外，关于由金形成的TSV，与金TSV相关的导热不如由铜提供的导热好。因此在使用具有TSV的管芯的EDS中的热耗散地电阻不如期望的一样低。
示例性嵌入式管芯衬底(EDS)
图1示出根据一种方法的实现第一类型的管芯124(例如没有TSV的管芯)的嵌入式管芯衬底(EDS)100的例子的横截面视图。EDS 100可包括核心衬底102，其包括中心导电层104、顶侧电介质层106和背侧电介质层108。
保持管芯124的腔122可在顶侧电介质层106和中心导电层104中形成。腔122的底部可被称为腔122的“底”。管芯124可耦合到腔122的底(例如在腔122内耦合到背侧电介质层108)。腔122可被填充有填充材料138。
管芯124可包括多个导电焊盘128、130、132、134，其包括在管芯124的顶侧表面上的第一导电焊盘128、第二导电焊盘130、第三导电焊盘132和第四导电焊盘134。图1的管芯124不包括TSV(例如在工厂在管芯制造期间在管芯的主体内形成的过孔)。保护导电层136可设置在多个导电焊盘128、130、132、134中的每个上。
顶侧层压层140可被设置到顶侧电介质层106。背侧层压层142可被设置到背侧电介质层108。
在图1的示例性图示中，在管芯124的顶侧上的多个导电焊盘128、130、132、134中的一个可连接到EDS 100的在管芯124之下的一层处的节点(例如导电焊盘或迹线)。在第二导电焊盘130和背侧层压层142的背侧上的节点146之间的示例性布线路径144(对于电能和热能)用双向箭头示出。
顶侧钻孔可用于到达在管芯124的顶侧上的管芯124的第二导电焊盘130。顶侧钻孔可穿过顶侧层压层140和用于填充腔122的填充材料138延伸。激光钻可用于顶侧钻孔。为了激光阻挡层的目的，保护导电层136保护管芯124的第二导电焊盘130。激光阻挡层(例如保护导电层136)阻止激光钻穿透第二导电焊盘130并进入管芯124内。背侧钻孔可打开从节点146(例如焊盘或迹线)到核心衬底102的中心导电层104的路径。
为了实现在第二导电焊盘130和节点146(例如焊盘或迹线)之间的导电路径，金属化可向上并在管芯124周围布线。金属化可向上布线穿过互连112(穿过顶侧层压层140)。金属层可接着横向经过管芯124的边缘沿着由导电迹线148形成的互连的一部分布线。金属化然后可向下布线经过管芯穿过过孔的多个垂直段(例如沿着Z轴基本上对齐的段)和焊盘。例如，金属化可在连接背侧层压层142的节点146之前穿过第一过孔段152、第一焊盘154、第二过孔段156、第三过孔段158、第二焊盘160和第四过孔段162布线。任两个或多个耦合的过孔段可在本文被称为“分段互连”。刚刚描述的金属化的迂回布线可能难以计划和实现。迂回布线可能增加EDS 100的制造的成本，并可导致EDS 100不满足电和/或热需要。
图2示出根据另一方法的实现第二类型的管芯224(例如具有TSV的管芯)的EDS200的例子的横截面视图。EDS 200可包括核心衬底202，其包括中心导电层204、顶侧电介质层206和背侧电介质层208。
保持管芯224的腔222可在顶侧电介质层206和中心导电层204中形成。腔222的底部可被称为腔222的“底”。管芯224可耦合到腔222的底(例如在腔222内耦合到背侧电介质层208)。腔222可被填充有填充材料238。
管芯224可包括多个导电焊盘228、230、232、234，其包括在管芯224的顶侧表面上的第一导电焊盘228、第二导电焊盘230、第三导电焊盘232和第四导电焊盘234。图2的管芯224包括第一穿透衬底过孔(TSV)264和第二TSV 266。第一TSV 264和第二TSV 266可以是在工厂在管芯制造期间在管芯224的主体内形成的过孔。顶侧保护导电层236可设置在多个导电焊盘228、230、232、234中的每个上。
顶侧层压层240可被设置到顶侧电介质层206。背侧层压层242可被设置到背侧电介质层208。
在图2的示例性图示中，管芯224在工厂被制造有耦合到第一TSV 264的第一导电焊盘228和耦合到第二TSV 266的第四导电焊盘234。第一TSV264和第二TSV 266耦合到背侧导电焊盘268。也就是说，管芯224包括在管芯224的主体内的第一TSV 264和第二TSV 266；在工厂在管芯制造期间在管芯224的主体内形成第一TSV 264和第二TSV 266。在这样的配置中，第一导电焊盘228、第一TSV 264、第四导电焊盘234、第二TSV 266和背侧导电焊盘268可由金形成。
为了在管芯224的顶侧上的激光阻挡层的目的，顶侧保护导电层236保护多个导电焊盘228、230、232、234。例如在顶侧钻孔过程中，激光阻挡层(例如顶侧保护导电层236)阻止激光钻穿透第二导电焊盘230并进入管芯224内。
为了在管芯224的背侧上的激光阻挡层的目的，背侧保护导电层270保护背侧导电焊盘268。将背侧保护导电层270添加到管芯224增加了管芯224的成本。背侧保护导电层270对通过从EDS 200的背侧朝着核心衬底202的中心导电层204进行激光钻孔而形成的孔充当激光阻挡层。
可在EDS集成期间的背侧钻孔过程期间形成的互连272、274不延伸到管芯224内和/或穿过管芯224。它们例如由于下面的顾虑而停止在背侧导电焊盘268上形成的背侧保护导电层270(激光阻挡层)处：在EDS集成期间将孔(例如延伸到管芯内和/或穿过管芯延伸的孔、穿透管芯的孔)钻到管芯224内可能损坏管芯224。期望的是在EDS集成期间不损坏管芯224，因为例如在EDS集成期间更换管芯224可能是不可能的。所损坏的管芯的结果可能是EDS 200的完全损失。
对EDS 200使用第二种方法可能伴随成本发生。具有TSV的管芯比没有TSV的管芯更昂贵。而且，如上面陈述的，第一TSV 264和第二TSV 266可由金形成。相反，互连272、274可由铜形成。金的导热率小于铜的导热率。因此，从管芯224到例如在背侧层压层242的背侧上的焊盘或迹线280的热能的传递不是最佳的。
与图1和图2所示的示例性方法相比，具有通过在EDS集成期间(不是在工厂)通过背侧钻孔到管芯内而在管芯中形成的至少一个单段管芯穿透互连的示例性EDS可通过减少工厂TSV成本来节省成本，可减少用于背侧钻孔的背侧铜电镀成本，并可通过使用完全由导体例如具有比金更好的导热率的铜形成的单段管芯穿透互连来提高性能。
改进的示例性嵌入式管芯衬底(EDS)
图3示出根据本文所述的方面的包括单段管芯穿透第一互连310和单段管芯穿透第四互连316的EDS 300的横截面视图。
术语“单段”结构可在本文用于描述整体结构、不能分割的结构和/或未经分割的结构。如在本文使用的，术语“单段管芯穿透互连”可在本文用于描述整体的、不能分割的和/或未经分割的互连，其中互连的一部分延伸通过(例如穿透、穿入、进入、穿过、扎入)EDS300的一层(例如衬底层、电介质层、层压层)的至少一部分和EDS 300的管芯324。单段管芯穿透互连的例子可包括圆柱形结构，其有具有规定的非零高度的侧壁、由一种导电材料形成的具有第一端(例如在第二层压层342(例如背侧层压层)或第二电介质层308处和/或中的第一端)和远侧第二端(例如第一端的终点、在EDS 300的管芯324的第一导电焊盘328处和/或中或在设置在第一导电焊盘328上的保护导电层336(例如激光阻挡层、金属层、铜层)处和/或中的第二端)的电镀孔和/或填充孔。如在本文使用的，可例如通过穿过EDS 300的衬底302将第一孔310H钻到EDS 300的管芯324内并到管芯324的导电焊盘328内并用从第一孔310H内耦合到导电焊盘328的一种导电材料电镀和/或填充第一孔310H来形成单段管芯穿透互连(例如单段管芯穿透第一互连310)。导电材料可电镀第一孔310H的侧壁和/或完全填充第一孔310H。在一些实现方式中，第一孔310H可具有恒定的直径或线性减小的直径(例如钻孔被实施，使得孔具有沿着孔的整个长度的恒定直径或线性减小的直径)。
在一些实现方式中，在EDS 300中的单段管芯穿透互连的横截面分析或平行搭叠(p-搭叠)中将检测不到层(例如包括多个段的导电层)的形成。在一些实现方式中，根据本文所述的方面的单段管芯穿透互连包括仅仅一段(例如层)，与例如多个接合(例如邻接)的过孔的堆叠相反。
单段管芯穿透第一互连310可沿着它的整个长度被电镀和/或填充有导电材料。在一些实现方式中，仅使用一种导电材料。换句话说，在一些实现方式中，沿着单段管芯穿透第一互连310的整个长度分布该一种导电材料。该一种导电材料可形成整体的、不能分割的和/或未经分割的结构。在一些实现方式中，导电材料可以是铜。在一些实现方式中，导电材料可以是导电膏。在管芯324耦合(例如物理地安装)到衬底302之后，可在EDS300的背侧钻孔过程期间形成单段管芯穿透第一互连310。在一些实现方式中，可在工厂在没有为单段管芯穿透第一互连310预先指定的位置处的TSV的情况下生产EDS 300中使用的管芯324。
EDS 300可包括衬底302。衬底302可具有第一侧301和相对的第二侧303。衬底302可以是核心衬底。衬底302可包括夹在衬底302的第一侧302处的第一电介质层306和在衬底302的第二侧303处的第二电介质层308之间的导电层304。导电层304可由金属例如铜形成。导电层304可以比EDS 300中的其它导电层(例如M1层382、M2层384、M3层386、M4层388)厚。导电层304的厚度可提供刚度和/或对EDS 300的结构支撑。导电层304可用作EDS 300的地平面或电源平面。
在可选的方面中，衬底302可以是核心衬底。在可选的方面中，设想衬底302可包括夹在衬底302的第一侧301处的第一导电层(未示出)和在衬底302的第二侧303处的第二导电层(未示出)之间的电介质层(未示出)。换句话说，在可选的方面中，衬底302可具有非导电电介质层，其在相对侧上包覆有导电层。适当的绝缘体可在穿过各种层延伸的互连周围形成以防止对在电介质的任一侧上的导电层的短路。
可在衬底302内界定腔322。如在本文所述的，腔322可以是由在衬底302内的侧壁界定的开口或孔隙。可从衬底302的第一侧301在衬底302内界定腔322。可在衬底中形成腔322。腔322可以足够大以保持管芯324。可通过包括例如光刻、机械和/或激光钻孔的方法形成腔322。腔322的底部可被称为腔322的“底”。在一些实现方式中，腔322可以没有第一电介质层306和导电层304，且腔322的底可由在腔322中暴露的第二电介质层308界定。
管芯324可包括有源和/或无源电路/部件。管芯324可使用通常被描述为拾取和放置机器、管芯接合机器或射片机的表面安装技术(SMT)部件放置系统来耦合到腔322的底(例如耦合到在腔322内的第二电介质层308)。管芯324可例如使用粘合剂、焊料或环氧树脂326来耦合到腔322的底。
管芯324可包括多个导电焊盘328、330、332、334，其包括在管芯324的远离腔322的底的一侧上的第一导电焊盘328、第二导电焊盘330、第三导电焊盘332和第四导电焊盘334。在图3中的示例性图示的管芯324没有描绘在工厂在管芯324的制造期间在管芯324内形成的穿透衬底过孔(TSV)。在一些实现方式中，管芯324可包括在工厂在管芯制造期间在管芯324内但不在为单段管芯穿透互连例如单段管芯穿透第一互连310和单段管芯穿透第四互连316预先指定的位置形成的一个或多个TSV。
多个导电焊盘328、330、332、334可由任何导电材料(例如金)形成。保护导电层336可被印刷、沉积、形成或以另外方式设置在多个导电焊盘328、330、332、334中的每个上。在单段管芯穿透第一互连310、第二互连312、第三互连314和/或单段管芯穿透第四互连316的部分的形成中使用激光钻孔的情况下，保护导电层336可用作激光阻挡层。
腔322可被填充有填充材料338以封装、保护和/或固定管芯324。填充材料338可以是例如封装材料、用于形成第一电介质层306的材料或预浸材料，例如层压到第一电介质层306的顶侧表面的预浸材料。
第一层压层340(例如顶侧层压层)可设置到第一电介质层306。第二层压层342(例如背侧层压层)可设置到第二电介质层308。第一层压层340和第二层压层342中的每个可被称为预浸(预浸渍)层。第一层压层340和第二层压层342中的每个可包括一个或多个电介质和导电层。例如可通过经由喷射将层沉积到它们各自的表面上来提供预浸层。将预浸层和/或额外的层设置到衬底302上的其它方式(例如层压、接合、附着、粘附、形成)是本领域中的技术人员已知的。
在图3的示例性图示中，可在工厂在没有为单段管芯穿透第一互连310和单段管芯穿透第四互连316预先指定的位置处的TSV的情况下制造管芯324。在其它位置处的TSV可以是可选的。减小在给定管芯中的TSV的数量可减小管芯的成本。不是在工厂在管芯制造期间在为单段管芯穿透第一互连310和单段管芯穿透第四互连316预先指定的位置处形成管芯324，可在EDS集成期间通过穿过衬底302的至少一部分和管芯324进行背侧钻孔来形成单段管芯穿透第一互连310和单段管芯穿透第四互连316。
第一导电焊盘328和第四导电焊盘334(其可分别耦合到单段管芯穿透第一互连310和单段管芯穿透第四互连316)可耦合到管芯324的有源和/或无源电路。同样，第二导电焊盘330和第三导电焊盘332可耦合到管芯324的有源和/或无源电路。
结合与第二互连312和第三互连314相关的顶侧钻孔过程，激光阻挡层(例如保护导电层336)阻止由激光钻形成的孔穿透导电焊盘330、332(其可由金形成)并进入管芯324内。第二互连312和第三互连314不延伸到管芯324内和/或不延伸穿过管芯324。
结合背侧钻孔过程，单段管芯穿透第一互连310和单段管芯穿透第四互连316可延伸到管芯324内和/或延伸穿过管芯324。换句话说，可通过穿过第二层压层342(如果适当)、第二电介质层308(例如在衬底302中形成的腔322的底)并进入耦合到腔322的底的管芯324内和/或穿过管芯324钻孔来分别在第一孔310H和第四孔316H内形成单段管芯穿透第一互连310和单段管芯穿透第四互连316。
注意，结合与单段管芯穿透第一互连310和单段管芯穿透第四互连316相关的背侧钻孔过程，在管芯324的背侧上的激光阻挡层不存在。实际上，激光阻挡层可能在使用激光钻实现的背侧钻孔过程期间阻碍单段管芯穿透第一互连310和单段管芯穿透第四互连316的形成。至少在为单段管芯穿透互连的形成预先指定的位置处去除激光阻挡层可节省成本。
在图3的示例性图示中，在管芯324的顶侧上的第二导电焊盘330和第三导电焊盘332中的一个或多个可连接到在EDS 300的位于管芯324之下的一层处的第一节点364和第四节点370(例如导电焊盘或迹线)。完成这样的连接的布线路径的例子在上面结合图1被提供且为了简明将不重复。
实现单段管芯穿透第一互连310的益处可包括提供穿过一种导电材料(例如铜)从第一导电焊盘328(或在第一导电焊盘328上的保护导电层336)到在第二层压层342上的M4层388焊盘或迹线366的导电路径376。导电路径376可穿过管芯324和在管芯324和第二层压层342之间的衬底302的部分。因为单段管芯穿透第一互连310可由一种导电材料制成，该导电材料可被选择为最小化热耗散地电阻并最大化导热率。导电路径376通过双向箭头在图3中用图形示出。
实现图3所示的单段管芯穿透第四互连316的益处可包括从第四导电焊盘334(或在第四导电焊盘334上的保护导电层336)到在第二电介质层308上的第三节点368(例如M3层386的第三节点368(例如焊盘或迹线))的导电路径378。导电路径378可穿过管芯324和在管芯324和第二层压层342之间的衬底302的部分。因为单段管芯穿透第四互连316可由一种导电材料制成，该导电材料可被选择为最小化热耗散地电阻并最大化导热率。导电路径378通过双向箭头在图3中用图形示出。
实现本文所述的结构和方法可导致在例如第一导电焊盘328和背侧焊盘或迹线366之间的导电路径(例如导电路径376)的热耗散地电阻的最小化和导热率的最大化。例如，使用由铜制成的单段管芯穿透第一互连310可导致优于(例如，如在结合图2所述的例子中的)在镀铜的过孔段上堆叠的金TSV过孔段的大约30％的导热率的提高。
总之，根据一个方面，设备例如EDS 300可包括具有第一侧301和相对的第二侧303的衬底302、从第一侧301在衬底302内界定的腔322、耦合到腔322的底的管芯324，管芯324具有在管芯324的远离腔322的底的一侧上的导电焊盘(例如第四导电焊盘334)。EDS 300还可包括穿过衬底302的第二侧303(例如在第二电介质层308内)、管芯324和导电焊盘(例如第四导电焊盘334)延伸并在衬底302的第二侧303、管芯324和导电焊盘内界定的孔(例如第四孔316H)。EDS 300还可包括在孔(例如第四孔316H)内的并在衬底302的第二侧303(例如在第二电介质层308内)和导电焊盘(例如第四导电焊盘334)之间并穿过衬底302的第二侧303和导电焊盘延伸的导电材料(例如单段管芯穿透第四互连316)。换句话说，在图3的EDS300的一些实现方式中，孔(例如第四孔316H)可以连续穿过衬底302的第二侧303(例如在第二电介质层308内)、管芯324和导电焊盘(例如第四导电焊盘334)。在一些实现方式中，孔(例如第四孔316H)可以沿着穿过衬底302的第二侧303(例如在第二电介质层308内)、管芯324和导电焊盘(例如第四导电焊盘334)延伸的线性轴是同心的。在一些实现方式中，孔(例如第四孔316H)可以是沿着孔(例如第四孔316H)的长度的单个线性孔。在一些实现方式中，导电材料(例如其形成单段管芯穿透第四互连316)可以是整体单段。在一些实现方式中，导电材料(例如其形成单段管芯穿透第四互连316)可包括仅仅一层。换句话说，电镀和/或填充到孔(例如第四孔316H)内的导电材料可被识别为单段管芯穿透互连(例如单段管芯穿透第四互连316)。
总之，根据一个方面，设备例如EDS 300可包括具有第一侧301和相对的第二侧303的衬底302、从第一侧301在衬底302内界定的腔322、耦合到腔322的底的管芯324，管芯324具有在管芯324的远离腔322的底的一侧上的导电焊盘(例如第一导电焊盘328)。EDS 300还可包括相邻于腔322的底、耦合到衬底302的第二侧303(例如第二电介质层308)的层压层(例如第二层压层342)。在一些方面中，衬底302的第二侧303(例如第二电介质层308)可夹在管芯324和层压层(例如第二层压层342)之间。EDS 300还可包括穿过层压层(例如第二层压层342)、衬底302的第二侧303(例如第二电介质层308)、管芯324和导电焊盘(例如第一导电焊盘328)延伸并在层压层、衬底302的第二侧303、管芯324和导电焊盘内界定的孔(例如第一孔310H)。EDS 300还可包括在孔(例如第一孔310H)内的并在层压层(例如第二层压层342)、衬底302的第二侧303(例如第二电介质层308)、管芯324和导电焊盘(例如第一导电焊盘328)之间并穿过层压层、衬底302的第二侧303、管芯324和导电焊盘延伸的导电材料(例如单段管芯穿透第一互连310)。在一些实现方式中，孔(例如第一孔310H)可以连续穿过层压层(例如第二层压层342)、衬底302的第二侧303(例如第二电介质层308)、管芯324和导电焊盘(例如第一导电焊盘328)是连续的。在一些实现方式中，孔(例如第一孔310H)可以沿着穿过层压层(例如第二层压层342)、衬底302的第二侧303(例如第二电介质层308)、管芯324和导电焊盘(例如第一导电焊盘328)延伸的线性轴是同心的。在一些实现方式中，孔(例如第一孔310H)可以是沿着孔(例如第一孔310H)的长度的单个线性孔。在一些实现方式中，导电材料(例如其形成单段管芯穿透第一互连310)可以是整体单段。在一些实现方式中，导电材料(例如其形成单段管芯穿透第一互连310)可包括仅仅一层。换句话说，电镀和/或填充到孔(例如第一孔310H)内的导电材料可被识别为单段管芯穿透互连(例如单段管芯穿透第一互连310)。
适当的绝缘体可在穿过各种层延伸的互连周围形成，以阻止例如对导电层304和/或粘合剂、焊料或环氧树脂326的短路。
图4示出根据本文所述的方面的包括单段管芯穿透第一互连410和单段管芯穿透第四互连416的EDS 400的横截面视图。在图3的EDS 300和图4的EDS 400之间的差异是，所有单段管芯穿透互连都具有在同一层(例如M4层488)处的第一端411、417。因此，在图4的方面中，单段管芯穿透互连(410、416)可在单个背侧钻孔过程期间形成。
EDS 400可包括衬底402。衬底402可具有第一侧401和相对的第二侧403。衬底402可以是核心衬底。衬底402可包括夹在衬底402的第一侧401处的第一电介质层406和在衬底402的第二侧403处的第二电介质层408之间的导电层404。导电层404可由金属例如铜形成。导电层404可以比EDS 400中的其它导电层(例如M1层482、M2层484、M3层486、M4层488)厚。导电层404的厚度可提供刚度和/或对EDS 400的结构支撑。导电层404可用作EDS 400的地平面或电源平面。
在可选的方面中，衬底402可以是核心衬底。在可选的方面中，设想衬底402可包括夹在衬底402的第一侧401处的第一导电层(未示出)和在衬底402的第二侧403处的第二导电层(未示出)之间的电介质层(未示出)。换句话说，在可选的方面中，衬底402可具有非导电电介质层，其在相对侧上包覆有导电层。适当的绝缘体可在穿过各种层延伸的互连周围形成以防止对在电介质的任一侧上的导电层的短路。
可在衬底402内界定腔422。如在本文所述的，腔422可以是由在衬底402内的侧壁界定的开口或孔隙。可从衬底402的第一侧401在衬底402内界定腔422。可在衬底中形成腔422。腔422可以足够大以保持管芯424。可通过包括例如光刻、机械和/或激光钻孔的方法形成腔422。腔422的底部可被称为腔422的“底”。在一些实现方式中，腔422可以没有第一电介质层406和导电层404，且腔422的底可由在腔422中暴露的第二电介质层408界定。
管芯424可包括有源和/或无源电路/部件。管芯424可使用通常被描述为拾取和放置机器、管芯接合机器或射片机的表面安装技术(SMT)部件放置系统来耦合到腔422的底(例如耦合到在腔422内的第二电介质层408)。管芯424可例如使用粘合剂、焊料或环氧树脂426来耦合到腔422的底。
管芯424可包括多个导电焊盘428、430、432、434，其包括在管芯424的远离腔422的底的一侧上的第一导电焊盘428、第二导电焊盘430、第三导电焊盘432和第四导电焊盘434。在图4中的示例性图示的管芯424没有描绘在工厂在管芯424的制造期间在管芯424内形成的任何穿透衬底过孔(TSV)。在一些实现方式中，管芯424可包括在工厂在管芯424的制造期间在管芯424内但不在为单段管芯穿透互连例如单段管芯穿透第一互连410和单段管芯穿透第四互连416预先指定的位置形成的一个或多个TSV。
多个导电焊盘428、430、432、434可由任何导电材料(例如金)形成。保护导电层436可被印刷、沉积、形成或以另外方式设置在多个导电焊盘428、430、432、434中的每个上。在单段管芯穿透第一互连410、第二互连412、第三互连414和/或单段管芯穿透第四互连416的部分的形成中使用激光钻孔的情况下，保护导电层436可用作激光阻挡层。
腔422可被填充有填充材料438以封装、保护和/或固定管芯424。填充材料438可以是例如封装材料、用于形成第一电介质层406的材料或预浸材料，例如层压到第一电介质层406的顶侧表面的预浸材料。
第一层压层440(例如顶侧层压层)可设置到第一电介质层406。第二层压层442(例如背侧层压层)可设置到第二电介质层408。第一层压层440和第二层压层442中的每个可被称为预浸(预浸渍)层。第一层压层440和第二层压层442中的每个可包括一个或多个电介质和导电层。例如可通过经由喷射将层沉积到它们各自的表面上来提供预浸层。将预浸层和/或额外的层设置到衬底402上的其它方式(例如层压、接合、附着、粘附、形成)是本领域中的技术人员已知的。
在图4的示例性图示中，可在工厂在没有为单段管芯穿透第一互连410和单段管芯穿透第四互连416预先指定的位置处的TSV的情况下制造管芯424。在其它位置处的TSV可以是可选的。减小在给定管芯中的TSV的数量可减小管芯的成本。不是在工厂在管芯制造期间在为单段管芯穿透第一互连410和单段管芯穿透第四互连416预先指定的位置处形成管芯424，可在EDS集成期间通过穿过衬底402的至少一部分和管芯424进行背侧钻孔来形成单段管芯穿透第一互连410和单段管芯穿透第四互连416。
第一导电焊盘428和第四导电焊盘434(其可分别耦合到单段管芯穿透第一互连410和单段管芯穿透第四互连416)可耦合到管芯424的有源和/或无源电路。同样，第二导电焊盘430和第三导电焊盘432可耦合到管芯424的有源和/或无源电路。
结合与第二互连412和第三互连414相关的顶侧钻孔过程，激光阻挡层(例如保护导电层436)阻止由激光钻形成的孔穿透导电焊盘430、432(其可由金形成)和管芯424。第二互连412和第三互连414不延伸到管芯424内和/或穿过管芯424延伸。
结合背侧钻孔过程，单段管芯穿透第一互连410和单段管芯穿透第四互连416可延伸到管芯424内和/或穿过管芯424延伸。换句话说，可通过穿过第二层压层442、第二电介质层408(例如在衬底402中形成的腔422的底)并进入耦合到腔422的底的管芯424内和/或穿过管芯424钻孔来分别由第一孔410H和第四孔416H形成单段管芯穿透第一互连410和单段管芯穿透第四互连416。
注意，结合与单段管芯穿透第一互连410和单段管芯穿透第四互连416相关的背侧钻孔过程，在管芯424的背侧上的激光阻挡层不存在。实际上，激光阻挡层可能在使用激光钻实现的背侧钻孔过程期间阻碍单段管芯穿透第一互连410和单段管芯穿透第四互连416的形成。至少在为单段管芯穿透互连的形成预先指定的位置处除去激光阻挡层可节省成本。
实现单段管芯穿透第一互连410和单段管芯穿透第四互连416的益处可包括提供穿过一种导电材料(例如铜)的导电路径476、478。与单段管芯穿透第一互连410相关的导电路径476可从第一导电焊盘428(或在第一导电焊盘428上的保护导电层436)延伸到在第二层压层442上的M4层488焊盘或迹线467。与单段管芯穿透第四互连416相关的导电路径478可从第四导电焊盘434(或在第四导电焊盘434上的保护导电层436)延伸到在第二层压层442上的同一M4层488焊盘或迹线467。导电路径476、478可穿过管芯424、在管芯424和第二层压层442之间的衬底402的部分以及第二层压层442。因为单段管芯穿透第一互连410和单段管芯穿透第四互连416可由一种导电材料制成，该导电材料可被选择为最小化热耗散地电阻并最大化导热率。导电路径476、478通过双向箭头在图4中用图形示出。
实现本文所述的结构和方法可导致在例如顶侧导电焊盘(例如第一导电焊盘428、第四导电焊盘434)和在第二层压层442上的焊盘或迹线467之间的导电路径(例如导电路径476、478)的热耗散地电阻的最小化和导热率的最大化。例如，使用由铜形成的单段管芯穿透互连(例如410、416)可导致优于(例如，如在关于图2所述的例子中的)镀铜的过孔段上堆叠的金TSV过孔段的大约30％的导热率的提高。
适当的绝缘体可在穿过各种层延伸的互连周围形成，以阻止例如对导电层404和/或粘合剂、焊料或环氧树脂426的短路。
图5A示出根据本文所述的方面的可安装在EDS中的管芯的背侧平面图。例如，管芯524可安装在图3、4、6A和/或6B的EDS中。管芯524可具有在管芯524的边缘向内的、填充有有源和/或无源电路的区域525。填充有有源和/或无源电路的区域525的边缘在图5A中由幻影虚线划界。可建立在管芯524的边缘和填充有有源和/或无源电路的区域525的边缘之间的保护区域527。在一些实现方式中，很少(如果有的话)的电路存在于保护区域527中。
图5B示出沿着线5B-5B截取的图5A的管芯524的横截面视图。图5B用图形示出很少(如果有的话)的电路存在于保护区域527中。在一些实现方式中，单段管芯穿透互连可位于保护区域527中。然而，单段管芯穿透互连可位于管芯524上的任何地方。
图6A示出具有被预先指定用于形成单段管芯穿透互连的第一位置602的第一EDS600的背侧平面图。幻影虚线将在管芯624的边缘向内的、填充有有源和/或无源电路的区域625划界。被围在圆圈内的“+”符号用图形象征每个第一位置602。第一位置602定位成相邻于管芯624的边界(例如边缘)并在管芯624的边界(例如边缘)内。在指定的第一位置602处形成的所有单段管芯穿透互连可延伸到管芯624内和/或穿过管芯624延伸。图6A此外示出预先指定用于形成不延伸到管芯624内和/或穿过管芯624延伸的其它互连的第二位置604。被围在正方形内的“+”符号用图形象征每个第二位置604。第二位置604可位于管芯624的边界的外部或可位于管芯624的边界内。
第一EDS 600的平面图在背侧钻孔过程之前的阶段呈现。示出在添加导电层(类似于图3的M4层388)之前的第二层压层642的背侧表面的表示。用幻影虚线呈现嵌在第一EDS600内的管芯624的轮廓，因为在所示平面图中且甚至在有耦合到第一EDS 600的管芯624的情况下，管芯624从第一EDS 600的背侧是不可见的。此外，用幻影虚线呈现管芯624存在于的腔622(例如由侧壁界定的开口或孔隙)的轮廓，因为腔622类似地从第一EDS 600的背侧是不可见的。
在一些实现方式中，在背侧钻孔过程期间，激光钻可通过在每个第一位置602处钻孔来形成多个孔。在每个第一位置602处形成的每个孔可延伸到第二层压层642、腔622的底、管芯624和在管芯624的顶侧上的导电焊盘(未示出)内和/或穿过第二层压层642、腔622的底、管芯624和在管芯624的顶侧上的导电焊盘延伸(并可进一步暴露与在管芯624的顶侧上的导电焊盘(未示出)相关的激光阻挡层(未示出)的下侧表面)。
在一些实现方式中，在背侧钻孔过程期间，激光钻可通过在每个第二位置604处钻孔来形成多个孔。在每个第二位置604处形成的每个孔不延伸到管芯624内和/或穿过管芯624延伸。
在一些实现方式中，在第一位置602和第二位置604中的每个处钻孔之后，导电材料可用于电镀和/或填充孔，由此形成在孔内的互连。导电材料可电镀孔的侧壁和/或完全填充孔。用导电材料电镀和/或填充孔可以耦合在孔的侧壁上(和/或在每个第一位置602处、导电焊盘(未示出)和/或在管芯624的顶侧上的激光阻挡层(未示出))暴露的金属化的边缘和互连的其余部分。可将形成例如M4层的焊盘和迹线的额外金属化添加到第二层压层642。
在图6A中，预先指定用于形成单段管芯穿透互连的第一位置602被示为朝着管芯624的外边缘来定位。在管芯的外边缘周围的区域可被称为保护区域(例如527，图5)。保护区域从在管芯624上或内的有源和/或无源电路方面来说可以比在管芯的边缘向内的区域625具有更小的密度。在一些实现方式中，管芯624可被设计为容许钻(例如激光钻)与第一位置602的未对准。在一些实现方式中，被分派有钻出用于单段管芯穿透互连的孔的任务的钻可以是能够钻出直径在大约10和200μm之间或在大约30和100μm之间的孔的激光钻；然而，比所提供的范围更小或更大的直径是可接受的并且是可以被设想到的。如本领域中的技术人员已知的，例如，孔的直径可取决于管芯的厚度。在一些实现方式中，管芯尺寸的范围可以是大约1.5x1.5 mm到大约10x10 mm的数量级；在一个实现方式中，管芯可以是大约2x2 mm；然而，管芯不限于本文记载的尺寸，且可以更大或更小，这取决于例如封装尺寸。
图6B示出具有被预先指定用于形成单段管芯穿透互连的第一位置602的第二EDS601的背侧平面图。幻影虚线将在管芯624的边缘向内的、填充有有源和/或无源电路的区域625划界。图6B的部件的描述与图6A的部件相同或相似，且为了简明将不被重复。然而在图6B中，被预先指定用于形成单段管芯穿透互连的第一位置602被示出为定位成相邻于管芯624，且都在管芯624的外边缘上(例如在管芯的保护区域中)并在管芯624的边缘向内的区域625(例如具有高密度的有源和/或无源电路的区域)内。图6B的方面意欲说明即使在管芯624上或内的有源和/或无源电路的密度可以在管芯624的边缘向内的区域625比在相邻于管芯624的边缘的区域中更大，也可能设计管芯624以适应在管芯624的边缘向内的区域625内的单段管芯穿透互连。
用于制造嵌入式管芯衬底(EDS)设备的示例性序列
图7A-7C示出根据本文所述的方面的用于提供/制造包括单段管芯穿透互连的EDS的示例性序列。在一些实现方式中，提供/制造包括单段管芯穿透互连的EDS包括几个处理阶段。图7(其包括图7A-7C)示出用于提供/制造包括单段管芯穿透互连的EDS的阶段的示例性序列。在一些实现方式中，图7A-7C的示例性序列可用于制造包括图3、4、6A和/或6B的单段管芯穿透互连的EDS。然而，为了简化的目的，将在提供/制造图3的EDS的上下文中描述图7A-7C。
应注意，图7A-7C的序列可组合一个或多个阶段，以便简化和/或澄清用于提供包括单段管芯穿透互连的EDS的序列。在一些实现方式中，可改变或修改处理阶段的顺序。
如图7A所示的阶段1示出在衬底702被提供之后的状态。衬底702可以是核心衬底、核心层。衬底702可以是双面的。衬底702可包括可由金属例如铜形成的导电层704。导电层704可以比EDS中的其它导电层(例如M1层782、M2层784、M3层786、M4层788)厚。导电层704的厚度可以为EDS提供刚度和/或结构支撑。导电层704可用作EDS的地平面或电源平面。衬底702可包括在衬底702的第一侧701处的第一电介质层706(例如顶侧电介质层)和在衬底702的第二侧703处的第二电介质层708(例如背侧电介质层)。第一电介质层706和第二电介质层708可将导电层704夹在其间。衬底702可由供应商形成或提供。
阶段2示出在衬底702中形成多个孔711H、713H之后的状态。多个孔711H、713H可由衬底702界定。多个孔711H、713H可容纳分段互连。多个孔711H、713H可以例如用光刻工艺、机械工艺和/或激光钻孔工艺来形成。
阶段3示出在衬底702上和/或中形成M2层784(例如金属层)的焊盘或迹线715和M3层786(例如金属层)的焊盘或迹线717之后的状态。在示例性图示中，M2层784的焊盘或迹线715可形成在第一电介质层706上。M3层786的焊盘或迹线717可形成在第二电介质层708上和/或中。多个孔711H、713H可被填充和/或电镀有导电金属，例如对M2层784的焊盘或迹线715和M3层786的焊盘或迹线717使用的相同金属。第一分段互连718可通过(在多个孔711H、713H内的)导电材料711和导电材料713的连接在焊盘或迹线715和焊盘或迹线717之间形成。第一分段互连718被称为“分段”互连，因为它由在多个孔711H、713H(分别)中的导电材料形成的段(例如层)组成。接缝705被示为在段之间，表明虽然第一分段互连718在阶段3中以完成状态显示，但在孔711H中的导电材料711的形成可在与孔713H中的导电材料713的形成不同的阶段、不同的时间发生。第一分段互连718由多个层形成，其中例如每个层由不同的段形成。
阶段4示出在衬底702中形成腔722(例如由侧壁界定的开口或孔隙)之后的状态。可通过包括例如光刻、机械处理和/或激光钻孔的方法形成腔722。可在衬底702内从第一侧701界定腔722。可通过从第一电介质层706和导电层704移除材料来形成腔722。在一些实现方式中，腔722可以没有第一电介质层706和导电层704。可选择腔722的宽度和深度以便为可放置在腔722内的管芯724提供空间。在一些实现方式中，腔722的深度可以大于或等于管芯724的高度加上可用于将管芯724耦合到腔722的底部(例如底)的粘合剂、焊料或环氧树脂726的厚度。因此，至少根据管芯724的高度，可从衬底702移除更多或更少的材料以形成由衬底702界定的腔722。
在一些实现方式中，导电层704的某个部分可保留在腔722中；然而在这样的实现方式中，可实现例如反垫片(anti-pad)区段和/或绝缘区段等措施以确保在管芯的底部上的金属化和/或穿透腔722的底的单段管芯穿透互连的金属化不与导电层704形成不期望的短路。
在一些实现方式中，可在腔722的形成期间移除第二电介质层708(例如背侧电介质层)的某个部分。在一些实现方式中，可通过从在衬底702中界定腔722的侧壁内移除第一电介质层706、导电层704和第二电介质层708的全部来形成腔722。在这样的实现方式中，管芯可耦合到相邻于第二电介质层708(例如在第二电介质层708之下)的层。
阶段5示出在管芯724耦合到腔722的底(例如在腔722内耦合到第二电介质层708)之后的状态。可例如使用粘合剂、焊料或环氧树脂726来耦合管芯722。管芯724可包括多个导电焊盘728、730、732、734，其包括在管芯724的远离腔722的底的一侧上的第一导电焊盘728、第二导电焊盘730、第三导电焊盘732和第四导电焊盘734。多个导电焊盘728、730、732、734可例如由金形成。多个导电焊盘728、730、732、734中的每个可具有沉积、电镀、添加在焊盘上的激光阻挡层736(例如保护导电层)(例如在多个导电焊盘728、730、732、734中的每个的顶部上的激光阻挡层736)。激光阻挡层736可以是例如铜。
阶段5还示出在腔722接纳填充材料738以封装、保护和/或固定管芯724之后的状态。填充材料738可至少部分地封装管芯724。在一些实现方式中，填充材料738可被施加(例如形成、提供)，使得填充材料738的表面基本上与第一电介质层706的顶侧表面共面。
阶段6示出在孔716H中形成单段管芯穿透第四互连716之后的状态。可例如通过穿过第二电介质层708(例如衬底702的一部分、在衬底702中形成的腔722的底)并进入到耦合到腔722的底的管芯724内钻孔来形成孔716H。孔716H可穿过衬底702的第二侧703(例如其中衬底的第二侧可包括第二电介质层708)、管芯724和导电焊盘734延伸并可被界定在衬底702的第二侧703、管芯724和导电焊盘734内。例如在示例性图示中，孔716H穿过衬底702的第二电介质层708、管芯724和导电焊盘734延伸并可被界定在衬底702的第二电介质层708、管芯724和导电焊盘734内。在一些实现方式中，孔716H可在导电焊盘734上的激光阻挡层736处和/或中终止。导电材料(例如形成单段管芯穿透第四互连716的导电材料)电镀和/或填充孔716H并从孔716H内耦合到导电焊盘734。导电材料形成第二电介质层708的远离腔的底的表面和导电焊盘734之间的互连(单段管芯穿透第四互连716)。可在第二电介质层708上和/或中形成焊盘或迹线768。
单段管芯穿透第四互连716可与在它的右侧的第一分段互连718进行对比。单段管芯穿透第四互连716可被描述为整体单段、整体结构、不能分割的结构和/或未经分割的结构。单段管芯穿透第四互连716可被描述为穿过衬底702、管芯724和导电焊盘734延伸并在衬底702、管芯724和导电焊盘734内界定的结构。相反，第一分段互连718由导电材料711的第一段和导电材料713的第二段的堆叠组形成，且不延伸到管芯724和/或在管芯724的顶侧上的任何导电焊盘内和/或穿过管芯724和/或在管芯724的顶侧上的任何导电焊盘延伸。
阶段7示出在将第一层压层740(例如顶侧层压层)设置到第一电介质层706并将第二层压层742设置到第二电介质层708之后的状态。第一层压层740和第二层压层742中的每个可被称为预浸(预浸渍)层。第一层压层740和第二层压层742中的每个可包括一个或多个电介质和导电层。例如可通过经由喷射将层沉积到它们各自的表面上来提供预浸层。将预浸层和/或额外的层设置到衬底702上的其它方式(例如层压、接合、附着、粘附、形成)是本领域中的技术人员已知的。
阶段8示出在通过在第一层压层740(例如第一预浸层)上开始的预先指定的位置处钻孔来形成包括第一顶侧外侧孔752H、第一顶侧内侧孔712H、第二顶侧内侧孔714H和第二顶侧外侧孔746H的第一多个孔之后的状态。可在顶侧钻孔过程期间形成第一多个孔。可以通过在第二层压层742(例如第二预浸层)上开始的预先指定的位置处钻孔来形成包括第一外侧孔762H、第二外侧孔756H和内侧孔710H的第二多个孔。可在背侧钻孔过程期间形成第二多个孔。
在顶侧钻孔过程期间，第一顶侧内侧孔712H和第二顶侧内侧孔714H穿过第一层压层740和在腔722内的填充材料738的一部分延伸。第一顶侧内侧孔712H和第二顶侧内侧孔714H在激光阻挡层736处终止。第一顶侧内侧孔712H和第二顶侧内侧孔714H不延伸到管芯724内和/或穿过管芯724延伸(和/或不延伸到在管芯724处的导电焊盘730、732内和/或穿过在管芯724处的导电焊盘730、732延伸)。第一顶侧外侧孔752H和第二顶侧外侧孔746H也穿过第一层压层740延伸。第一顶侧外侧孔752H在第一电介质层706上的焊盘或迹线754上终止。第二顶侧外侧孔746H在第一电介质层706上的焊盘或迹线715上终止。
在背侧钻孔过程期间，第一外侧孔762H穿过第二层压层742延伸并由第二层压层界定，并在第二电介质层708上的M3层786的焊盘或迹线760处终止。第二外侧孔756H穿过第二层压层742延伸并由第二层压层742界定，并在第二电介质层708上的M3层786的焊盘或迹线717处终止。在背侧钻孔过程期间，内侧孔710H(其可被电镀和/或填充有导电材料以形成单段管芯穿透第一互连710)穿过第二层压层742、衬底702(例如第二电介质层708、位于管芯724和第二层压层742之间的衬底702的一部分(例如腔722的底))、管芯724和导电焊盘728延伸并由第二层压层742、衬底702、管芯724和导电焊盘728界定。例如，在示例性图示中，内侧孔710H穿过第二层压层742、衬底702的第二电介质层708、管芯724和导电焊盘728延伸并由第二层压层742、衬底702的第二电介质层708、管芯724和导电焊盘728界定。内侧孔710H在导电焊盘728上的激光阻挡层736处或中终止。
可通过包括例如光刻、机械和/或激光钻孔的方法形成第一多个孔(包括第一顶侧外侧孔752H、第一顶侧内侧孔712H、第二顶侧内侧孔714H和第二顶侧外侧孔746H)和第二多个孔(包括第一外侧孔762H、第二外侧孔756H和内侧孔710H)。
阶段9示出在导电材料用于形成在内侧孔710H中的单段管芯穿透第一互连710之后的状态。导电材料形成在第二层压层742的远离衬底702的第二侧703的表面(例如其中衬底的第二侧可包括第二电介质层708)和导电焊盘734之间的互连(单段管芯穿透第一互连710)。此外，阶段9示出在第一顶侧外侧孔752H中的导电材料752、在第一顶侧内侧孔712H中的导电材料712、在第二顶侧内侧孔714H中的导电材料714、在第二顶侧外侧孔746H中的导电材料746、在第一外侧孔762H中的导电材料762、在第二外侧孔756H中的导电材料756。阶段9还示出在第一层压层740上和/或中形成的M1层782和在第二层压层742上和/或中形成的M4层788。M1层782可包括第一水平迹线790和第二水平迹线792。M4层788可包括第一节点764、第二节点766和第四节点770(例如其中节点可以是导电焊盘或迹线)。
可实现没有用于将管芯724耦合到衬底702的粘合剂、焊料或环氧树脂726的保护区域(未示出)，例如反垫片区段和/或绝缘区段，保护区域可被设置在单段管芯穿透第一互连710和单段管芯穿透第四互连716周围以排除对粘合剂、焊料或环氧树脂726的短路，如果例如粘合剂、焊料或环氧树脂726是导电的。
在一些实现方式中，可在核心衬底上同时制造几个EDS，且可执行分割过程以将核心衬底切割成单独的EDS。
用于制造嵌入式管芯衬底(EDS)的示例性方法
图8示出制造包括单段管芯穿透互连的EDS的示例性方法的流程图800。在一些实现方式中，图8的示例性方法可用于制造包括图3、4、6A和/或6B的单段管芯穿透互连的EDS。然而，为了简化的目的，将在提供/制造图3的EDS的上下文中描述图8。
应注意，在图8中呈现的块的序列可组合一个或多个操作，以便简化和/或澄清用于制造包括单段管芯穿透互连的EDS的方法。在一些实现方式中，可改变或修改块的顺序。
可提供衬底(802)。衬底可具有第一侧和相对的第二侧。衬底可以是双面的。衬底可以是核心衬底(例如核心层)。衬底可包括可由金属例如铜形成的导电层。衬底可包括在衬底的第一侧处的第一电介质层(例如顶侧电介质层)和在衬底的第二侧处的第二电介质层(例如背侧电介质层)。第一电介质层和第二电介质层可将导电层夹在其间。
多个孔可在衬底中形成以容纳多个互连(804)。例如，光刻工艺、机械工艺和/或激光钻孔工艺可用于形成多个孔。在一些实现方式中，可使用激光钻来形成多个孔。
金属化(例如导电材料)可被提供(806)到多个孔以形成互连，并可在第一电介质层和第二电介质层上被图案化以形成焊盘和/或迹线。
可在衬底中形成腔(808)。可在衬底内界定腔。如在本文所述的，腔可以是由在衬底内的侧壁界定的开口或孔隙。腔可在衬底内从衬底的第一侧形成并被界定。可通过从第一电介质层和导电层移除材料来形成腔。可选择腔的宽度和深度以便为可放置在腔内的管芯提供空间。在一些实现方式中，腔的深度可以大于或等于管芯的高度加上将管芯耦合到腔的底部(或底)的粘合剂、焊料或环氧树脂的厚度。
管芯可耦合到腔的底(例如耦合到在腔内暴露的第二电介质层)(810)。管芯可具有耦合到腔的底的第一侧和远离腔的底的相对的第二侧。可使用例如粘合剂、焊料或环氧树脂来耦合管芯。管芯可包括多个导电焊盘。多个导电焊盘可由例如金形成。管芯可包括在管芯的远离腔的底的一侧(管芯的相对的第二侧)上的至少一个导电焊盘。多个导电焊盘可以每个都具有沉积、电镀、添加在焊盘的顶部上的激光阻挡层。激光阻挡层可以是金属例如铜的覆盖层。激光阻挡层的金属可以不同于在下面的导电焊盘的金属。
腔可接纳填充材料以封装、保护和/或固定管芯(812)。填充材料可至少部分地封装管芯。在一些实现方式中，填充材料可被施加(例如形成、提供)，使得填充材料的表面基本上与第一电介质层的表面共面。
可通过钻孔以穿过衬底、管芯和导电焊盘延伸来形成(814)(例如提供)孔。例如，孔可穿过衬底的第二侧(例如管芯耦合到的衬底的一层、具有被描述为腔的底的表面的衬底的一层、包括第二电介质层的衬底的一层)延伸并被界定在衬底的第二侧内，延伸到耦合到腔的底的管芯内和/或穿过管芯延伸，以及延伸到在管芯的远离腔的底的侧面上的导电焊盘内和/或穿过该导电焊盘延伸。在一些实现方式中，孔可延伸到管芯内和/或穿过管芯延伸，并在管芯上的导电焊盘的表面处终止或暴露导电焊盘的表面。导电焊盘的表面可以是导电焊盘的底面。导电焊盘的底面可以在基本上沿着在管芯的顶部和导电焊盘的底部之间的界面平放的平面中。
可提供导电材料以电镀和/或填充孔并从孔内耦合到导电焊盘(816)。导电材料可电镀孔的侧壁和/或完全填充孔。穿过衬底的第二电介质层、管芯延伸并被界定在衬底的第二介质层、管芯内并进入和/或穿过导电焊盘的孔可以一次、或换句话说在一个过程中或在一次行动中形成。可从EDS的第二电介质层、穿过管芯并进入和/或穿过在管芯的远离耦合到腔的底的管芯的侧面的侧面上的导电焊盘延伸的导电材料可以是整体的、不能分割的和/或未经分割的结构。因此，因为导电材料穿过衬底、管芯和导电焊盘延伸且可被形成为整体的、不能分割的和/或未经分割的段(例如一个结构、一个段、单个段)，它可被称为单段管芯穿透互连。此外，在EDS集成期间例如在EDS集成期间的背侧钻孔过程(例如操作、行动)期间形成孔。如前面提到的，出于损坏管芯的恐惧，实体不喜欢在EDS集成期间将孔钻到管芯内。然而发现，本文所述的方面可通过从管芯消除至少一些TSV(从而减小管芯掩模计数和在制造管芯中使用的操作的数量)来减小管芯的成本。此外，因为根据本文所述的方面形成的单段管芯穿透互连可由一种导电材料形成为单段，它可由具有比用于制造管芯中的TSV的材料例如金更好的导热率的导电材料形成。例如，在一些实现方式中，可用于形成单段管芯穿透互连的导电材料可以是铜。铜单段管芯穿透互连的导热率被发现具有比用于砷化镓(GaAs)管芯的金好30％和比用于体/绝缘体上硅(SOI)CMOS(SOI CMOS)的钨(W)好100％的导热性。
第一层压层可被设置到第一电介质层，以及第二层压层可被设置到第二电介质层(818)。
如果适当，可执行顶侧钻孔过程(820)。
如果适当，可执行额外的背侧钻孔(822)，其中如果适当，背侧钻孔可包括用于额外单段管芯穿透互连的额外的孔的形成。因为额外的层(第二层压层)被添加到总EDS结构，在背侧钻孔过程期间，被指定为单段管芯穿透互连的孔可穿过第二层压层、在管芯和第二层压层之间的衬底的层(例如腔的底)、管芯和在管芯的顶侧上的导电焊盘延伸并被界定在第二层压层、在管芯和第二层压层之间的衬底的层、管芯和在管芯的顶侧上的导电焊盘内。在一些实现方式中，孔可在导电焊盘上的激光阻挡层处终止。
M1层(例如导电材料/导电层/金属化层)可在第一层压层上和/或中形成以及M4层可在第二层压层上和/或中形成以图案化焊盘和/或迹线(824)。
图9示出用于制造包括单段管芯穿透互连的EDS的示例性方法的另一流程图900。在一些实现方式中，图9的示例性方法可用于制造包括图3、4、6A和/或6B的单段管芯穿透互连的EDS。然而，为了简化的目的，将在提供/制造图3的EDS的上下文中描述图9。
应注意，在图9中呈现的块的序列可组合一个或多个操作，以便简化和/或澄清用于制造包括单段管芯穿透互连的EDS的方法。在一些实现方式中，可改变或修改块的顺序。
可提供(902)具有第一侧和相对的第二侧的衬底。可在衬底内形成(904)在衬底内界定的腔(例如由在衬底内的侧壁界定的开口或孔隙)。可从衬底的第一侧形成在衬底内界定的腔。管芯可耦合到腔的底(906)，管芯具有在管芯的远离腔的底的一侧上的导电焊盘。可选地，可将填充材料添加(908)到腔。填充材料可例如起作用来封装、保护和/或固定管芯。
可进行(910)钻出穿过衬底、管芯和导电焊盘延伸并被界定在衬底、管芯和导电焊盘内的孔的过程。孔可暴露导电焊盘的表面(例如从孔内接近/可见的导电焊盘的表面)。孔可被电镀和/或填充(912)有从孔内耦合到导电焊盘的导电材料。在一些实现方式中，在钻孔之前，管芯可耦合到腔的底。在一些实现方式中，钻孔可以一次被执行。换句话说，可在一个过程(例如背侧钻孔过程)期间形成孔的整个长度。在一些实现方式中，孔可被形成为沿着穿过衬底的第二侧、管芯和导电焊盘延伸的线性轴是同心的。在一些实现方式中，孔可被形成为沿着孔的长度的单个线性孔。在一些实现方式中，电镀和/或填充孔的导电材料可被形成为整体单段。在一些实现方式中，导电材料可在衬底的第二侧、管芯和导电焊盘之间和穿过衬底的第二侧、管芯和导电焊盘延伸，并可被形成为仅仅一层(例如一种导电材料的仅仅一段、一种导电材料的仅仅一层)。在一些实现方式中，导电材料可形成在衬底的远离腔的底的第二侧的表面和导电焊盘之间的互连。在一些实现方式中，导电材料可形成在衬底的背侧表面上的孔的开口和导电焊盘之间的互连。在一些实现方式中，互连可被形成为单段(例如单段管芯穿透互连)。在一些实现方式中，互连是整体的、不能分割的和/或未经分割的结构。
图10示出用于制造包括单段管芯穿透互连的EDS的示例性方法的另一流程图1000。在一些实现方式中，图10的示例性方法可用于制造包括图3、4、6A和/或6B的单段管芯穿透互连的EDS。然而，为了简化的目的，将在提供/制造图4的EDS的上下文中描述图10。
应注意，在图10中呈现的块的序列可组合一个或多个操作，以便简化和/或澄清用于制造包括单段管芯穿透互连的EDS的方法。在一些实现方式中，可改变或修改块的顺序。
可提供(1002)具有第一侧和相对的第二侧的衬底。可在衬底内形成(1004)在衬底内界定的腔(例如由在衬底内的侧壁界定的开口或孔隙)。可从衬底的第一侧形成在衬底内界定的腔。管芯可耦合到腔的底(1006)，管芯具有在管芯的远离腔的底的一侧上的导电焊盘。可选地，可将填充材料添加(1008)到腔。填充材料可例如起作用来封装、保护和/或固定管芯。
层压层(例如第二层压层)可耦合(1010)到衬底的第二侧(例如衬底的背侧)。可选地，第一层压层可耦合(1012)到衬底的第一侧(例如衬底的顶侧)。
可进行(1014)钻出穿过第二层压层、衬底、管芯和导电焊盘延伸并被界定在第二层压层、衬底、管芯和导电焊盘内的孔的过程。孔可暴露导电焊盘的表面(例如从孔内接近/可见的导电焊盘的表面)。孔可被电镀和/或填充(1016)有从孔内耦合到导电焊盘的导电材料。
在一些实现方式中，在钻孔之前，管芯可耦合到腔的底，且层压层可耦合到衬底的第二侧。在一些实现方式中，钻孔可以一次被执行。换句话说，可在一个过程(例如背侧钻孔过程)期间形成孔的整个长度。在一些实现方式中，孔可被形成为沿着穿过层压层、衬底的第二侧、管芯和导电焊盘延伸的线性轴是同心的。在一些实现方式中，孔可被形成为沿着孔的长度的单个线性孔。在一些实现方式中，电镀和/或填充孔的导电材料可被形成为整体单段。在一些实现方式中，导电材料可在层压层、衬底的第二侧、管芯和导电焊盘之间并穿过层压层、衬底的第二侧、管芯和导电焊盘延伸，且可被形成为仅仅一层(例如一种导电材料的仅仅一段、一种导电材料的仅仅一层)。在一些实现方式中，导电材料可形成在层压层的远离腔的底的表面和导电焊盘之间的互连。在一些实现方式中，导电材料可形成在第二层压层的背侧表面上的孔的开口和导电焊盘之间的互连。在一些实现方式中，互连可被形成为单段(例如单段管芯穿透互连)。在一些实现方式中，互连是整体的、不能分割的和/或未经分割的结构。
示例性电子设备
图11示出可与包括单段管芯穿透互连的任一前面提到的EDS集成的各种电子设备。例如，诸如移动电话设备1102、膝上型计算机设备1104、固定位置终端设备1106、可穿戴式设备1108的电子设备可包括EDS，该EDS包括如在本文所述的单段管芯穿透互连1100。图11所示的电子设备是示例性的。例如，包括如本文所述的单段管芯穿透互连1100的EDS可合并到其它电子设备内，包括但不限于一组设备，该组设备包括移动设备、手持个人通信系统(PCS)单元、个人数字助理、便携式数据终端、启用全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置终端(例如仪表读取设备)、通信设备、移动电话、智能电话、平板计算机、计算机、可穿戴式设备(例如手表、眼镜)、物联网(IoT)设备、膝上型计算机、服务器、路由器、在机动车辆(例如包括自主机动车辆)中实现的电子设备、或存储或取回数据或计算机指令的任何其它设备、或其任何组合。
在图3、4、5A、5B、6A、6B、7A-7C、8、9和/或10中所示的部件、过程、特征和/或功能中的一个或多个可重新布置和/或组合成单个部件、过程、特征或功能，或体现在几个部件、过程、特征或功能中。也可添加额外的元件、部件、过程和/或功能而不偏离本公开内容。还应注意，在本公开内容中的图3、4、5A、5B、6A、6B、7A-7C、8、9和/或10及其相应的描述不限于管芯和/或IC。在一些实现方式中，图3、4、5A、5B、6A、6B、7A-7C、8、9和/或10及其相应的描述可用于制造、创建、提供和/或生产集成设备。在一些实现方式中，设备可包括管芯、集成设备、管芯封装、集成电路(IC)、设备封装、集成电路(IC)封装、晶圆、半导体设备、堆叠式封装(PoP)设备、嵌入式管芯衬底和/或插入机构。
词“示例性”在本文用于意指“用作例子、实例或例证”。在本文被描述为“示例性”的任何实现方式或方面不一定被解释为相对于本公开内容的其它方面是优选的或有利的。同样，术语“方面”并不要求本公开内容的所有方面包括所讨论的特征、优点或操作模式。术语“耦合”在本文用于指在两个物体之间的直接或间接耦合。例如，如果物体A物理地接触物体B且物体B接触物体C，则物体A和C仍然可被考虑为彼此耦合，即使它们不直接物理地接触彼此。
此外注意，在本文包含的各种公开内容可被描述为过程，其被描述为流程图、作业图、结构图或方框图。虽然流程图可将操作描述为连续的过程，但很多操作可并行地或同时被执行。此外，可重新布置操作的顺序。过程在它的操作完成时终止。
可在不同的系统中实现在本文所述的本公开内容的各种方面而不偏离本公开内容。应注意，本公开内容的前述方面仅仅是例子且不应被解释为限制本公开内容。本公开内容的方面的描述其意图是例证性的，且不限制权利要求的范围。因此，当前教导可容易应用于其它类型的装置，且很多替换方式、修改和变化对本领域的技术人员是显而易见的。

Claims (28)

1.一种设备，包括：
衬底，具有第一侧和相对的第二侧，
其中所述衬底是核心衬底，所述核心衬底包括导电层、耦合到所述导电层的第一表面的第一电介质层和耦合到所述导电层的相对的第二表面的第二电介质层；
腔，被界定在所述衬底内，其中：
所述腔没有所述第一电介质层和所述导电层，以及
所述腔的底由所述第二电介质层界定，
其中所述腔的侧壁由所述第一电介质层和所述导电层的共面表面界定；
管芯，耦合到所述腔的所述底，所述管芯具有在所述管芯的远离所述腔的所述底的一侧上的导电焊盘；
孔，穿过所述第二电介质层、所述管芯和所述导电焊盘延伸并被界定在所述第二电介质层、所述管芯和所述导电焊盘内；以及
导电材料，在所述孔内并在所述第二电介质层、所述管芯和所述导电焊盘之间并穿过所述第二电介质层、所述管芯和所述导电焊盘延伸。
2.如权利要求1所述的设备，其中所述孔连续穿过所述第二电介质层、所述管芯和所述导电焊盘。
3.如权利要求1所述的设备，其中所述孔沿着穿过所述第二电介质层、所述管芯和所述导电焊盘延伸的线性轴是同心的。
4.如权利要求1所述的设备，其中所述孔是沿着所述孔的长度的单个线性孔。
5.如权利要求1所述的设备，其中所述导电材料是整体单段。
6.如权利要求1所述的设备，其中所述导电材料包括仅仅一层。
7.如权利要求1所述的设备，其中所述导电材料从所述导电焊盘内耦合到所述导电焊盘并且在所述导电焊盘远离所述腔的所述底的一侧处终止。
8.一种设备，包括：
衬底，具有第一侧和相对的第二侧，
其中所述衬底是核心衬底，所述核心衬底包括导电层、耦合到所述导电层的第一表面的第一电介质层和耦合到所述导电层的相对的第二表面的第二电介质层；
腔，被界定在所述衬底内，其中：
所述腔没有所述第一电介质层和所述导电层，以及
所述腔的底由所述第二电介质层界定，
其中所述腔的侧壁由所述第一电介质层和所述导电层的共面表面界定；
管芯，耦合到所述腔的所述底，所述管芯具有在所述管芯的远离所述腔的所述底的一侧上的导电焊盘；
层压层，耦合到所述衬底的所述第二侧，所述第二电介质层夹在所述管芯和所述层压层之间；
孔，穿过所述层压层、所述第二电介质层、所述管芯和所述导电焊盘延伸并被界定在所述层压层、所述第二电介质层、所述管芯和所述导电焊盘内；以及
导电材料，在所述孔内并在所述层压层、所述第二电介质层、所述管芯和所述导电焊盘之间并穿过所述层压层、所述第二电介质层、所述管芯和所述导电焊盘延伸。
9.如权利要求8所述的设备，其中所述孔连续穿过所述层压层、所述第二电介质层、所述管芯和所述导电焊盘。
10.如权利要求8所述的设备，其中所述孔沿着穿过所述层压层、所述第二电介质层、所述管芯和所述导电焊盘延伸的线性轴是同心的。
11.如权利要求8所述的设备，其中所述孔是沿着所述孔的长度的单个线性孔。
12.如权利要求8所述的设备，其中所述导电材料是整体单段。
13.如权利要求8所述的设备，其中所述导电材料包括仅仅一层。
14.如权利要求8所述的设备，其中所述设备被合并到从包括下列项中的至少一个的组中选择的设备内：移动设备、手持个人通信系统(PCS)单元、个人数字助理、便携式数据终端、启用全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置终端、通信设备、移动电话、智能电话、平板计算机、计算机、可穿戴式设备、物联网(IoT)设备、膝上型计算机、服务器、路由器和在机动车辆中实现的电子设备。
15.一种设备，包括：
衬底，具有第一侧和相对的第二侧，
其中所述衬底是核心衬底，所述核心衬底包括导电层、耦合到所述导电层的第一表面的第一电介质层和耦合到所述导电层的相对的第二表面的第二电介质层；
腔，被界定在所述衬底内，其中：
所述腔没有所述第一电介质层和所述导电层，以及
所述腔的底由所述第二电介质层界定，
其中所述腔的侧壁由所述第一电介质层和所述导电层的共面表面界定；
管芯，耦合到所述腔的所述底，所述管芯具有在所述管芯的远离所述腔的所述底的一侧上的导电焊盘；以及
用于使互连穿透所述衬底和所述管芯并将所述导电焊盘耦合到与所述衬底的所述第二侧上的所述导电焊盘相对的节点的装置。
16.如权利要求15所述的设备，其中用于所述互连的所述装置包括：
孔，穿过所述第二电介质层、所述管芯和所述导电焊盘延伸并被界定在所述第二电介质层、所述管芯和所述导电焊盘内；以及
导电材料，在所述孔内并在所述第二电介质层、所述管芯和所述导电焊盘之间并穿过所述第二电介质层、所述管芯和所述导电焊盘延伸。
17.如权利要求15所述的设备，其中用于所述互连的所述装置连续穿过所述第二电介质层、所述管芯和所述导电焊盘。
18.如权利要求15所述的设备，其中用于所述互连的所述装置沿着穿过所述第二电介质层、所述管芯和所述导电焊盘延伸的线性轴是同心的。
19.如权利要求15所述的设备，其中用于所述互连的所述装置包括沿着所述孔的长度的单个线性孔。
20.如权利要求15所述的设备，其中用于所述互连的所述装置包括被形成为从所述导电焊盘内耦合到所述导电焊盘并在所述导电焊盘远离所述腔的所述底的一侧处终止的整体单段的导电材料。
21.一种制造嵌入式管芯衬底的方法，包括：
提供具有第一侧和相对的第二侧的衬底，
其中所述衬底是核心衬底，所述核心衬底包括导电层、耦合到所述导电层的第一表面的第一电介质层和耦合到所述导电层的相对的第二表面的第二电介质层；
形成在所述衬底内界定的腔，其中：
所述腔没有所述第一电介质层和所述导电层，以及
所述腔的底由所述第二电介质层界定，
其中所述腔的侧壁由所述第一电介质层和所述导电层的共面表面界定；
将管芯耦合到所述腔的所述底，所述管芯具有在所述管芯的远离所述腔的所述底的一侧上的导电焊盘；
钻出穿过所述第二电介质层、所述管芯和所述导电焊盘延伸并在所述第二电介质层、所述管芯和所述导电焊盘内界定的孔；以及
利用在所述第二电介质层、所述管芯和所述导电焊盘之间并穿过所述第二电介质层、所述管芯和所述导电焊盘延伸并从所述孔内耦合到所述导电焊盘的导电材料来电镀和/或填充所述孔。
22.如权利要求21所述的方法，其中在钻所述孔之前将所述管芯耦合到所述腔的所述底。
23.如权利要求21所述的方法，其中对钻所述孔执行一次。
24.如权利要求21所述的方法，其中所述孔被形成为沿着穿过所述第二电介质层、所述管芯和所述导电焊盘延伸的线性轴是同心的。
25.如权利要求21所述的方法，其中孔被形成为沿着所述孔的长度的单个线性孔。
26.如权利要求21所述的方法，其中所述导电材料被形成为整体单段。
27.如权利要求21所述的方法，其中在所述第二电介质层、所述管芯和所述导电焊盘之间并穿过所述第二电介质层、所述管芯和所述导电焊盘延伸的所述导电材料被形成为仅仅一层。
28.如权利要求21所述的方法，还包括：
将层压层耦合到所述衬底的所述第二侧，
其中所述孔进一步被钻以穿过所述层压层延伸并被界定在所述层压层内，以及所述导电材料进一步在所述层压层之间和穿过所述层压层延伸。
CN201780029547.6A 2016-03-18 2017-03-16 背侧钻孔嵌入式管芯衬底 Active CN109075154B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/074,750 2016-03-18
US15/074,750 US10325855B2 (en) 2016-03-18 2016-03-18 Backside drill embedded die substrate
PCT/US2017/022829 WO2017161199A1 (en) 2016-03-18 2017-03-16 Backside drill embedded die substrate

Publications (2)

Publication Number Publication Date
CN109075154A CN109075154A (zh) 2018-12-21
CN109075154B true CN109075154B (zh) 2022-06-03

Family

ID=58455674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780029547.6A Active CN109075154B (zh) 2016-03-18 2017-03-16 背侧钻孔嵌入式管芯衬底

Country Status (9)

Country Link
US (1) US10325855B2 (zh)
EP (1) EP3430644B1 (zh)
JP (1) JP6679748B2 (zh)
KR (1) KR102213034B1 (zh)
CN (1) CN109075154B (zh)
BR (1) BR112018068970B1 (zh)
ES (1) ES2821728T3 (zh)
TW (1) TWI692048B (zh)
WO (1) WO2017161199A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373893B2 (en) * 2017-06-30 2019-08-06 Intel Corporation Embedded bridge with through-silicon vias
US10504865B2 (en) * 2017-09-28 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
CN111052364A (zh) * 2017-09-29 2020-04-21 英特尔公司 具有嵌入式互连的半导体封装
EP3732719A4 (en) * 2017-12-29 2021-11-17 Intel Corporation MICROELECTRONIC ARRANGEMENTS
TWI733056B (zh) * 2018-09-19 2021-07-11 矽品精密工業股份有限公司 電子封裝件及其製法
US11342243B2 (en) * 2018-09-25 2022-05-24 Intel Corporation Thermal management solutions for embedded integrated circuit devices
US11322428B2 (en) * 2019-12-02 2022-05-03 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR20210072940A (ko) * 2019-12-10 2021-06-18 삼성전기주식회사 전자부품 내장기판
US11289404B2 (en) 2020-01-17 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
TW202201673A (zh) * 2020-03-17 2022-01-01 新加坡商安靠科技新加坡控股私人有限公司 半導體裝置和製造半導體裝置的方法
US11715699B2 (en) 2020-03-17 2023-08-01 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11824031B2 (en) * 2020-06-10 2023-11-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure with dielectric structure covering upper surface of chip
TWI731745B (zh) * 2020-07-15 2021-06-21 欣興電子股份有限公司 內埋式元件結構及其製造方法
KR20220013703A (ko) * 2020-07-27 2022-02-04 삼성전기주식회사 전자부품 내장기판
US11367673B2 (en) * 2020-09-02 2022-06-21 Intel Corporation Semiconductor package with hybrid through-silicon-vias
TWI759095B (zh) * 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法
EP4307360A1 (en) * 2021-03-09 2024-01-17 Sony Semiconductor Solutions Corporation Semiconductor device, method for manufacturing semiconductor device, and electronic device
US20230154829A1 (en) * 2021-11-18 2023-05-18 Qualcomm Incorporated Recess structure for padless stack via

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851847A (zh) * 2014-02-14 2015-08-19 恒劲科技股份有限公司 封装装置及其制作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP2004186422A (ja) 2002-12-03 2004-07-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
US20080048310A1 (en) 2006-08-25 2008-02-28 Phoenix Precision Technology Corporation Carrier Board Structure Embedded with Semiconductor Component and Method for Fabricating the Carrier Board Structure
KR101486420B1 (ko) 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
KR101484786B1 (ko) * 2008-12-08 2015-01-21 삼성전자주식회사 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
US8822281B2 (en) 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
EP2610269A1 (en) * 2011-12-28 2013-07-03 Saudi Basic Industries Corporation Catalyst composition and method for preparing the same
JP5955023B2 (ja) * 2012-02-23 2016-07-20 京セラ株式会社 部品内蔵印刷配線板及びその製造方法
US10049964B2 (en) * 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US20130337648A1 (en) 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity
US9147663B2 (en) * 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
US9202803B2 (en) * 2014-03-28 2015-12-01 Intel Corporation Laser cavity formation for embedded dies or components in substrate build-up layers
DE102014112407B4 (de) 2014-04-30 2016-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D-Gehäuse mit gestapelten Chips und Verfahren zu dessen Herstellung
US9331021B2 (en) * 2014-04-30 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer package and method of forming same
US9252127B1 (en) * 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9653438B2 (en) * 2014-08-21 2017-05-16 General Electric Company Electrical interconnect structure for an embedded semiconductor device package and method of manufacturing thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851847A (zh) * 2014-02-14 2015-08-19 恒劲科技股份有限公司 封装装置及其制作方法

Also Published As

Publication number Publication date
WO2017161199A1 (en) 2017-09-21
US10325855B2 (en) 2019-06-18
JP2019511120A (ja) 2019-04-18
KR102213034B1 (ko) 2021-02-04
BR112018068970A2 (pt) 2019-03-06
BR112018068970B1 (pt) 2023-01-31
TW201737394A (zh) 2017-10-16
ES2821728T3 (es) 2021-04-27
TWI692048B (zh) 2020-04-21
KR20180124932A (ko) 2018-11-21
CN109075154A (zh) 2018-12-21
EP3430644B1 (en) 2020-07-01
EP3430644A1 (en) 2019-01-23
JP6679748B2 (ja) 2020-04-15
US20170271266A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
CN109075154B (zh) 背侧钻孔嵌入式管芯衬底
CN106489201B (zh) 具有冗余电连接器的互连结构及相关系统与方法
EP2596689B1 (en) Microelectronic elements with post-assembly planarization
KR101277429B1 (ko) 스택 다이 ｂｇａ 또는 ｌｇａ 컴포넌트 어셈블리
US7265995B2 (en) Array capacitors with voids to enable a full-grid socket
US10306770B2 (en) Thin-film capacitor manufacturing method, integrated circuit mounting substrate, and semiconductor device equipped with the substrate
CN111933590B (zh) 封装结构和封装结构制作方法
EP2880684B1 (en) Microelectronic assembly
JP2017524245A (ja) 埋込型パッケージ基板コンデンサ
KR20080112627A (ko) 적층형 반도체 패키지 및 이의 제조 방법
KR101917247B1 (ko) 적층 반도체 패키지 및 그 제조방법
KR20230038146A (ko) 전자기 간섭 차폐부로서 구성된 수동 디바이스를 포함하는 패키지
US8558353B2 (en) Integrated circuit having an uppermost layer comprising landing pads that are distributed thoughout one side of the integrated circuit
US9728507B2 (en) Cap chip and reroute layer for stacked microelectronic module
KR20180111840A (ko) 집적 회로(ic) 패키지들 사이의 플렉시블 커넥터를 포함하는 통합 디바이스
JP2008124072A (ja) 半導体装置
TWI615933B (zh) 半導體裝置及其製造方法
US20210057397A1 (en) Electrodeless passive embedded substrate
CN210403697U (zh) 一种半导体芯片的大板级封装结构
EP3745456A1 (en) Decoupling capacitor layers perpendicularly mounted between semiconductor chip and substrate
CN114449731A (zh) 减轻高电流电路板中的瑞士奶酪效应的装置、系统和方法
CN117642854A (zh) 玻璃贴片集成到电子装置封装中
CN111816645A (zh) 天线整合式封装结构及其制造方法
KR20130068485A (ko) 관통 전극을 구비하는 반도체 디바이스, 그것의 제조방법, 반도체 디바이스를 구비한 적층형 패키지 및 적층형 패키지의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant