CN104851847A - 封装装置及其制作方法 - Google Patents

封装装置及其制作方法 Download PDF

Info

Publication number
CN104851847A
CN104851847A CN201410052046.8A CN201410052046A CN104851847A CN 104851847 A CN104851847 A CN 104851847A CN 201410052046 A CN201410052046 A CN 201410052046A CN 104851847 A CN104851847 A CN 104851847A
Authority
CN
China
Prior art keywords
layer
conductor layer
guide pillar
conductor
passive device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410052046.8A
Other languages
English (en)
Other versions
CN104851847B (zh
Inventor
周鄂东
胡竹青
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Persistent Strength Or Power Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Persistent Strength Or Power Science And Technology Co Ltd filed Critical Persistent Strength Or Power Science And Technology Co Ltd
Priority to CN201410052046.8A priority Critical patent/CN104851847B/zh
Publication of CN104851847A publication Critical patent/CN104851847A/zh
Application granted granted Critical
Publication of CN104851847B publication Critical patent/CN104851847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种封装装置,其包括一第一导线层、一金属层、介电层、一导柱层、黏胶层、一被动元件、一第一封胶层、一第二导线层以及一防焊层。第一导线层具有相对的一第一表面与一第二表面。金属层设置于第一导线层的第一表面上。介电层设置于第一导线层的部分区域内。导柱层设置于第一导线层的第二表面上,并且与第一导线层形成一凹型结构。黏胶层设置于凹型结构内的第一导线层与介电层上。被动元件设置于凹型结构内的黏胶层上。第一封胶层设置于导柱层的部分区域内,并且包覆被动元件,其中第一封胶层不露出于导柱层的一端。第二导线层设置于第一封胶层、导柱层的一端与被动元件上。防焊层设置于第一封胶层与第二导线层上。

Description

封装装置及其制作方法
技术领域
本发明是有关于一种封装装置及其制作方法,特别是有关于一种半导体封装装置及其制作方法。
背景技术
在新一代的电子产品中,不断追求更轻薄短小,更要求产品具有多功能与高性能,因此,集成电路(Integrated Circuit,IC)必须在有限的区域中容纳更多电子元件以达到高密度与微型化的要求,为此电子产业开发新型构装技术,将电子元件埋入基板中,大幅缩小构装体积,也缩短电子元件与基板的连接路径,另外还可利用增层技术(Build-Up)增加布线面积,以符合轻薄短小及多功能的潮流趋势。
图1为传统的玻璃纤维基板封装结构。玻璃纤维基板封装结构10包括有玻璃纤维基板100,例如可为玻纤环氧树脂铜箔基板FR-4型号或FR-5型号,其中玻璃纤维基板100经由激光开孔(Laser Via)而形成凹槽110与多个导通孔120,电子元件130固定在凹槽110中,金属导电柱140设置在部份的导通孔120中,第一金属导电层142、144分别设置在玻璃纤维基板100上且与金属导电柱140电导通,绝缘层150覆盖凹槽110、电子元件130及多个导通孔120,第二金属导电层146、148设置在绝缘层150的上且与电子元件130及第一金属导电层142、144电导通。
然而,上述传统的玻璃纤维基板封装结构,其是使用玻璃纤维材质作为基板的成本过于昂贵,并且再反复利用激光开孔技术来形成四层金属层激光盲埋孔的叠层结构,其中,多次激光开孔加工时间较长且制作过程复杂,四层金属层的成本亦较高,都会造成传统的玻璃纤维基板封装结构不具有产业优势。
发明内容
本发明提出一种封装装置,其可使用封胶层(Mold Compound Layer)为无核心基板(Coreless Substrate)的主体材料,并利用电镀导柱层形成导通孔与预封包互连系统(Mold Interconnect System,MIS)封装方式于基板制作中顺势将被动元件埋入于基板内,形成简单的两层金属层内埋被动元件的叠层结构。
本发明提出一种封装装置的制作方法,其可使用较低成本的封胶(MoldCompound)取代昂贵的玻璃纤维基板,并以较低成本的两层金属层电镀导柱层流程取代昂贵的四层金属层激光盲埋孔流程,所以加工时间较短且流程简单。
在一实施例中,本发明提出一种封装装置,其包括一第一导线层、一金属层、一介电层、一导柱层、一黏胶层、一被动元件、一第一封胶层、一第二导线层以及一防焊层。第一导线层具有相对的一第一表面与一第二表面。金属层设置于第一导线层的第一表面上。介电层设置于第一导线层的部分区域内,其中介电层不露出于第一导线层的第一表面,并且介电层不低于第一导线层的第二表面。导柱层设置于第一导线层的第二表面上,并且与第一导线层形成一凹型结构。黏胶层设置于凹型结构内的第一导线层与介电层上。被动元件设置于凹型结构内的黏胶层上。第一封胶层设置于导柱层的部分区域内,并且包覆被动元件,其中第一封胶层不露出于导柱层的一端。第二导线层设置于第一封胶层、导柱层的一端与被动元件上。防焊层设置于第一封胶层与第二导线层上。
在另一实施例中,本发明提出一种封装装置的制作方法,其步骤包括:提供一金属载板,其具有相对的一第一侧面与一第二侧面;形成一介电层于金属载板的第二侧面上;形成一第一导线层于金属载板的第二侧面上,其中介电层设置于第一导线层的部分区域内,介电层不低于第一导线层;形成一导柱层于第一导线层上,其中导柱层与第一导线层形成一凹型结构;形成一黏胶层于凹型结构内的第一导线层与介电层上;提供一被动元件设置于凹型结构内的黏胶层上;形成一第一封胶层包覆介电层、第一导线层、黏胶层、被动元件、导柱层与金属载板的第二侧面;露出导柱层的一端与被动元件;形成一第二导线层于第一封胶层及露出的导柱层的一端与被动元件上;形成一防焊层于第一封胶层与第二导线层上;移除金属载板的部分区域以形成一窗口,其中第一导线层与介电层从窗口露出。
本发明的有益效果是:可使用封胶层(Mold Compound Layer)为无核心基板(Coreless Substrate)的主体材料,并利用电镀导柱层形成导通孔与预封包互连系统(Mold Interconnect System,MIS)封装方式于基板制作中顺势将被动元件埋入于基板内,形成简单的两层金属层内埋被动元件的叠层结构;此外,可使用较低成本的封胶(Mold Compound)取代昂贵的玻璃纤维基板,并以较低成本的两层金属层电镀导柱层流程取代昂贵的四层金属层激光盲埋孔流程,所以加工时间较短且流程简单。
附图说明
图1为传统的玻璃纤维基板封装结构;
图2为本发明一实施例的封装装置示意图;
图3为本发明一实施例的封装装置制作方法流程图;
图4A至图4R为本发明一实施例的封装装置制作示意图。
附图标记说明:10-玻璃纤维基板封装结构;100-玻璃纤维基板;110-凹槽;120-导通孔;130-电子元件;140-金属导电柱;142、144-第一金属导电层;146、148-第二金属导电层;150-绝缘层;20-封装装置;200-第一导线层;202-第一表面;204-第二表面;210-金属层;220-介电层;230-导柱层;232-凹型结构;234-部分区域;236-导柱层的一端;240-黏胶层;250-被动元件;260-第一封胶层;270-第二导线层;280-防焊层;290-外接元件;292-第二封胶层;294-金属球;30-制作方法;步骤S302-步骤S336;300-金属载板;302-第一侧面;304-第二侧面;306-窗口;310-第一光阻层;320-第二光阻层;C-切割制作过程。
具体实施方式
图2为本发明一实施例的封装装置示意图。封装装置20,其包括一第一导线层200、一金属层210、一介电层220、一导柱层230、一黏胶层240、一被动元件250、一第一封胶层260、一第二导线层270以及一防焊层280。第一导线层200具有相对的一第一表面202与一第二表面204。金属层210设置于第一导线层200的第一表面202上。介电层220设置于第一导线层200的部分区域内,其中介电层220不露出于第一导线层200的第一表面202,并且介电层220不低于第一导线层200的第二表面204。导柱层230设置于第一导线层200的第二表面204上,并且与第一导线层200形成一凹型结构232。黏胶层240设置于凹型结构232内的第一导线层200与介电层220上。被动元件250设置于凹型结构232内的黏胶层240上。第一封胶层260设置于导柱层230的部分区域234内,并且包覆被动元件250,其中第一封胶层260不露出于导柱层230的一端236。在本实施例中,第一封胶层260设置于导柱层230的全部区域内,但并不以此为限。此外,第一封胶层260具有酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-Based Resin)或其他适当的包覆剂,但并不以此为限。第二导线层270设置于第一封胶层260、导柱层230的一端236与被动元件250上。防焊层280设置于第一封胶层260与第二导线层270上。
其中,封装装置20更可包括一外接元件290、一第二封胶层292及多个金属球294。外接元件290设置并电连结于第一导线层200的第一表面202上。第二封胶层292设置于外接元件290与第一导线层200的第一表面202上。多个金属球294设置于第二导线层270上。在一实施例中,外接元件290为一主动元件、一被动元件、一半导体晶片或一软性电路板,但并不以此为限。
图3为本发明一实施例的封装装置制作方法流程图,图4A至图4R为本发明一实施例的封装装置制作示意图。封装装置20的制作方法30,其步骤包括:
步骤S302,如图4A所示,提供一金属载板300,其具有相对的一第一侧面302与一第二侧面304。
步骤S304,如图4B所示,形成一介电层220于金属载板300的第二侧面304上并形成一第一光阻层310于金属载板的第一侧面302上。在本实施例中,介电层220是应用涂布制作过程,再经过微影制作过程(Photolithography)与蚀刻制作过程(Etch Process)所形成,第一光阻层310是应用压合干膜光阻制作过程所形成,但并不以此为限。
步骤S306,如图4C所示,形成一第一导线层200于金属载板300的第二侧面304上,其中介电层220设置于第一导线层200的部分区域内,介电层220不低于第一导线层200。在本实施例中,第一导线层200是应用电镀(ElectrolyticPlating)技术所形成,但并不以此为限。其中第一导线层200可以为图案化导线层,其包括至少一走线与至少一晶片座,第一导线层200的材质可以为金属,例如是铜。
步骤S308,如图4D所示,形成一第二光阻层320于介电层220与第一导线层200上。在本实施例中,第二光阻层320是应用压合干膜光阻制作过程所形成,但并不以此为限。
步骤S310,如图4E所示,移除第二光阻层320的部分区域以露出第一导线层200。在本实施例中,移除第二光阻层320的部分区域是应用微影制作过程(Photolithography)技术所达成,但并不以此为限。
步骤S312,如图4F所示,形成一导柱层230于第一导线层200上。在本实施例中,导柱层230是应用电镀(Electrolytic Plating)技术所形成,但并不以此为限。其中,导柱层230包括至少一导电柱,其形成对应于第一导线层200的走线与晶片座上,导柱层230的材质可以为金属,例如是铜。
步骤S314,如图4G所示,移除第一光阻层310与第二光阻层320而形成介电层220于金属载板300的第二侧面304上,形成第一导线层200于金属载板300的第二侧面302上,其中介电层220设置于第一导线层200的部分区域内,介电层220不低于第一导线层200,以及形成导柱层230于第一导线层200上,其中导柱层230与第一导线层200形成一凹型结构232。
步骤S316,如图4H所示,形成一黏胶层240于凹型结构232内的第一导线层200与介电层220上。在本实施例中,黏胶层240具有绝缘的功效。
步骤S318,如图4I所示,提供一被动元件250设置于凹型结构232内的黏胶层240上。
步骤S320,如图4J所示,形成一第一封胶层260包覆介电层220、第一导线层200、黏胶层240、被动元件250、导柱层230与金属载板300的第二侧面304。在本实施例中,第一封胶层260是应用转注成型(Transfer Molding)的封装技术所形成,第一封胶层260的材质可包括酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-Based Resin)或其他适当的包覆剂,在高温和高压下,以液体状态包覆介电层220、第一导线层200、黏胶层240、被动元件250与导柱层230,其固化后形成第一封胶层260。第一封胶层260亦可包括适当的填充剂,例如是粉状的二氧化硅。
在另一实施例中,亦可应用注射成型(Injection Molding)或压缩成型(Compression Molding)的封装技术形成第一封胶层260。
其中,形成第一封胶层260的步骤可包括:提供一包覆剂,其中包覆剂具有树脂及粉状的二氧化硅。加热包覆剂至液体状态。注入呈液态的包覆剂于金属载板300的第二侧面304上,包覆剂在高温和高压下包覆介电层220、第一导线层200、黏胶层240、被动元件250与导柱层230。固化包覆剂,使包覆剂形成第一封胶层260,但形成第一封胶层260的步骤并不以此为限。
步骤S322,如图4K所示,露出导柱层230的一端236与被动元件250。在本实施例中,露出导柱层230是应用磨削(Grinding)方式移除第一封胶层260的一部分,以露出导柱层230的一端236。较佳但非限定地,导柱层230的一端236与第一封胶层260实质上对齐,例如是共面。在另一实施例中,可在形成第一封胶层260的同时,露出导柱层230的一端236,而无需移除第一封胶层260的任何部分。此外,露出被动元件250的电接触端是应用激光开孔(Laser Via)技术移除,但并不以此为限。
步骤S324,如图4L所示,形成一第二导线层270于第一封胶层260及露出的导柱层230的一端236与被动元件250的电接触端上。在一实施例中,第二导线层270可应用无电镀(Electroless Plating)技术、溅镀(Sputtering Coating)技术或蒸镀(Thermal Coating)技术所形成,但并不以此为限。其中第二导线层270可以为图案化导线层,其包括至少一走线,并形成对应于露出的导柱层230的一端236上或被动元件250的电接触端上,第二导线层270的材质可以为金属,例如是铜。
步骤S326,如图4M所示,形成一防焊层280于第一封胶层260与第二导线层270上,并露出部份的第二导线层270。其中,防焊层280具有绝缘第二导线层270的各走线电的功效。
步骤S328,如图4N所示,移除金属载板300的部分区域以形成一窗口306,其中第一导线层200与介电层220从窗口306露出。在本实施例中,移除金属载板300的部分区域是应用微影制作过程与蚀刻技术所达成,第一导线层200的走线与晶片座亦可从窗口306露出,此外,金属载板300所留下的部分区域即形成一金属层210。
步骤S330,如图4O所示,提供一外接元件290设置并电连结于第一导线层200的第一表面202上。在一实施例中,外接元件290为一主动元件、一被动元件、一半导体晶片或一软性电路板,但并不以此为限。
步骤S332,如图4P所示,形成一第二封胶层292包覆于外接元件290与第一导线层200的第一表面202上。在本实施例中,第二封胶层292是应用转注成型(Transfer Molding)的封装技术所形成,第二封胶层292的材质可包括酚醛基树脂(Novolac-Based Resin)、环氧基树脂(Epoxy-Based Resin)、硅基树脂(Silicone-Based Resin)或其他适当的包覆剂,在高温和高压下,以液体状态包覆外接元件290与第一导线层200的第一表面202上,其固化后形成第二封胶层292。第二封胶层292亦可包括适当的填充剂,例如是粉状的二氧化硅。
在另一实施例中,亦可应用注射成型(Injection Molding)或压缩成型(Compression Molding)的封装技术形成第二封胶层292。
步骤S334,如图4Q所示,形成多个金属球294于第二导线层270上。每一金属球294的材质可以为金属,例如是铜。
步骤S336,如图4R所示,最后再进行切割制作过程C于第一导线层200、金属层210、导柱层230、第一封胶层260、第二导线层270或防焊层280等至少其中一层而形成如图2所示的封装装置20。
综上所述,本发明的封装装置20,其是利用第一封胶层为无核心基板的主体材料来取代昂贵的传统的玻璃纤维基板,传统制作上是反复利用激光开孔技术来形成四层金属层激光盲埋孔的叠层结构,然而,多次激光开孔加工时间较长且制作过程复杂,四层金属层的成本亦较高,因此本发明是以较低成本的两层金属层电镀导柱层流程,再搭配单次的激光开孔技术于第二导线层与被动元件之间的盲孔导通,故可用来取代昂贵的传统的四层金属层激光盲埋孔流程,其加工时间较短且流程简单,可大幅降低制作成本。
此外,本发明的黏胶层具有绝缘被动元件与第一导线层之间的电连结,其优点为第一导线层可完全作为外接元件的晶片的直接接触线路,而被动元件可经由第二导线层导通,其可避免被动元件的接点占用晶片使用面积,将不利高阶高密度产品的设计。
然而以上所述的具体实施例,仅用于例释本发明的特点及功效,而非用于限定本发明的可实施范畴,于未脱离本发明上揭的精神与技术范畴下,任何运用本发明所揭示内容而完成的等效改变及修饰,均仍应为下述的申请专利范围所涵盖。

Claims (10)

1.一种封装装置,其特征在于,包括:
一第一导线层,其具有相对的一第一表面与一第二表面;
一金属层,其设置于该第一导线层的该第一表面上;
一介电层,其设置于该第一导线层的部分区域内,其中该介电层不露出于该第一导线层的该第一表面,该介电层不低于该第一导线层的该第二表面;
一导柱层,其设置于该第一导线层的该第二表面上,并且与该第一导线层形成一凹型结构;
一黏胶层,其设置于该凹型结构内的该第一导线层与该介电层上;
一被动元件,其设置于该凹型结构内的该黏胶层上;
一第一封胶层,其设置于该导柱层的部分区域内,并且包覆该被动元件,其中该第一封胶层不露出于该导柱层的一端;
一第二导线层,其设置于该第一封胶层、该导柱层的一端与该被动元件上;以及
一防焊层,其设置于该第一封胶层与该第二导线层上。
2.如权利要求1所述的封装装置,其特征在于,更包括:
一外接元件,其设置并电连结于该第一导线层的该第一表面上;
一第二封胶层,其设置于该外接元件与该第一导线层的该第一表面上;及多个金属球,其设置于该第二导线层上。
3.如权利要求2所述的封装装置,其特征在于,该外接元件为一主动元件、一被动元件、一半导体晶片或一软性电路板。
4.如权利要求1所述的封装装置,其特征在于,该第一封胶层具有酚醛基树脂、环氧基树脂或硅基树脂。
5.一种封装装置的制作方法,其特征在于,步骤包括:
提供一金属载板,其具有相对的一第一侧面与一第二侧面;
形成一介电层于该金属载板的该第二侧面上;
形成一第一导线层于该金属载板的该第二侧面上,其中该介电层设置于该第一导线层的部分区域内,该介电层不低于该第一导线层;
形成一导柱层于该第一导线层上,其中该导柱层与该第一导线层形成一凹型结构;
形成一黏胶层于该凹型结构内的该第一导线层与该介电层上;
提供一被动元件设置于该凹型结构内的该黏胶层上;
形成一第一封胶层包覆该介电层、该第一导线层、该黏胶层、该被动元件、该导柱层与该金属载板的该第二侧面;
露出该导柱层的一端与该被动元件;
形成一第二导线层于该第一封胶层及露出的该导柱层的一端与该被动元件上;
形成一防焊层于该第一封胶层与该第二导线层上;以及
移除该金属载板的部分区域以形成一窗口,其中该第一导线层与该介电层从该窗口露出。
6.如权利要求5所述的制作方法,其特征在于,更包括:
提供一外接元件设置并电连结于该第一导线层的该第一表面上;
形成一第二封胶层包覆于该外接元件与该第一导线层的该第一表面上;及
形成多个金属球于该第二导线层上。
7.如权利要求5所述的制造方法,其特征在于,形成该导柱层于该第一导线层上之前的步骤包括:
形成该介电层于该金属载板的该第二侧面上与一第一光阻层于该金属载板的该第一侧面上;
形成该第一导线层于该金属载板的该第二侧面上,其中该介电层设置于该第一导线层的部分区域内;
形成一第二光阻层于该介电层与该第一导线层上;
移除该第二光阻层的部分区域以露出该第一导线层;
形成一导柱层于该第一导线层上;及
移除该第一光阻层与该第二光阻层。
8.如权利要求5所述的制作方法,其特征在于,形成该第一封胶层的步骤包括:
提供一包覆剂,其中该包覆剂具有树脂及粉状的二氧化硅;
加热该包覆剂至液体状态;
注入呈液态的该包覆剂于该金属载板的该第二侧面上,该包覆剂在高温和高压下包覆该介电层、该第一导线层、该被动元件与该导柱层;及
固化该包覆剂,使该包覆剂形成该第一封胶层。
9.如权利要求6所述的制作方法,其特征在于,该外接元件为一主动元件、一被动元件、一半导体晶片或一软性电路板。
10.如权利要求5所述的制作方法,其特征在于,该第一封胶层具有有酚醛基树脂、环氧基树脂或硅基树脂。
CN201410052046.8A 2014-02-14 2014-02-14 封装装置及其制作方法 Active CN104851847B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410052046.8A CN104851847B (zh) 2014-02-14 2014-02-14 封装装置及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410052046.8A CN104851847B (zh) 2014-02-14 2014-02-14 封装装置及其制作方法

Publications (2)

Publication Number Publication Date
CN104851847A true CN104851847A (zh) 2015-08-19
CN104851847B CN104851847B (zh) 2017-09-08

Family

ID=53851381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410052046.8A Active CN104851847B (zh) 2014-02-14 2014-02-14 封装装置及其制作方法

Country Status (1)

Country Link
CN (1) CN104851847B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075154A (zh) * 2016-03-18 2018-12-21 高通股份有限公司 背侧钻孔嵌入式管芯衬底

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020189853A1 (en) * 2001-06-15 2002-12-19 Phoenix Precision Technology Corp. BGA substrate with direct heat dissipating structure
US20060040424A1 (en) * 2003-04-08 2006-02-23 Kiyoshi Ooi Semiconductor device substrate, semiconductor device, and manufacturing method thereof
CN1971865A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 芯片电性连接结构及其制法
TW200807661A (en) * 2006-07-28 2008-02-01 Phoenix Prec Technology Corp Circuit board structure having passive component and stack structure thereof
CN101136385A (zh) * 2006-08-29 2008-03-05 欣兴电子股份有限公司 内埋式芯片封装制程及具有内埋芯片的电路基板
CN202839599U (zh) * 2012-08-23 2013-03-27 江阴长电先进封装有限公司 一种芯片嵌入式三维圆片级封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020189853A1 (en) * 2001-06-15 2002-12-19 Phoenix Precision Technology Corp. BGA substrate with direct heat dissipating structure
US20060040424A1 (en) * 2003-04-08 2006-02-23 Kiyoshi Ooi Semiconductor device substrate, semiconductor device, and manufacturing method thereof
CN1971865A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 芯片电性连接结构及其制法
TW200807661A (en) * 2006-07-28 2008-02-01 Phoenix Prec Technology Corp Circuit board structure having passive component and stack structure thereof
CN101136385A (zh) * 2006-08-29 2008-03-05 欣兴电子股份有限公司 内埋式芯片封装制程及具有内埋芯片的电路基板
CN202839599U (zh) * 2012-08-23 2013-03-27 江阴长电先进封装有限公司 一种芯片嵌入式三维圆片级封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075154A (zh) * 2016-03-18 2018-12-21 高通股份有限公司 背侧钻孔嵌入式管芯衬底
CN109075154B (zh) * 2016-03-18 2022-06-03 高通股份有限公司 背侧钻孔嵌入式管芯衬底

Also Published As

Publication number Publication date
CN104851847B (zh) 2017-09-08

Similar Documents

Publication Publication Date Title
CN105321926A (zh) 封装装置及其制作方法
CN106571344B (zh) 封装胶体包裹的封装基材
CN104952828A (zh) 覆晶堆叠封装结构及其制作方法
CN106158774B (zh) 半导体封装结构及其制造方法
CN103779235A (zh) 扇出晶圆级封装结构
CN106449609A (zh) 半导体封装结构及其形成方法
CN109087908A (zh) 封装结构、电子设备及封装方法
CN105280601A (zh) 封装结构及封装基板结构
CN108962840A (zh) 电子封装件及其制法
TWI570816B (zh) 封裝結構及其製法
WO2019007082A1 (zh) 一种芯片封装方法
CN104299919A (zh) 无芯层封装结构及其制造方法
CN103400810A (zh) 半导体芯片的层叠封装结构及其制造方法
CN104396008A (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法
CN103227164A (zh) 半导体封装构造及其制造方法
CN104412380A (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及制造封装系统的方法
CN106465546A (zh) 用于生产嵌入了传感器晶片的印刷电路板的方法,以及印刷电路板
CN112750804A (zh) 半导体设备封装和其制造方法
CN104952839A (zh) 封装装置及其制作方法
CN104851847A (zh) 封装装置及其制作方法
TWI538119B (zh) 封裝裝置及其製作方法
CN104851869B (zh) 封装装置及其制作方法
TWI557860B (zh) 半導體封裝件及其製法
US9589935B2 (en) Package apparatus and manufacturing method thereof
CN105810659A (zh) 封装装置及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180322

Address after: The Cayman Islands KY1-1205 Grand Cayman West Bay Road No. 802 Furong Road Hongge mailbox No. 31119

Patentee after: Phoenix pioneer Limited by Share Ltd

Address before: Hsinchu County, Taiwan, China

Patentee before: Persistent strength or power Science and Technology Co., Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200709

Address after: Hsinchu County, Taiwan, China

Patentee after: PHOENIX PIONEER TECHNOLOGY Co.,Ltd.

Address before: The Cayman Islands KY1-1205 Grand Cayman West Bay Road No. 802 Furong Road Hongge mailbox No. 31119

Patentee before: PHOENIX & Corp.