CN104396008A - 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法 - Google Patents

半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法 Download PDF

Info

Publication number
CN104396008A
CN104396008A CN201380033607.3A CN201380033607A CN104396008A CN 104396008 A CN104396008 A CN 104396008A CN 201380033607 A CN201380033607 A CN 201380033607A CN 104396008 A CN104396008 A CN 104396008A
Authority
CN
China
Prior art keywords
pad
protective layer
width
adhesive member
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380033607.3A
Other languages
English (en)
Other versions
CN104396008B (zh
Inventor
柳盛旭
金东先
申承烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN104396008A publication Critical patent/CN104396008A/zh
Application granted granted Critical
Publication of CN104396008B publication Critical patent/CN104396008B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

根据实施例，提供一种半导体封装衬底，包括：绝缘衬底；在绝缘衬底上的电路图案；保护层，该保护层形成在绝缘衬底上以覆盖绝缘衬底上的电路图案；垫，该垫形成在保护层上同时从保护层的表面突出；以及在垫上的粘合构件。

Description

半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法
技术领域
实施例涉及一种半导体衬底，并且更加具体地，涉及一种用于闪存的半导体封装衬底、一种使用该半导体封装衬底的闪存及一种制造该闪存方法。
背景技术
电动/电子设备在高性能上已经取得进步，用于将更多数目的封装附接到具有有限尺寸的衬底上的技术已经被提出和研究。然而，因为规则是仅将一个半导体芯片安装在封装中，所以对获得所期望的容量存在限制。
作为增加存储芯片的容量的方法，即，作为实现高集成的方法，本领域中的技术人员通常已知将更多数目的单元安装在有限空间中的技术。然而，这样的方法要求诸如精确的设计规则和大量的开发时间的高级技术。因此，作为容易实现高集成的方法，堆叠技术已经被开发，并且用于堆叠技术的研究当前已经被非常积极地执行。
为此，MCP(多芯片封装)技术最近已经被利用。
MCP是通过堆叠若干存储芯片以一个封装的形式制备的半导体产品，因此MCP不仅减少半导体产品的体积，而且增加数据存储容量，使得主要在诸如移动电话的便携式电子设备中使用MCP。
在这样的情况下，因为数十个半导体芯片堆叠成被稳定地操作同时最小化其厚度，所以从设计阶段到生产阶段要求高级技术。
图1是示出根据现有技术的封装系统的视图。
参考图1，封装系统包括半导体封装衬底10、虚设管芯(dummydie)20、以及存储芯片30。
半导体封装衬底10包括被形成在绝缘衬底上的至少一个电路图案。用于保护电路图案的保护层形成在电路图案(半导体封装衬底10的最上层)上。
存储芯片30可以是NAND闪存芯片。
虚设管芯20形成在半导体衬底10和存储芯片30之间。
虚设管芯20提供附接空间，该附接空间用于允许存储芯片30被附接到半导体衬底10上同时使半导体衬底10与存储芯片30间隔开。
然而，因为上述封装系统必须在半导体衬底10和存储芯片30之间形成虚设管芯20，用于堆叠存储芯片30，所以除了用于制造半导体衬底10的工艺之外要求附加的工艺，使得制造商的生产率降低。
此外，因为虚设管芯20是由昂贵的硅材料形成，所以整个封装系统的成本增加。
另外，因为硅虚设管芯20具有预定的厚度，所以封装系统的整个厚度增加。
发明内容
技术问题
实施例提供一种具有新颖结构的半导体封装衬底、一种使用该半导体封装衬底的封装系统及一种制造该封装系统的方法。
此外，实施例提供一种能够改善封装系统的生产率并且减少封装系统的成本的半导体封装衬底。
在被提出的实施例中将会实现的技术目的不限于上述，但是对于本领域的技术人员来说将会显然地理解没有被提及的其它技术目的。
技术解决方案
根据实施例，提供一种半导体封装衬底，包括：绝缘衬底；绝缘衬底上的电路图案；保护层，该保护层形成在绝缘衬底上以覆盖绝缘衬底上的电路图案；垫，该垫形成在保护层上，同时从保护层的表面突出；以及在垫上的粘合构件。
另外，垫具有柱状，该柱状具有彼此相等的下宽度和上宽度。
此外，粘合构件提供在垫和附接到垫上的半导体芯片之间的粘合强度。
另外，垫包括镀覆晶种层，该镀覆晶种层形成在垫的下部处。
另外，垫包括：第一垫，该第一垫形成在保护层上并且具有第一宽度；和第二垫，该第二垫形成在第一垫上并且具有不同于第一宽度的第二宽度。
此外，第二垫的第二宽度比第一垫的第一宽度窄。
另外，粘合构件包括焊料球、微球、粘合糊剂以及铜芯焊料球中的一种。
另外，保护层包括阻焊剂(SR)、氧化物以及金(Au)中的一个。
此外，垫接触保护层的顶表面，而不接触电路图案和绝缘衬底。
同时，根据实施例，提供一种封装系统，包括：半导体封装衬底，该半导体封装衬底包括绝缘衬底、在绝缘衬底的一个表面上的电路图案、以及保护层，该保护层形成在绝缘衬底上以覆盖电路图案；和半导体芯片，该半导体芯片被附接到半导体封装衬底。半导体封装衬底包括：垫，通过镀覆方案将该垫形成在保护层上；和粘合构件，该粘合构件形成在垫上，并且借助于粘合构件将半导体芯片附接到垫上，该垫形成在半导体封装衬底上。
另外，垫具有柱形状，该柱形状具有彼此相等的下宽度和上宽度。
另外，垫包括：第一垫，该第一垫形成在保护层上并且具有第一宽度；和第二垫，该第二垫形成在第一垫上并且具有不同于第一宽度的第二宽度，并且其中借助于被形成在第二垫上的粘合构件将半导体芯片附接到第二垫上。
此外，第二垫的第二宽度比第一垫的第一宽度窄。
另外，粘合构件包括焊料球、微球、粘合糊剂以及铜芯焊料球中的一个。
另外，垫接触保护层的顶表面，而不接触电路图案和绝缘衬底。
同时，根据实施例，提供一种用于制造封装系统的方法。该方法包括：在绝缘衬底的至少一个表面上形成电路图案；在绝缘衬底上形成保护层以覆盖电路图案；在保护层上附接干膜，该干膜具有开口以暴露用于形成垫的区域；通过填充干膜的开口在保护层上形成垫；以及在形成的垫上形成粘合构件。
另外，干膜的开口具有彼此相等的下宽度和上宽度，并且垫具有与开口的形状相对应的柱状，该柱状具有彼此相等的下宽度和上宽度。
此外，在通过填充干膜的开口在保护层上形成垫期间，在垫没有接触绝缘衬底和电路图案的情况下垫接触保护层。
另外，该方法进一步包括，在保护层上形成镀覆晶种层，其中被形成的垫包括镀覆晶种层，该镀覆晶种层被形成在垫的下部处。
此外，在保护层上附接干膜(该干膜具有开口以暴露用于形成垫的区域)包括：在保护层上形成第一干膜，该第一干膜包括具有第一宽度的开口；和在第一干膜上形成第二干膜，该第二干膜包括具有第二宽度的开口。第一宽度不同于第二宽度。
另外，通过填充干膜的开口在保护层上形成垫包括：通过填充第一干膜的开口形成第一垫；通过填充第二干膜的开口形成第二垫。第二垫比第一垫窄。
此外，在被形成的垫上形成粘合构件包括：在垫上形成焊料球、微球、粘合糊剂以及铜芯焊料球中的至少一种。
另外，该方法进一步包括在粘合构件上附接半导体芯片。
本发明的有利效果
如上所述，根据实施例，在没有昂贵的虚设管芯的情况下将铜垫和粘合构件形成在半导体封装上，使得封装系统的生产率能够改善并且生产成本能够减少。
另外，根据实施例，通过使用具有不同宽度的多个层的堆叠结构形成垫，从而改善与粘合构件的粘合强度，使得半导体封装衬底的可靠性能够改善。
此外，根据实施例，替代昂贵的虚设管芯而使用铜球，使得精细的间距能够被实现。
另外，根据实施例，通过使用铜芯焊料球形成第二粘合构件，使得在回流工艺已经被执行之后能够保持高的间隔高度(standoffheight)。因此，能够改善半导体封装衬底的可靠性。
附图说明
图1是示出根据现有技术的封装系统的视图；
图2是示出根据第一实施例的半导体封装衬底的截面图；
图3至图15是示出用于在一系列的工艺步骤中制造在图12中示出的半导体封装衬底的方法的截面图；
图16是示出根据第二实施例的半导体封装衬底的视图；
图17至图23是示出用于在一系列的工艺步骤中制造在图16中示出的半导体封装衬底的方法的截面图；
图24和图25是示出根据实施例的封装系统的视图；并且
图26图示在现有技术和实施例之间的封装系统的比较。
具体实施方式
将会参考附图详细地描述本公开的实施例，使得本公开所属领域的技术人员能够容易地实现实施例。然而，能够以各种修改实现本公开，并且本公开不受限于实施例。
在下面的描述中，当预定的部分“包括”预定的部件时，预定的部分没有排除其它的部件，但是如果存在特定的相反的描述则可以进一步包括其它的部件。
为了方便或者清楚起见，在附图中示出的每个层的厚度和尺寸可以被夸大、省略或者示意性地绘制。另外，元件的尺寸没有完全地反映实际尺寸。贯穿附图相同的附图标记将会指配相同的元件。
在实施例的描述中，将会理解的是，当一部分被称为是在另一部分“上”或者“下”时，它能够“直接地”或者“间接地”在另一部分上，或者也可以存在一个或者更多个中间部分。参考附图已经描述了部分的这样的位置。
实施例提供一种半导体封装衬底，该半导体封装衬底能够通过在没有使用昂贵的虚设管芯的情况下通过混合碰撞技术在半导体封装衬底上形成铜垫和粘合构件来改善封装系统的生产率并且减少生产成本。
图2是示出根据第一实施例的半导体封装衬底的视图。
参考图2，根据第一实施例的半导体封装衬底100包括：绝缘衬底110；电路图案125，该电路图案125形成在绝缘衬底110的至少一个表面上；保护层130，该保护层130形成在绝缘衬底110上以保护电路图案125；第一粘合构件145，该第一粘合构件145形成在如下电路图案125上，该电路图案125形成在绝缘衬底110中的与其上形成半导体芯片300(稍后将描述)的表面相反的表面上；保护层130上的垫170，该垫170设置在绝缘衬底110的顶表面上；以及第二粘合构件180，该第二粘合构件180形成在垫170上。
绝缘衬底110可以包括热固性衬底、热塑性聚合物衬底、陶瓷衬底、有机-无机合成材料衬底或者玻璃纤维浸渍衬底。如果绝缘衬底110包括聚合物树脂，则绝缘衬底110可以包括环氧基绝缘树脂，或者可以包括聚酰亚胺基树脂。
绝缘衬底110在其至少一个表面上形成有电路图案125。
另外，电路图案125可以包括导电材料，并且可以通过同时构图被形成在绝缘衬底110的两个表面上的铜膜来形成电路图案125。
电路图案125可以是由包括铜(Cu)的合金制成并且可以具有表面粗糙部(roughness)。
绝缘衬底110在其上设置有保护层130，该保护层130覆盖被形成在绝缘衬底110的顶表面上的电路图案125同时暴露被形成在绝缘衬底110的底表面上的电路图案125的表面的一部分。
保护层130是为了保护绝缘衬底110的表面。保护层130形成为遍及绝缘衬底110的整个表面。保护层130具有开口(未示出)，该开口打开电路图案125的表面以被暴露，即，打开被形成在绝缘衬底110的底表面上的电路图案125的堆叠结构的表面。
保护层130可以包括如下至少一层，该至少一层包括阻焊剂(SR)、氧化物以及金(Au)中的一个。
第一粘合构件145形成在通过保护层130暴露的电路图案125的表面上。
为了将导电球附接到绝缘衬底110而形成第一粘合构件145，以便于其后将半导体封装衬底100与另外的衬底封装在一起。
保护层130在其上被设置有垫170。
垫170形成在保护层130上以覆盖电路图案125的整个表面，并且没有接触绝缘衬底110或者电路图案125。
垫170可以包括导电材料。例如，垫170可以包括铜(Cu)。
为了其后将半导体芯片附接到半导体封装衬底100上而将垫170形成在保护层130上。
换言之，根据现有技术，为了附接半导体芯片300，不论半导体封装衬底100的制造如何，将包括硅的虚设管芯形成在半导体封装衬底上。然而，根据本实施例，替代虚设管芯，在半导体封装的制造工艺中通过混合碰撞技术将垫170形成在保护层130上。
第二粘合构件180形成在垫170上。
第二粘合构件180形成在垫170上以提供在半导体芯片300和半导体封装衬底100之间的粘合强度。
第二粘合构件180可以具有焊料球的典型形式。可替选地，通过使用粘合糊剂或者铜芯焊料球可以形成第二粘合构件180。
另外，粘合糊剂可以包括用于导电的导电材料。如果粘合糊剂包括导电材料，则导电材料可以优选地包括从由铜(Cu)、银(Ag)、金(Au)、铝(Al)、碳纳米管以及其组合组成的组中选择的一个。
如上所述，根据实施例，在没有昂贵的虚设管芯的情况下将铜垫和粘合构件形成在半导体封装衬底上，使得封装系统的生产率能够改善并且生产成本能够减少。
另外，如上所述，根据实施例，替代昂贵的虚设管芯而使用铜球，使得精细的间距是可能的。
此外，如上所述，根据实施例，通过使用铜芯焊料球188形成第二粘合构件，使得在回流工艺已经被执行之后能够保持高的间隔高度。因此，半导体封装衬底的可靠性能够改善。
图3至图15是示出在一系列的工艺步骤中制造在图2中示出的半导体封装衬底的方法的截面图。
首先，在制备如在图3中所示的绝缘衬底110之后，将金属层120堆叠在绝缘衬底110的至少一个表面上。
如果绝缘衬底110包括绝缘层，则绝缘层和金属层120的堆叠结构可以是铜箔衬底(CCL)结构。
另外，通过执行无电镀方案可以将金属层120形成在绝缘衬底110上。如果通过无电镀方案形成金属层120，则粗糙部被施加到绝缘衬底110的表面，使得镀覆工艺能够顺利地执行。
绝缘衬底110可以包括环氧基树脂或者聚酰亚胺基树脂替代呈现高导热性的昂贵的陶瓷材料。金属层120可以包括铜薄膜，该铜薄膜包括具有高导电性和低阻抗的铜。
其后，如在图4中所示，通过以预定的图案蚀刻被形成在绝缘衬底110的上部和下部处的金属层120来形成电路图案125。
在这样的情况下，通过基于光刻工艺的蚀刻工艺或者通过使用激光直接形成图案的激光工艺可以形成电路图案125。
另外，电路图案125可以形成在绝缘衬底110的上部和下部上。可替选地，电路图案125可以仅形成在绝缘衬底110的上部。
接下来，如在图5中所示，将保护层130形成在绝缘衬底110的上部和下部上以掩埋电路图案125。
保护层130是为了保护绝缘衬底110的表面或者电路图案125。保护层130可以包括如下至少一层，该至少一层包括阻焊剂(SR)、氧化物以及金(Au)中的一个。
接下来，如在图6中所示，加工被形成在绝缘衬底110的下部上的保护层130，从而暴露被形成在绝缘衬底110的底表面上的电路图案125的表面。
换言之，借助于激光加工被形成在绝缘衬底110下的保护层130以形成开口140以暴露被形成在绝缘衬底110下的电路图案125的表面。
激光工艺是切割方案，该切割方案通过在表面上集中光能来熔化并且蒸发材料的一部分使得表面具有所期望的形状。根据激光工艺，通过计算机程序能够容易地加工复杂的形状，并且通过其它方案不能够容易地切割的混合材料也能够被加工。
另外，激光工艺可以具有优点即切割直径可以形成为至少0,005mm。
用于激光工艺的激光钻优选地包括钇铝石榴石(YAG)、CO2激光或者紫外(UV)激光。YAG激光可以加工铜膜和绝缘层两者，并且CO2激光可以仅加工绝缘层。
在这样的情况下，优选地，通过使用UV激光执行激光工艺，使得可以形成具有较小直径的开口140。
另外，开口140可以仅暴露电路图案125的一部分。
换言之，开口140可以具有比电路图案125的宽度狭窄的宽度，使得通过保护层130可以仅保护电路图案125的边缘部分。
其后，如在图7中所示，第一粘合构件145形成在通过开口140暴露的电路图案125上。
通过采用保护层130作为掩膜将粘合糊剂涂覆在通过开口140暴露的电路图案125上可以形成第一粘合构件145。
第一粘合构件145用于附接焊料球，该第一粘合构件145提供在半导体封装衬底100和另一衬底之间的粘合强度，使得半导体封装100附接到该另一衬底。
其后，如在图8中所示，将镀覆晶种层150形成在被形成在如在图8中所示的绝缘衬底110的上部处的保护层130上。
通过化学镀铜方案可以形成镀覆晶种层150。
可以以脱脂工艺、软蚀刻工艺、预催化工艺、催化处理工艺、加速工艺、无电镀工艺以及抗氧化处理工艺的顺序执行化学镀铜方案。
另外，根据厚度将镀铜方案分类成重镀铜方案(大约2的厚度)、中镀铜方案(1至2的厚度)以及轻镀铜方案(1或者更少的厚度)。在这样的情况下，通过中镀铜方案或者轻镀铜方案形成具有0.5至1.5的厚度的镀覆晶种层150。
其后，如在图9中所示，将干膜160形成镀覆晶种层150上。
干膜160可以具有窗口以打开与其中形成垫170的区域相对的一部分。
在这样的情况下，干膜160可以包围镀覆晶种层150的整个表面，使得可以形成窗口以打开用于垫170的区域。
其后，如在图10中所示，将垫170形成在镀覆晶种层150上以掩埋干膜160的敞开的窗口。
使用镀覆晶种层150作为晶种层通过无电镀诸如铜(Cu)的金属可以形成垫170。
其后，如在图11中所示，干膜160被剥离。
随后，如在图12中所示，除了用于垫170的区域之外将被形成在剩余区域上的镀覆晶种层150去除。
在这样的情况下，镀覆晶种层150的一部分存在于垫170之下，使得垫170的整个结构包括镀覆晶种层150。
如上所述，包括镀覆晶种层130的垫170形成在保护层130上。
接下来，如在图13中所示，将第二粘合构件180形成在垫170上。
在这样的情况下，通过使用焊料球或者微球可以形成根据第一实施例的第二粘合构件180。
通过助焊剂印刷方案、球印刷方案、回流方案、去焊方案以及压印方案可以将第二粘合构件180形成在垫170上。
可替选地，如在图14中所示，通过在垫170上涂覆粘合糊剂182可以将第二粘合构件180形成在垫170上。
另外，可替选地，如在图15中所示，通过使用铜芯焊料球188可以将第二粘合构件180形成在垫170上，该铜芯焊料球188包括铜球184和焊料球186，该焊料球186包围铜球184的圆周。
如上所述，组成根据第一实施例的半导体封装衬底100的垫170从保护层130突出并且在顶表面和底表面中具有相同的宽度。
如上所述，根据实施例，在没有昂贵的虚设管芯的情况下通过混合碰撞技术可以将铜垫和粘合构件形成在半导体封装衬底上，使得封装系统的生产率能够改善并且生产成本能够减少。
另外，如上所述，通过使用铜芯焊料球188形成第二粘合构件180，使得在回流工艺已经被执行之后能够保持高的间隔高度。因此，能够改善半导体衬底的可靠性。
图16是示出根据第二实施例的半导体封装衬底的视图。
参考图16，根据第二实施例的半导体封装衬底200包括：绝缘衬底210；电路图案225，该电路图案225形成在绝缘衬底210的至少一个表面上；保护层230，该保护层230形成在绝缘衬底210上以保护电路图案225；第一粘合构件245，该第一粘合构件245形成在如下电路图案225上，该电路图案225形成在与在绝缘衬底210中的其上形成半导体芯片300(稍后将描述)的表面相反的表面上；垫270，该垫270形成在被设置在绝缘衬底210的顶表面上的保护层230上；以及第二粘合构件280，该第二粘合构件280形成在垫270上。
垫270包括被形成在保护层230上的第一垫272和被形成在第一垫272上的第二垫274。
绝缘衬底210可以包括热固性衬底、热塑性聚合物衬底、陶瓷衬底、有机-无机合成材料衬底或者玻璃纤维浸渍衬底。如果绝缘衬底210包括聚合物树脂，则绝缘衬底210可以包括环氧基绝缘树脂，或者可以包括聚酰亚胺基树脂。
电路图案225形成在绝缘衬底210的至少一个表面上。
另外，电路图案225可以包括导电材料，并且可以通过同时构图被形成在绝缘衬底210的两个表面上的铜膜而形成电路图案225。
电路图案225可以是由包括铜(Cu)的合金制成并且可以具有表面粗糙部。
绝缘衬底210在其上设置有保护层230，该保护层230覆盖被形成在绝缘衬底210的顶表面上的电路图案225同时暴露被形成在绝缘衬底210的底表面上的电路图案225的表面的一部分。
保护层230是为了保护绝缘衬底210的表面。保护层230形成为遍及绝缘衬底210的整个表面。保护层230具有开口(未示出)，该开口打开电路图案225的表面以被暴露，即，打开被形成在绝缘衬底210的底表面上的电路图案225的堆叠结构的表面。
保护层230可以包括如下至少一层，该至少一层包括阻焊剂(SR)、氧化物以及金(Au)中的一个。
第一粘合构件245形成在通过保护层230暴露的电路图案225的表面上。
为了将导电球附接到绝缘衬底210而形成第一粘合构件245，以便于其后将半导体封装衬底200和另外的衬底封装在一起。
保护层230在其上设置有垫270。
垫270形成在保护层230上以覆盖电路图案225的整个表面，并且垫270没有接触绝缘衬底210或者电路图案225。
垫270可以包括导电材料。例如，垫270可以包括铜(Cu)。
为了其后将半导体芯片300附接到半导体封装衬底200上而将垫270形成在保护层230上。
在这样的情况下，垫270包括多个层。
换言之，垫270包括被形成在保护层230上的第一垫272和被形成在第一垫272上的第二垫274。
第一垫272在其顶表面和底表面中具有相同的宽度，并且形成在保护层230上。
甚至第二垫274在其顶表面和底表面中具有相同的宽度，并且形成在第一垫272上。
在这样的情况下，第一垫272的宽度可以具有第一宽度，并且第二垫274可以具有比第一宽度窄的第二宽度。
换言之，根据第一实施例，为了与半导体芯片300的附接而以单个层形成垫170。
然后，根据第二实施例，为了与半导体芯片300的附接，以多个层形成第一和第二272和274。在这样的情况下，第二垫274的宽度比第一垫272的宽度窄，使得其后形成的与第二粘合构件的粘合强度可以改善。
第二粘合构件280形成在第二垫274上。
第二粘合构件280形成在第二垫274上以提供在半导体芯片300和半导体封装衬底200之间的粘合强度。
第二粘合构件280可以具有焊料球的典型形式。可替选地，通过使用粘合糊剂或者铜芯焊料球可以形成第二粘合构件280。
另外，粘合糊剂可以包括用于导电的导电材料。如果粘合糊剂包括导电材料，则导电材料可以优选地包括从由铜(Cu)、银(Ag)、金(Au)、铝(Al)、碳纳米管以及其组合组成的组中选择的一个。
如上所述，根据实施例，在没有昂贵的虚设管芯的情况下通过混合碰撞技术将铜垫和粘合构件形成在半导体封装衬底上，使得封装系统的生产率能够改善并且生产成本能够减少。
图17至图23是示出在一系列的工艺步骤中制造在图16中示出的半导体封装衬底的方法的截面图。
首先，在制备如在图17中所示的绝缘衬底210之后，金属层220被堆叠在绝缘衬底110的至少一个表面上。
如果绝缘衬底210包括绝缘层，则绝缘层和金属层120的堆叠结构可以是典型的铜箔衬底(CCL)结构。
另外，通过执行无电镀方案可以将金属层220形成在绝缘衬底210上。如果通过无电镀方案形成金属层220，则粗糙部被施加到绝缘衬底210的表面，使得镀覆工艺能够顺利地执行。
绝缘衬底210可以包括环氧基树脂或者聚酰亚胺基树脂替代呈现高导热性的昂贵的陶瓷材料。金属层220可以包括铜薄膜，该铜薄膜包括高导电性和低阻抗的铜。
其后，如在图4中所示，通过以预定的图案蚀刻被形成在绝缘衬底210的上部和下部处的金属层220来形成电路图案225。
在这样的情况下，通过基于光刻工艺的蚀刻工艺或者通过使用激光直接形成图案的激光工艺可以形成电路图案225。
另外，电路图案225可以形成在绝缘衬底210的上部和下部上。可替选地，电路图案225可以仅形成在绝缘衬底210的上部上。
接下来，保护层230形成在绝缘衬底210的上部和下部上以掩埋电路图案225。
保护层230是为了保护绝缘衬底210的表面或者电路图案225。保护层230可以包括如下至少一层，该至少一层包括阻焊剂(SR)、氧化物以及金(Au)中的一个。
接下来，加工被形成在绝缘衬底210的下部上的保护层230，从而暴露被形成在绝缘衬底210的底表面上的电路图案225的表面。
其后，将第一粘合构件245形成在电路图案225上。
其后，如在图18中所示，将镀覆晶种层250形成在被形成在绝缘衬底210的上部上的保护层230上。
通过化学镀铜方案可以形成镀覆晶种层250。
可以以脱脂工艺、软蚀刻工艺、预催化工艺、催化处理工艺、加速工艺、无电镀工艺以及抗氧化处理工艺的顺序执行化学镀铜方案。
另外，根据厚度将镀铜方案分类成重镀铜方案(大约2的厚度)、中镀铜方案(1至2的厚度)以及轻镀铜方案(1或者更少的厚度)。在这样的情况下，通过中镀铜方案或者轻镀铜方案形成具有0.5至1.5的厚度的镀覆晶种层250。
其后，如在第一实施例中所述，将干膜形成在镀覆晶种层250上。在这样的情况下，干膜(未示出)可以具有窗口以打开与其中形成垫270的区域相对的一部分。
其后，将第一垫272填充在干膜的窗口中。
使用镀覆晶种层250作为晶种层通过无电镀诸如铜(Cu)的金属可以形成第一垫272。
其后，干膜被去除。
随后，如在图19中所示，干膜260形成在镀覆晶种层250上。
在这样的情况下，干膜260可以掩埋第一垫272的表面的一部分。
换言之，干膜260可以具有开口以暴露第一垫272的表面。在这样的情况下，干膜260的开口的宽度比第一垫272的顶表面的宽度窄。
其后，如在图20中所示，通过使用干膜260作为掩膜将第二垫274形成在第一垫272上，使得第二垫274被填充在开口中。
在这样的情况下，开口的宽度比第一垫272的顶表面的宽度窄。因此，第二垫274的宽度比第一垫272的宽度窄。
垫270包括第一垫272和第二垫274。第一垫272具有与第二垫274的宽度不同的宽度，这是因为与第二粘合构件280的粘合强度被增加，使得半导体封装衬底200的可靠性能够改善。
接下来，如在图21中所示，从除了用于第一垫272的区域之外的剩余部分去除镀覆晶种层250。
在这样的情况下，镀覆晶种层250的一部分存在于垫270下，使得垫270的整个结构包括镀覆晶种层250。
如上所述，包括镀覆晶种层250的垫272形成在保护层230上，并且第二垫274在第一垫272上形成有比第一垫272的宽度窄的宽度。
接下来，如在图23中所示，将第二粘合构件280形成在垫270上。
在这样的情况下，通过使用焊料球或者微球可以形成第二粘合构件280。
如果通过使用焊料球或者微球形成第二粘合构件280，通过如下工艺诸如助焊剂印刷方案、球印刷方案、回流方案、去焊方案以及压印方案可以形成第二粘合构件280。
可替选地，通过涂覆粘合糊剂可以形成第二粘合构件。另外，通过使用铜芯焊料球可以形成第二粘合构件，该铜芯焊料球包括铜球和焊料球，该焊料球包围铜球的圆周。
如上所述，根据实施例，在没有昂贵的虚设管芯的情况下通过混合碰撞技术将铜垫和粘合构件形成在半导体封装衬底上，使得封装系统的生产率能够改善并且生产成本能够减少。
另外，如上所述，通过使用多个层的堆叠结构形成垫，从而改善与粘合构件的粘合强度，使得半导体封装衬底的可靠性能够改善。
图24和图25是示出根据实施例的封装系统的视图。
参考图24和图25，封装系统包括半导体封装衬底100和被形成在半导体封装衬底100上的存储芯片300。
存储芯片300可以包括NAND闪存芯片。
在这样的情况下，通过被形成在半导体封装衬底100上的垫170和第二粘合构件180将存储芯片300附接到半导体封装衬底100。
如上所述，为了附接存储芯片300在独立于制造半导体封装衬底100的工艺的情况下在没有使用昂贵的虚设管芯的情况下在制造半导体封装衬底100的工艺期间通过混合碰撞技术将存储芯片300附接到垫170和第二粘合构件180。
图26图示在现有技术和实施例之间的封装系统的比较。
参考图26，根据现有技术，昂贵的虚设管芯20形成在封装衬底10上，存储芯片30形成在虚设管芯20上。
因此，根据现有技术的制造封装系统的工艺主要被划分成三个步骤。
第一步骤是制造封装衬底10。
另外，第二步骤是在被制造的封装衬底10上形成虚设管芯20。在这样的情况下，由于工艺特性，第一步骤和第二步骤没有被立即执行，而是通过多个子步骤执行。
第三步骤是在虚设管芯20上形成半导体芯片30。
然而，根据实施例，通过混合碰撞技术存储将芯片300附接到垫170和第二粘合构件180上。
因此，根据实施例的制造封装系统的工艺主要被划分成两个子步骤。
第一步骤是制造封装衬底100。在这样的情况下，制造封装衬底100的步骤包括形成通过混合碰撞技术形成的垫170和第二粘合构件180的步骤。
另外，第二步骤是将存储芯片300附接到通过混合碰撞技术形成的垫170和粘合构件180上。
如上所述，根据实施例，存储芯片300被附接到在没有使用昂贵的虚设管芯的情况下通过混合碰撞技术形成的垫170和第二粘合构件180上，使得制造成本能够减少，并且制造工艺能够简化。
虽然已经参考其许多说明性实施例描述了实施例，但是应该理解，能够由本领域技术人员设计落入在本公开的原理的精神和范围内的许多其它修改和实施例。更具体地，在本公开、附图和所附权利要求的范围内的主题组合布置的组成部分和/或布置方面，各种变化和修改是可能的。除了在组成部分和/或布置方面的变化和修改之外，替代物的使用对于本领域技术人员来说也将是显而易见的。

Claims (23)

1.一种半导体封装衬底，包括：
绝缘衬底；
在所述绝缘衬底上的电路图案；
保护层，所述保护层形成在所述绝缘衬底上以覆盖所述绝缘衬底上的所述电路图案；
垫，所述垫形成在所述保护层上，同时从所述保护层的表面突出；以及
在所述垫上的粘合构件。
2.根据权利要求1所述的半导体封装衬底，其中，所述垫具有柱状，所述柱状具有彼此相等的下宽度和上宽度。
3.根据权利要求1所述的半导体封装衬底，其中，所述粘合构件提供在所述垫与附接到所述垫上的半导体芯片之间的粘合强度。
4.根据权利要求1所述的半导体封装衬底，其中，所述垫包括镀覆晶种层，所述镀覆晶种层形成在所述垫的下部处。
5.根据权利要求1所述的半导体封装衬底，其中，所述垫包括：第一垫，所述第一垫形成在所述保护层上，并且具有第一宽度；和第二垫，所述第二垫形成在所述第一垫上，并且具有与所述第一宽度不同的第二宽度。
6.根据权利要求5所述的半导体封装衬底，其中，所述第二垫的第二宽度比所述第一垫的第一宽度窄。
7.根据权利要求1所述的半导体封装衬底，其中，所述粘合构件包括焊料球、微球、粘合糊剂以及铜芯焊料球中的一种。
8.根据权利要求1所述的半导体封装衬底，其中，所述保护层包括阻焊剂(SR)、氧化物以及金(Au)中的一种。
9.根据权利要求1所述的半导体封装衬底，其中，所述垫接触所述保护层的顶表面，而不接触所述电路图案和所述绝缘衬底。
10.一种封装系统，包括：
半导体封装衬底，所述半导体封装衬底包括：绝缘衬底；在所述绝缘衬底的一个表面上的电路图案；以及保护层，所述保护层形成在所述绝缘衬底上以覆盖所述电路图案；和
半导体芯片，所述半导体芯片被附接到所述半导体封装衬底，
其中，所述半导体封装衬底包括：垫，通过镀覆方案将所述垫形成在所述保护层上；和粘合构件，所述粘合构件形成在所述垫上，并且
其中，借助于所述粘合构件，所述半导体芯片被附接到形成在所述半导体封装衬底上的所述垫上。
11.根据权利要求10所述的封装系统，其中，所述垫具有柱状，所述柱状具有彼此相等的下宽度和上宽度。
12.根据权利要求10所述的封装系统，其中，所述垫包括：第一垫，所述第一垫形成在所述保护层上并且具有第一宽度；和第二垫，所述第二垫形成在所述第一垫上并且具有与所述第一宽度不同的第二宽度，并且其中，借助于形成在所述第二垫上的所述粘合构件，所述半导体芯片被附接到所述第二垫上。
13.根据权利要求12所述的封装系统，其中，所述第二垫的所述第二宽度比所述第一垫的所述第一宽度窄。
14.根据权利要求10所述的封装系统，其中，所述粘合构件包括焊料球、微球、粘合糊剂以及铜芯焊料球中的一种。
15.根据权利要求10所述的封装系统，其中，所述垫接触所述保护层的顶表面，而不接触所述电路图案和所述绝缘衬底。
16.一种用于制造封装系统的方法，所述方法包括：
在绝缘衬底的至少一个表面上形成电路图案；
在所述绝缘衬底上形成保护层以覆盖所述电路图案；
在所述保护层上附接干膜，所述干膜具有暴露用于形成垫的区域的开口；
通过填充所述干膜的开口而在所述保护层上形成所述垫；以及
在所形成的垫上形成粘合构件。
17.根据权利要求16所述的方法，其中，所述干膜的开口具有彼此相等的下宽度和上宽度，并且所述垫具有与所述开口的形状相对应的柱状，所述柱状具有彼此相等的下宽度和上宽度。
18.根据权利要求16所述的方法，其中，在通过填充所述干膜的开口而在所述保护层上形成所述垫的步骤中，所述垫接触所述保护层而不接触所述绝缘衬底和所述电路图案。
19.根据权利要求16所述的方法，进一步包括：在所述保护层上形成镀覆晶种层，其中所形成的垫包括形成在所述垫的下部处的所述镀覆晶种层。
20.根据权利要求16所述的方法，其中，将具有暴露用于形成所述垫的区域的所述开口的干膜附接在所述保护层上的步骤包括：
在所述保护层上形成第一干膜，所述第一干膜包括具有第一宽度的开口；和
在所述第一干膜上形成第二干膜，所述第二干膜包括具有第二宽度的开口，
其中，所述第一宽度不同于所述第二宽度。
21.根据权利要求20所述的方法，其中，通过填充所述干膜的开口而在所述保护层上形成所述垫的步骤包括：
通过填充所述第一干膜的开口而形成第一垫；
通过填充所述第二干膜的开口而形成第二垫，并且
其中，所述第二垫比所述第一垫窄。
22.根据权利要求16所述的方法，其中，在所形成的垫上形成所述粘合构件的步骤包括：在所述垫上形成焊料球、微球、粘合糊剂以及铜芯焊料球中的至少一种。
23.根据权利要求16所述的方法，进一步包括将半导体芯片附接在所述粘合构件上。
CN201380033607.3A 2012-05-25 2013-05-24 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法 Active CN104396008B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020120056356A KR101383002B1 (ko) 2012-05-25 2012-05-25 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
KR10-2012-0056356 2012-05-25
PCT/KR2013/004578 WO2013176519A1 (en) 2012-05-25 2013-05-24 Semiconductor package substrate, package system using the same and method for manufacturing thereof

Publications (2)

Publication Number Publication Date
CN104396008A true CN104396008A (zh) 2015-03-04
CN104396008B CN104396008B (zh) 2017-08-11

Family

ID=49624126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380033607.3A Active CN104396008B (zh) 2012-05-25 2013-05-24 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法

Country Status (6)

Country Link
US (1) US10062623B2 (zh)
EP (1) EP2856502B1 (zh)
KR (1) KR101383002B1 (zh)
CN (1) CN104396008B (zh)
TW (1) TW201405736A (zh)
WO (1) WO2013176519A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106941102A (zh) * 2016-01-05 2017-07-11 三星电子株式会社 封装衬底、其制造方法和包括该封装衬底的封装器件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102212827B1 (ko) 2014-06-30 2021-02-08 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US9832860B2 (en) 2014-09-26 2017-11-28 Intel Corporation Panel level fabrication of package substrates with integrated stiffeners
US10049996B2 (en) * 2016-04-01 2018-08-14 Intel Corporation Surface finishes for high density interconnect architectures
TWI730843B (zh) * 2020-07-15 2021-06-11 欣興電子股份有限公司 封裝載板及其製作方法
KR20230040809A (ko) * 2021-09-16 2023-03-23 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010042918A1 (en) * 1998-05-22 2001-11-22 Toshiharu Yanagida Semiconductor device and method of fabricating the same
JP2003110052A (ja) * 2001-10-02 2003-04-11 Nec Toppan Circuit Solutions Inc 半導体装置用基板
US20040238956A1 (en) * 2003-05-30 2004-12-02 Masood Murtuza Using a supporting structure to control collapse of a die towards a die pad during a reflow process for coupling the die to the die pad
CN1585114A (zh) * 2003-08-22 2005-02-23 全懋精密科技股份有限公司 有电性连接垫金属保护层的半导体封装基板结构及其制法
CN1835198A (zh) * 2005-03-15 2006-09-20 株式会社东芝 接合方法和接合装置
CN1855401A (zh) * 2002-05-24 2006-11-01 富士通株式会社 半导体器件及其制造方法
CN101150111A (zh) * 2006-09-20 2008-03-26 欣兴电子股份有限公司 封装基板
US20080179740A1 (en) * 2007-01-25 2008-07-31 Advanced Semiconductor Engineering, Inc. Package substrate, method of fabricating the same and chip package

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
US5917157A (en) * 1994-12-12 1999-06-29 Remsburg; Ralph Multilayer wiring board laminate with enhanced thermal dissipation to dielectric substrate laminate
US5926731A (en) * 1997-07-02 1999-07-20 Delco Electronics Corp. Method for controlling solder bump shape and stand-off height
KR20000002962A (ko) * 1998-06-24 2000-01-15 윤종용 웨이퍼레벨의 칩스케일 패키지 및 그 제조방법
US6724084B1 (en) * 1999-02-08 2004-04-20 Rohm Co., Ltd. Semiconductor chip and production thereof, and semiconductor device having semiconductor chip bonded to solid device
JP2003100801A (ja) 2001-09-25 2003-04-04 Mitsubishi Electric Corp 半導体装置
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6844626B2 (en) 2003-05-23 2005-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad scheme for Cu process
TWI286372B (en) * 2003-08-13 2007-09-01 Phoenix Prec Technology Corp Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same
JP2005310837A (ja) 2004-04-16 2005-11-04 Elpida Memory Inc 半導体装置及びその製造方法
TWI259572B (en) * 2004-09-07 2006-08-01 Siliconware Precision Industries Co Ltd Bump structure of semiconductor package and fabrication method thereof
KR100645624B1 (ko) * 2005-01-24 2006-11-14 삼성전기주식회사 솔더 접합 구조
KR100691151B1 (ko) * 2005-02-24 2007-03-09 삼성전기주식회사 솔더범프 앵커시스템
WO2007049458A1 (ja) 2005-10-26 2007-05-03 Murata Manufacturing Co., Ltd. 積層型電子部品、電子装置および積層型電子部品の製造方法
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
TWI320680B (en) 2007-03-07 2010-02-11 Phoenix Prec Technology Corp Circuit board structure and fabrication method thereof
TWI351729B (en) * 2007-07-03 2011-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and method for fabricating th
TWI387014B (zh) 2008-06-05 2013-02-21 Chipmos Technologies Inc 具有犧牲基板之晶粒重新配置結構及其封裝方法
KR101055485B1 (ko) * 2008-10-02 2011-08-08 삼성전기주식회사 범프볼을 갖는 반도체 패키지
KR20110029466A (ko) * 2009-09-15 2011-03-23 삼성전기주식회사 솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판
KR101067216B1 (ko) 2010-05-24 2011-09-22 삼성전기주식회사 인쇄회로기판 및 이를 구비하는 반도체 패키지
US8227924B2 (en) * 2010-07-13 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate stand-offs for semiconductor devices
US8912649B2 (en) * 2011-08-17 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy flip chip bumps for reducing stress

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010042918A1 (en) * 1998-05-22 2001-11-22 Toshiharu Yanagida Semiconductor device and method of fabricating the same
JP2003110052A (ja) * 2001-10-02 2003-04-11 Nec Toppan Circuit Solutions Inc 半導体装置用基板
CN1855401A (zh) * 2002-05-24 2006-11-01 富士通株式会社 半导体器件及其制造方法
US20040238956A1 (en) * 2003-05-30 2004-12-02 Masood Murtuza Using a supporting structure to control collapse of a die towards a die pad during a reflow process for coupling the die to the die pad
CN1585114A (zh) * 2003-08-22 2005-02-23 全懋精密科技股份有限公司 有电性连接垫金属保护层的半导体封装基板结构及其制法
CN1835198A (zh) * 2005-03-15 2006-09-20 株式会社东芝 接合方法和接合装置
CN101150111A (zh) * 2006-09-20 2008-03-26 欣兴电子股份有限公司 封装基板
US20080179740A1 (en) * 2007-01-25 2008-07-31 Advanced Semiconductor Engineering, Inc. Package substrate, method of fabricating the same and chip package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106941102A (zh) * 2016-01-05 2017-07-11 三星电子株式会社 封装衬底、其制造方法和包括该封装衬底的封装器件
CN106941102B (zh) * 2016-01-05 2022-06-24 三星电子株式会社 封装衬底、其制造方法和包括该封装衬底的封装器件

Also Published As

Publication number Publication date
EP2856502A1 (en) 2015-04-08
CN104396008B (zh) 2017-08-11
KR20130132173A (ko) 2013-12-04
US20150130060A1 (en) 2015-05-14
TW201405736A (zh) 2014-02-01
US10062623B2 (en) 2018-08-28
KR101383002B1 (ko) 2014-04-08
WO2013176519A1 (en) 2013-11-28
EP2856502A4 (en) 2015-08-05
EP2856502B1 (en) 2020-08-05

Similar Documents

Publication Publication Date Title
CN105228341B (zh) 印刷电路板、封装基板及其制造方法
CN101887874B (zh) 单层金属层基板结构及其制造方法、和应用之封装件结构
US9510453B2 (en) Package carrier
JP4511561B2 (ja) 半導体チップの積層を備えた半導体素子、および、その製造方法
JP5572684B2 (ja) パッケージキャリア及びその製造方法
KR101653856B1 (ko) 반도체 장치 및 그 제조방법
US9173298B2 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
KR101494413B1 (ko) 지지프레임 및 이를 이용한 반도체패키지 제조방법
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
CN104347601A (zh) 半导体封装件及其制造方法
KR100925665B1 (ko) 시스템 인 패키지 및 그 제조 방법
CN104396008A (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
US20100314744A1 (en) Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
JP6534602B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
TWI517269B (zh) 層疊式封裝結構及其製法
CN105990268B (zh) 电子封装结构及其制法
CN102751254A (zh) 半导体封装件、应用其的堆迭封装件及其制造方法
CN105489565B (zh) 嵌埋元件的封装结构及其制法
CN104412380B (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及制造封装系统的方法
CN105323948B (zh) 中介基板及其制造方法
KR101996935B1 (ko) 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
CN202940236U (zh) 封装基板构造
CN103681586A (zh) 无核心封装基板及其制法
CN114512464B (zh) 扇出型封装结构和扇出型封装结构的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant