KR100691151B1 - 솔더범프 앵커시스템 - Google Patents

솔더범프 앵커시스템 Download PDF

Info

Publication number
KR100691151B1
KR100691151B1 KR1020050015265A KR20050015265A KR100691151B1 KR 100691151 B1 KR100691151 B1 KR 100691151B1 KR 1020050015265 A KR1020050015265 A KR 1020050015265A KR 20050015265 A KR20050015265 A KR 20050015265A KR 100691151 B1 KR100691151 B1 KR 100691151B1
Authority
KR
South Korea
Prior art keywords
package
pattern
insulating film
solder bump
solder
Prior art date
Application number
KR1020050015265A
Other languages
English (en)
Other versions
KR20060094248A (ko
Inventor
유진문
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050015265A priority Critical patent/KR100691151B1/ko
Publication of KR20060094248A publication Critical patent/KR20060094248A/ko
Application granted granted Critical
Publication of KR100691151B1 publication Critical patent/KR100691151B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60J—WINDOWS, WINDSCREENS, NON-FIXED ROOFS, DOORS, OR SIMILAR DEVICES FOR VEHICLES; REMOVABLE EXTERNAL PROTECTIVE COVERINGS SPECIALLY ADAPTED FOR VEHICLES
    • B60J3/00—Antiglare equipment associated with windows or windscreens; Sun visors for vehicles
    • B60J3/02—Antiglare equipment associated with windows or windscreens; Sun visors for vehicles adjustable in position
    • B60J3/0204—Sun visors
    • B60J3/0208—Sun visors combined with auxiliary visor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

솔더범프 앵커시스템과 그 형성방법 및, 이를 구비하는 칩 패키지기 제공된다.
본 발명의 솔더범프 앵커시스템은, 기판상의 패턴과 이 패턴이 일부 노출되도록 패턴상에 형성된 절연피막으로 이루어 지며 외부 접속을 위한 솔더범프가 형성되는 볼 랜드 및, 상기 볼 랜드의 절연피막에 형성되면서 단면상 종심방향으로 내경이 넓어지는 역경사부를 포함하여 구성되어 있는 한편, 본 발명의 침패키지는 상기 솔더범프 앵커시스템을 구비한다.
이와 같은 본 발명에 의하면, 외부기판 접속을 위한 솔더범프(솔더볼)를 구비하는 반도체 패키지 또는 웨이퍼 레벨 패키지에서 솔더범프의 부착 신뢰성을 높이는 한편, 이를 위한 패키지 공정이나 구조면에서 간단하여 저비용 고신뢰성의 칩 패키지를 제공하는 것을 가능하게 하는 개선된 효과를 얻을 수 있다.
볼 그리드 어레이(BGA) 반도체 패키지, 웨이퍼 레벨 패키지, 칩 패키지, 솔더범프 앵커시스템. 볼 랜드, 패턴, 재배선 패턴

Description

솔더범프 앵커시스템{An Anchor System for Solder Bump}
도 1은 본 발명에 관련된 솔더범프가 형성되는 칩 패키지의 일 예로서 볼 그리드 어레이(BAG) 반도체 패키지를 도시한 구성도
도 2는 본 발명에 관련된 솔더범프가 형성되는 칩 패키지의 다른 예로서 웨이퍼 레벨 패키지를 도시한 것으로서,
(a)는 이미지 센서 모듈의 웨이퍼 레벨 패키지를 도시한 구성도
(b)는 다른 형태의 이미지 센서 모듈의 웨이퍼 레벨 패키지를 도시한 구성도
(c)는 웨이퍼 레벨 패키지를 도시한 구성도
도 3은 본 발명에 따른 칩 패키지의 볼 랜드에 제공되는 솔더범프 앵커시스템을 도시한 도 1 및 도 2의 'L'부분 요부도
도 4는 칩 패키지의 솔더범프 형성구조를 도시한 것으로서,
(a)는 종래 칩 패키지에서의 솔더범프 형성구조를 도시한 구조도
(b)는 본 발명에 따른 칩 패키지에서의 솔더범프 앵커시스템을 통한 솔더범프 형성구조를 도시한 구조도
도 5는 본 발명에 따른 솔더범프 앵커시스템의 역경사면 경사각도를 도시한 요부도
도 6의 (a)-(g)는 본 발명에 따른 솔더범프 앵커시스템을 통한 칩 패키지의 솔더범프 형성방법을 단계적으로 도시한 모식도
도 7은 본 발명에 따른 솔더범프 앵커시스템의 다른 예를 도시한 구조도
* 도면의 주요부분에 대한 부호의 설명 *
1,100a,100b,200.... 앵커시스템을 구비하는 칩 패키지
C....앵커시스템 C1.... 역경사면
E.... 볼 패턴의 에칭부 T.... 절연피막
L.... 볼 랜드(ball land) P.... 패턴(재배선 패턴)
S.... 솔더범프(솔더볼) W,,,, 서브기판, 웨이퍼
본 발명은 볼 그리드 어레이(BGA) 반도체 패키지 또는 웨이퍼 레벨 패키지와 같은 칩 패키지에 관한 것이며, 보다 상세하게는 외부기판 접속을 위한 솔더범프(솔더볼)를 구비하는 반도체 패키지 또는 웨이퍼 레벨 패키지에서 솔더범프의 부착 신뢰성을 높이는 한편, 이를 위한 패키지 공정이나 구조면에서 간단하여 저비용 고 신뢰성의 칩 패키지를 제공하는 것을 가능하게 한 솔더범프 앵커시스템과 그 형성방법 및, 이를 구비하는 칩 패키지에 관한 것이다.
최근 개인용 컴퓨터, 휴대폰, 개인정보 단말기 등의 전자 제품들이 소형화, 경량화 및, 기능화되면서 동시에 데이터의 처리용량은 증가하는 형태로 나아가고 있다.
한편, 근래에는 이와 같은 추세에 따라 반도체 패키지의 경우에도 패키지의 크기를 반도체 칩의 크기에 맞춘 웨이퍼 레벨 칩 스케일 패키지(wafer level chip size package: WLCSP)(이하, '웨이퍼 레벨 패키지'라 약한다)가 각광받고 있다.
예를 들어, 웨이퍼 레벨 패키지를 제조하기 위하여, 집적 회로 공정(wafer processing) 후에 웨이퍼를 절단(sawing)하지 않고 곧바로 사진 식각 공정, 스퍼터링 공정 등을 이용하여 패키지 한 후, 웨이퍼를 절단한다.
따라서, 기판(다이) 본딩, 와이어 본딩 및, 몰딩 공정을 거치는 일반적인 반도체 패키지 공정과 비교하여 공정이 훨씬 간단해지고, 하나의 웨이퍼 상에 있는 모든 칩들의 솔더 범프(solder bump)를 한번에 형성할 수 있는 일괄 공정이 가능하다는 장점을 제공한다.
또한, 웨이퍼 상태에서 각 칩들의 동작에 대한 테스트가 가능하므로 기존의 일반 패키지(반도체 패키지)에 비하여 제조 비용이 더 적게 드는 장점이 있다.
이때, 통상의 웨이퍼 레벨 패키지는 별도의 도면으로 도시하지 않았지만, 통상 실리콘기판의 웨이퍼상에 알루미늄 등으로 된 칩 패드(chip pad)(또는 본딩패 드)가 형성되어 있으며, 웨이퍼를 보호하기 위한 보호막에 의해 칩 패드의 일부 표면만이 노출된다.
그리고, 상기 보호막위에 절연막이 형성되어 있고, 상기 절연막의 일부 표면과 칩 패드의 노출 표면 위에는 재배선(re-distribution line)(RDL) 기능을 하는 재배선 패턴(under bump metal)(UMB)이 형성되고, 이 재배선 패턴상에 형성된 절연피막의 노출부분에는 패키지의 외부기판 접속을 위한 솔더 범프가 형성된다.
그러나, 이와 같은 종래의 웨이퍼 레벨 패키지에 있어서는, 솔더 범프의 부착 신뢰성이 매우 중요한데, 이는 앞에서 설명한 바와 같이 솔더 범프가 외부 기판과 접속되는 접속단자의 기능을 하기 때문이다.
한편, 이와 같은 웨이퍼 레벨 패키지에서 솔더 범프의 부착 신뢰성을 높이기 위한 여러 기술들이 알려져 있으나, 그 대부분은 패키지 자체의 구조를 너무 복잡하게 하거나 또는, 패키지의 제조 공정이 매우 복잡하게 되어 패키지의 제조단가를 높이기 때문에, 비현실적인 것이 대부분이었다.
이에 따라서, 솔더범프의 부착 신뢰성을 높이면서도 패키지 자체의 구조나 제조공정은 복잡하게 하지 않는 패키지의 개선된 솔더 범프(솔더볼)의 박리를 방지하는 솔더범프 앵커시스템과 이를 포함하는 칩 패지기에 대한 기술이 요구되어 왔다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서 그 목적은, 칩 패키지의 솔더범프 신뢰성을 향상시키면서도 공정이나 구조면에서 간단하여 전체적으로 저비용 고신뢰성의 칩 패키지를 제공하는 것을 가능하게 하는 솔더범프 앵커시스템과 그 형성방법 및, 이를 구비하는 칩 패키지를 제공하는 데에 있다.
상기와 같은 목적을 달성하기 위한 기술적인 일 측면으로서 본 발명은, 기판상의 패턴과 이 패턴이 일부 노출되도록 패턴상에 형성된 절연피막으로 이루어 지며 외부 접속을 위한 솔더범프가 형성되는 볼 랜드; 및,
상기 볼 랜드의 절연피막에 형성되면서 단면상 종심방향으로 내경이 넓어지는 역경사부;
포함하여 솔더범프의 신뢰성을 높이도록 구성된 솔더범프 앵커시스템을 제공한다.
이때, 상기 앵커시스템의 역경사부는, 상기 볼 랜드의 절연피막에 단면상 종심방향으로 갈수록 내경이 넓어지는 역경사면으로 구성될 수 있다.
그리고, 상기 역경사면의 경사각도는 h1 : h2 = (0.2 - 1.0) ×h1의 비율로 형성되고, 상기 h1은 절연피막의 두께이고, h2는 절연피막의 수직선상에서 내측으로 들어간 길이이다.
또한, 상기 솔더범프가 형성되는 패턴의 볼 패드에는 표면거칠기를 주어 솔더범프의 부착 신뢰성을 높이는 에칭부가 추가로 형성되는 것이 바람직하다.
상기 앵커시스템의 역경사부는 상기 절연피막이 다층으로 형성되면서 종심방향으로 내경이 넓어지는 계단형태로 형성되어 솔더범프의 신뢰성을 높이도록 구성되는 것도 바람직하다.
이때, 상기 기판은 반도체 칩이 장착되는 서브기판 및 상부의 보호막상에 재배선 패턴이 형성되는 웨이퍼중 하나이며, 상기 패턴은 서브기판상의 패턴 및 웨이퍼상의 재배선패턴중 하나로 제공될 수 있다.
다음, 기술적인 다른 측면으로서 본 발명은, 서브 기판상의 패턴 또는 웨이퍼상의 재배선 패턴상에 형성된 절연피막에 글라스 마스크를 이용한 노광을 수행하여 글라스 마스크의 패턴부분에 해당하는 소프트 절연피막을 제외한 절연피막을 경화시키는 단계; 및,
상기 절연피막에 현상액을 코팅하여 소프트 절연피막을 현상시키면서 현상액의 오버 스트리핑을 통하여 절연피막이 단면상 종심방향으로 갈수록 내경이 넓어지는 역경사면을 형성시키는 솔더범프 앵커시스템 제공하는 단계;
를 포함하여 구성된 솔더범프 앵커시스템의 형성방법을 제공한다.
이때, 상기 절연피막은 감광성수지로 이루어 지고, 상기 절연피막의 역경사면을 형성시키는 현상액은 1.0 % NA2CO3 일 수 있다.
마지막으로, 기술적인 또 다른 측면으로서 본 발명은, 상기 솔더범프 앵커시스템을 구비하는 칩 패키지를 제공한다.
이때, 상기 칩 패키지는, 서브기판상에 장착된 반도체 칩이 본딩와이어로서 서브기판의 본딩패드와 접속되고, 상기 반도체 칩의 반대측으로 서브기판상에 형성된 패턴과 그 상부에 형성된 절연피막에 상기 솔더범프가 형성되는 볼랜드가 제공되어 BGA 반도체 패키지로 구성될 수 있다.
또는, 상기 칩 패키지는, 웨이퍼의 본딩패드와 그 상부에 형성되는 보호막의 노출부분과 접속되는 재배선 패턴과 그 상부에 형성되는 절연피막의 볼 랜드에 상기 솔더범프가 형성되는 웨이퍼 레벨 패키지로 구성될 수 있다.
이때, 상기 웨이퍼와 그 상부에 제공되는 유리 보호막사이에 이미지센서가 제공되고, 상기 재배선패턴은 웨이퍼와 그 하부의 다른 유리 보호막을 거쳐 형성되거나, 웨이퍼에 형성된 홀을 통하여 형성되어 솔더범프가 볼 랜드에 형성되는 이미지 센서 모듈의 웨이퍼 레벨 패키지로 제공되는 것도 가능하다.
이하, 첨부된 도면에 따라 본 발명을 상세하게 설명한다.
먼저, 도 1 에서는 본 발명에 관련된 칩 패키지의 일 예로서 볼 그리드 어레이(Ball Grid Array)(이하, 'BGA'라 한다) 반도체 패키지(1)를 도시하고 있고, 도 2에서는 다른 패키지 형태로서 앞에서 설명한 바와 같은 웨이퍼 레벨 패키지의 여러 실시예(100a)(100b)(200)들을 도시하고 있다.
그러나, 도 1 및 도 2는 BGA 반도체 패키지와 웨이퍼 레벨 패키지를 칩 패키지의 일예로 설명한 것일뿐, 적어도 본 발명에 관련된 칩 패키지는 솔더범프(또는 솔더볼)를 구비하는 패키지 형태이면 모두 적용될 수 있다.
한편, 도 1에서 도시한 바와 같이, 본 발명의 칩 패키지중 하나인 BGA 반도 체 패키지(1)는 반도체 칩(10)과 이 반도체 칩(10)이 상부에 형성되는 서브기판(20)으로 크게 구성되는 반면에, 도 2에서 도시한 웨이퍼 레벨 패키지(100a)(100b)(200)는 웨이퍼인 실리콘기판(120)(220)과 그 상부의 재배선 패턴(122)(220)으로 크게 구성되는 차이가 있으나, 솔더범프(70)(150)(240)가 형성되는 점에서는 동일하다.
예를 들어, 도 1에서 도시한 바와 같이, BGA 반도체 패키지(1)는 서브기판(20)의 상부에 반도체 칩(10)이 장착되고, 상기 서브기판(20)상의 칩 패드(22)와 반도체 칩(20)의 칩패드(12)가 와이어(30)로 본딩되며, 그 위로 보호막(40)이 코팅되고, 상기 서브기판(20)의 저면 패턴(50)에 솔더범프(70)가 형성된다.
이때, 70은 BGA 반도체 패키지에서는 솔더 볼이라고도 하지만, 다음의 웨이퍼 레벨 패키지의 설명에 맞추어 솔더 범프라 한다.
그리고, 도 1의 L은 다음에 설명하는 절연피막의 노출부분과 패턴(50)으로 이루어 지져 솔더범프(70)가 형성되는 볼 랜드부분을 나타낸다.
즉, 상기 볼 랜드(L)는 솔더범프가 형성되는 패턴(50)과 이 패턴이 노출되는 절연피막(60)부분이고, 통상 BGA 반도체 패키지(1)에서는 볼 그리드(ball grid)라고도 하지만, 이하에서는 패키지의 구분에 상관없이 볼 랜드라 한다.
이때, 상기 BGA 반도체 패키지(1)에서 볼 랜드(L)부분은 다음의 도 3에서 상세하게 설명한다.
다음, 도 2a 내지 도 2c에서는 웨이퍼 레벨 패키기(wafer level chip scale package)의 여러 실시예들을 도시하고 있는데, 도 2a 및 도 2b에서는 이미지 센서 모듈로 구성되는 웨이퍼 레벨 패키지를 도시하고 있고, 도 2c는 통상의 웨이퍼 레벨 패키지를 도시하고 있다.
예를 들어, 도 2a는 대표적인 이미지 센서 모듈의 패키지로서 쉘케이스(Shellcase)사의 제품을 예를 들어 도시하고 있고, 도 2b는 다른 형태의 산요(Sanyo)사의 제품을 예를 들어 도시하고 있다.
즉, 도 2a에서 도시한 바와 같이, 제 1 실시예의 이미지 센서 모듈의 웨이퍼 레벨 패키지(100a)는 유리보호막(110a)(110b)사이로 웨이퍼(120) 즉, 실리콘기판이 배치되고, 그 상부로 이미지 센서(130)가 놓이며, 상기 웨이퍼(120)의 칩패드(122)는 웨이퍼와 하부 유리보호막(110b)을 감싸는 재배선 패턴(140)과 연결되고, 상기 재배선 패턴(140)의 볼패드에 외부 접속을 위한 솔더범프(150)가 형성된다.
이때, 도 2a에서는 도시하지 않았지만, 상기 솔더 범프(150)가 형성되는 재배선 패턴(140)상에는 절연피막이 코팅되고 그 일부분이 노출되어 솔더 범프(150)가 형성되는 볼 랜드(L)가 제공되며, 이는 다음의 도 3에서 상세히 설명한다.
또한, 도 2b에서 도시한 바와 같이, 다른 형태의 이미지 센서 모듈의 웨이퍼 레벨 패키지(100b)는, 유리보호막(110)과 웨이퍼(120) 및 솔더범프(150)의 형성은 도 2a의 패키지와 동일하고, 단지 웨이퍼 칩패드(122)와 접속되고 솔더범프(150)가 형성되는 재배선패턴(140')이 웨이퍼를 관통하여 형성되는 WTHP(Wafer through hole package) 패키지 이다.
이때, 도 2b에서 솔더범프(150)가 형성되는 볼 랜드(L)도 다음의 도 3에서 상세하게 설명한다.
다음, 도 2c는 통상의 웨이퍼 레벨 패키지(200)를 도시하고 있다.
즉, 도 2c에서 도시한 바와 같이, 웨이퍼(210)인 실리콘기판위에 알루미늄 등으로 된 칩패드(칩패드)(212)가 형성되어 있으며, 그 위로 웨이퍼(210)를 보호하기 위한 보호막(214)이 상기 본딩패드(212)의 일부분이 노출되도록 형성된다.
그리고, 상기 보호막위에 다시 절연막(216)이 형성되어 있고, 상기 절연막 일부 표면과 본딩패드의 노출 표면위에는 재배선 패턴(re-distribution line)(RDL)(220)인 UBM(under bump metal)이 형성된다.
이때, 상기 재배선패턴(220)상에 형성된 절연피막(230)의 노출부분에는 솔더범프(240)가 형성되는데, 이 절연피막(230)의 노출부분과 재배선패턴(220)의 볼 패드(222)부분의 볼 랜드(L)는 다음의 도 3에서 상세하게 설명한다.
따라서, 도 2의 웨이퍼 레벨 패키지(100a)(100b)(200)들은 도 1의 BGA 반도체 패키지(1)와는 다르게 웨이퍼 공정에서 패키지를 구성하고, 이후 웨이퍼를 절단하여 패키지의 공정성을 높인 것이다.
한편, 도 1 및 도 2 에서 도시한 본 발명에 관련된 여러 형태의 패키지(1)(100a)(100b)(200)는 적어도 솔더범프(솔더볼)를 포함하는 패키지 형태이고, 따라서 본 발명에서는 이와 같은 솔더범프가 형성되는 볼 랜드(L)의 구조를 개선시키어 솔더범프의 부착 신뢰성을 높이는 데에 그 구성적 특징이 있다.
다음, 이해를 돕기 위하여 도 3에서는 도 1 및 도 2 에서 도시한 본 발명에 관련된 패키지(1)(100a)(100b)(200)들의 볼 랜드(L)에서 절연피막(60)(160)(230)은 'T'로 일괄 표현하고, 패턴(50), 재배선패턴(140)(220)은 'P'로 일괄 표현하고, 솔더범프(솔더볼)(70)(150)(230)은 'S'로 일괄 표현한다.
그리고, 도 3에서는 서브 기판(20)과 웨이퍼(120)(210)는 'W'로 일괄 표현하며, 다음에 설명하는 앵커시스템과 역경사부는 각각 C, C1으로 일괄 표현한다.
따라서, 어떤 형태의 패키지든 상관없이 적어도 솔더범프(S)가 형성되는 패키지는 솔더범프(S)가 형성되는 패턴(P)과 그 위에 볼랜드(L)부분만이 노출되도록 코팅된 절연피막(T)을 포함하여 제작되고, 이때 도 3에서 도시한 바와 같이, 본 발명의 패키지들은 솔더범프의 신뢰성을 높이는 앵커시스템(C)를 구비한다.
즉, 도 3에서 도시한 바와 같이, 본 발명의 칩 패키지에 제공되는 솔더범프 앵커시스템(C)은 볼랜드 부위로 솔더범프(S)가 형성되는 절연피막(T)이 역경사부 구체적으로는 역경사면(C1)을 구비하여 솔더범프의 부착 신뢰성을 높인 거이다.
이때, 상기 볼랜드(L)는 실제로는 솔더범프가 형성되는 원형의 홈으로 이해되면 되고, 따라서 역경사부(면)(C1)은 단면상 종심방향으로 내경(d)이 넓어지는 형상이다.
즉, 본 발명의 솔더범프 앵커시스템(C)은, 상기 볼 랜드(L)의 절연피막(T)이 단면상 종심방향으로 갈수록 내경(d)이 넓어지는 역경사면(C1)을 포함하여 솔더범프(S)가 절연피막 볼랜드(L)부분을 통하여 형성된 후, 상기 역경사면(C1)의 앵커시스템(C)이 솔더범프가 이탈되는 것을 방지시키어 솔더범프의 부착 신뢰성을 높이게 된다.
이때, 도 3에서 도시한 바와 같이, 본 발명의 패키지에서는 상기 패턴(P)의 솔더범프 형성부위인 볼 패드(P1)부위의 표면거칠기를 높이도록 에칭시킨 에칭부(E)를 추가로 형성시키면, 솔더범프(S)의 볼패드 부착강도가 향상되기 때문에, 보다 바람직할 것이다.
다음, 도 4에서는 종래와 본 발명의 칩 패키지에서 솔더범프 형성구조를 비교 도시하고 있다.
즉, 도 4a에서 도시한 바와 같이, 종래 칩 패키지에서는 솔더범프(S')가 형성되는 볼랜드(L')에서 솔더범프(S')는 실질적으로 절연피막(T')의 노출부위로 볼 패드(P1')상에 형성되고, 이때 절연피막(T')의 솔더범프 밀착면(T1')은 상부로 갈수록 내경이 넓어지는 형상이다.
따라서, 종래의 경우 솔더범프(S')가 패턴 볼패드(P1')에서 박리되면 솔더범프(S')은 바로 패키지에서 박리된다.
그러나, 도 4b에서 도시한 본 발명의 칩 패키지에 있어서는, 볼 랜드(L)에서 단면상 종심방향으로 아래로 갈수록 절연피막(T)의 내경(d)이 넓어 지면서 솔더범프 밀착면이 역경사면(C1)으로 형성되는 앵커시스템(C)이 제공되기 때문에, 솔더범프(S)의 박리가 효과적으로 방지된다.
즉, 도 4b에서 도시한 바와 같이, 본 발명의 솔더범프 앵커시스템(C)에 의하면, 솔더범프(S)의 박리가 이루어 질려면 절연피막(T)이 패턴(P)의 접합면(S1)에서부터 박리되어야만 솔더범프의 박리가 이루어 지고, 결국 본 발명의 앵커시스템(C)은 절연피막의 패턴 접합력을 이용하기 때문에, 솔더범프의 박리가 효과적으로 방 지된다.
이때, 솔더범프(S)를 박리시키려는 외부 힘(f1)이 절연피막(T)을 패턴(P)에서 박리시키는 힘(f2)보다 큰 경우에만 솔더범프(S)의 박리가 이루어 지기 때문에, 솔더범프의 박리는 거의 발생되지 않고, 오히려 솔더범프의 크랙이 발생될 정도로 솔더범프의 부착 신뢰성을 향상시킨다.
예를 들어, 도 4a에서 도시한 종래 칩 패키지에서 솔더범프 형성구조인 경우 그 박리정도를 테스트한 결과 2.0 g/mil2 이하의 전단응력(shear strenth)을 나타내었지만, 도 4b와 같이 솔더범프 앵커시스템(C)을 갖는 본 발명의 칩 패키지 경우, 평균 3.2 g/mil2 의 전단응력을 나타내었다.
즉, 도 4에서 솔더범프(S)가 형성되는 서브기판 또는 웨이퍼(W)를 고정시키고 솔더범프(S)을 수평방향에서 힘(f1')(f1)을 가하는 테스트를 한 경우, 본 발명인 경우에 솔더범프의 부착 신뢰성이 매우 우수한 것을 알 수 있었다.
다음의 표 1에서는 본 발명의 솔더범프 전단응력을 데스트한 수치를 나타내었다.
테스트 휫수 전단응력(단위:g/mil2)
1 3.1
2 3.4
3 3.2
4 3.1
5 3.4
6 2.9
7 3.0
8 2.8
9 3.4
10 3.2
즉, 상기 표 1에서 알 수 있듯이, 도 4b의 솔더범프 앵커시스템(C)을 포함하는 본 발명의 칩 패키지인 경우 솔더범프(S)는 평균 3.2 g/mil2 의 전단응력을 갖기 때문에, 실제 외부 힘이 가해지더라도 솔더범프(S)은 박리되지 않고 오히려 크랙이 발생될 정도로 솔더범프의 부착 신뢰성이 우수한 것이다.
다음, 도 5에서는 본 발명의 솔더범프 앵커시스템(C)에서 절연피막(T)의 역경사면(C1)의 경사각도에 대하여 상세하게 도시하고 있는데, 이와 같은 역경사면(C1)의 각도는 실제 솔더범프의 부착력에 직접적인 영향을 미친다.
이때, 상기 절연피막(T)의 역경사면(C1)의 경사각도(θ) 즉, 볼랜드(L)에서 절연피막(T)의 수직선(X)을 기준으로 경사진 각도로서 절연피막(T)의 두께를 h1이라 하고, 절연피막 수직선상(T)에서 내부로 들어간 최대 내경의 길이를 h2 라 할때, h1; h2= (0.2 - 1.0) ×h1의 비율로 구성하는 것이 가장 바람직하다.
예를 들어, 상기 절연피막(T)의 두께 h1이 10 ㎛ 인 경우, 상기 절연피막 역경사면(C1)의 각도는 10: (0.2 - 10) × 10 의 비율로 형성될 수 있다.
예를 들어, h1:h2=1;1 이면 상기 역경사면(C1)의 경사각도 θ는 45°가 된다.
이때, 상기 각도의 비율이 h1; h2= 0.2 ×h1 보다 작으면 역경사면의 경사가 너무 작아 실질적으로 솔더범프의 박리가 방지되지 못하고, 상기 각도의 비율이 h1; h2= 1.0 ×h1 보다 크면 절연피막(T) 자체가 패턴 부착력이 저하되어 절연피막 자체의 박리가 발생될 우려가 있어 상기 h1; h2= (0.2 - 1.0) ×h1 범위가 가장 적당하다.
또한, 상기 역경사면(C1)의 경사각도는 솔더범프가 형성된 칩 패키지의 기기 장착환경을 감안하는 것이 바람직할 것인데, 예를 들어 기기의 이동이나 진동이 심한 경우에는 솔더범프(S)가 기기 메인기판에 접속된 상태에서 기기 유동시 그 박리가 쉽게 발생되므로 상기 경사각도는 크게 하면 된다.
반대로, 기기가 거의 유동되지 않는 경우에는 경사각도는 작게하는 것도 가능할 것이고, 따라서 본 발명의 칩 패키지의 솔더범프 앵커시스템은 패키지의 장착 기기별로 다르게 형성시키는 것이 가장 바람직할 것이다.
다음, 도 6에서는 본 발명에 따른 칩 패키지의 앵커시스템 형성방법을 단계적으로 도시하고 있는데, 구체적으로는 솔더범프의 앵커시스템 형성단계이다.
먼저, 도 6a에서 도시한 바와 같이, BGA 반도체 패키지(도 1 참조)의 서브 기판 이나 또는, 웨이퍼 레벨 패키지(도 2 참조)의 실리콘 기판인 웨이퍼(W)상에 형성된 패턴 즉, 반도체 패키지의 패턴과 웨이퍼 레벨 패키지의 재밴선 패턴(P)상에 절연피막(T) 구체적으로는, 감광성 수지를 도포 형성시키는 단계를 수행한다.
이때, 상기 감광성 수지의 절연피막(T)은 패턴(P)를 보호할 정도의 두께면 되는데, 앞에서 설명한 앵커시스템(C)의 효과적인 형성을 위하여는 5 - 25㎛ 정도가 적당하다.
예를 들어, 상기 절연피막(T)의 두께가 5㎛ 보다 작으면 앵커시스템(C)의 형성이나 그 작용상 문제가 발생되고, 반대로 25㎛ 이상이면 불필요한 수지층을 형성시키어 제조단가가 높아지게 될 것이다.
그리고, 이와 같은 감광성수지의 도포는 통상의 스핀 코팅 방식으로 처리할 수 있다.
다음, 도 6b에서 도시한 바와 같이, 상기 절연피막(T)에 글라스 마스크(M)를 이용한 노광(UV 조사)을 수행하여 글라스 마스크(M)에 형성된 패턴(M1)부분에 해당하는 그 직하부의 소프트 절연피막부분(Ts)을 제외한 나머지 노광 처리되는 절연피막(Tt)부분을 경화시키는 단계를 수행한다.
즉, 적외선(Ultravilet)(UV)를 조사(화살표)하면 글라스 마스크(M)의 패턴(M1)부분에 의하여 그 직하부의 감광성수지부분은 적외선이 조사되지 않아 소포트한 절연피막으로 되고, 글라스 마스크의 패턴이 없는 다른 감광성수지부위는 경화되는 경화절연피막(Tt)이 된다.
다음, 도 6c에서 도시한 바와 같이, 소프트 절연피막(Ts)과 경화된 절연피막(Tt)에 현상액(Q)을 코팅하여 소프트 절연피막을 현상시키어 볼 랜드(L)를 형성하는 단계를 수행한다.
즉, 상기 감광성수지인 절연피막(T)에 현상액(Q)이 도포되면, 경화된 절연피막(Tt)은 이미 경화되어 있어 현상되지 않지만, 소프트 절연피막(Ts)부분은 현상액(Q)에 의하여 현상되어 솔더범프(S)가 형성될 수 있는 노출부위의 볼 랜드(L)를 형성한다.
다음, 도 6d에서 도시한 바와 같이, 현상액을 통한 오버 스트리핑(over stripping)을 통하여 절연피막(T)의 볼랜드(L)부위에서 단면상 종심방향으로 갈수록 내경이 넓어지는 앵커시스템(C)을 형성시킨다.
따라서, 도 6e에서 도시한 바와 같이, 현상액을 제거하면, 절연피막(T)의 볼 랜드(L)부분에는 단면상 종심방향으로 갈수록 내경(d)이 넓어지는 역경사면(C1)을 포함하는 앵커시스템(C)이 제공된다.
이때, 상기 절연피막의 볼 랜드부분의 절연피막 역경사면을 형성시키는 현상액은 1.0 % NA2CO3 를 사용할 수 있는데, 이에 한정되는 것은 아니다.
그리고, 1.0 % NA2CO3 의 현상액(Q)을 이용한 오버 스트리핑(over striping)단계시 그 브레이크 포인트(break point) 즉, 현상액 도포시간은 본 발명인 앵커시스템(C)을 형성하지 않는 절연피막의 통상의 표면 박리를 위한 브레이크 포인트의 2 - 3배이면 된다.
예를 들어, 정상적인 브레이크 포인트가 10초 라면, 앵커시스템을 형성시키는 브레이크 포인트는 20-30초 이다.
물론, 상기 현상액의 브레이크 포인트의 시간에 따라 오버 스트리핑의 시간이 길게 또는 짧게 되고, 이는 본 발명인 앵커시스템 역경사면(C1)의 경사각도(θ)가 결정되기 때문에, 사전에 역경사면 경사각에 따라 현상액의 브레이트 포인트가 결정될 것이다.
다음, 도 6f에서 도시한 바와 같이, 상기 절연피막이 노출된 패턴(P)의 볼패드(P1)부분을 에칭액(Et)을 이용하여 표면의 거칠기를 높이는 에칭부(E)를 형성시킨다.
이경우, 상기 볼패드 부위의 에칭부(E)는 솔더범프(S)가 도금, 프린트 및 증착을 거쳐 형성될때, 솔더범프과 볼패드간의 밀착 강도를 높이기 때문에, 솔더범프의 신뢰성을 추가로 향상시 킬 것이다.
다음, 도 6g에서 도시한 바와 같이, 상기 앵커시스템(C)을 구비하는 볼 랜드(L)부분에 솔더범프(S)을 도금, 프린팅 및 증착 등의 방법을 통하여 형성시킨다.
따라서, 앵커시스템(C)을 구비하는 본 발명의 칩 패키지 예를 들어, 도 1의 BAG 반도체 패키지(1)나 도 2의 이미지 센서 모듈의 웨이퍼 레벨 패키지(100) 또는 웨이퍼 레벨 패키지(200)는 솔더범프의 패키지 이탈이 효과적으로 방지되기 때문에, 솔더범프 신뢰성이 매우 향상된다.
특히, 이와 같은 본 발명의 앵커시스템은 전체 패키지의 구조를 크게 복잡하게 하지 않으면서 공정상으로도 오버 스트리핑만을 추가하기 때문에, 패키지 제조공정면이나 구조면에서 저비용의 제품 생산을 가능하게 한다.
다음, 도 7에서는 본 발명인 패키지에 구비되는 앵커시스템의 변형예(C')를 도시하고 있다.
즉, 도 7에서 도시한 바와 같이, 서브 기판 또는 웨이퍼(W)상의 패턴(재배선 배턴)상에 절연피막(T)을 다층(T1-T3)으로 형성시키면서, 계단형 역경사부(C1') 의 앵커시스템(C')를 형성시키어 이에 형성되는 솔더범프(S)의 부착 신뢰성을 높인 것이다.
이와 같은 도 7의 본 발명의 변형된 앵커시스템(C')은 절연피막(T)을 다층으로 형성시키는 구조이므로, 절연피막의 다층 구조가 필요한 경우에 유리할 것이고, 앞에서 설명한 역경사면(C1)을 갖는 앵커시스템(C)의 경우 오버 스트리핑 등의 공정을 거쳐 그 경사각을 조정하면서 형성시키는 것에 비하여, 도 7의 앵커시스템은 절연피막 형성단계는 늘어나지만 제조상 편리할 수 도 있다.
이와 같이 본 발명의 솔더범프 앵커시스템과 그 형성방법에 의하면, 솔더범프(솔더볼)을 구비하는 패키지에 절연피막의 역경사구조의 앵커시스템이 제공되기 때문에, 패키지 공정이나 구조의 복잡한 변화없이 간단하게 솔더범프의 패키지 부착 신뢰성을 높이는 우수한 효과를 제공한다.
또한, 본 발명의 솔더범프 앵커시스템을 구비하는 칩 패키지에 의하면, 솔더범프의 신뢰성이 높으면서도 구조나 공정이 복잡하지 않아 저비용 고신뢰성의 반도체 또는 웨이퍼 레벨의 패키지를 제공하는 다른 우수한 효과가 있는 것이다.
본 발명은 지금까지 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알 수 있음을 밝혀두고자 한다.

Claims (12)

  1. 기판상의 패턴과 이 패턴이 일부 노출되도록 패턴상에 형성된 절연피막으로 이루어 지며 외부 접속을 위한 솔더범프가 형성되는 볼 랜드; 및
    상기 볼 랜드의 절연피막에 형성되면서 단면상 종심방향으로 내경이 넓어지는 역경사부
    를 포함하고,
    상기 앵커시스템의 역경사부는, 상기 볼 랜드의 절연피막에 단면상 종심방향으로 갈수록 내경이 넓어지는 역경사면으로 구성하고,
    상기 역경사면의 경사각도는 h1 : h2 = (0.2 - 1.0) ×h1의 비율로 형성되고, 상기 h1은 절연피막의 두께이고, h2는 절연피막의 수직선상에서 내측으로 들어간 길이이며,
    상기 솔더범프가 형성되는 패턴의 볼 패드에는 표면거칠기를 주어 솔더범프의 부착 신뢰성을 높이는 에칭부가 추가로 형성된 것을 특징으로 하는 솔더범프 앵커시스템.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020050015265A 2005-02-24 2005-02-24 솔더범프 앵커시스템 KR100691151B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050015265A KR100691151B1 (ko) 2005-02-24 2005-02-24 솔더범프 앵커시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050015265A KR100691151B1 (ko) 2005-02-24 2005-02-24 솔더범프 앵커시스템

Publications (2)

Publication Number Publication Date
KR20060094248A KR20060094248A (ko) 2006-08-29
KR100691151B1 true KR100691151B1 (ko) 2007-03-09

Family

ID=37602116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050015265A KR100691151B1 (ko) 2005-02-24 2005-02-24 솔더범프 앵커시스템

Country Status (1)

Country Link
KR (1) KR100691151B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626385B2 (en) 2020-07-13 2023-04-11 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699892B1 (ko) * 2006-01-20 2007-03-28 삼성전자주식회사 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판
KR100973271B1 (ko) * 2008-04-25 2010-08-02 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
KR101382843B1 (ko) * 2012-05-25 2014-04-08 엘지이노텍 주식회사 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
KR101383002B1 (ko) * 2012-05-25 2014-04-08 엘지이노텍 주식회사 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
CN106030786B (zh) * 2014-03-28 2019-09-10 英特尔公司 锚固的互连件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329552A (ja) * 1986-07-23 1988-02-08 Hitachi Ltd 金属バンプの形成方法
JP2000195887A (ja) * 1998-12-25 2000-07-14 Sanyo Electric Co Ltd 電子部品
JP2000232179A (ja) 1999-02-10 2000-08-22 Shinko Electric Ind Co Ltd Ｐｇａ型電子部品用基板、その製造方法及び半導体装置
JP2005033147A (ja) 2003-07-14 2005-02-03 New Japan Radio Co Ltd 半導体装置及びその超音波ボンディング方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6329552A (ja) * 1986-07-23 1988-02-08 Hitachi Ltd 金属バンプの形成方法
JP2000195887A (ja) * 1998-12-25 2000-07-14 Sanyo Electric Co Ltd 電子部品
JP2000232179A (ja) 1999-02-10 2000-08-22 Shinko Electric Ind Co Ltd Ｐｇａ型電子部品用基板、その製造方法及び半導体装置
JP2005033147A (ja) 2003-07-14 2005-02-03 New Japan Radio Co Ltd 半導体装置及びその超音波ボンディング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626385B2 (en) 2020-07-13 2023-04-11 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
KR20060094248A (ko) 2006-08-29

Similar Documents

Publication Publication Date Title
KR100630698B1 (ko) 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
US6075290A (en) Surface mount die: wafer level chip-scale package and process for making the same
US6605525B2 (en) Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed
US6462426B1 (en) Barrier pad for wafer level chip scale packages
US6593220B1 (en) Elastomer plating mask sealed wafer level package method
CN109937476B (zh) 晶片级封装和方法
US7655501B2 (en) Wafer level package with good CTE performance
US20040140557A1 (en) Wl-bga for MEMS/MOEMS devices
US20080157358A1 (en) Wafer level package with die receiving through-hole and method of the same
US20080116564A1 (en) Wafer level package with die receiving cavity and method of the same
KR100787894B1 (ko) 반도체 칩 구조물과 반도체 칩 구조물 제조 방법 그리고반도체 칩 패키지 및 반도체 칩 패키지 제조 방법
JP2006140508A (ja) 半導体パッケージの製造方法
US20100062600A1 (en) Method of manufacturing a semiconductor device
KR100691151B1 (ko) 솔더범프 앵커시스템
US7365434B2 (en) Semiconductor device and manufacturing method for the same
KR100858242B1 (ko) 재배선 구조를 포함하는 반도체 소자 및 그 형성 방법
JP2000188305A (ja) 半導体装置およびその製造方法
JP2001168126A (ja) 半導体装置とその製造方法
JP2000164617A (ja) チップサイズパッケージおよびその製造方法
US20110001234A1 (en) Semiconductor device and fabrication method thereof
KR100691000B1 (ko) 웨이퍼 레벨 패키지의 제조방법
KR100693207B1 (ko) 플립 칩 기법을 이용한 이미지 센서 패키지 및 그 제조 방법
KR100876083B1 (ko) 반도체 칩 패키지 및 이를 포함하는 반도체 패키지
KR20010105641A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
KR102218736B1 (ko) 범프 구조물, 그 제조방법 및 이를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee