JPS6329552A - 金属バンプの形成方法 - Google Patents
金属バンプの形成方法Info
- Publication number
- JPS6329552A JPS6329552A JP61171551A JP17155186A JPS6329552A JP S6329552 A JPS6329552 A JP S6329552A JP 61171551 A JP61171551 A JP 61171551A JP 17155186 A JP17155186 A JP 17155186A JP S6329552 A JPS6329552 A JP S6329552A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- window
- solder
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title claims description 6
- 229910000679 solder Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 239000011229 interlayer Substances 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は金属バンプを形成する方法に関し、特にバンプ
間ピッチの微細化を図った金属バンプの形成方法に関す
るものである。
間ピッチの微細化を図った金属バンプの形成方法に関す
るものである。
近年の半導体装置の微細化、高集積化に伴って、ＣＣＢ
技術における金属バンプの微細化が要求されてきている
。このため、金属バンプを構成する導体膜を微細に形成
する必要があるが、金属バンプのように所要の厚さを必
要とする導体膜を選択的に形成する場合には、従来の選
択エツチング法をそのまま利用することはできず、した
がって従来では選択茶着法が専ら利用されている。
技術における金属バンプの微細化が要求されてきている
。このため、金属バンプを構成する導体膜を微細に形成
する必要があるが、金属バンプのように所要の厚さを必
要とする導体膜を選択的に形成する場合には、従来の選
択エツチング法をそのまま利用することはできず、した
がって従来では選択茶着法が専ら利用されている。
すなわち、この選択蒸着法は、所要のパターンに形成し
たメタル膜をマスクとして基板の表面前方位置に設置し
、このマスク上から金属の蒸着を行ない、マスクの窓に
対応する箇所に選択的に導体パターンを形成する方法で
ある。
たメタル膜をマスクとして基板の表面前方位置に設置し
、このマスク上から金属の蒸着を行ない、マスクの窓に
対応する箇所に選択的に導体パターンを形成する方法で
ある。
しかしながら、この方法ではメタルマスクと基板との間
の隙間によって痕着膜に寸法上の拡がりが生じることに
なり、微細な導体膜パターンを形成することができない
という問題がある。また導体膜の形成後に、これを加熱
して溶融させ、自身の表面張力によってバンプを球状に
形成しているが、導体膜の厚さに比例してバンプ径も大
きくなり、したがってこの分のバンプピッチに余裕を取
る必要があってピンチ寸法を小さくできないという問題
がある。
の隙間によって痕着膜に寸法上の拡がりが生じることに
なり、微細な導体膜パターンを形成することができない
という問題がある。また導体膜の形成後に、これを加熱
して溶融させ、自身の表面張力によってバンプを球状に
形成しているが、導体膜の厚さに比例してバンプ径も大
きくなり、したがってこの分のバンプピッチに余裕を取
る必要があってピンチ寸法を小さくできないという問題
がある。
本発明の目的は、所要の厚さを必要とする金属バンプの
径寸法及びそのピッチ寸法の低減を図って、微細かつ高
集積な半導体装置の形成を可能にした金属バンプの形成
方法を提供することにある。
径寸法及びそのピッチ寸法の低減を図って、微細かつ高
集積な半導体装置の形成を可能にした金属バンプの形成
方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔問題点を解決するだめの手段］
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、基板上に形成した所要の厚さのフォトレジス
ト膜のバンプ形成箇所にひさしのある窓を開口し、この
フォトレジスト膜を利用したリフトオフ法によって前記
窓内にのみ金属膜を形成し、更にこの金属膜の頭部を露
出させた状態に前記基板上に絶縁膜を形成した上で露出
されている金属膜の頭部を溶融してこの部分を球状に形
成して金属バンプを形成する工程を有している。
ト膜のバンプ形成箇所にひさしのある窓を開口し、この
フォトレジスト膜を利用したリフトオフ法によって前記
窓内にのみ金属膜を形成し、更にこの金属膜の頭部を露
出させた状態に前記基板上に絶縁膜を形成した上で露出
されている金属膜の頭部を溶融してこの部分を球状に形
成して金属バンプを形成する工程を有している。
上記した手段によれば、金属バンプを形成する金属膜を
テーパ状に形成し、かつその頭部のみを絶縁膜上に露出
させてこれを球状にしているので、バンプを小径に形成
でき、隣接するバンプの相互短絡を防止してバンプの微
細化を達成できる。
テーパ状に形成し、かつその頭部のみを絶縁膜上に露出
させてこれを球状にしているので、バンプを小径に形成
でき、隣接するバンプの相互短絡を防止してバンプの微
細化を達成できる。
第１図（ａ）〜（ｅ）は本発明の一実施例を工程順に示
す断面図である。
す断面図である。
先ず、第１図（ａ）のように、所要の回路を形成した半
導体基板１の絶縁膜２上には、半田下地電極として、Ｃ
ｒ −Ｃｒ ／ Ｃｕ −Ｃｕ −Ａ ｕの電極膜３を
所定パターンに形成する。また、この上に３０〜５０μ
ｍの厚さのフィルムレジスト４を貼付する。そして、半
田バンプの形成箇所を開口したマスク９を用いて前記フ
ィルムレジスト４を露光し、かつこれを現像することに
より、同図のように半田バンプ形成箇所に逆テーパ状の
窓４ａを開設する。この窓４ａの逆テーパ形状は、フィ
ルムレジスト４内における光の拡散を利用して形成でき
る。
導体基板１の絶縁膜２上には、半田下地電極として、Ｃ
ｒ −Ｃｒ ／ Ｃｕ −Ｃｕ −Ａ ｕの電極膜３を
所定パターンに形成する。また、この上に３０〜５０μ
ｍの厚さのフィルムレジスト４を貼付する。そして、半
田バンプの形成箇所を開口したマスク９を用いて前記フ
ィルムレジスト４を露光し、かつこれを現像することに
より、同図のように半田バンプ形成箇所に逆テーパ状の
窓４ａを開設する。この窓４ａの逆テーパ形状は、フィ
ルムレジスト４内における光の拡散を利用して形成でき
る。
次いで、同図（ｂ）のように、全面に半田を蒸着して半
田膜５を形成する。半田膜５はフィルムレジスト４の上
及び窓４ａ内に堆積されるが、窓４ａの周辺に堆積した
半田が窓側にせり出してひさしを構成するため、窓４ａ
内の半田膜５ａは池の半田膜５とは独立した状態でしか
もテーパ状に形成される。
田膜５を形成する。半田膜５はフィルムレジスト４の上
及び窓４ａ内に堆積されるが、窓４ａの周辺に堆積した
半田が窓側にせり出してひさしを構成するため、窓４ａ
内の半田膜５ａは池の半田膜５とは独立した状態でしか
もテーパ状に形成される。
その後、同図（ｃ）のように、前記フィルムレジスト４
を除去する。そして、同ＩＦ （ｄ）のように塗布性の
層間絶縁膜、ここではポリイミド樹脂６を塗布形成する
。この場合、眉間絶縁膜６の厚さは前記半田膜５ａより
も若干小さい厚さに形成し、層間絶縁膜６上に半田膜５
ａの頭部が露出されるようにする。
を除去する。そして、同ＩＦ （ｄ）のように塗布性の
層間絶縁膜、ここではポリイミド樹脂６を塗布形成する
。この場合、眉間絶縁膜６の厚さは前記半田膜５ａより
も若干小さい厚さに形成し、層間絶縁膜６上に半田膜５
ａの頭部が露出されるようにする。
しかる上で、Ｎ２またはＨ２雰囲気中で熱処理を行って
半田膜５ａを溶融させることにより、同図（ｅ）のよう
に、半田膜５ａの頭部のみが）容融され、その表面張力
によって球状とされバンプとして構成されることになる
。
半田膜５ａを溶融させることにより、同図（ｅ）のよう
に、半田膜５ａの頭部のみが）容融され、その表面張力
によって球状とされバンプとして構成されることになる
。
したがって、この製造方法によると、バンプを形成する
ための半田膜５ａの形成は、所謂リフトオフ法を用いて
いるために微細に形成でき、高い寸法精度で各半田膜５
ａを形成できる。また、形成された半田バンプは、半田
膜５ａの頭部のみを球状に形成しているのでバンプ径を
小さくでき、隣接するバンプのピンチ寸法が小さい場合
にも相互の短絡を防止できる。この場合、半田膜５ａは
テーパ状をしているため、下地電極３の寸法に比較して
半田膜５ａ頭部を小寸法にでき、バンプ径を一層小径に
できる。
ための半田膜５ａの形成は、所謂リフトオフ法を用いて
いるために微細に形成でき、高い寸法精度で各半田膜５
ａを形成できる。また、形成された半田バンプは、半田
膜５ａの頭部のみを球状に形成しているのでバンプ径を
小さくでき、隣接するバンプのピンチ寸法が小さい場合
にも相互の短絡を防止できる。この場合、半田膜５ａは
テーパ状をしているため、下地電極３の寸法に比較して
半田膜５ａ頭部を小寸法にでき、バンプ径を一層小径に
できる。
ここで、テーパ状の半田膜５ａを形成する方法としては
、第２図の方法を用いることもできる。
、第２図の方法を用いることもできる。
この方法は、第２図（ａ）のように、フィルムレジスト
４上にシリコン酸化膜７等を形成し、このシリコン酸化
膜７をパターン形成した上でこれをマスクにしてフィル
ムレジスト４をウェットエツチングする。これによりシ
リコン酸化膜７をフィルムレジスト４の窓４ａ内にはり
出させてひさしを形成する。
４上にシリコン酸化膜７等を形成し、このシリコン酸化
膜７をパターン形成した上でこれをマスクにしてフィル
ムレジスト４をウェットエツチングする。これによりシ
リコン酸化膜７をフィルムレジスト４の窓４ａ内にはり
出させてひさしを形成する。
したがって、この後に半田膜５の蒸着を行うと、シリコ
ン酸化膜７のひさしによって、第２図（ｂ）のようにフ
ィルムレジスト４の窓４ａ内に成長される半田膜５ａは
テーパ状に形成される。
ン酸化膜７のひさしによって、第２図（ｂ）のようにフ
ィルムレジスト４の窓４ａ内に成長される半田膜５ａは
テーパ状に形成される。
以下、前記実施例と同様の工程により半田バンプを形成
できる。
できる。
上記した実施例によれば次の効果を得ることができる。
（１）半田バンプを形成するための半田膜をリフトオフ
法により形成しているので、半田膜の配列寸法精度を高
め、微細なピンチ寸法に形成できる。
法により形成しているので、半田膜の配列寸法精度を高
め、微細なピンチ寸法に形成できる。
これにより、半田バンプの配列ピッチの微細化を達成で
きる。
きる。
（２）半田膜を形成する際のフィルムレジストの窓を逆
テーパ状とし或いは他の膜を窓内にはり出すことによっ
てひさしを形成しているので、半田膜を逆テーパ状に形
成でき、バンプとしての頭部を小径にできる。
テーパ状とし或いは他の膜を窓内にはり出すことによっ
てひさしを形成しているので、半田膜を逆テーパ状に形
成でき、バンプとしての頭部を小径にできる。
（３）半田膜を逆テーパ状にして半田バンプを小径にで
きるので、隣接するバンプ相互間隔を低減しても相互の
短絡が生しることはなく、バンプ配列の微細化を達成で
きる。因に、バンプ間ピンチ寸法を従来の２００μｍか
ら１３０μｍ程度に低減することができた。
きるので、隣接するバンプ相互間隔を低減しても相互の
短絡が生しることはなく、バンプ配列の微細化を達成で
きる。因に、バンプ間ピンチ寸法を従来の２００μｍか
ら１３０μｍ程度に低減することができた。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、バンプは半田
以外の低融点金属で構成してもよい。また、層間絶縁膜
はポリイミド樹脂以外の絶縁膜を使用してもよい。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、バンプは半田
以外の低融点金属で構成してもよい。また、層間絶縁膜
はポリイミド樹脂以外の絶縁膜を使用してもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるモノリシック型の半
導体装置の半田バンプに適用した場合を説明したが、そ
れに限定されるものではなく、ＣＣＢ方式の半導体装置
におけるバンプの形成に適用できる。
をその背景となった利用分野であるモノリシック型の半
導体装置の半田バンプに適用した場合を説明したが、そ
れに限定されるものではなく、ＣＣＢ方式の半導体装置
におけるバンプの形成に適用できる。
〔発明の効果］
本願において開示される発明のうち代表的なものによっ
て得られる効果を節隼に説明すれば、下記のとおりであ
る。
て得られる効果を節隼に説明すれば、下記のとおりであ
る。
すなわち、所要の厚さのフォトレジスト膜にバンプ形成
箇所にひさしのある窓を開口し、フォトレジスト膜を利
用したリフトオフ法によって前記窓内にのみ金属膜を形
成した上でこの金属膜の頭部を露出させた状態に絶縁膜
を形成し、かつ露出されている金属膜の頭部を溶融して
球状に形成してバンプを構成しているので、絶縁膜上に
形成される金属バンプを小径に形成でき、隣接するバン
プの相互短絡を防止してバンプの微細化を達成できる。
箇所にひさしのある窓を開口し、フォトレジスト膜を利
用したリフトオフ法によって前記窓内にのみ金属膜を形
成した上でこの金属膜の頭部を露出させた状態に絶縁膜
を形成し、かつ露出されている金属膜の頭部を溶融して
球状に形成してバンプを構成しているので、絶縁膜上に
形成される金属バンプを小径に形成でき、隣接するバン
プの相互短絡を防止してバンプの微細化を達成できる。
また、ＬＳＩ基板上においては、絶縁ｊ模にポリイミド
樹脂を使用すると、金属膜からのα線を阻止できる利点
を兼有できる。
樹脂を使用すると、金属膜からのα線を阻止できる利点
を兼有できる。
第１図（ａ）〜（ｅ）は本発明の一実施例を工程順に示
す断面図、 第２図（ａ）、 （ｂ）は変形例の一部工程の断面図
である。 １・・・基板、２・・・絶縁膜、３・・・下地電極、４
・・・フィルムレジスト、４ａ・・・窓、５・・・半田
膜、５ａ・・・半田膜、６・・・層間絶縁膜、７・・シ
リコン酸化膜。
す断面図、 第２図（ａ）、 （ｂ）は変形例の一部工程の断面図
である。 １・・・基板、２・・・絶縁膜、３・・・下地電極、４
・・・フィルムレジスト、４ａ・・・窓、５・・・半田
膜、５ａ・・・半田膜、６・・・層間絶縁膜、７・・シ
リコン酸化膜。
Claims (1)
- 【特許請求の範囲】 １、基板上に形成した所要の厚さのフォトレジスト膜の
バンプ形成箇所にひさしのある窓を開口する工程と、こ
のフォトレジスト膜上にバンプ形成材料の膜を被着させ
る工程と、前記フォトレジスト膜を除去することにより
、リフトオフ法によって前記窓内にのみ金属膜を形成す
る工程と、この金属膜の頭部を露出させた状態に前記基
板上に絶縁膜を形成する工程と、露出されている金属膜
の頭部を溶融してこの部分を球状に形成する工程とを含
むことを特徴とする金属バンプの形成方法。 ２、フォトレジスト膜の窓を逆テーパ状に形成してなる
特許請求の範囲第１項記載の金属バンプの形成方法。 ３、フォトレジスト膜上に他の膜を形成し、フォトレジ
スト膜の窓内にこの他の膜をはり出させてひさしを形成
してなる特許請求の範囲第１項記載の金属バンプの形成
方法。 ４、フォトレジスト膜の窓内に形成する半田膜をテーパ
状に形成してなる特許請求の範囲第１項乃至第３項のい
ずれかに記載の金属バンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61171551A JPS6329552A (ja) | 1986-07-23 | 1986-07-23 | 金属バンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61171551A JPS6329552A (ja) | 1986-07-23 | 1986-07-23 | 金属バンプの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6329552A true JPS6329552A (ja) | 1988-02-08 |
Family
ID=15925226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61171551A Pending JPS6329552A (ja) | 1986-07-23 | 1986-07-23 | 金属バンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6329552A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246218A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6461953B1 (en) | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
| KR100691151B1 (ko) * | 2005-02-24 | 2007-03-09 | 삼성전기주식회사 | 솔더범프 앵커시스템 |
| JP2007287896A (ja) * | 2006-04-17 | 2007-11-01 | Nichia Chem Ind Ltd | 半導体装置及びその製造方法 |
-
1986
- 1986-07-23 JP JP61171551A patent/JPS6329552A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246218A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6461953B1 (en) | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
| KR100691151B1 (ko) * | 2005-02-24 | 2007-03-09 | 삼성전기주식회사 | 솔더범프 앵커시스템 |
| JP2007287896A (ja) * | 2006-04-17 | 2007-11-01 | Nichia Chem Ind Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3362545B2 (ja) | 半導体装置の製造方法 | |
| US5034345A (en) | Method of fabricating a bump electrode for an integrated circuit device | |
| JPS6329552A (ja) | 金属バンプの形成方法 | |
| JP2002217226A (ja) | はんだバンプ形成方法 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JPS5849026B2 (ja) | 多層配線の製法 | |
| JPH05283412A (ja) | 半導体装置，およびその製造方法 | |
| JPS583252A (ja) | 半導体集積回路装置 | |
| JPS63119551A (ja) | パタ−ニングされた金属膜の形成方法 | |
| JPS6127677A (ja) | 半導体装置の製造方法 | |
| JPS62261153A (ja) | 半導体装置の製造方法 | |
| JPH07122559A (ja) | はんだバンプ形成方法 | |
| JPS5976447A (ja) | 多層配線方法 | |
| JP2534496B2 (ja) | 半導体装置の製造方法 | |
| JPS58202555A (ja) | 半導体装置の製造方法 | |
| JPS61208851A (ja) | 半導体装置の製造方法 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPS6297348A (ja) | 半導体装置の製造方法 | |
| JPH10107037A (ja) | 突起電極の形成方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPS62281328A (ja) | 半導体装置の製造方法 | |
| JPS5898947A (ja) | 半導体装置の製造方法 | |
| JPH0223029B2 (ja) | ||
| JPH0343780B2 (ja) | ||
| JPS5858744A (ja) | 半導体装置の製造方法 |