JPS5898947A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5898947A JPS5898947A JP56197826A JP19782681A JPS5898947A JP S5898947 A JPS5898947 A JP S5898947A JP 56197826 A JP56197826 A JP 56197826A JP 19782681 A JP19782681 A JP 19782681A JP S5898947 A JPS5898947 A JP S5898947A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- insulating film
- contact hole
- laser
- overall surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかり、特に金属配線
の製造方法に関するものである。
の製造方法に関するものである。
半導体装置におい℃、素子の一部、または素子と素子の
接続に金属層を配線として用いることが従来より行な知
れている（第１図参照）。この場合、素子やシリコン基
板１１の主面に形成されてフィールド絶縁膜１２の上の
他の配線１４を形成した後に、それらの上に絶縁膜１５
を形成し、絶縁膜な７オトレジストをマスクとしてエツ
チングしてコンタクトホールなあけ、その後金属層１７
を全面に形成し、フォトレジストなマスクとして金属層
をバターニングし【金属配線とするのが常例である。
接続に金属層を配線として用いることが従来より行な知
れている（第１図参照）。この場合、素子やシリコン基
板１１の主面に形成されてフィールド絶縁膜１２の上の
他の配線１４を形成した後に、それらの上に絶縁膜１５
を形成し、絶縁膜な７オトレジストをマスクとしてエツ
チングしてコンタクトホールなあけ、その後金属層１７
を全面に形成し、フォトレジストなマスクとして金属層
をバターニングし【金属配線とするのが常例である。
しかしながら、このようにコンタクトホールなあけ、そ
の上に金属層を真空着蒸により形成すると第１図のよう
にコンタクトホール１６のｌｌ壁におい【、金属層１７
が不連続になりやすいとい５欠点があった。
の上に金属層を真空着蒸により形成すると第１図のよう
にコンタクトホール１６のｌｌ壁におい【、金属層１７
が不連続になりやすいとい５欠点があった。
つまり、コンタクトホールの下の材質と金属配線が電気
的に接続されていない状臘になる。これは、半導体装置
において内部に含まれる素子数が増大した場合に、必然
的にコンタクトホールの数も増加し、コンタクトホール
での金属層の接続が不完全になりやすいと、半導体装置
の製造歩留りが減少するといさ問題になる。
的に接続されていない状臘になる。これは、半導体装置
において内部に含まれる素子数が増大した場合に、必然
的にコンタクトホールの数も増加し、コンタクトホール
での金属層の接続が不完全になりやすいと、半導体装置
の製造歩留りが減少するといさ問題になる。
本発明の目的は、コンタクトホール部におい【金属配線
とコンタクトホール下部の材質が確実に電気的接続がな
される半導体装置の製造方法を提供することにある。
とコンタクトホール下部の材質が確実に電気的接続がな
される半導体装置の製造方法を提供することにある。
すなわち、本発明による製造方法は、半導体装置におけ
る素子が形成された後にその上に絶縁膜を形成する工程
と、フォトレジストを！スフとして殉記絶縁狭にコンタ
クトホールをエツチングする工程と、その後全面に金属
層を形成する工程と金属層の表向近辺をレーザーにより
一時的に融かす工程とを含むことを％黴とするものであ
る。
る素子が形成された後にその上に絶縁膜を形成する工程
と、フォトレジストを！スフとして殉記絶縁狭にコンタ
クトホールをエツチングする工程と、その後全面に金属
層を形成する工程と金属層の表向近辺をレーザーにより
一時的に融かす工程とを含むことを％黴とするものであ
る。
すなわち本発明は、レーザーにより金属層の嵌置近辺を
融解することによってコンタクトホール下部で金属層が
不連続に形成されている状態でもその不連続部分はごく
短い距離であり金属層の表面近辺を融かすだけで不連続
部分を連続状態にすることが可能なことに着目し、半導
体装置において、絶縁膜にコンタクトホールな形成した
後に全面に金属層を形成し、その後表面にレーザーを照
射して金属層表面近辺を一時的に融かし、コンタクトホ
ール下部の金属層の不連続部分を連続状態にし、コンタ
クトホールの下部の材質と金属配線の電気的接続を確実
にすることができる。
融解することによってコンタクトホール下部で金属層が
不連続に形成されている状態でもその不連続部分はごく
短い距離であり金属層の表面近辺を融かすだけで不連続
部分を連続状態にすることが可能なことに着目し、半導
体装置において、絶縁膜にコンタクトホールな形成した
後に全面に金属層を形成し、その後表面にレーザーを照
射して金属層表面近辺を一時的に融かし、コンタクトホ
ール下部の金属層の不連続部分を連続状態にし、コンタ
クトホールの下部の材質と金属配線の電気的接続を確実
にすることができる。
以下第２図乃至第４図を用いて本発明の実施例について
説明する。
説明する。
ｆｊｉＬ２図は、Ｐ厘半導体基板２１．にフィールド絶
縁膜２２とＮＷ不純物を導入した拡散層１３と多結晶シ
リコン配＃１２４を形成した、製作途上の半導体装置の
断面図である。
縁膜２２とＮＷ不純物を導入した拡散層１３と多結晶シ
リコン配＃１２４を形成した、製作途上の半導体装置の
断面図である。
第３図は、その後表面に絶縁膜３５を１μｍの厚さに形
成し、フォトレジストをマスクとし、コンタクトホール
３６をエツチングをし、その後に全面に金属層３７を１
μｍの厚さに形成した状態である。
成し、フォトレジストをマスクとし、コンタクトホール
３６をエツチングをし、その後に全面に金属層３７を１
μｍの厚さに形成した状態である。
第４図は、全面にレーザーを照射し金属層の表面近辺を
融かし、コンタクトホール下部の金属層の不連続部分を
連続状態にしたところである。
融かし、コンタクトホール下部の金属層の不連続部分を
連続状態にしたところである。
以上のように本発明では、半導体装置におい℃絶縁膜に
コンタクトホールな形成し、その全面に金属層を形成し
た後に全面にレーザーを照射することにより、金属層の
表面近辺を一時的に融かしコンタクリホール下部の金属
層の不連続部分な連続状態にし、コンタクトホール下部
の物質と金属配線との電気的接続を確実にし、半導体装
置の製造歩留りを良くすることができるという利点があ
る。
コンタクトホールな形成し、その全面に金属層を形成し
た後に全面にレーザーを照射することにより、金属層の
表面近辺を一時的に融かしコンタクリホール下部の金属
層の不連続部分な連続状態にし、コンタクトホール下部
の物質と金属配線との電気的接続を確実にし、半導体装
置の製造歩留りを良くすることができるという利点があ
る。
以上の実施例ではＰＷｉ基板を用い、Ｎｍの不純物な拡
散層に導入したが、それぞれＰとＮを逆にしても本発明
を適用できる。また、絶縁膜、金属層の厚さを変えても
本発明の有効性は変わらな−・。
散層に導入したが、それぞれＰとＮを逆にしても本発明
を適用できる。また、絶縁膜、金属層の厚さを変えても
本発明の有効性は変わらな−・。
纂１図は従来技術を示す断ｌｉｉ図であり、第２図乃至
第４図は本発明の実施例の工程を示す断面図である。 １１．２１・・・・・・シリコン基［，１２，２２・・
・・・・）（−ルド絶縁腺、２３・・・・・・拡散層、
１４．２４・・・・・・多結晶シリコン、１５．３５・
・・・・・絶縁膜、１６．３６・・・・・・コンタクト
ホール部、１７，３７・・・・・・金属層である。 〃 冥 ／ 図 ？ｄ ２′／ 礼 ２図 ごｙ ６３ 図 δＳ 活 ４ 図
第４図は本発明の実施例の工程を示す断面図である。 １１．２１・・・・・・シリコン基［，１２，２２・・
・・・・）（−ルド絶縁腺、２３・・・・・・拡散層、
１４．２４・・・・・・多結晶シリコン、１５．３５・
・・・・・絶縁膜、１６．３６・・・・・・コンタクト
ホール部、１７，３７・・・・・・金属層である。 〃 冥 ／ 図 ？ｄ ２′／ 礼 ２図 ごｙ ６３ 図 δＳ 活 ４ 図
Claims (1)
- 絶縁膜を形成する工程と、前記絶縁膜にコンタクトホー
ルなエツチングする工程と、その後全面に金属層を形成
する工程と、金属層の表面近辺をレーザーにより融かす
工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56197826A JPS5898947A (ja) | 1981-12-09 | 1981-12-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56197826A JPS5898947A (ja) | 1981-12-09 | 1981-12-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5898947A true JPS5898947A (ja) | 1983-06-13 |
Family
ID=16380978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56197826A Pending JPS5898947A (ja) | 1981-12-09 | 1981-12-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5898947A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6344723A (ja) * | 1986-08-12 | 1988-02-25 | Fujitsu Ltd | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54121082A (en) * | 1978-03-13 | 1979-09-19 | Nec Corp | Manufacture of semiconductor device |
| JPS56142651A (en) * | 1980-04-07 | 1981-11-07 | Toshiba Corp | Manufacture of semiconductor device |
-
1981
- 1981-12-09 JP JP56197826A patent/JPS5898947A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54121082A (en) * | 1978-03-13 | 1979-09-19 | Nec Corp | Manufacture of semiconductor device |
| JPS56142651A (en) * | 1980-04-07 | 1981-11-07 | Toshiba Corp | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6344723A (ja) * | 1986-08-12 | 1988-02-25 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4292156A (en) | Method of manufacturing semiconductor devices | |
| JP2769332B2 (ja) | 電気的にプログラム可能な集積回路の製法 | |
| JPS5836508B2 (ja) | 半導体装置の製造方法 | |
| JPS5898947A (ja) | 半導体装置の製造方法 | |
| JPH0510827B2 (ja) | ||
| JPS60167325A (ja) | 半導体装置の製造方法 | |
| JPS61119063A (ja) | 半導体装置の製造方法 | |
| JPS6149473A (ja) | ポリサイドゲ−トｍｏｓ ｉｃの製造方法 | |
| JPS643068B2 (ja) | ||
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| JPS62173739A (ja) | 半導体装置 | |
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JPS60124867A (ja) | 半導体装置 | |
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS596560A (ja) | 半導体装置の製造方法 | |
| JPS59107542A (ja) | 半導体装置の製造方法 | |
| JPS60234326A (ja) | 半導体装置の製造方法 | |
| JPS6217865B2 (ja) | ||
| JPS5845184B2 (ja) | 半導体装置の製造方法 | |
| JPS58170050A (ja) | 半導体装置の製造方法 | |
| JPH0562983A (ja) | 半導体装置の製造方法 | |
| JPS61220461A (ja) | 半導体装置 | |
| JPS61102049A (ja) | 半導体装置の製造方法 | |
| JPH10144933A (ja) | 縦型半導体素子 |