JP2769332B2 - 電気的にプログラム可能な集積回路の製法 - Google Patents

電気的にプログラム可能な集積回路の製法

Info

Publication number
JP2769332B2
JP2769332B2 JP63234679A JP23467988A JP2769332B2 JP 2769332 B2 JP2769332 B2 JP 2769332B2 JP 63234679 A JP63234679 A JP 63234679A JP 23467988 A JP23467988 A JP 23467988A JP 2769332 B2 JP2769332 B2 JP 2769332B2
Authority
JP
Japan
Prior art keywords
conductive layer
layer
region
forming
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63234679A
Other languages
English (en)
Other versions
JPH01157550A (ja
Inventor
ノイマン ジョルク
シャルナグレエ トーマス
シュトロース レオ
Original Assignee
テキサス インスツルメンツ ドイチェランド ゲゼルシャフト ミット ベシュレンクテル ハフツンク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ ドイチェランド ゲゼルシャフト ミット ベシュレンクテル ハフツンク filed Critical テキサス インスツルメンツ ドイチェランド ゲゼルシャフト ミット ベシュレンクテル ハフツンク
Publication of JPH01157550A publication Critical patent/JPH01157550A/ja
Application granted granted Critical
Publication of JP2769332B2 publication Critical patent/JP2769332B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は電気的にプログラム可能で、所定の接続点間
に熔融可能なコンタクトブリッジを有する集積回路の製
法に関するものであり、まず初めに拡散法乃至イオン打
ち込み法を用いて、半導体基板内に所望の回路機能を実
現すべく、相異なる導電型の帯状域（複数）を有する半
導体構造物を形成するようにした前記集積回路の製法に
関するものである。
〈発明の背景〉 電気的にプログラム可能な公知の集積回路、例えばい
わゆるPLA（プログラマブル論理アレイ）は、当該回路
製造後で当該回路使用前、コンタクトブリッジを保有し
ており、このコンタクトブリッジは所定の回路接続点間
に配置せられており、これが所定の回路入力端子に電気
信号を印加することにより完全に融解するか熔融する。
そのような回路での特殊なプログラムのサイクルでは、
コンタクトブリッジが所定の回路接続点間に閉じたまま
で残留可能である一方、該ブリッジが他の回路接続点間
を遮断することも可能で、それにより所望の回路機能が
確保されるものである。
〈発明が解決しようとする問題点〉 そのようなプログラム可能な集積回路の製造にあたっ
ては、従来はコンタクトブリッジの形成のために、湿式
エッチング法が採用されており、この方法に関しては、
特定の幾何学的寸法の構造物をエッチング後に残存させ
て、その残存物の囲りを真下に掘り進むことができない
という不利点が知られていた。
本発明は冒頭に概説したタイプの方法を提供するとい
う課題に基づくものであり、それによると、電気的にプ
ログラム可能な集積回路の製造にあたって、高い信頼性
を持つ各構造物の寸法をより小さくするのを可能にす
る。
〈問題点を解決するための手段〉 この課題は、本発明により下記の方法で解決される。
すなわち、半導体構造物の表面上に第一の保護層を形成
し、第一の保護層内に所定の接続点へのコンタクト窓を
形成し、第一の保護層の表面上とコンタクト窓内とに熔
融可能なコンタクトブリッジを形成する物質からなる連
続導電層を形成し、プラズマエッチング法を用いること
により前記導電層をエッチング除去してそれにより付属
接続端を有するコンタクトブリッジとコンタクトブリッ
ジからコンタクト窓内の接続点へ延びる導電部とだけを
残存させて放置し、残存導電領域上に第二の保護層を付
着させてそれを次いでプラズマエッチング法によりコン
タクトブリッジ上に存在する領域以外の箇所をエッチン
グ除去し、コンタクト窓の領域内とコンタクトブリッジ
の付属接続端上とに接続用のメタライゼーションを施
す。
〈効果〉 本発明による方法は、湿式エッチング工程をもはや全
く必要としないように計画されており、除去されるべき
層の除去はプラズマエッチングのみを用いて実施される
が、プラズマエッチング法によれば、すこぶる小さな構
造物を製作することができる。プラズマエッチングを用
いると、このエッチング法では、確認可能な程度のアン
ダーエッチングが起こらないという利点もあり、湿式エ
ッチング法使用時には、かかるアンダーエッチングが問
題をしばしばおこし、製作されるべき構造物の精密性の
点で悪影響をおよぼす。
〈実施例〉 本発明を、添付した図面を参照して、実施例にてここ
に説明をする。
図面は、半導体基板10の小部分のみを示すものである
が、この半導体基板10には、従来技術の方法による工
程、例えば拡散法やイオン打ち込み法を用いて、異なっ
た導電型の帯状域を有する半導体構造物が形成されてい
る。図面に例示してある半導体基板10の小部分は、その
ような帯状域12一箇所を含んでいるものである。
半導体基板10内の半導体構造物形成後、その構造物の
表面を二酸化シリコン層14で被覆するが、この二酸化シ
リコン層はなかんづく半導体構造物のための保護層とし
て役に立つ。更に保護層16を前記層14に付着させるが、
これはガス相からの被着で行なう。その後、２つの層1
4、16を貫通してコンタクト用窓18を開けるが、この窓
は、半導体基板10に配設されている帯状域12へのアクセ
スを可能にするものである。コンタクト用窓18は従来技
術のマスキング法とエッチング法により作成されるもの
であるが、その方法は当該技術に熟練せる者にとっては
知られており、ここに詳述する必要はない。その後、チ
タニウム−タングステンから成る導電層20を前記保護層
16とコンタクト用窓18内とに付着させるが、完全に熔融
されうるコンタクトブリッジが最終的に形成される予定
なのは、この層20にである。第１図に示したのは、前記
導電層20付着後の状態での集積回路である。
ここで導電層20をエッチング用保護マスクで被覆し、
照射・除去することで、このエッチ用保護マスクを所望
のパタンに形成し、これにより導電層20中の熔融可能な
コンタクトブリッジを形成する領域22上と、付属接続端
21と、コンタクト窓18上に亘って延在する領域内とにの
みエッチ用保護層が残留するようにする。（第２図参
照） 導電層20の露出した領域（第２図で両端部）に関して
は、ここで、プラズマエッチング法により、処置される
べき素子にイオン打ち込みを施し、結果的に第２図に見
られるような導電層20のその部分（第２図で中央部分）
だけを残存させて、他を完全に除去する。このプラズマ
エッチング法では、前記保護層16が、その下の前記二酸
化シリコン層14が侵食されるのを防ぐ。
プラズマエッチング法実施後、更に別の保護層24を、
第２図に示す構造物の表面に付着する。次いで当該保護
層24の一部分をもう一度プラズマエッチング法を用いて
除去して、当該保護層24の他の一部分を導電層20の領域
22上、すなわち、実際にコンタクトブリッジを形成する
領域22上にのみ残存させる。製法のこの段階を第３図に
示す。
導電層20中の熔融コンタクトブリッジを形成する領域
22には、コンタクトブリッジの熔融に必要として流入す
る電流が当該ブリッジに対して供給可能であるようにす
べく、コンタクト端子が備えられていなければならな
い。接続用のコンタクトは、導電層20の領域21上とコン
タクト窓18の領域内にコンタクトメタライゼーションの
形態で作られる。
接続用のメタライゼーションは、コンタクト窓18を介
して、半導体基板内に配設された前記帯状域12への電気
接続をも確保する。
コンタクト用のメタライゼーションは、金属の二層か
ら成るのが好ましい。すなわち、第一の金属層26はチタ
ニウム−タングステンであり、第２の金属層28は、アル
ミニウムで第一の金属層26上に配設されている。コンタ
クト用メタライゼーションを付着するには、第３図の構
造物を、まず第一に前記金属層26で被覆し、次に前記金
属層28で被覆する。更にプラズマエッチングの工程を用
いて、それでコンタクト用メタライゼーションを第４図
に例示した形に製作する。この意味するところは、２つ
の金属層26、28について、不必要な箇所のすべてを反応
イオンエッチングで除去し、その結果、コンタクト用メ
タライゼーションは、領域21上とコンタクト窓18上とに
のみ残存するということである。このプラズマエッチン
グ工程では、保護層24が、その下のコンタクトブリッジ
領域22を、前記金属層26、28除去用のイオンに対して保
護する。
前記チタニウム−タングステン金属層26の目的は、ア
ルミニウム材料の前記層28とその下にある構造物との間
の反応を防ぐことである。
コンタクト用メタライゼーションの形成に採用された
プラズマエッチング工程は、結果として、前記層28と前
記層26を除去して、第４図で明らかなように、これら二
層の残存部分が相互に正確に位置整合するようになる。
この位置整合はあたかも自動的であるかのような結果と
なり、そのことは、コンタクトブリッジの幾何学的寸法
の正確な画定に帰結する。プラズマエッチングで更にマ
スクを使用すると、湿式エッチングの使用で可能な寸法
よりも十分に小さな寸法を達成することが可能となる。
従って、記述の方法で、熔融可能なコンタクトブリッ
ジを有するところの電気的にプログラム可能な集積回路
を、有利なプラズマエッチング法を用いて製作可能であ
る。
所定の接続二点間に熔融可能なコンタクトブリッジ22
を有するような、電気的にプログラム可能な集積回路を
製作する方法が記載してある。本法においては、まず第
一に、半導体基板10内に、所望の回路機能を達成するよ
う、拡散法もしくはイオン打ち込み法を使って、異種導
電型の帯状域12を有する半導体構造物を形成する。その
半導体構造物の表面上に、第一の保護層14を形成し、そ
こに、所定の接続点へのコンタクト用窓18を次いで形成
する。第一の保護層14の表面上とコンタクト用窓18内の
導電層20は、熔融可能なコンタクトブリッジ22を形成す
る物質から成るものである。プラズマエッチング法を用
いて導電層20をエッチングで部分的に除去し、その結
果、付属接続端21を有するコンタクトブリッジ22と、コ
ンタクトブリッジ22からコンタクト用窓18内の接続点へ
延びる導電域の部分だけを残存させる。残存導電領域上
に第二の保護層24を形成し、それを次いで、プラズマエ
ッチング法を用いて、コンタクトブリッジ22上に位置す
る領域以外の部分をエッチング除去する。コンタクト窓
18の領域内とコンタクトブリッジ22の接続端21上とに、
接続用メタライゼーション26、28を次いで付着させる。
以上の開示に関連して、下記の項を付記する。
１） まず第一に半導体基板内に所望の回路機能を得る
ために拡散法もしくはイオン打ち込み法により相異なる
導電型の帯域を有する半導体構造物を形成する、選択さ
れた接続点間の熔融可能なコンタクトブリッジを有する
電気的にプログラム可能な集積回路の製法にして、 半導体構造物上に第一の保護層を形成し、 第一の保護層内に選択された接続点へのコンタクト窓
を形成し、 第一の保護層上とコンタクト窓内とに熔融可能なコン
タクトブリッジを形成する物質から成る連続導電層を形
成し、 プラズマエッチング法を用いて前記導電層をエッチン
グ除去してその結果、付属接続端を有するコンタクトブ
リッジと前記コンタクトブリッジから前記コンタクト窓
内の接続点へと導びく導電領域とのみを残存させて置
き、 残存導電領域上に第二の保護層を付着させてそれを次
いでプラズマエッチング法により前記コンタクトブリッ
ジ上に存在する領域を除いてエッチング除去し、 前記コンタクト窓の領域内と前記コンタクトブリッジ
の接続端上とに接続用メタライゼーションを付着させる
ことを特徴とする集積回路の製法。
２） 接続用メタライゼーションとその下の構造部との
間には、 反応阻止層が付着されている、ことを特徴とする、付
記第１項による方法。
【図面の簡単な説明】
第１図は本製法の一連工程にあって、熔融可能なコンタ
クトブリッジの形成に用いられる導電層付着後の、電気
的にプログラム可能な集積回路の部分の模式的な断面図
である。 第２図は、熔融可能なコンタクトブリッジを画定するた
めのプラズマエッチング工程後の、第１図に相応する断
面図である。 第３図は、第１図ないし第２図に相応する更にその後の
断面図であって、熔融可能なコンタクトブリッジへの保
護層の付着工程後のものである。 第４図は、集積回路の部分の断面図の更にその後のもの
であり、その後のプラズマエッチング工程に後続する熔
融可能なコンタクトブリッジへのコンタクト接続の形成
後のものである。 図中、参照番号は次のとおりである。 10……半導体基板 14……二酸化シリコン保護層 18……コンタクト窓 20……コンタクトブリッジの材料から成る導電層 21……コンタクトブリッジへの付属接続端 22……コンタクトブリッジ 24……保護層 26……コンタクトメタライゼーション 28……コンタクトメタライゼーション
───────────────────────────────────────────────────── フロントページの続き (72)発明者 レオ シュトロース ドイツ連邦共和国ボルスフドルフ ロー ゼントシュトラッセ ２ (56)参考文献 特開 昭59−501139（ＪＰ，Ａ) 特開 昭59−54240（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体材料からなる基板の表面上に、導電
    性領域と開口とを画定する少なくとも１つの回路機能を
    有する、前記半導体基板を準備するステップと、 前記半導体基板上にプラズマエッチングに対して耐性の
    ある第１保護層を形成し、かつ該半導体基板の表面を被
    覆するステップと、 前記半導体基板の前記少くとも１つの領域の接続域を露
    出する前記少くとも１つの領域の少くとも１部に、前記
    第１保護層を貫通して延びる窓を形成するために、前記
    プラズマエッチングに対して耐性のある第１保護層を選
    択的にパターン形成するステップと、 前記第１保護層及び前記少くとも１つの領域の前記露出
    された接続域の上に導電層を被覆するために、前記第１
    保護層上及び前記少くとも１つの領域の前記露出された
    接続域上に前記導電層を付着させるステップと、 コンタクトブリッジ及び付属接続端を形成するために、
    前記導電層の一部分上のみに、かつ前記少くとも１つの
    領域の前記接続域を覆う前記導電層の部分の上に、第１
    エッチング保護マスクを形成するステップと、 コンタクトブリッジ及び付属接続端を有するパターン化
    された導電層を形成し、かつ前記少くとも１つの領域の
    前記接続域を覆う部分を含むように、前記導電層の露出
    部分を選択的に除去するための第１プラズマエッチング
    を行うステップと、 前記コンタクトブリッジを形成する、前記導電層のパタ
    ーン化された部域上のみに第２エッチング保護マスクを
    形成するステップと、 前記第２エッチング保護層及び前記パターン化された導
    電層の前記露出部分を含む構造物の上に、少くとも１つ
    の金属材料を付着させるステップと、 前記パターン化された導電層上の前記金属層の一部分を
    選択的に除去するために、除去されなかった金属層部分
    が、前記少くとも１つの領域の前記導電層及び前記コン
    タクトブリッジに付属する前記接続端を画定する前記パ
    ターン化された導電層の部分を覆うように、またパター
    ン化された金属層が電気接点部材を形成するように、第
    ２プラズマエッチングが行われ、該第２プラズマエッチ
    ング処理中に前記コンタクトブリッジを形成する前記パ
    ターン化された導電層の前記部域がシールドされるよう
    な第２プラズマエッチンを行うステップと、 を具備することを特徴とする電気的にプログラム可能な
    集積回路の製法。
JP63234679A 1987-09-19 1988-09-19 電気的にプログラム可能な集積回路の製法 Expired - Fee Related JP2769332B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3731621.4 1987-09-19
DE19873731621 DE3731621A1 (de) 1987-09-19 1987-09-19 Verfahren zum herstellen einer elektrisch programmierbaren integrierten schaltung

Publications (2)

Publication Number Publication Date
JPH01157550A JPH01157550A (ja) 1989-06-20
JP2769332B2 true JP2769332B2 (ja) 1998-06-25

Family

ID=6336432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63234679A Expired - Fee Related JP2769332B2 (ja) 1987-09-19 1988-09-19 電気的にプログラム可能な集積回路の製法

Country Status (4)

Country Link
US (1) US4882293A (ja)
EP (1) EP0307671B1 (ja)
JP (1) JP2769332B2 (ja)
DE (2) DE3731621A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5015604A (en) * 1989-08-18 1991-05-14 North American Philips Corp., Signetics Division Fabrication method using oxidation to control size of fusible link
US5502315A (en) * 1989-09-07 1996-03-26 Quicklogic Corporation Electrically programmable interconnect structure having a PECVD amorphous silicon element
US5989943A (en) * 1989-09-07 1999-11-23 Quicklogic Corporation Method for fabrication of programmable interconnect structure
US5041191A (en) * 1989-11-13 1991-08-20 Rockwell International Corporation Diffusion barrier for thin film hybrid circuits
DE69102851T2 (de) * 1990-10-09 1995-02-16 Nec Corp Verfahren zur Herstellung eines Ti/TiN/Al Kontaktes unter Benutzung eines reaktiven Zerstäubungsprozesses.
US5225372A (en) * 1990-12-24 1993-07-06 Motorola, Inc. Method of making a semiconductor device having an improved metallization structure
US5380678A (en) * 1991-03-12 1995-01-10 Yu; Chang Bilayer barrier metal method for obtaining 100% step-coverage in contact vias without junction degradation
US5290734A (en) * 1991-06-04 1994-03-01 Vlsi Technology, Inc. Method for making anti-fuse structures
EP0563852A1 (en) * 1992-04-02 1993-10-06 Siemens Aktiengesellschaft Zag fuse for reduced blow-current applications
US5389814A (en) * 1993-02-26 1995-02-14 International Business Machines Corporation Electrically blowable fuse structure for organic insulators
US5357397A (en) * 1993-03-15 1994-10-18 Hewlett-Packard Company Electric field emitter device for electrostatic discharge protection of integrated circuits
US5374590A (en) * 1993-04-28 1994-12-20 International Business Machines Corporation Fabrication and laser deletion of microfuses
US5457059A (en) * 1994-04-28 1995-10-10 Texas Instruments Incorporated Method for forming TiW fuses in high performance BiCMOS process
KR100340906B1 (ko) * 1999-08-23 2002-06-20 박종섭 반도체 장치의 퓨즈 구조
WO2004066384A1 (de) * 2003-01-23 2004-08-05 Fraunhofer Ges Forschung Programmierbare schaltungsstruktur und verfahren zur herstellung derselben
DE10307933B3 (de) * 2003-02-25 2004-06-03 Ivoclar Vivadent Ag Kalibriervorrichtung

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141022A (en) * 1977-09-12 1979-02-20 Signetics Corporation Refractory metal contacts for IGFETS
US4209894A (en) * 1978-04-27 1980-07-01 Texas Instruments Incorporated Fusible-link semiconductor memory
US4184933A (en) * 1978-11-29 1980-01-22 Harris Corporation Method of fabricating two level interconnects and fuse on an IC
US4233671A (en) * 1979-01-05 1980-11-11 Stanford University Read only memory and integrated circuit and method of programming by laser means
US4238839A (en) * 1979-04-19 1980-12-09 National Semiconductor Corporation Laser programmable read only memory
US4289574A (en) * 1979-04-30 1981-09-15 Fairchild Camera & Instrument Corp. Process for patterning metal connections on a semiconductor structure by using an aluminum oxide etch resistant layer
NL8002634A (nl) * 1980-05-08 1981-12-01 Philips Nv Programmeerbare halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
JPS5763854A (en) * 1980-10-07 1982-04-17 Toshiba Corp Semiconductor device
JPS5816340A (ja) * 1981-06-05 1983-01-31 Sony Corp ワ−ドプロセツサ
JPS5948543B2 (ja) * 1981-10-13 1984-11-27 株式会社東芝 半導体装置
JPS59501139A (ja) * 1981-11-12 1984-06-28 アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド 融合された珪化白金ヒュ−ズおよびショットキダイオ−ドならびにその製造方法
JPS5913368A (ja) * 1982-07-14 1984-01-24 Fujitsu Ltd 半導体装置
JPS5954240A (ja) * 1982-09-21 1984-03-29 Mitsubishi Electric Corp 集積回路
JPS59214239A (ja) * 1983-05-16 1984-12-04 Fujitsu Ltd 半導体装置の製造方法
JPS60136334A (ja) * 1983-12-21 1985-07-19 アドバンスト・マイクロ・デバイシズ・インコーポレイテッド 集積回路用ヒユ−ズ素子及びその製造方法
JPS60176250A (ja) * 1984-02-23 1985-09-10 Toshiba Corp 半導体装置の製造方法
US4569124A (en) * 1984-05-22 1986-02-11 Hughes Aircraft Company Method for forming thin conducting lines by ion implantation and preferential etching
JPH0719842B2 (ja) * 1985-05-23 1995-03-06 三菱電機株式会社 半導体装置の冗長回路
US4679310A (en) * 1985-10-31 1987-07-14 Advanced Micro Devices, Inc. Method of making improved metal silicide fuse for integrated circuit structure
US4740485A (en) * 1986-07-22 1988-04-26 Monolithic Memories, Inc. Method for forming a fuse

Also Published As

Publication number Publication date
US4882293A (en) 1989-11-21
EP0307671B1 (en) 2001-01-10
EP0307671A2 (en) 1989-03-22
DE3856450D1 (de) 2001-02-15
JPH01157550A (ja) 1989-06-20
DE3731621A1 (de) 1989-03-30
DE3856450T2 (de) 2001-06-07
EP0307671A3 (en) 1990-10-10

Similar Documents

Publication Publication Date Title
JP2769332B2 (ja) 電気的にプログラム可能な集積回路の製法
US4740485A (en) Method for forming a fuse
US4172004A (en) Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
JP2664403B2 (ja) 特注集積回路の製造方法
JPH0371769B2 (ja)
JPH03179763A (ja) アンチヒューズ構造とそれを形成する方法
EP0093165B1 (en) Merged metal silicide fuse and schottky diode and method of manufacture thereof
US4289834A (en) Dense dry etched multi-level metallurgy with non-overlapped vias
JPH08213469A (ja) 集積回路の製造方法及び集積回路の製造に用いられる中間製品及び永久的に改造可能な集積回路
US4362598A (en) Method of patterning a thick resist layer of polymeric plastic
JPH05243193A (ja) 半導体集積回路における内部接点を露出させる複数のコンタクトホールを形成する方法
EP0152164A2 (en) Provision of a sub-half-micron-size recess in a semiconductor substrate
US4939071A (en) Method for forming low resistance, sub-micrometer semiconductor gate structures
JPH0316169A (ja) プラズマメタルエッチングを可能とする書込み可能リンク構成体
JPH02117153A (ja) 半導体素子の形成方法
JPS61172336A (ja) 半導体装置電極開口部の形成方法
KR920002026B1 (ko) 다층사진공정을 이용한 금속층 연결방법
JPH03116755A (ja) 集積回路装置とその製造方法
JPH03239331A (ja) 半導体装置の製造方法
KR100370121B1 (ko) 반도체소자의 공정단순화 방법
KR100372657B1 (ko) 반도체소자의콘택형성방법
KR0138963B1 (ko) 금속배선 형성방법
JPS5898947A (ja) 半導体装置の製造方法
JPH05218212A (ja) 半導体装置の製造方法
JPS6130031A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees