JPS5954240A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS5954240A JPS5954240A JP57165531A JP16553182A JPS5954240A JP S5954240 A JPS5954240 A JP S5954240A JP 57165531 A JP57165531 A JP 57165531A JP 16553182 A JP16553182 A JP 16553182A JP S5954240 A JPS5954240 A JP S5954240A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- metals
- buffer
- oxide film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、集積回路中の素イＣあるヒユーズの改良に
関するものである。
関するものである。
従来のこの種の装置を第１図の平面図と、そのＩＩ −
ＩＩ線による断１０１図である第２し１で説明する。
ＩＩ線による断１０１図である第２し１で説明する。
これらの図シこおいて、１は金属＋１ｉ ４ｉＴｈ、２
目、ヒ！１−一スであり、ヒユーズ２の４．イタ′ｔと
してはニクロム。
目、ヒ！１−一スであり、ヒユーズ２の４．イタ′ｔと
してはニクロム。
チタンタングステン、ポリシコンフ、［どが用いられる
。３は基１反である。このｒｉｆ成において、電月三を
金属電不啄１，１間に加えヒユーズ２に、１１；流を流
ぜば、ヒユーズ２を切１析できろ。
。３は基１反である。このｒｉｆ成において、電月三を
金属電不啄１，１間に加えヒユーズ２に、１１；流を流
ぜば、ヒユーズ２を切１析できろ。
この嚇合、８ｊ）］図に示したように、ヒユーズ２の中
火部にくひれ２ａを形成さぜるの１・、Ｙ、ヒユーズ２
の明断が中火部で急激に起こるようにするためである。
火部にくひれ２ａを形成さぜるの１・、Ｙ、ヒユーズ２
の明断が中火部で急激に起こるようにするためである。
これはヒユーズ２のグローハック現毀を防＋ｔニー４−
るためである。グローバック」＋（１象とは、切断され
たヒユーズ２力冒１１、界なとの影１・Ｖを受（〕昌（
を急曲に導通してしま５ 、（ＩＨ，象でヒユーズθ）
イ言幀性に著しく悪影響を力える１１１．優である。
るためである。グローバック」＋（１象とは、切断され
たヒユーズ２力冒１１、界なとの影１・Ｖを受（〕昌（
を急曲に導通してしま５ 、（ＩＨ，象でヒユーズθ）
イ言幀性に著しく悪影響を力える１１１．優である。
ヒユーズ切断１（ｌがあればヒユーズ２のｉ！％能とし
て十分であるが、中央の切断部にくひ第１２ａをつりた
従来のヒユーズ２では面積が大きくプλろ欠点があった
。
て十分であるが、中央の切断部にくひ第１２ａをつりた
従来のヒユーズ２では面積が大きくプλろ欠点があった
。
この発明Ｑ″ｉ、上ｉｊＴ；のような従来のものの欠点
を除去」ろためになされたもの−（゛、隼（占１ｕを上
げ、かつヒユーズの切断が必ず中央で浄／Ｉ）（に起こ
るようにし信中自＋十を向」二させることイ（目的とし
ている。
を除去」ろためになされたもの−（゛、隼（占１ｕを上
げ、かつヒユーズの切断が必ず中央で浄／Ｉ）（に起こ
るようにし信中自＋十を向」二させることイ（目的とし
ている。
以下、この発明を図ｒｆ＋ｉについて説明する。
第、３図は、二の発明の一実７１１ハ例の釆間１ン１で
ある。
ある。
この図において、１は金属電極、２はヒユーズ、３は基
板、４はバッフ７メタルを示す。
板、４はバッフ７メタルを示す。
ＦＪ ４ Ｍ 〜Ｍｒ ６図は第３図〕＋ｖ −Ｉ■約
Ｋ Ｊ：る断面図で製造下３１Ｈ、に示１゛図である。
Ｋ Ｊ：る断面図で製造下３１Ｈ、に示１゛図である。
これらの図の同一または相当）Ｘｌ−分（主、同じ符号
で示されている。）ｊ。
で示されている。）ｊ。
お、５は「）［ｒ記ヒユーズ２の酸化膜である。
ヒユーズ２上にバッフ７メタル４を介し′（金ス１６’
７＋ｆ、（函１？つげた状態が第４図である。この半導
体ウェハを２００ ’Ｃ〜５００℃の酸素雰囲気中にさ
らしヒユーズ２を酸化すると第５図のようになる。
７＋ｆ、（函１？つげた状態が第４図である。この半導
体ウェハを２００ ’Ｃ〜５００℃の酸素雰囲気中にさ
らしヒユーズ２を酸化すると第５図のようになる。
ヒユ−ズ２は薄膜でありヒユーズ２の酸化膜５も薄いた
め、酸化膜５と金属電極１間が非常に狭くなり、グロー
バックは完全に防げない。それを町げるために、第６図
に示す実施例のようにバッフ７メタル４のエツチングを
ｉｌＫ、 ｉ１３二に追加する。
め、酸化膜５と金属電極１間が非常に狭くなり、グロー
バックは完全に防げない。それを町げるために、第６図
に示す実施例のようにバッフ７メタル４のエツチングを
ｉｌＫ、 ｉ１３二に追加する。
第０図に示され−Ｃ℃・るよ５に、ヒコーーズ２は、／
ｉｆ２化膜５丁の１〜１５分では、実効的／Ｃｊ早みが
減少しており、かつバッフ７メタル４とヒｊ−−ス２の
接触８１３分は、ヒユーズ２の実効的な１１！みが減少
している部分から十分距１ｉ＋ｌＩ：があり、りｒ−１
−バック）」起こりにく（“、第：３図で示した刑法の
ヒーコーース２−Ｃ−、グローバックの起こりに＜１．
・１計…性の市いヒコーーズができろ。また、ヒユーズ
２の切断電流や抵抗などの？（ｆ、気′持１土を上、ヒ
ーーーーズ２のｒ）−２化榮イ牛１ｏよびハソファメタ
ル４の追加エツチング条件により！ｌ］制御することが
可能で、ｂる。
ｉｆ２化膜５丁の１〜１５分では、実効的／Ｃｊ早みが
減少しており、かつバッフ７メタル４とヒｊ−−ス２の
接触８１３分は、ヒユーズ２の実効的な１１！みが減少
している部分から十分距１ｉ＋ｌＩ：があり、りｒ−１
−バック）」起こりにく（“、第：３図で示した刑法の
ヒーコーース２−Ｃ−、グローバックの起こりに＜１．
・１計…性の市いヒコーーズができろ。また、ヒユーズ
２の切断電流や抵抗などの？（ｆ、気′持１土を上、ヒ
ーーーーズ２のｒ）−２化榮イ牛１ｏよびハソファメタ
ル４の追加エツチング条件により！ｌ］制御することが
可能で、ｂる。
なお、上記実施例では、ヒユーズ２をｒ１１！化して寿
効的な厚めを減少させる場合について説明りまたが、ｌ
酸化のかわりにエツチング法を用いて′ノ４効的な厚み
を減らしても、上６己実施例と同様の効果を奏する。こ
の」易合の断＋Ｉｉｉ図を第７図に示す。
効的な厚めを減少させる場合について説明りまたが、ｌ
酸化のかわりにエツチング法を用いて′ノ４効的な厚み
を減らしても、上６己実施例と同様の効果を奏する。こ
の」易合の断＋Ｉｉｉ図を第７図に示す。
以上説明したように、この′Ｊも明によλ１ば、ＯＬ来
のように中央部にくびれのない形状のヒ、Ｊ−−７でも
、グローノ・ツクの起こらない情１・１１性の１シラい
ｔ−コーグができ、ヒユーズの［■１１槓（よ約 １／
２になり集積度が」二がる。また、条件を設定１′／）
ことりとよってヒユーズの切断電流、ヒコーーーズ抵抗
を精度よく制御できる効果がある。
のように中央部にくびれのない形状のヒ、Ｊ−−７でも
、グローノ・ツクの起こらない情１・１１性の１シラい
ｔ−コーグができ、ヒユーズの［■１１槓（よ約 １／
２になり集積度が」二がる。また、条件を設定１′／）
ことりとよってヒユーズの切断電流、ヒコーーーズ抵抗
を精度よく制御できる効果がある。
第１図は従来のヒユーズの構成を示すｉｆ′−面図、第
２図は第１図σ） ＩＩ −ＩＩ線による断面図、第：
う図はこの発明の一実施例を示す平面図、第４１ソｌ〜
第６図は第、３図のＩＶ〜■緋による断面図で、この発
明の製造工程を示す図であり、第７図はこの′Ｉ６明の
他の実施例を示す断面図である。 図中、１は金属電極、２けヒユーズ、３は基板、４はバ
ッファメタル、５はヒコーーーズの酸化１１ψである。 １「お、１ヅ１中の同一符号し４．同一または相当１４
１Ｘ分ｋ・示す。 代理人 葛 野 信 −（外１名） 第１図 第２図 第３図 第４１゛４ 第５図 第６図 第７図 ト 続 補 ＋Ｆ、 ；Ｉ；、、 （ｔ １発）
１’、ｉｊ！’ｌ’ ｌ ’Ｉ長ｊ’、１，１ｊＬｌ
・Ｂ ｌ’ｌの表小 ’Ｉ’、’１１１ｉ１１昭
５’７−１６５５３１昂２ 発明の名（４、”、１：
１＋’ｉ回ドと１、） ？山市＾・４ ＜ａと 代表と １“ｌｌｌ ｆ 八 部り、；山 ＩＦ
の ｋ、ｌ タ・ ’！、’ｉ ＋ｌｌｌ 書ｃｌ’） ｆｆ） 明ノ１ｉ
１ Ａ１１ｌ ｂ’、 ｉｉ（＋、 明（’） ｊｋｌ
、 ｈ Ｌ Ｕ’ ｌｌｌ 間ノ中な説Ｉ」月の（閑 ６７山１１の内ジ１ （１）明＾ｉｌｌ ｉ’ｊ第３ ＣＩ’ ７杓の「３１
Ａ基ル１を削除する２ （２）回しく第５頁８マ１のｒｌＶ−ＩＶ痔１を、ｒｌ
ｌ／−１１４１？」 と袖１）−する。 Ｌノ、ｌ
２図は第１図σ） ＩＩ −ＩＩ線による断面図、第：
う図はこの発明の一実施例を示す平面図、第４１ソｌ〜
第６図は第、３図のＩＶ〜■緋による断面図で、この発
明の製造工程を示す図であり、第７図はこの′Ｉ６明の
他の実施例を示す断面図である。 図中、１は金属電極、２けヒユーズ、３は基板、４はバ
ッファメタル、５はヒコーーーズの酸化１１ψである。 １「お、１ヅ１中の同一符号し４．同一または相当１４
１Ｘ分ｋ・示す。 代理人 葛 野 信 −（外１名） 第１図 第２図 第３図 第４１゛４ 第５図 第６図 第７図 ト 続 補 ＋Ｆ、 ；Ｉ；、、 （ｔ １発）
１’、ｉｊ！’ｌ’ ｌ ’Ｉ長ｊ’、１，１ｊＬｌ
・Ｂ ｌ’ｌの表小 ’Ｉ’、’１１１ｉ１１昭
５’７−１６５５３１昂２ 発明の名（４、”、１：
１＋’ｉ回ドと１、） ？山市＾・４ ＜ａと 代表と １“ｌｌｌ ｆ 八 部り、；山 ＩＦ
の ｋ、ｌ タ・ ’！、’ｉ ＋ｌｌｌ 書ｃｌ’） ｆｆ） 明ノ１ｉ
１ Ａ１１ｌ ｂ’、 ｉｉ（＋、 明（’） ｊｋｌ
、 ｈ Ｌ Ｕ’ ｌｌｌ 間ノ中な説Ｉ」月の（閑 ６７山１１の内ジ１ （１）明＾ｉｌｌ ｉ’ｊ第３ ＣＩ’ ７杓の「３１
Ａ基ル１を削除する２ （２）回しく第５頁８マ１のｒｌＶ−ＩＶ痔１を、ｒｌ
ｌ／−１１４１？」 と袖１）−する。 Ｌノ、ｌ
Claims (1)
- 【特許請求の範囲】 （＋ｌ 半導体基板上にヒユーズを設け、その両端に
ハラフッメタルを介してそれぞれ金属電極を形成し、前
記金属電極間の中央部分のヒユーズの実効的な）、！７
みを薄くしたことを特徴とする＋Ｂ禎回路、。 （２） ヒユーズの実効的厚みを薄くするのに、金属
電極間のヒユーズの中央部分のみ酸化したことを特徴と
する特許請求の範囲第（］）項記載の甲Ｊ？（１ｉｊ１
路。 にう） ヒユーズの実効的なＩｉ７ノブをｉｉ’ｆ＜−
ｔイ）のに、金属’＋［Ｌ＋ｉ間のヒユーズの中央ｊＸ
ＩＸ分のみエツイングしたことを特徴とする特許請求の
範囲ｆｆ１ｒ＋、 （＋ ｌ 、ｌ’Ｊ記１１【シのイ
ｆ各ＣｆＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57165531A JPS5954240A (ja) | 1982-09-21 | 1982-09-21 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57165531A JPS5954240A (ja) | 1982-09-21 | 1982-09-21 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5954240A true JPS5954240A (ja) | 1984-03-29 |
Family
ID=15814156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57165531A Pending JPS5954240A (ja) | 1982-09-21 | 1982-09-21 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5954240A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01157550A (ja) * | 1987-09-19 | 1989-06-20 | Texas Instr Deutschland Gmbh | 電気的にプログラム可能な集積回路の製法 |
| US5015604A (en) * | 1989-08-18 | 1991-05-14 | North American Philips Corp., Signetics Division | Fabrication method using oxidation to control size of fusible link |
| JPH04147648A (ja) * | 1990-10-11 | 1992-05-21 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
-
1982
- 1982-09-21 JP JP57165531A patent/JPS5954240A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01157550A (ja) * | 1987-09-19 | 1989-06-20 | Texas Instr Deutschland Gmbh | 電気的にプログラム可能な集積回路の製法 |
| US5015604A (en) * | 1989-08-18 | 1991-05-14 | North American Philips Corp., Signetics Division | Fabrication method using oxidation to control size of fusible link |
| US5465004A (en) * | 1989-08-18 | 1995-11-07 | North American Philips Corporation | Programmable semiconductor integrated circuits having fusible links |
| JPH04147648A (ja) * | 1990-10-11 | 1992-05-21 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0219975B2 (ja) | ||
| JPS61142739A (ja) | 半導体装置の製造方法 | |
| JPS5954240A (ja) | 集積回路 | |
| JPS63156341A (ja) | 電極配線の形成方法 | |
| US4680854A (en) | Forming low resistivity hillock free conductors in VLSI devices | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| JPS5898963A (ja) | 半導体装置 | |
| KR920005242A (ko) | 게이트-절연체-반도체의 구조를 가지는 트랜지스터의 제조방법 | |
| JPS59181636A (ja) | 半導体装置 | |
| JPS6060719A (ja) | 化合物半導体集積回路装置の製造法 | |
| JPS59168666A (ja) | 半導体装置 | |
| JPH03120722A (ja) | アルミニウム配線 | |
| JPS62108567A (ja) | 半導体集積回路装置 | |
| JPS6034068A (ja) | 金属酸化膜半導体電界効果トランジスタの製造方法 | |
| JPH0249434A (ja) | 半導体装置の製造方法 | |
| JPS5898968A (ja) | 半導体装置 | |
| JPS60138916A (ja) | 半導体装置の製造方法 | |
| JPS5873136A (ja) | 半導体デバイスの製造方法 | |
| JPS5832415A (ja) | コンタクト抵抗低減方法 | |
| JPS59181577A (ja) | 半導体装置の製造方法 | |
| JPS5856459A (ja) | 半導体装置の製造方法 | |
| JPS60213059A (ja) | 半導体装置の製造方法 | |
| JPH09180563A (ja) | 電気接点 | |
| JPH0441510B2 (ja) | ||
| JPH0249436A (ja) | 半導体装置の製造方法 |