JPS5832415A - コンタクト抵抗低減方法 - Google Patents
コンタクト抵抗低減方法Info
- Publication number
- JPS5832415A JPS5832415A JP13096181A JP13096181A JPS5832415A JP S5832415 A JPS5832415 A JP S5832415A JP 13096181 A JP13096181 A JP 13096181A JP 13096181 A JP13096181 A JP 13096181A JP S5832415 A JPS5832415 A JP S5832415A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- contact resistance
- melting point
- point metal
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 238000002844 melting Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 230000008018 melting Effects 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、シリコン基板と高融点金属との接触抵抗を低
減するコンタクト抵抗低減方法ｒｃ関する・近年集積−
路の配線抵抗の減少や微細化を行うため、配線金属とし
て高融点金属を用いる傾向にある。ところが、この場合
、高融点金属とシリコン基板とのダイレクトコンタクト
を採ると、七の後の熱処理に依ってコンタクト面でコン
タクト抵抗が高くなろと云う難点があった。また、この
ときのコンタクトがオーミンク接触とならないと云う問
題点もあった。
減するコンタクト抵抗低減方法ｒｃ関する・近年集積−
路の配線抵抗の減少や微細化を行うため、配線金属とし
て高融点金属を用いる傾向にある。ところが、この場合
、高融点金属とシリコン基板とのダイレクトコンタクト
を採ると、七の後の熱処理に依ってコンタクト面でコン
タクト抵抗が高くなろと云う難点があった。また、この
ときのコンタクトがオーミンク接触とならないと云う問
題点もあった。
本発明はこのような点に鑑みて為さｎたものであって高
融点金属とシリコン基板とのコンタクト抵抗を低減する
と共にオーオツクなものとするコンタクト抵抗低減方法
を提供するものである。
融点金属とシリコン基板とのコンタクト抵抗を低減する
と共にオーオツクなものとするコンタクト抵抗低減方法
を提供するものである。
以下図に基づいて本発明方法を詳述する。まず。
シリコン基板１１】に例えばＮｆｉの不純物拡散層＋２
１１一つくりその上にシリコン酸化膜（３） を形成し
たのが第１図である・次にコンタクトホール（４１ヲエ
ツチングに依って形成したのが第２図であり、さらに０
ム形成し穴のが第３図である。さらにモリブデン（５）
を通して拡散層１２１と同導電型の不純物例えば燐イオ
ンをモリブデン（５）と不純物拡散層（２）のコンタク
ト面近傍にイオン注入法を用いて５Ｘ１０”（ｌｏｓｅ
／３．１５０ＫｓＶ のエネルギーで注入す・る・その
後＃Ｃ９００°Ｃで１５分間熱処理を行うと、拡散層（
２１とモリブデン（５）との間の接触抵抗は約５０にΩ
／μｍとなった。
１１一つくりその上にシリコン酸化膜（３） を形成し
たのが第１図である・次にコンタクトホール（４１ヲエ
ツチングに依って形成したのが第２図であり、さらに０
ム形成し穴のが第３図である。さらにモリブデン（５）
を通して拡散層１２１と同導電型の不純物例えば燐イオ
ンをモリブデン（５）と不純物拡散層（２）のコンタク
ト面近傍にイオン注入法を用いて５Ｘ１０”（ｌｏｓｅ
／３．１５０ＫｓＶ のエネルギーで注入す・る・その
後＃Ｃ９００°Ｃで１５分間熱処理を行うと、拡散層（
２１とモリブデン（５）との間の接触抵抗は約５０にΩ
／μｍとなった。
こ九に対し、上記と同じ条件で不純物の燐を注入しなか
った場合、コンタクト面における電圧−電流特性にＯｖ
から１０Ｖの範囲でにｔ随が流れずそｎ以上の電圧でｌ
−Ｘ１０００に４１／μｍの接触抵抗が得らｆＬ ７ｔ
ｏこのときのモリブデンを通して燐を注入した場合の
電圧−ｔａ％性を＠４図ｋに、しなかった場合の電圧−
電流特性を第４図Ｂに示す。このようにモリブデンを通
してコンタクト面近傍に燐を注入する◆に依って、接触
抵抗ｔオーミックなものにするとともにその抵抗［ｋ下
げる手が出来る・ 以上の如く本発明コンタクト抵抗低減方法は、高融点金
属を通して％融点金属とシリコンとのコンタクト面近傍
に不純物をイオン注入法を用いて注入しているので、熱
処理後も接触抵抗が高くなったりオーはツクな抵抗が得
られなくなったり。
った場合、コンタクト面における電圧−電流特性にＯｖ
から１０Ｖの範囲でにｔ随が流れずそｎ以上の電圧でｌ
−Ｘ１０００に４１／μｍの接触抵抗が得らｆＬ ７ｔ
ｏこのときのモリブデンを通して燐を注入した場合の
電圧−ｔａ％性を＠４図ｋに、しなかった場合の電圧−
電流特性を第４図Ｂに示す。このようにモリブデンを通
してコンタクト面近傍に燐を注入する◆に依って、接触
抵抗ｔオーミックなものにするとともにその抵抗［ｋ下
げる手が出来る・ 以上の如く本発明コンタクト抵抗低減方法は、高融点金
属を通して％融点金属とシリコンとのコンタクト面近傍
に不純物をイオン注入法を用いて注入しているので、熱
処理後も接触抵抗が高くなったりオーはツクな抵抗が得
られなくなったり。
する事がなく、＊融点金属とシリコンとのコンタクトの
形成後鳴熱処理？する事が、出来、半導体装置の種々の
製造工程に対応が可能となる。
形成後鳴熱処理？する事が、出来、半導体装置の種々の
製造工程に対応が可能となる。
＄１図乃至ｊｇ３図はモリブデンとシリコン基板とのコ
ンタクトの形成方法全工程順に示した断面図、第４図Ａ
、Ｂｉｂ大々モリブデンとシリコン基板とのコンタクト
面に燐イオンを注入したときと。 注入しなかったときのコンタクト面での電圧−電流特性
図である。 ＋１１・・・シリコン基板、（２）・・・不純物拡散層
、（３）・・・シリコン酸化膜％（４）・・・コンタク
トホール、（５）・・・モリブデン・ 第１図 第３図 手 続 補 正 書（方式） 昭和５７年２月タ 日 特許庁長官殿 １、事件の表示 昭和５６年特許願第１３０９６１号 ２、発明の名称 コンタクト抵抗低減方法 ６、補正をする者 特許出願人 住所 守口市京阪本通２丁目１８番地 名称（１８８）三洋電機株式会社 代表者 井 植 薫 ４、代理人 住所 守口市京阪本通２丁目１８番地 ４ 補正の対象 明細書中、図面の簡単な説明、の欄 ７、補正の内容 明細書、第４頁第４行目乃至同頁第９行目までを下記の
とおり補正する。 記
ンタクトの形成方法全工程順に示した断面図、第４図Ａ
、Ｂｉｂ大々モリブデンとシリコン基板とのコンタクト
面に燐イオンを注入したときと。 注入しなかったときのコンタクト面での電圧−電流特性
図である。 ＋１１・・・シリコン基板、（２）・・・不純物拡散層
、（３）・・・シリコン酸化膜％（４）・・・コンタク
トホール、（５）・・・モリブデン・ 第１図 第３図 手 続 補 正 書（方式） 昭和５７年２月タ 日 特許庁長官殿 １、事件の表示 昭和５６年特許願第１３０９６１号 ２、発明の名称 コンタクト抵抗低減方法 ６、補正をする者 特許出願人 住所 守口市京阪本通２丁目１８番地 名称（１８８）三洋電機株式会社 代表者 井 植 薫 ４、代理人 住所 守口市京阪本通２丁目１８番地 ４ 補正の対象 明細書中、図面の簡単な説明、の欄 ７、補正の内容 明細書、第４頁第４行目乃至同頁第９行目までを下記の
とおり補正する。 記
Claims (1)
- シリコン基板に不純物拡散層を形成し、この不純物拡散
層上にシリコン酸化屓をつくり、このシリコン酸化膜ｔ
エツチングしてコンタクトホールを形属し、コンタクト
ホールｒｃ高融点金属を形成してシリコン基板と高融点
金属とのコンタク、トラ得る牛導体装置に於いて、該高
融点金属を通して高融点金属とシリコン基板とのコンタ
クト面近傍に不純物を注入するＩ＃に依って、高融点金
属とシリコン基板との接触抵抗を低減せしめるａｔ特黴
としたコンタクト抵抗低減方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13096181A JPS5832415A (ja) | 1981-08-20 | 1981-08-20 | コンタクト抵抗低減方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13096181A JPS5832415A (ja) | 1981-08-20 | 1981-08-20 | コンタクト抵抗低減方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5832415A true JPS5832415A (ja) | 1983-02-25 |
Family
ID=15046671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13096181A Pending JPS5832415A (ja) | 1981-08-20 | 1981-08-20 | コンタクト抵抗低減方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5832415A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181571A (ja) * | 1983-03-31 | 1984-10-16 | Fujitsu Ltd | 半導体装置 |
| CN104253015A (zh) * | 2013-06-25 | 2014-12-31 | 中国科学院微电子研究所 | 降低二维晶体材料接触电阻的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55151334A (en) * | 1979-05-16 | 1980-11-25 | Matsushita Electric Ind Co Ltd | Fabricating method of semiconductor device |
| JPS5658229A (en) * | 1979-10-16 | 1981-05-21 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
-
1981
- 1981-08-20 JP JP13096181A patent/JPS5832415A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55151334A (en) * | 1979-05-16 | 1980-11-25 | Matsushita Electric Ind Co Ltd | Fabricating method of semiconductor device |
| JPS5658229A (en) * | 1979-10-16 | 1981-05-21 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181571A (ja) * | 1983-03-31 | 1984-10-16 | Fujitsu Ltd | 半導体装置 |
| CN104253015A (zh) * | 2013-06-25 | 2014-12-31 | 中国科学院微电子研究所 | 降低二维晶体材料接触电阻的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kircher | Metallurgical properties and electrical characteristics of palladium silicide-silicon contacts | |
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| US4377819A (en) | Semiconductor device | |
| JPS5848470A (ja) | 金属半導体電界効果トランジスタの製造方法 | |
| US2945285A (en) | Bonding of semiconductor contact electrodes | |
| JPH02281621A (ja) | 半導体素子とその形成方法、金属堆積装置、金属源製造方法 | |
| JPS5832415A (ja) | コンタクト抵抗低減方法 | |
| KR960000360B1 (ko) | 저 접촉 저항값을 갖는 집적 회로의 제조 방법 | |
| US5773344A (en) | Semiconductor device having gate electrode and impurity diffusion layer different in conductivity type and method of manufacturing same | |
| US3547717A (en) | Radiation resistant semiconductive device | |
| JPS60193333A (ja) | 半導体装置の製造方法 | |
| JPS59207652A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR910001191B1 (ko) | 반도체장치의 제조방법 | |
| JPH02138769A (ja) | Ｍｏｓ技術で集積キャパシタを製造するための方法 | |
| JPS5898968A (ja) | 半導体装置 | |
| JP2669611B2 (ja) | 半導体装置の製造方法 | |
| JPS61225838A (ja) | 電極配線の形成方法 | |
| US3486086A (en) | Surface barrier semiconductor limiter employing low barrier height metals on silicon | |
| JPH05183166A (ja) | Ｓｏｉ型半導装置および製造方法 | |
| JPS5856459A (ja) | 半導体装置の製造方法 | |
| JPH0441510B2 (ja) | ||
| JPS5935475A (ja) | 半導体装置の製造方法 | |
| JPS6161548B2 (ja) | ||
| JPS6239833B2 (ja) | ||
| JPH01251724A (ja) | 半導体装置の製法 |