JP2669611B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2669611B2 JP2669611B2 JP61114645A JP11464586A JP2669611B2 JP 2669611 B2 JP2669611 B2 JP 2669611B2 JP 61114645 A JP61114645 A JP 61114645A JP 11464586 A JP11464586 A JP 11464586A JP 2669611 B2 JP2669611 B2 JP 2669611B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- heat treatment
- layer
- minutes
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は多結晶珪素を利用する半導体装置の製造方法
に係り、特に抵抗ならびにダイオードに好適するもので
ある。 （従来の技術） 最近の半導体装置とりわけ超LSIに代表される集積回
路では高集積化ならびに高機能化が促進されていること
は良く知られており、その観点から素子に必要な外付け
部品であるダイオードや抵抗を３次元方式で一体化する
方式が採用されている。 この具体的製法を説明すると、半導体素子として要求
される耐圧特性に応じてρs10Ω／□〜50Ω／□の半導
体基板を選択し、その表面には酸化性雰囲気での処理に
よって約3000Åの酸化被膜を形成後、更に通常使用され
ている減圧CVD（Chemical Vapour Deposition）法によ
って多結晶珪素層を5000Å堆積する。 この半導体基板に形成する酸化被膜はこゝに設ける機
能素子と前述のように３次元的に積層する素子間を電気
的に隔てる役割りを果すもので、前記多結晶珪素内にボ
ロン等の不純物をイオン注入法で導入してベース層と
し、更にリン又は砒素を同じくイオン注入してエミッタ
としたダイオードを形成する。ダイオードとしての機能
を発揮させるには、この各層にAlを堆積後パターニング
して電極を設け、更に、On Al Passivation層としてSi3
N4層をCVD法によって被覆する。 イオン注入した不純物濃度としてはベース層で1013〜
1014cm-2エミッタ層は、1015cm-2オーダであり、これら
の不純物は800℃以上例えば1100℃で約２時間の活性化
処理を又Al電極のシンター工程として500℃、窒素雰囲
気での約20分間の熱処理を実施する。 （発明が解決しようとする問題点） ところで、多結晶シリコン中の不純物を活性化する熱
処理工程は800℃以上で行われており、その後は電極を
構成するAlシンター工程として500℃程度の熱処理が実
施されており、その雰囲気としては、多結晶シリコンで
は不活性雰囲気、シンタ工程でのフォーミングガスが一
般的である。更に、多結晶シリコンの熱処理温度は前述
800℃以上で実施されるのが通常である。 前記ダイオードにおける多結晶シリコン中での不純物
量と、四探針法で測定した多結晶シリコンの抵抗値の関
係を第３図に示した。この図は横軸にボロン注入量を、
縦軸に多結晶シリコン抵抗値（Ω／□）を採り、アニー
ル温度をパラメータとした曲線図であり、こゝにはシリ
コン単結晶に前記ダイオードと同一ドーズ量のボロンを
イオン注入法で導入してから四探針法による抵抗測定値
もプロットした。 パラメータとしたアニール温度としては、500℃20分
及び450℃20分と800℃より可成り低温度を採って測定し
たところ、シリコン単結晶での測定値は多結晶シリコン
のそれより可成り低値を示し、即ち多結晶シリコンでは
不純物の活性化が十分でないことが判明した。 本発明ではこのような欠点を除去した半導体装置を提
供し、特に多結晶珪素にイオン注入した不純物元素の活
性化を十分に実施して抵抗値を低減することを目的とす
る。 〔発明の構成〕 （問題点を解決するための手段） 本発明ではイオン注入法によってボロンを導入した多
結晶シリコン層を水素を含有し400℃〜450℃の不活性雰
囲気中で熱処理する方法を採用した。 （作 用） 第１図にはボロンを１×1014cm-2イオン注入法で導入
した多結晶シリコンを水素を10vol％混合した窒素雰囲
気中で処理時間をパラメータとして熱処理し、その抵抗
を四探針法で測定した結果を示した。この図は横軸に熱
処理温度を、縦軸に多結晶シリコンの抵抗Ω／□を採り
両者の関係を示す曲線図であるが、400℃〜450℃では他
の温度に比較して約100Ωの低下がみられると共にその
間は殆ど変化していないことが明らかであり、この結果
第３図に示したシリコン単結晶の測定値に近づき結晶性
が改善されていることが明らかである。この熱処理温度
としては図に示すように最低15分が必要である。即ち、
図中点線のプロットは熱処理時間20分における測定値で
あり、450℃ではこの20分と15分の測定値はほゞ同一で
あるのに対して10分では抵抗値が高いことから前述の最
低15分が判明する。更にボロン濃度についてはドーズ量
１×1013cm-2についても様な結果が得られたことを付記
する。 この熱処理の雰囲気であるが、水素を含有した窒素雰
囲気によって多結晶シリコン層の結晶性が改善されてお
り、この水素が、この多結晶シリコンに存在する未結合
手を埋めるためと想定され、特異な現像と判断される。
この水素流量に関しては10vol％より増しても余り抵抗
値に変化はみられず、逆に少なくなると窒素雰囲気によ
る熱処理結果に近づく。 （実施例） 第２図に本発明を適用したダイオードの概略を断面図
により示す。ダイオードとして要求される耐圧特性に応
じてξs10Ω／□〜50Ω／□から選択した半導体基板１
に通常の酸化工程を施して約3000Åの酸化膜２を形成
し、この表面に減圧CVD法によって5000Å程度の多結晶
珪素層３を堆積する。 この多結晶珪素層３にイオン注入法によってドズ量１
×1014〜１×1013cm-2のボロンを導入してベース層４を
形成してから1100℃にて約２時間熱処理する。 次に水素10vol％窒素90vol％400℃〜450℃の不活性雰
囲気で15分以上この多結晶珪素層３を熱処理してその結
晶性を改善して抵抗を少なくする。次いでリン又は砒素
をドーズ量１×1015cm-2オーダでイオン注入してエミッ
タ層５を設けてからこのベース層４ならびにエミッタ層
５にAl電極６を形成し、こゝにOn Al Possivation層と
してSi3N47を10000Å堆積してダイオード７を完成す
る。尚このSi3N4層と多結晶珪素層の間に酸化珪素層を
被着する場合もある。 又、半導体基板１に設けた酸化膜２はこの基板内に形
成する機能素子（図示しない）との電気的絶縁を図るも
のである。 〔発明の効果〕 このように本発明ではボロンを特定量イオン注入した
多結晶珪素層を水素含有不活性雰囲気で熱処理すると、
この水素によってシリコンの未結合手が埋められてその
結晶性が改善されて抵抗が少なくなる。このため、イオ
ン注入に際しては、ドーズ量を押えられ又、ダイオード
に発生するリーク電流レベルを低くし得る効果をもたら
すものである。 尚、水素を含有する不活性雰囲気による熱処理に関し
ては作用欄で説明したので省略する。
に係り、特に抵抗ならびにダイオードに好適するもので
ある。 （従来の技術） 最近の半導体装置とりわけ超LSIに代表される集積回
路では高集積化ならびに高機能化が促進されていること
は良く知られており、その観点から素子に必要な外付け
部品であるダイオードや抵抗を３次元方式で一体化する
方式が採用されている。 この具体的製法を説明すると、半導体素子として要求
される耐圧特性に応じてρs10Ω／□〜50Ω／□の半導
体基板を選択し、その表面には酸化性雰囲気での処理に
よって約3000Åの酸化被膜を形成後、更に通常使用され
ている減圧CVD（Chemical Vapour Deposition）法によ
って多結晶珪素層を5000Å堆積する。 この半導体基板に形成する酸化被膜はこゝに設ける機
能素子と前述のように３次元的に積層する素子間を電気
的に隔てる役割りを果すもので、前記多結晶珪素内にボ
ロン等の不純物をイオン注入法で導入してベース層と
し、更にリン又は砒素を同じくイオン注入してエミッタ
としたダイオードを形成する。ダイオードとしての機能
を発揮させるには、この各層にAlを堆積後パターニング
して電極を設け、更に、On Al Passivation層としてSi3
N4層をCVD法によって被覆する。 イオン注入した不純物濃度としてはベース層で1013〜
1014cm-2エミッタ層は、1015cm-2オーダであり、これら
の不純物は800℃以上例えば1100℃で約２時間の活性化
処理を又Al電極のシンター工程として500℃、窒素雰囲
気での約20分間の熱処理を実施する。 （発明が解決しようとする問題点） ところで、多結晶シリコン中の不純物を活性化する熱
処理工程は800℃以上で行われており、その後は電極を
構成するAlシンター工程として500℃程度の熱処理が実
施されており、その雰囲気としては、多結晶シリコンで
は不活性雰囲気、シンタ工程でのフォーミングガスが一
般的である。更に、多結晶シリコンの熱処理温度は前述
800℃以上で実施されるのが通常である。 前記ダイオードにおける多結晶シリコン中での不純物
量と、四探針法で測定した多結晶シリコンの抵抗値の関
係を第３図に示した。この図は横軸にボロン注入量を、
縦軸に多結晶シリコン抵抗値（Ω／□）を採り、アニー
ル温度をパラメータとした曲線図であり、こゝにはシリ
コン単結晶に前記ダイオードと同一ドーズ量のボロンを
イオン注入法で導入してから四探針法による抵抗測定値
もプロットした。 パラメータとしたアニール温度としては、500℃20分
及び450℃20分と800℃より可成り低温度を採って測定し
たところ、シリコン単結晶での測定値は多結晶シリコン
のそれより可成り低値を示し、即ち多結晶シリコンでは
不純物の活性化が十分でないことが判明した。 本発明ではこのような欠点を除去した半導体装置を提
供し、特に多結晶珪素にイオン注入した不純物元素の活
性化を十分に実施して抵抗値を低減することを目的とす
る。 〔発明の構成〕 （問題点を解決するための手段） 本発明ではイオン注入法によってボロンを導入した多
結晶シリコン層を水素を含有し400℃〜450℃の不活性雰
囲気中で熱処理する方法を採用した。 （作 用） 第１図にはボロンを１×1014cm-2イオン注入法で導入
した多結晶シリコンを水素を10vol％混合した窒素雰囲
気中で処理時間をパラメータとして熱処理し、その抵抗
を四探針法で測定した結果を示した。この図は横軸に熱
処理温度を、縦軸に多結晶シリコンの抵抗Ω／□を採り
両者の関係を示す曲線図であるが、400℃〜450℃では他
の温度に比較して約100Ωの低下がみられると共にその
間は殆ど変化していないことが明らかであり、この結果
第３図に示したシリコン単結晶の測定値に近づき結晶性
が改善されていることが明らかである。この熱処理温度
としては図に示すように最低15分が必要である。即ち、
図中点線のプロットは熱処理時間20分における測定値で
あり、450℃ではこの20分と15分の測定値はほゞ同一で
あるのに対して10分では抵抗値が高いことから前述の最
低15分が判明する。更にボロン濃度についてはドーズ量
１×1013cm-2についても様な結果が得られたことを付記
する。 この熱処理の雰囲気であるが、水素を含有した窒素雰
囲気によって多結晶シリコン層の結晶性が改善されてお
り、この水素が、この多結晶シリコンに存在する未結合
手を埋めるためと想定され、特異な現像と判断される。
この水素流量に関しては10vol％より増しても余り抵抗
値に変化はみられず、逆に少なくなると窒素雰囲気によ
る熱処理結果に近づく。 （実施例） 第２図に本発明を適用したダイオードの概略を断面図
により示す。ダイオードとして要求される耐圧特性に応
じてξs10Ω／□〜50Ω／□から選択した半導体基板１
に通常の酸化工程を施して約3000Åの酸化膜２を形成
し、この表面に減圧CVD法によって5000Å程度の多結晶
珪素層３を堆積する。 この多結晶珪素層３にイオン注入法によってドズ量１
×1014〜１×1013cm-2のボロンを導入してベース層４を
形成してから1100℃にて約２時間熱処理する。 次に水素10vol％窒素90vol％400℃〜450℃の不活性雰
囲気で15分以上この多結晶珪素層３を熱処理してその結
晶性を改善して抵抗を少なくする。次いでリン又は砒素
をドーズ量１×1015cm-2オーダでイオン注入してエミッ
タ層５を設けてからこのベース層４ならびにエミッタ層
５にAl電極６を形成し、こゝにOn Al Possivation層と
してSi3N47を10000Å堆積してダイオード７を完成す
る。尚このSi3N4層と多結晶珪素層の間に酸化珪素層を
被着する場合もある。 又、半導体基板１に設けた酸化膜２はこの基板内に形
成する機能素子（図示しない）との電気的絶縁を図るも
のである。 〔発明の効果〕 このように本発明ではボロンを特定量イオン注入した
多結晶珪素層を水素含有不活性雰囲気で熱処理すると、
この水素によってシリコンの未結合手が埋められてその
結晶性が改善されて抵抗が少なくなる。このため、イオ
ン注入に際しては、ドーズ量を押えられ又、ダイオード
に発生するリーク電流レベルを低くし得る効果をもたら
すものである。 尚、水素を含有する不活性雰囲気による熱処理に関し
ては作用欄で説明したので省略する。
【図面の簡単な説明】
第１図は、多結晶シリコンの抵抗と水素含有窒素雰囲気
における熱処理温度の関係を示す曲線図、第２図は本発
明方法を適用したダイオードの断面図、第３図は多結晶
シリコン抵抗とこゝにイオン注入したボロンドーズ量の
関係を示す曲線図である。
における熱処理温度の関係を示す曲線図、第２図は本発
明方法を適用したダイオードの断面図、第３図は多結晶
シリコン抵抗とこゝにイオン注入したボロンドーズ量の
関係を示す曲線図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 越野 裕
川崎市幸区小向東芝町１ 株式会社東芝
多摩川工場内
(56)参考文献 特開 昭58−155719（ＪＰ，Ａ)
特開 昭58−93243（ＪＰ，Ａ)
Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．33
〔８〕 （1978） ＰＰ．775〜778
Claims (1)
- (57)【特許請求の範囲】 １．半導体基板表面に形成する酸化膜に多結晶珪素層を
被覆し、ここに注入するボロンに活性化熱処理を施して
から10容積％以上の水素を含有する不活性雰囲気で最低
15分400℃〜450℃の熱処理を行う工程を具備することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61114645A JP2669611B2 (ja) | 1986-05-21 | 1986-05-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61114645A JP2669611B2 (ja) | 1986-05-21 | 1986-05-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62272521A JPS62272521A (ja) | 1987-11-26 |
| JP2669611B2 true JP2669611B2 (ja) | 1997-10-29 |
Family
ID=14642985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61114645A Expired - Fee Related JP2669611B2 (ja) | 1986-05-21 | 1986-05-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2669611B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5646057A (en) * | 1994-07-25 | 1997-07-08 | Taiwan Semiconductor Manufacturing Company | Method for a MOS device manufacturing |
| JP7073681B2 (ja) * | 2017-11-07 | 2022-05-24 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893243A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | ポリシリコン薄膜半導体の改善方法 |
| JPS58155719A (ja) * | 1982-03-10 | 1983-09-16 | Matsushita Electric Ind Co Ltd | 単結晶体の製造法 |
-
1986
- 1986-05-21 JP JP61114645A patent/JP2669611B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．３３〔８〕 （１９７８） ＰＰ．７７５〜７７８ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62272521A (ja) | 1987-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910000019B1 (ko) | 다결정 실리콘 저항기 제조방법 | |
| JPH0613565A (ja) | 強誘電性メモリ回路の形成方法及び強誘電性コンデンサの形成方法 | |
| US20030073270A1 (en) | Method of fabricating SiC semiconductor device | |
| JPH01143252A (ja) | 半導体装置 | |
| JP2000512807A (ja) | 安定化された多結晶シリコンレジスタ及びその製造方法 | |
| JPS59224159A (ja) | 低い抵抗温度係数を有する高抵抗層の製法 | |
| JP4003888B2 (ja) | 半導体装置およびその製造方法 | |
| US4746377A (en) | Semiconductor device with thermally oxidized insulating and arsenic diffusion layers | |
| JP2669611B2 (ja) | 半導体装置の製造方法 | |
| US3547717A (en) | Radiation resistant semiconductive device | |
| JPH0629314A (ja) | 半導体装置及びその製造方法 | |
| JPS63175418A (ja) | 半導体装置用のドープされた多結晶質シリコン層 | |
| King et al. | Polycrystalline silicon resistors for integrated circuits | |
| EP0116702A2 (en) | Method for forming polycrystalline silicon resistors having reproducible and controllable resistivities | |
| JPH0555470A (ja) | 集積回路の製造方法 | |
| JPS63255972A (ja) | 半導体装置の製造方法 | |
| JPH0817845A (ja) | 半導体装置及びその製造方法 | |
| JP2504558B2 (ja) | 熱酸化膜の形成方法 | |
| JPH11512565A (ja) | ポリシリコン抵抗器およびその製造法 | |
| CN1087446A (zh) | 半导体器件的制造方法 | |
| JPH03280471A (ja) | 半導体装置の製造方法 | |
| JP3524720B2 (ja) | 半導体装置 | |
| JPS6328341B2 (ja) | ||
| JPH0115137B2 (ja) | ||
| JPH0682787B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |