JP4003888B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4003888B2 JP4003888B2 JP50031397A JP50031397A JP4003888B2 JP 4003888 B2 JP4003888 B2 JP 4003888B2 JP 50031397 A JP50031397 A JP 50031397A JP 50031397 A JP50031397 A JP 50031397A JP 4003888 B2 JP4003888 B2 JP 4003888B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- silicon layer
- insulating film
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 96
- 239000003990 capacitor Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 25
- 239000013078 crystal Substances 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 16
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 15
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims description 11
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 10
- 239000010408 film Substances 0.000 description 135
- 239000000758 substrate Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 239000010409 thin film Substances 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
技術分野
本発明は、多結晶シリコンを熱酸化して成膜した絶縁膜を有する半導体装置およびその製造方法に関する。特に、本発明は、膜質を改善した多結晶シリコンを成膜し、熱酸化して成膜した絶縁膜を有する半導体装置およびその製造方法に関する。
背景技術
ＩＣ・ＬＳＩの構成部品としてのキャパシタは特定分野のＩＣ・ＬＳＩには絶対必要な構成部品である。一般にＩＣ・ＬＳＩのキャパシタは図１に示すようにシリコン基板１上の酸化シリコン膜２の上に多結晶シリコン膜３，４が絶縁膜５をサンドイッチ状に挟んだ構造になっている。多結晶シリコン膜３，４はそれぞれ下部電極、上部電極であり、これらの電極にはそれぞれリード線７が接続している。
従来のこのようなキャパシタの製造方法は、まず基板１上に形成した酸化シリコン膜２の上に多結晶シリコン膜３が圧力２８Ｐａ（モノシランの分圧１４Ｐａ）の条件で減圧ＣＶＤ（化学的気相成長法）を行うことにより形成される。そして多結晶シリコン膜３は、キャパシタの電極として導電性を高めるために、不純物のドーピングを約１×１０19個／ｃｍ3程度のドーピング濃度で行っている。その際、多結晶シリコン膜の結晶方位は（１１１）の他に（２２０），（３１１）等が混在する。次に、キャパシタの能動部分である絶縁膜４を、必要な容量に応じた膜厚と面積になるよう、多結晶シリコン膜を熱酸化して成膜する。そして多結晶シリコン膜４を多結晶シリコン膜３と同様に形成する。
ところで、キャパシタは、通常、信頼性を維持するために、絶縁膜には約８ＭＶ／ｃｍ程度の絶縁耐圧が要求されるが、印加される定電圧以外に異常な過電圧が瞬時に印加される場合も稀にあり、またキャパシタの絶縁膜の製造工程において絶縁膜の中に例えば金属等が混入したり膜の欠陥が発生することによって絶縁膜の絶縁耐圧が低下することがあった。
また、キャパシタとして上下電極間のリーク電流が大きいという問題があった。
そこでキャパシタの絶縁膜自体の絶縁耐圧を高めるためと、リーク電流を低減するために従来より絶縁膜の膜厚を厚くしていた。
しかしながら、従来の技術で行われていた絶縁膜を厚くする方法では、高い容量を得ることができない。このため、高い容量を得るためには面積を広げる必要があり、その結果、半導体装置が大きくなる。また、半導体装置のダウンサイジングの要求がますます高まっているなかで、キャパシタの微細化を行うために絶縁膜の薄膜化を行うと、絶縁耐圧を維持することおよびリーク電流の増大を抑えることが難しい。
発明の目的
本発明の目的は上述の問題を解決する半導体装置およびその製造方法を提供することである。
本発明の別の目的は絶縁膜の膜厚を増加することなく絶縁耐圧を維持しリーク電流の増大を抑えることができる容量成分を有する半導体装置およびその製造方法を提供することである。
発明の開示
上述の目的を達成するため、本発明の第１の形態に従う半導体装置は、主たる結晶方位が（１１１）に配向した多結晶シリコン層と、前記多結晶シリコン層に接し前記多結晶シリコン層から得られたＳｉＯ2層と、前記ＳｉＯ2層に接する電極とを備え、前記多結晶シリコンまたは前記絶縁膜の表面の凹凸の高低差が３０ｎｍ以下であることを特徴とする。
ここで、前記絶縁膜の絶縁耐圧が８ＭＶ／ｃｍ以上であるのが好ましい。
本発明の第２の形態に従うキャパシタは、下部電極と上部電極の間に絶縁膜を有するキャパシタにおいて、前記下部電極が高導電性で、かつ主たる結晶方位が（１１１）に配向した多結晶シリコン層であり、前記絶縁膜が前記多結晶シリコン層より得られたＳｉＯ2層であることを特徴とする。
ここで、前記多結晶シリコン層は、１×１０20個／ｃｍ3〜１×１０21個／ｃｍ3の不純物を含有するのが好ましい。
また、前記多結晶シリコンまたは前記絶縁膜の表面の凹凸の高低差が３０ｎｍ以下であるのが好ましい。
さらに、前記絶縁膜の絶縁耐圧が８ＭＶ／ｃｍ以上であるのが好ましい。
本発明の第３の形態に従う、多結晶シリコン層と該多結晶シリコン層から得られたＳｉＯ2膜を有する半導体装置の製造方法は下記工程を備えたことを特徴とする：多結晶シリコン層をモノシランの分圧が１０Ｐａ以下、成膜温度が６００℃以上の減圧ＣＶＤ法で成膜し；該成膜した多結晶シリコン層に不純物をドーピングする熱処理をして主たる結晶方位を（１１１）に配向させ；かつ、該配向した多結晶シリコン層の表面を熱酸化してＳｉＯ2膜を形成する。
ここで、前記配向した多結晶シリコン層の表面を熱酸化するに先だって、前記多結晶シリコン層の表面に形成された高濃度の酸化膜層を除去するのが好ましい。
本発明の第４の形態に従う、下部電極と上部電極の間に絶縁膜を有するキャパシタの製造方法は下記工程を備えたことを特徴とする：下部電極となる多結晶シリコン層をモノシランの分圧が１０Ｐａ以下、成膜温度が６００℃以上の減圧ＣＶＤ法で成膜し；前記成膜した多結晶シリコン層に不純物をドーピングする熱処理をして主たる結晶方位を（１１１）に配向させ；前記配向した多結晶シリコン層の表面を熱酸化してＳｉＯ2膜を形成し；かつ、前記絶縁膜上に上部電極を形成する。
ここで、前記絶縁膜上に多結晶シリコン層をモノシランの分圧が１０Ｐａ以下、成膜温度が６００℃以上の減圧ＣＶＤ法で成膜し、次いで不純物をドーピングする熱処理をして主たる結晶方位を（１１１）に配向させてもよい。
また、前記不純物を１×１０20個／ｃｍ3〜１×１０21個／ｃｍ3の不純物濃度だけドーピングするのが好ましい。
さらに、前記配向した多結晶シリコン層の表面を熱酸化するに先だって、前記多結晶シリコン層の表面に形成された高濃度の酸化膜層を除去するのが好ましい。
【図面の簡単な説明】
図１は、従来のキャパシタの断面構造を示す断面図である。
図２は、本発明のキャパシタの断面構造を示す断面図である。
図３は、本発明の薄膜トランジスタの断面構造を示す断面図である。
図４は、本発明のキャパシタの下部電極の多結晶シリコン膜と絶縁膜の形状を示す模式的断面図である。
図５は、比較例２のキャパシタの下部電極の多結晶シリコン膜と絶縁膜の形状を示す模式的断面図である。
図６は、従来のキャパシタの下部電極の多結晶シリコン膜と絶縁膜の形状を示す模式的断面図である。
図７Ａ〜図７Ｅは、本発明のキャパシタの製造工程を示す断面図である。
図７Ａは、基板上に酸化シリコン膜と多結晶シリコン膜を形成した段階の構造を示す断面図である。
図７Ｂは、多結晶シリコン膜上にリンシリケートガラス膜を形成して多結晶シリコンを配向した段階の構造を示す断面図である。
図７Ｃは、リンシリケートガラス膜を除去した段階の構造を示す断面図である。
図７Ｄは、配向された多結晶シリコン膜を熱酸化して絶縁膜を形成した段階の構造を示す断面図である。
図７Ｅは、絶縁膜上に同様に配向された多結晶シリコン膜を形成した段階の構造を示す断面図である。
図８Ａ〜図８Ｅは、本発明の薄膜トランジスタの製造工程を示す断面図である。
図８Ａは、基板上に酸化シリコン膜と多結晶シリコン膜を形成した段階の構造を示す断面図である。
図８Ｂは、多結晶シリコン膜上にリンシリケートガラス膜を形成して多結晶シリコンを配向した段階の構造を示す断面図である。
図８Ｃは、リンシリケートガラス膜を除去した段階の構造を示す断面図である。
図８Ｄは、配向された多結晶シリコン膜を熱酸化して絶縁膜を形成した段階の構造を示す断面図である。
図８Ｅは、絶縁膜上に同様に配向された多結晶シリコン膜を形成した段階の構造を示す断面図である。
発明を実施するための最良の形態
ここに、主たる結晶方位とは主配向面に垂直な方向を指し、主配向面とはＸＲＤ等による分析においてサンプルの全強度中における配向面の強度の比として規格化したものの内最も大きな比を与える配向面と定義される。
以下、添付図面を参照しながら、本発明を詳細に説明する。
図２は、本発明のキャパシタの断面構造を示す。図２に示すように、シリコン基板１上に酸化シリコン膜２を設け、この酸化シリコン膜２上に多結晶シリコン層３ａが形成されている。多結晶シリコン層３ａは高導電性で、かつ主たる結晶方位が（１１１）に配向した層である。多結晶シリコン層３ａ上には、この多結晶シリコン層の熱酸化物であるＳｉＯ2層からなる絶縁膜５が形成されている。絶縁膜５上には、多結晶シリコン層３ａと同様に、高導電性で、かつ主たる結晶方位が（１１１）に配向した多結晶シリコン層４ａが形成されている。すなわち、多結晶シリコン層３ａ，４ａは絶縁膜５をサンドイッチ状に挟んだ構造になっており、多結晶シリコン層３ａ，４ａはそれぞれ下部電極、上部電極である。さらに、これらの電極にはそれぞれリード線７が接続している。
図３は、本発明の絶縁膜構造を有する薄膜トランジスタの断面構造を示す断面図である。図３において、例えばｎ型のシリコン基板１０上に絶縁膜としての酸化シリコン膜１１を介してシリコン基板と反対の導電形（例えばｐ型）のソース部１２Ｓ、シリコン基板と同じ導電形（例えばｎ型）のゲート部１２Ｇ、シリコン基板と反対の導電形（例えばｐ型）のドレイン部１２Ｄが形成されている。ソース部１２Ｓ、ゲート部１２Ｇおよびドレイン部１２Ｄは主たる結晶方位が（１１１）に配向した多結晶シリコン層からなる。ソース部１２Ｓとドレイン部１２Ｄは高導電性である。ゲート部１２Ｇの不純物濃度は、薄膜トランジスタのしきい値電圧が実用上高過ぎない程度に不純物がドーピングされる。ゲート部を覆うようにゲート絶縁膜１３が設けられている。このゲート絶縁膜１３は、ソース部１２Ｓ、ゲート部１２Ｇおよびドレイン部１２Ｄを構成する、主たる結晶方位が（１１１）に配向した多結晶シリコン層１２ａの熱酸化物であるＳｉＯ2からなる。本発明の薄膜トランジスタ装置では、多結晶シリコン層または絶縁膜の表面の凹凸の高低差が３０ｎｍ以下である。ソース部１２Ｓ、ドレイン部１２Ｄ、ゲート電極１４ａにはそれぞれリード線１５が接続している。
上述のような層構造を有する半導体装置は、公知の方法、例えば減圧ＣＶＤ法により製造することができる。ただし、主たる結晶方位が（１１１）に配向した多結晶シリコン層の熱酸化物であるＳｉＯ2層の形成は、本発明に従い、次のようにして行われる。すなわち、シリコン基板上の酸化シリコン膜上に多結晶シリコンを減圧ＣＶＤ法で成膜させる際、モノシランの圧力を分圧として１０Ｐａ以下にすることで後の熱処理による結晶方位の配向が（１１１）に配向し易い状態で多結晶シリコンが成膜される。さらに、成膜後の熱処理として多結晶シリコン膜へ不純物を高濃度にドーピングする熱処理で結晶方位が（１１１）に配向する。薄膜トランジスタのゲート絶縁膜の場合は、多結晶シリコンにドーピングする不純物の濃度は、しきい値電圧が実用上許容し得る範囲になるように高濃度にドーピングされる。
ドーパントとしては典型的にはリンを使用するが、リン以外にも砒素，ボロンが使用できる。ドーピングする不純物の濃度は低濃度より高濃度の方が配向が加速される。リンをドーピングする際の処理温度は通常８００℃〜１，０００℃、好ましくは９５０℃である。配向した多結晶シリコン膜を熱処理して絶縁膜にする際の温度は通常９５０℃〜１，１５０℃、好ましくは１，０００℃である。主たる結晶方位が（１１１）に配向された多結晶シリコン膜は規則正しい柱状構造をしており、その表面形状も若干の高低差があるものの、規則正しく揃っている。その様子を図４，図５，図６に示す。図４は本発明の実施例１の工程４の段階での多結晶シリコン膜と絶縁膜の断面形状の模式図、図５は実施例１の工程２においてドーピングするリンの濃度が低濃度の場合の図４に対応する図、図６は従来の製法による図２に対応する図である。図４〜図６は透過型電子顕微鏡により得られた結果を模式的に図示した説明図である。図５では表面の凹凸箇所が比較的多いことから、高濃度ドーピング（図４）の方が表面形状がより改善されることがわかる。図６に示す従来法により得られる形状は多結晶シリコンの形が揃わず表面の段差が大きく、急峻な変化を示す部分が多い。表面の凹凸の高低差は、図４の形状の場合に２０ｎｍ〜２５ｎｍ程度であり、図６の形状の場合には３５ｎｍ〜５０ｎｍ程度である。
本発明の図４の形状の場合、多結晶シリコン膜の表面を熱酸化して得られる絶縁膜には、急峻な部分がなく電界集中が起こりにくい。また、熱酸化の成膜速度は酸化する多結晶シリコンの結晶方位により異なる。従って、結晶方位を揃えることで成膜速度を一定にすることができ、それにより成膜される絶縁膜の膜厚を均一にすることができる。また、表面の凹凸を減少させ、凹凸部での電界集中によるリーク電流も減少させることができる。
これらの効果により、絶縁耐圧が高くリーク電流の少ない絶縁膜が形成される。この絶縁膜を用いるとキャパシタの薄膜化が可能となる。
実施例
実施例１
本発明のキャパシタの製造方法の実施例を図７Ａ〜図７Ｅに示す。
＜工程１＞
酸化シリコン膜２を形成したシリコン基板（ＳｉＯ2／Ｓｉ）の酸化シリコン膜２上に減圧ＣＶＤ法により、原料ガス（モノシランガスをヘリウムガスで５０％希釈したもの）を使用して、成膜温度６４０℃、圧力１６Ｐａ（モノシランの分圧８Ｐａ）、成膜時間約３５分の条件で多結晶シリコンを約３５００Å成膜する（図７Ａ）。
＜工程２＞
上述の多結晶シリコン膜３を形成した基板を熱処理炉でオキシ塩化リンと酸素をソースガスとして９５０℃、１０分の条件で酸化膜を形成しながら熱処理し、多結晶シリコン膜３上にリンシリケートガラス膜６を約１００Å形成する。リンのドーピング量は１×１０20個／ｃｍ3〜１×１０21個／ｃｍ3の量である。この熱処理で多結晶シリコンの結晶方位は（１１１）に揃う（図７Ｂ）。
＜工程３＞
工程２で生じたリンシリケートガラス膜６をＨＦ液でエッチングすることにより除去する（図７Ｃ）。
＜工程４＞
上述の配向した多結晶シリコン膜３ａを有する基板を熱処理炉で１０００℃、４０分の条件で窒素ガス、酸素ガスを用いて処理し、配向した多結晶シリコン膜の表面を熱酸化して３０ｎｍの絶縁膜を成膜する（図７Ｄ）。
＜工程５＞
キャパシタの上部電極としての絶縁膜５上に多結晶シリコン膜を上述の工程１と同様にして形成し、これを上述の工程２および工程３と同様にして処理して配向した多結晶シリコン膜４ａを形成する（図７Ｅ）。
＜工程６＞
マスクを使用して光リソグラフィーにより配向した多結晶シリコン膜４ａをパターニングして上部電極を形成し、さらに、下部電極としての配向した多結晶シリコン膜３ａの一部を露出させる。次いで上部電極と下部電極に金等のワイヤ７をボンディングすることにより配線してキャパシタを得る（図２）。
実施例２
モノシラン分圧を５Ｐａにした以外は実施例１と同様にしてキャパシタを製造した。
（試験例１）
本発明の実施例１および実施例２により得られたキャパシタと、比較例１として実施例１の工程１の全圧力が２２Ｐａ（モノシランの分圧１１Ｐａ）の条件により成膜された多結晶シリコンを用いて、その後の工程は実施例１と全く同じように作成されたキャパシタと、比較例２として実施例１の工程２のリンのドーピング量が１×１０19個／ｃｍ3でその他の処理は実施例１と全く同じように作製されたキャパシタとについて絶縁耐圧を測定した。
その結果絶縁耐圧は本発明の実施例１および実施例２のキャパシタでは８ＭＶ／ｃｍ以上であり、比較例１および比較例２のキャパシタではともに３ＭＶ／ｃｍ以下であった。
また、４ＭＶ／ｃｍの電界のときのリーク電流値は、本発明の実施例１および実施例２のキャパシタでは約５ｐＡ／ｃｍ2であったが、比較例１および比較例２のキャパシタではともに約５ｎＡ／ｃｍ2であった。
これらの結果を表１にまとめた。
以上のように、絶縁膜自体の絶縁耐圧の向上とリーク電流の減少とによって、絶縁膜の膜厚は薄くすることができてキャパシタの素子サイズを縮小することが可能となった。
実施例３
図８Ａ〜図８Ｅを参照しながら、本発明の薄膜トランジスタの製造方法の例を説明する。
＜工程１＞
シリコン（Ｓｉ）基板１０の上に酸化シリコン（ＳｉＯ2）膜１１を形成し、さらにこの上に減圧ＣＶＤ法により、原料ガス（モノシランガスをヘリウムガスで５０％希釈したもの）を使用して、成膜温度６４０℃、圧力１０Ｐａ（モノシランの分圧５Ｐａ）で多結晶シリコン１２を約１５００Å成膜する（図８Ａ）。
＜工程２＞
このように処理した基板を熱処理炉でオキシ塩化リンと酸素をソースガスとして９５０℃で酸化膜（リンシリケートガラス膜）１６を形成しながら熱処理する。この熱処理でゲート部（ボディ部）を含む多結晶シリコンの結晶方位は（１１１）に揃う（図８Ｂ）。
＜工程３＞
工程２で生じたリンシリケートガラス膜１６をＨＦ液でエッチングすることにより除去する（図８Ｃ）。
＜工程４＞
上述の配向した多結晶シリコン膜１２ａを有する基板を熱処理炉で１０００℃で熱酸化して１０００オングストロームの絶縁膜１３を成膜する（図８Ｄ）。
＜工程５＞
この絶縁膜１３上に、導電性の多結晶シリコン膜１４ａを形成する（図８Ｅ）。
＜工程６＞
マスクを使用して光リソグラフィーにより多結晶シリコン膜１４ａをパターニングしてゲート電極を形成し、さらに、ソースおよびドレイン部にドーピングして電極を形成する。次いでソース電極とドレイン電極に金等のワイヤ１５をボンディングすることにより配線して薄膜トランジスタを得る（図３）。
こうすることによって、この薄膜トランジスタはドーピングすることによって短時間の熱処理によってポリシリコンが（１１１）に配向する。これにより、ボディ部分（ゲート部）の不純物の濃度が高くなることによってしきい値電圧が高くなるものの、短時間で配向させたポリシリコンの上に形成された絶縁耐圧の高いトランジスタが短時間で製造できる。
原料ガスのモノシランの分圧を１０Ｐａ以下にして多結晶シリコンを成膜した後に熱処理において不純物のドーピングにより多結晶シリコン膜が（１１１）に配向した規則的な柱状構造となり、その上に形成される絶縁膜には急峻な部分がないため電界集中が起こりにくくなる。
また、結晶方位を揃えることで成膜速度が一定となり、それにより成膜される絶縁膜の膜厚が均一となる。
産業上の利用可能性
これらの効果により絶縁耐圧が高くリーク電流の少ない絶縁膜が成膜されて、この絶縁膜を用いてキャパシタの薄膜化が可能となる。
また、本発明によれば、絶縁耐圧の高い薄膜トランジスタを短時間に製造することができる。
本発明は、多結晶シリコンを熱酸化して成膜した絶縁膜を有する半導体装置およびその製造方法に関する。特に、本発明は、膜質を改善した多結晶シリコンを成膜し、熱酸化して成膜した絶縁膜を有する半導体装置およびその製造方法に関する。
背景技術
ＩＣ・ＬＳＩの構成部品としてのキャパシタは特定分野のＩＣ・ＬＳＩには絶対必要な構成部品である。一般にＩＣ・ＬＳＩのキャパシタは図１に示すようにシリコン基板１上の酸化シリコン膜２の上に多結晶シリコン膜３，４が絶縁膜５をサンドイッチ状に挟んだ構造になっている。多結晶シリコン膜３，４はそれぞれ下部電極、上部電極であり、これらの電極にはそれぞれリード線７が接続している。
従来のこのようなキャパシタの製造方法は、まず基板１上に形成した酸化シリコン膜２の上に多結晶シリコン膜３が圧力２８Ｐａ（モノシランの分圧１４Ｐａ）の条件で減圧ＣＶＤ（化学的気相成長法）を行うことにより形成される。そして多結晶シリコン膜３は、キャパシタの電極として導電性を高めるために、不純物のドーピングを約１×１０19個／ｃｍ3程度のドーピング濃度で行っている。その際、多結晶シリコン膜の結晶方位は（１１１）の他に（２２０），（３１１）等が混在する。次に、キャパシタの能動部分である絶縁膜４を、必要な容量に応じた膜厚と面積になるよう、多結晶シリコン膜を熱酸化して成膜する。そして多結晶シリコン膜４を多結晶シリコン膜３と同様に形成する。
ところで、キャパシタは、通常、信頼性を維持するために、絶縁膜には約８ＭＶ／ｃｍ程度の絶縁耐圧が要求されるが、印加される定電圧以外に異常な過電圧が瞬時に印加される場合も稀にあり、またキャパシタの絶縁膜の製造工程において絶縁膜の中に例えば金属等が混入したり膜の欠陥が発生することによって絶縁膜の絶縁耐圧が低下することがあった。
また、キャパシタとして上下電極間のリーク電流が大きいという問題があった。
そこでキャパシタの絶縁膜自体の絶縁耐圧を高めるためと、リーク電流を低減するために従来より絶縁膜の膜厚を厚くしていた。
しかしながら、従来の技術で行われていた絶縁膜を厚くする方法では、高い容量を得ることができない。このため、高い容量を得るためには面積を広げる必要があり、その結果、半導体装置が大きくなる。また、半導体装置のダウンサイジングの要求がますます高まっているなかで、キャパシタの微細化を行うために絶縁膜の薄膜化を行うと、絶縁耐圧を維持することおよびリーク電流の増大を抑えることが難しい。
発明の目的
本発明の目的は上述の問題を解決する半導体装置およびその製造方法を提供することである。
本発明の別の目的は絶縁膜の膜厚を増加することなく絶縁耐圧を維持しリーク電流の増大を抑えることができる容量成分を有する半導体装置およびその製造方法を提供することである。
発明の開示
上述の目的を達成するため、本発明の第１の形態に従う半導体装置は、主たる結晶方位が（１１１）に配向した多結晶シリコン層と、前記多結晶シリコン層に接し前記多結晶シリコン層から得られたＳｉＯ2層と、前記ＳｉＯ2層に接する電極とを備え、前記多結晶シリコンまたは前記絶縁膜の表面の凹凸の高低差が３０ｎｍ以下であることを特徴とする。
ここで、前記絶縁膜の絶縁耐圧が８ＭＶ／ｃｍ以上であるのが好ましい。
本発明の第２の形態に従うキャパシタは、下部電極と上部電極の間に絶縁膜を有するキャパシタにおいて、前記下部電極が高導電性で、かつ主たる結晶方位が（１１１）に配向した多結晶シリコン層であり、前記絶縁膜が前記多結晶シリコン層より得られたＳｉＯ2層であることを特徴とする。
ここで、前記多結晶シリコン層は、１×１０20個／ｃｍ3〜１×１０21個／ｃｍ3の不純物を含有するのが好ましい。
また、前記多結晶シリコンまたは前記絶縁膜の表面の凹凸の高低差が３０ｎｍ以下であるのが好ましい。
さらに、前記絶縁膜の絶縁耐圧が８ＭＶ／ｃｍ以上であるのが好ましい。
本発明の第３の形態に従う、多結晶シリコン層と該多結晶シリコン層から得られたＳｉＯ2膜を有する半導体装置の製造方法は下記工程を備えたことを特徴とする：多結晶シリコン層をモノシランの分圧が１０Ｐａ以下、成膜温度が６００℃以上の減圧ＣＶＤ法で成膜し；該成膜した多結晶シリコン層に不純物をドーピングする熱処理をして主たる結晶方位を（１１１）に配向させ；かつ、該配向した多結晶シリコン層の表面を熱酸化してＳｉＯ2膜を形成する。
ここで、前記配向した多結晶シリコン層の表面を熱酸化するに先だって、前記多結晶シリコン層の表面に形成された高濃度の酸化膜層を除去するのが好ましい。
本発明の第４の形態に従う、下部電極と上部電極の間に絶縁膜を有するキャパシタの製造方法は下記工程を備えたことを特徴とする：下部電極となる多結晶シリコン層をモノシランの分圧が１０Ｐａ以下、成膜温度が６００℃以上の減圧ＣＶＤ法で成膜し；前記成膜した多結晶シリコン層に不純物をドーピングする熱処理をして主たる結晶方位を（１１１）に配向させ；前記配向した多結晶シリコン層の表面を熱酸化してＳｉＯ2膜を形成し；かつ、前記絶縁膜上に上部電極を形成する。
ここで、前記絶縁膜上に多結晶シリコン層をモノシランの分圧が１０Ｐａ以下、成膜温度が６００℃以上の減圧ＣＶＤ法で成膜し、次いで不純物をドーピングする熱処理をして主たる結晶方位を（１１１）に配向させてもよい。
また、前記不純物を１×１０20個／ｃｍ3〜１×１０21個／ｃｍ3の不純物濃度だけドーピングするのが好ましい。
さらに、前記配向した多結晶シリコン層の表面を熱酸化するに先だって、前記多結晶シリコン層の表面に形成された高濃度の酸化膜層を除去するのが好ましい。
【図面の簡単な説明】
図１は、従来のキャパシタの断面構造を示す断面図である。
図２は、本発明のキャパシタの断面構造を示す断面図である。
図３は、本発明の薄膜トランジスタの断面構造を示す断面図である。
図４は、本発明のキャパシタの下部電極の多結晶シリコン膜と絶縁膜の形状を示す模式的断面図である。
図５は、比較例２のキャパシタの下部電極の多結晶シリコン膜と絶縁膜の形状を示す模式的断面図である。
図６は、従来のキャパシタの下部電極の多結晶シリコン膜と絶縁膜の形状を示す模式的断面図である。
図７Ａ〜図７Ｅは、本発明のキャパシタの製造工程を示す断面図である。
図７Ａは、基板上に酸化シリコン膜と多結晶シリコン膜を形成した段階の構造を示す断面図である。
図７Ｂは、多結晶シリコン膜上にリンシリケートガラス膜を形成して多結晶シリコンを配向した段階の構造を示す断面図である。
図７Ｃは、リンシリケートガラス膜を除去した段階の構造を示す断面図である。
図７Ｄは、配向された多結晶シリコン膜を熱酸化して絶縁膜を形成した段階の構造を示す断面図である。
図７Ｅは、絶縁膜上に同様に配向された多結晶シリコン膜を形成した段階の構造を示す断面図である。
図８Ａ〜図８Ｅは、本発明の薄膜トランジスタの製造工程を示す断面図である。
図８Ａは、基板上に酸化シリコン膜と多結晶シリコン膜を形成した段階の構造を示す断面図である。
図８Ｂは、多結晶シリコン膜上にリンシリケートガラス膜を形成して多結晶シリコンを配向した段階の構造を示す断面図である。
図８Ｃは、リンシリケートガラス膜を除去した段階の構造を示す断面図である。
図８Ｄは、配向された多結晶シリコン膜を熱酸化して絶縁膜を形成した段階の構造を示す断面図である。
図８Ｅは、絶縁膜上に同様に配向された多結晶シリコン膜を形成した段階の構造を示す断面図である。
発明を実施するための最良の形態
ここに、主たる結晶方位とは主配向面に垂直な方向を指し、主配向面とはＸＲＤ等による分析においてサンプルの全強度中における配向面の強度の比として規格化したものの内最も大きな比を与える配向面と定義される。
以下、添付図面を参照しながら、本発明を詳細に説明する。
図２は、本発明のキャパシタの断面構造を示す。図２に示すように、シリコン基板１上に酸化シリコン膜２を設け、この酸化シリコン膜２上に多結晶シリコン層３ａが形成されている。多結晶シリコン層３ａは高導電性で、かつ主たる結晶方位が（１１１）に配向した層である。多結晶シリコン層３ａ上には、この多結晶シリコン層の熱酸化物であるＳｉＯ2層からなる絶縁膜５が形成されている。絶縁膜５上には、多結晶シリコン層３ａと同様に、高導電性で、かつ主たる結晶方位が（１１１）に配向した多結晶シリコン層４ａが形成されている。すなわち、多結晶シリコン層３ａ，４ａは絶縁膜５をサンドイッチ状に挟んだ構造になっており、多結晶シリコン層３ａ，４ａはそれぞれ下部電極、上部電極である。さらに、これらの電極にはそれぞれリード線７が接続している。
図３は、本発明の絶縁膜構造を有する薄膜トランジスタの断面構造を示す断面図である。図３において、例えばｎ型のシリコン基板１０上に絶縁膜としての酸化シリコン膜１１を介してシリコン基板と反対の導電形（例えばｐ型）のソース部１２Ｓ、シリコン基板と同じ導電形（例えばｎ型）のゲート部１２Ｇ、シリコン基板と反対の導電形（例えばｐ型）のドレイン部１２Ｄが形成されている。ソース部１２Ｓ、ゲート部１２Ｇおよびドレイン部１２Ｄは主たる結晶方位が（１１１）に配向した多結晶シリコン層からなる。ソース部１２Ｓとドレイン部１２Ｄは高導電性である。ゲート部１２Ｇの不純物濃度は、薄膜トランジスタのしきい値電圧が実用上高過ぎない程度に不純物がドーピングされる。ゲート部を覆うようにゲート絶縁膜１３が設けられている。このゲート絶縁膜１３は、ソース部１２Ｓ、ゲート部１２Ｇおよびドレイン部１２Ｄを構成する、主たる結晶方位が（１１１）に配向した多結晶シリコン層１２ａの熱酸化物であるＳｉＯ2からなる。本発明の薄膜トランジスタ装置では、多結晶シリコン層または絶縁膜の表面の凹凸の高低差が３０ｎｍ以下である。ソース部１２Ｓ、ドレイン部１２Ｄ、ゲート電極１４ａにはそれぞれリード線１５が接続している。
上述のような層構造を有する半導体装置は、公知の方法、例えば減圧ＣＶＤ法により製造することができる。ただし、主たる結晶方位が（１１１）に配向した多結晶シリコン層の熱酸化物であるＳｉＯ2層の形成は、本発明に従い、次のようにして行われる。すなわち、シリコン基板上の酸化シリコン膜上に多結晶シリコンを減圧ＣＶＤ法で成膜させる際、モノシランの圧力を分圧として１０Ｐａ以下にすることで後の熱処理による結晶方位の配向が（１１１）に配向し易い状態で多結晶シリコンが成膜される。さらに、成膜後の熱処理として多結晶シリコン膜へ不純物を高濃度にドーピングする熱処理で結晶方位が（１１１）に配向する。薄膜トランジスタのゲート絶縁膜の場合は、多結晶シリコンにドーピングする不純物の濃度は、しきい値電圧が実用上許容し得る範囲になるように高濃度にドーピングされる。
ドーパントとしては典型的にはリンを使用するが、リン以外にも砒素，ボロンが使用できる。ドーピングする不純物の濃度は低濃度より高濃度の方が配向が加速される。リンをドーピングする際の処理温度は通常８００℃〜１，０００℃、好ましくは９５０℃である。配向した多結晶シリコン膜を熱処理して絶縁膜にする際の温度は通常９５０℃〜１，１５０℃、好ましくは１，０００℃である。主たる結晶方位が（１１１）に配向された多結晶シリコン膜は規則正しい柱状構造をしており、その表面形状も若干の高低差があるものの、規則正しく揃っている。その様子を図４，図５，図６に示す。図４は本発明の実施例１の工程４の段階での多結晶シリコン膜と絶縁膜の断面形状の模式図、図５は実施例１の工程２においてドーピングするリンの濃度が低濃度の場合の図４に対応する図、図６は従来の製法による図２に対応する図である。図４〜図６は透過型電子顕微鏡により得られた結果を模式的に図示した説明図である。図５では表面の凹凸箇所が比較的多いことから、高濃度ドーピング（図４）の方が表面形状がより改善されることがわかる。図６に示す従来法により得られる形状は多結晶シリコンの形が揃わず表面の段差が大きく、急峻な変化を示す部分が多い。表面の凹凸の高低差は、図４の形状の場合に２０ｎｍ〜２５ｎｍ程度であり、図６の形状の場合には３５ｎｍ〜５０ｎｍ程度である。
本発明の図４の形状の場合、多結晶シリコン膜の表面を熱酸化して得られる絶縁膜には、急峻な部分がなく電界集中が起こりにくい。また、熱酸化の成膜速度は酸化する多結晶シリコンの結晶方位により異なる。従って、結晶方位を揃えることで成膜速度を一定にすることができ、それにより成膜される絶縁膜の膜厚を均一にすることができる。また、表面の凹凸を減少させ、凹凸部での電界集中によるリーク電流も減少させることができる。
これらの効果により、絶縁耐圧が高くリーク電流の少ない絶縁膜が形成される。この絶縁膜を用いるとキャパシタの薄膜化が可能となる。
実施例
実施例１
本発明のキャパシタの製造方法の実施例を図７Ａ〜図７Ｅに示す。
＜工程１＞
酸化シリコン膜２を形成したシリコン基板（ＳｉＯ2／Ｓｉ）の酸化シリコン膜２上に減圧ＣＶＤ法により、原料ガス（モノシランガスをヘリウムガスで５０％希釈したもの）を使用して、成膜温度６４０℃、圧力１６Ｐａ（モノシランの分圧８Ｐａ）、成膜時間約３５分の条件で多結晶シリコンを約３５００Å成膜する（図７Ａ）。
＜工程２＞
上述の多結晶シリコン膜３を形成した基板を熱処理炉でオキシ塩化リンと酸素をソースガスとして９５０℃、１０分の条件で酸化膜を形成しながら熱処理し、多結晶シリコン膜３上にリンシリケートガラス膜６を約１００Å形成する。リンのドーピング量は１×１０20個／ｃｍ3〜１×１０21個／ｃｍ3の量である。この熱処理で多結晶シリコンの結晶方位は（１１１）に揃う（図７Ｂ）。
＜工程３＞
工程２で生じたリンシリケートガラス膜６をＨＦ液でエッチングすることにより除去する（図７Ｃ）。
＜工程４＞
上述の配向した多結晶シリコン膜３ａを有する基板を熱処理炉で１０００℃、４０分の条件で窒素ガス、酸素ガスを用いて処理し、配向した多結晶シリコン膜の表面を熱酸化して３０ｎｍの絶縁膜を成膜する（図７Ｄ）。
＜工程５＞
キャパシタの上部電極としての絶縁膜５上に多結晶シリコン膜を上述の工程１と同様にして形成し、これを上述の工程２および工程３と同様にして処理して配向した多結晶シリコン膜４ａを形成する（図７Ｅ）。
＜工程６＞
マスクを使用して光リソグラフィーにより配向した多結晶シリコン膜４ａをパターニングして上部電極を形成し、さらに、下部電極としての配向した多結晶シリコン膜３ａの一部を露出させる。次いで上部電極と下部電極に金等のワイヤ７をボンディングすることにより配線してキャパシタを得る（図２）。
実施例２
モノシラン分圧を５Ｐａにした以外は実施例１と同様にしてキャパシタを製造した。
（試験例１）
本発明の実施例１および実施例２により得られたキャパシタと、比較例１として実施例１の工程１の全圧力が２２Ｐａ（モノシランの分圧１１Ｐａ）の条件により成膜された多結晶シリコンを用いて、その後の工程は実施例１と全く同じように作成されたキャパシタと、比較例２として実施例１の工程２のリンのドーピング量が１×１０19個／ｃｍ3でその他の処理は実施例１と全く同じように作製されたキャパシタとについて絶縁耐圧を測定した。
その結果絶縁耐圧は本発明の実施例１および実施例２のキャパシタでは８ＭＶ／ｃｍ以上であり、比較例１および比較例２のキャパシタではともに３ＭＶ／ｃｍ以下であった。
また、４ＭＶ／ｃｍの電界のときのリーク電流値は、本発明の実施例１および実施例２のキャパシタでは約５ｐＡ／ｃｍ2であったが、比較例１および比較例２のキャパシタではともに約５ｎＡ／ｃｍ2であった。
これらの結果を表１にまとめた。
実施例３
図８Ａ〜図８Ｅを参照しながら、本発明の薄膜トランジスタの製造方法の例を説明する。
＜工程１＞
シリコン（Ｓｉ）基板１０の上に酸化シリコン（ＳｉＯ2）膜１１を形成し、さらにこの上に減圧ＣＶＤ法により、原料ガス（モノシランガスをヘリウムガスで５０％希釈したもの）を使用して、成膜温度６４０℃、圧力１０Ｐａ（モノシランの分圧５Ｐａ）で多結晶シリコン１２を約１５００Å成膜する（図８Ａ）。
＜工程２＞
このように処理した基板を熱処理炉でオキシ塩化リンと酸素をソースガスとして９５０℃で酸化膜（リンシリケートガラス膜）１６を形成しながら熱処理する。この熱処理でゲート部（ボディ部）を含む多結晶シリコンの結晶方位は（１１１）に揃う（図８Ｂ）。
＜工程３＞
工程２で生じたリンシリケートガラス膜１６をＨＦ液でエッチングすることにより除去する（図８Ｃ）。
＜工程４＞
上述の配向した多結晶シリコン膜１２ａを有する基板を熱処理炉で１０００℃で熱酸化して１０００オングストロームの絶縁膜１３を成膜する（図８Ｄ）。
＜工程５＞
この絶縁膜１３上に、導電性の多結晶シリコン膜１４ａを形成する（図８Ｅ）。
＜工程６＞
マスクを使用して光リソグラフィーにより多結晶シリコン膜１４ａをパターニングしてゲート電極を形成し、さらに、ソースおよびドレイン部にドーピングして電極を形成する。次いでソース電極とドレイン電極に金等のワイヤ１５をボンディングすることにより配線して薄膜トランジスタを得る（図３）。
こうすることによって、この薄膜トランジスタはドーピングすることによって短時間の熱処理によってポリシリコンが（１１１）に配向する。これにより、ボディ部分（ゲート部）の不純物の濃度が高くなることによってしきい値電圧が高くなるものの、短時間で配向させたポリシリコンの上に形成された絶縁耐圧の高いトランジスタが短時間で製造できる。
原料ガスのモノシランの分圧を１０Ｐａ以下にして多結晶シリコンを成膜した後に熱処理において不純物のドーピングにより多結晶シリコン膜が（１１１）に配向した規則的な柱状構造となり、その上に形成される絶縁膜には急峻な部分がないため電界集中が起こりにくくなる。
また、結晶方位を揃えることで成膜速度が一定となり、それにより成膜される絶縁膜の膜厚が均一となる。
産業上の利用可能性
これらの効果により絶縁耐圧が高くリーク電流の少ない絶縁膜が成膜されて、この絶縁膜を用いてキャパシタの薄膜化が可能となる。
また、本発明によれば、絶縁耐圧の高い薄膜トランジスタを短時間に製造することができる。
Claims (6)
- 多結晶シリコン層と該多結晶シリコン層から得られたＳｉＯ2膜を有する半導体装置の製造方法であって：
多結晶シリコン層をモノシランの分圧が１０Ｐａ以下、成膜温度が６００℃以上の減圧ＣＶＤ法で成膜し；
該成膜した多結晶シリコン層に不純物をドーピングする熱処理をして主たる結晶方位を（１１１）に配向させ；かつ
該配向した多結晶シリコン層の表面を熱酸化してＳｉＯ2膜を形成する
工程を備えたことを特徴とする半導体装置の製造方法。 - 前記配向した多結晶シリコン層の表面を熱酸化するに先だって、前記多結晶シリコン層の表面に形成された高濃度の酸化膜層を除去することを特徴とする請求項１記載の半導体装置の製造方法。
- 下部電極と上部電極の間に絶縁膜を有するキャパシタの製造方法であって：
下部電極となる多結晶シリコン層をモノシランの分圧が１０Ｐａ以下、成膜温度が６００℃以上の減圧ＣＶＤ法で成膜し；
前記成膜した多結晶シリコン層に不純物をドーピングする熱処理をして主たる結晶方位を（１１１）に配向させ；
前記配向した多結晶シリコン層の表面を熱酸化してＳｉＯ2膜からなる絶縁膜を形成し；かつ
前記絶縁膜上に上部電極を形成する
工程を備えたことを特徴とするキャパシタの製造方法。 - 前記絶縁膜上に多結晶シリコン層をモノシランの分圧が１０Ｐａ以下、成膜温度が６００℃以上の減圧ＣＶＤ法で成膜し、次いで不純物をドーピングする熱処理をして主たる結晶方位を（１１１）に配向させることを特徴とする請求項３記載のキャパシタの製造方法。
- 前記不純物を１×１０20個／ｃｍ3〜１×１０21個／ｃｍ3の不純物濃度だけドーピングすることを特徴とする請求項３または４記載のキャパシタの製造方法。
- 前記配向した多結晶シリコン層の表面を熱酸化するに先だって、前記多結晶シリコン層の表面に形成された高濃度層を除去することを特徴とする請求項３〜５のいずれかに記載のキャパシタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13963395 | 1995-06-06 | ||
| PCT/JP1996/001541 WO1996039718A1 (fr) | 1995-06-06 | 1996-06-06 | Dispositif a semi-conducteurs et son procede de fabrication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP4003888B2 true JP4003888B2 (ja) | 2007-11-07 |
Family
ID=15249830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50031397A Expired - Fee Related JP4003888B2 (ja) | 1995-06-06 | 1996-06-06 | 半導体装置およびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6069388A (ja) |
| JP (1) | JP4003888B2 (ja) |
| KR (1) | KR100295718B1 (ja) |
| DE (1) | DE19681430B4 (ja) |
| TW (1) | TW376552B (ja) |
| WO (1) | WO1996039718A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1112731C (zh) * | 1997-04-30 | 2003-06-25 | 三星电子株式会社 | 制造用于模拟功能的电容器的方法 |
| JP3090201B2 (ja) * | 1997-06-04 | 2000-09-18 | 日本電気株式会社 | 多結晶シリコン膜及び半導体装置 |
| US6507044B1 (en) * | 1999-03-25 | 2003-01-14 | Advanced Micro Devices, Inc. | Position-selective and material-selective silicon etching to form measurement structures for semiconductor fabrication |
| JP4547753B2 (ja) * | 2000-01-14 | 2010-09-22 | 富士電機システムズ株式会社 | 半導体装置の製造方法 |
| AU2001296281A1 (en) | 2000-09-21 | 2002-04-02 | Michaeld. Casper | Integrated thin film capacitor/inductor/interconnect system and method |
| US6890629B2 (en) | 2001-09-21 | 2005-05-10 | Michael D. Casper | Integrated thin film capacitor/inductor/interconnect system and method |
| US7327582B2 (en) * | 2000-09-21 | 2008-02-05 | Ultrasource, Inc. | Integrated thin film capacitor/inductor/interconnect system and method |
| US7425877B2 (en) * | 2001-09-21 | 2008-09-16 | Ultrasource, Inc. | Lange coupler system and method |
| US6998696B2 (en) * | 2001-09-21 | 2006-02-14 | Casper Michael D | Integrated thin film capacitor/inductor/interconnect system and method |
| JP3781666B2 (ja) * | 2001-11-29 | 2006-05-31 | エルピーダメモリ株式会社 | ゲート電極の形成方法及びゲート電極構造 |
| KR100856326B1 (ko) * | 2006-07-19 | 2008-09-03 | 삼성전기주식회사 | 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판 |
| WO2011121778A1 (ja) * | 2010-03-31 | 2011-10-06 | 日新電機株式会社 | 薄膜多結晶シリコン、その製造方法および薄膜多結晶シリコンを製造するプラズマ装置 |
| MY170920A (en) | 2010-11-02 | 2019-09-17 | Carsem M Sdn Bhd | Leadframe package with recessed cavity for led |
| MY156107A (en) * | 2011-11-01 | 2016-01-15 | Carsem M Sdn Bhd | Large panel leadframe |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4305760A (en) * | 1978-12-22 | 1981-12-15 | Ncr Corporation | Polysilicon-to-substrate contact processing |
| US4240845A (en) * | 1980-02-04 | 1980-12-23 | International Business Machines Corporation | Method of fabricating random access memory device |
| JPS57160123A (en) * | 1981-03-30 | 1982-10-02 | Hitachi Ltd | Semiconductor device |
| US4441249A (en) * | 1982-05-26 | 1984-04-10 | Bell Telephone Laboratories, Incorporated | Semiconductor integrated circuit capacitor |
| GB2130009B (en) * | 1982-11-12 | 1986-04-03 | Rca Corp | Polycrystalline silicon layers for semiconductor devices |
| CA1239706A (en) * | 1984-11-26 | 1988-07-26 | Hisao Hayashi | Method of forming a thin semiconductor film |
| US5290729A (en) * | 1990-02-16 | 1994-03-01 | Mitsubishi Denki Kabushiki Kaisha | Stacked type capacitor having a dielectric film formed on a rough surface of an electrode and method of manufacturing thereof |
| JP2894361B2 (ja) * | 1990-02-16 | 1999-05-24 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5366917A (en) * | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| JP3491903B2 (ja) * | 1990-05-18 | 2004-02-03 | セイコーエプソン株式会社 | 薄膜半導体装置の製造方法 |
| JP2912457B2 (ja) * | 1991-02-01 | 1999-06-28 | 日本板硝子株式会社 | 薄膜コンデンサ |
| JPH0590490A (ja) * | 1991-03-07 | 1993-04-09 | Miyazaki Oki Electric Co Ltd | 半導体素子の製造方法 |
| KR920018987A (ko) | 1991-03-23 | 1992-10-22 | 김광호 | 캐패시터의 제조방법 |
| JPH05234900A (ja) * | 1992-02-19 | 1993-09-10 | Nec Corp | 半導体装置の製造方法 |
| US5420072A (en) * | 1994-02-04 | 1995-05-30 | Motorola, Inc. | Method for forming a conductive interconnect in an integrated circuit |
| US5696014A (en) * | 1994-03-11 | 1997-12-09 | Micron Semiconductor, Inc. | Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch |
| JP3474332B2 (ja) * | 1994-10-11 | 2003-12-08 | 台灣茂▲夕▼電子股▲分▼有限公司 | Ｄｒａｍ用の自己調整されたキャパシタ底部プレート・ローカル相互接続方法 |
| JP3272212B2 (ja) * | 1995-09-29 | 2002-04-08 | シャープ株式会社 | 透過型液晶表示装置およびその製造方法 |
| KR100258979B1 (ko) * | 1997-08-14 | 2000-06-15 | 윤종용 | 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법 |
-
1996
- 1996-06-06 DE DE19681430T patent/DE19681430B4/de not_active Expired - Lifetime
- 1996-06-06 JP JP50031397A patent/JP4003888B2/ja not_active Expired - Fee Related
- 1996-06-06 WO PCT/JP1996/001541 patent/WO1996039718A1/ja active IP Right Grant
- 1996-06-06 KR KR1019970708944A patent/KR100295718B1/ko not_active IP Right Cessation
- 1996-06-07 TW TW085106982A patent/TW376552B/zh not_active IP Right Cessation
-
1997
- 1997-12-03 US US08/984,144 patent/US6069388A/en not_active Expired - Lifetime
-
2000
- 2000-02-25 US US09/513,343 patent/US6316339B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100295718B1 (ko) | 2001-09-03 |
| US6069388A (en) | 2000-05-30 |
| DE19681430B4 (de) | 2006-10-26 |
| DE19681430T1 (de) | 1998-05-20 |
| KR19990022463A (ko) | 1999-03-25 |
| WO1996039718A1 (fr) | 1996-12-12 |
| US6316339B1 (en) | 2001-11-13 |
| TW376552B (en) | 1999-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4003888B2 (ja) | 半導体装置およびその製造方法 | |
| US20140225189A1 (en) | Method of fabricating semiconductor device | |
| JP3148982B2 (ja) | 半導体装置及びその製造方法 | |
| KR20000035373A (ko) | 용량소자 형성방법 | |
| WO2013073671A1 (ja) | 半導体装置及びその製造方法 | |
| JPS6228591B2 (ja) | ||
| KR20030074108A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH02135759A (ja) | 半導体装置およびその製造方法 | |
| JP2000164592A (ja) | 界面に窒素を取り込む積層型又は複合型ゲ―ト誘電体 | |
| TW200845390A (en) | Semiconductor structure including stepped source/drain region | |
| JP3161523B2 (ja) | 半導体装置の製造方法 | |
| JPH0277149A (ja) | 半導体装置およびその製造方法 | |
| KR100260377B1 (ko) | 모스형 반도체 소자의 실리콘 게이트 전극 제조 방법 | |
| JPS6360550A (ja) | 半導体装置およびその製造方法 | |
| JPS631071A (ja) | 薄膜半導体装置 | |
| JP3524720B2 (ja) | 半導体装置 | |
| JP3336772B2 (ja) | 多結晶半導体パターン上の絶縁膜の形成方法とこれを用いた半導体装置の製法 | |
| JPH04242967A (ja) | 半導体装置の製造方法 | |
| JPH10178159A (ja) | キャパシタを有する半導体装置およびその製造方法 | |
| JPH02268412A (ja) | キャパシタの製造方法 | |
| JPH04106982A (ja) | 半導体装置の製造方法 | |
| JPS63274174A (ja) | 固体撮像装置の製造方法 | |
| JP2000101083A (ja) | 半導体基板上に半導体デバイスを形成する方法及びトランジスタ | |
| JPH07169951A (ja) | 酸化膜形成方法 | |
| JPS60206059A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070817 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130831 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |